JPWO2018198710A1 - LCD panel and electronic equipment - Google Patents
LCD panel and electronic equipment Download PDFInfo
- Publication number
- JPWO2018198710A1 JPWO2018198710A1 JP2019515199A JP2019515199A JPWO2018198710A1 JP WO2018198710 A1 JPWO2018198710 A1 JP WO2018198710A1 JP 2019515199 A JP2019515199 A JP 2019515199A JP 2019515199 A JP2019515199 A JP 2019515199A JP WO2018198710 A1 JPWO2018198710 A1 JP WO2018198710A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- display panel
- crystal display
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 239000000463 material Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 43
- 239000011229 interlayer Substances 0.000 description 41
- 239000003990 capacitor Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 29
- 238000005516 engineering process Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 silicide compound Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
液晶層と、チャネル領域が設けられた半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第1電極と、前記第1電極に対向する第2電極と、前記第2電極を間にして前記第1電極に対向するとともに、前記第1電極に電気的に接続された第3電極と、平面視で、前記第3電極に重なる位置に配置されるとともに、前記第3電極を間にして前記半導体膜に対向する配線と、前記配線と前記第3電極との間に設けられ、前記第2電極に電気的に接続された遮蔽電極とを備えた液晶表示パネル。A liquid crystal layer, a transistor having a semiconductor film provided with a channel region, a transistor for driving the liquid crystal layer for each pixel, and a third transistor which covers the channel region of the semiconductor film and is electrically connected to the semiconductor film. A first electrode, a second electrode facing the first electrode, a third electrode facing the first electrode with the second electrode interposed therebetween, and electrically connected to the first electrode; The second electrode is disposed at a position overlapping the third electrode when viewed, and is provided between the wiring and the third electrode with a wiring facing the semiconductor film with the third electrode interposed therebetween; A liquid crystal display panel comprising a shielding electrode electrically connected to the electrode.
Description
本技術は、トランジスタおよび保持容量を有する液晶表示パネルおよび電子機器に関する。 The present technology relates to a liquid crystal display panel having a transistor and a storage capacitor, and an electronic device.
例えばプロジェクタ(投射型表示装置)等には、光変調素子(ライトバルブ)として液晶表示パネルが用いられている。液晶表示パネルは、画素電極と対向基板との間に液晶層を有しており、画素電極の電位が、保持容量に一時的に保持されるようになっている(例えば、特許文献1,2)。
For example, a liquid crystal display panel is used as a light modulation element (light valve) in a projector (projection display device) or the like. A liquid crystal display panel has a liquid crystal layer between a pixel electrode and a counter substrate, and a potential of the pixel electrode is temporarily stored in a storage capacitor (for example,
このような液晶表示パネルでは、複数の配線間でのカップリングに起因して画質不良が発生するおそれがある。 In such a liquid crystal display panel, there is a possibility that image quality defects may occur due to coupling between a plurality of wirings.
したがって、画質不良の発生を抑えることが可能な液晶表示パネルおよび電子機器を提供することが望ましい。 Therefore, it is desirable to provide a liquid crystal display panel and an electronic device that can suppress the occurrence of poor image quality.
本技術の一実施の形態の液晶表示パネルは、液晶層と、チャネル領域が設けられた半導体膜を有し、液晶層を画素毎に駆動するトランジスタと、半導体膜のチャネル領域を覆うとともに、半導体膜に電気的に接続された第1電極と、第1電極に対向する第2電極と、第2電極を間にして第1電極に対向するとともに、第1電極に電気的に接続された第3電極と、平面視で、第3電極に重なる位置に配置されるとともに、第3電極を間にして半導体膜に対向する配線と、配線と第3電極との間に設けられ、第2電極に電気的に接続された遮蔽電極とを備えたものである。 A liquid crystal display panel according to an embodiment of the present technology includes a semiconductor film provided with a liquid crystal layer and a channel region, a transistor that drives the liquid crystal layer for each pixel, and a semiconductor film that covers the channel region of the semiconductor film. A first electrode electrically connected to the film, a second electrode facing the first electrode, a first electrode facing the first electrode with the second electrode interposed, and a second electrode electrically connected to the first electrode; A third electrode, disposed in a position overlapping the third electrode in plan view, a wiring facing the semiconductor film with the third electrode interposed, and a wiring provided between the wiring and the third electrode; A shielding electrode electrically connected to the
本技術の一実施の形態の電子機器は、上記本技術の一実施の形態の液晶表示パネルを備えたものである。 An electronic device according to an embodiment of the present technology includes the liquid crystal display panel according to the embodiment of the present technology.
本技術の一実施の形態の液晶表示パネルおよび電子機器では、互いに平面視で重なる位置に配置された第1電極、第2電極および第3電極により保持容量が構成される。ここで、所定の電位が供給される配線と、保持容量を構成する第3電極との間に遮蔽電極が設けられているので、配線から第3電極へのカップリングの影響が抑えられる。 In the liquid crystal display panel and the electronic device according to the embodiment of the present technology, the first electrode, the second electrode, and the third electrode arranged at positions overlapping each other in a plan view form a storage capacitor. Here, since the shielding electrode is provided between the wiring to which the predetermined potential is supplied and the third electrode forming the storage capacitor, the influence of the coupling from the wiring to the third electrode is suppressed.
本技術の一実施の形態の液晶表示パネルおよび電子機器によれば、第3電極と配線との間に遮蔽電極を設けるようにしたので、配線から第3電極へのカップリングの影響を抑えることができる。よって、画質不良の発生を抑えることが可能となる。 According to the liquid crystal display panel and the electronic device of the embodiment of the present technology, since the shielding electrode is provided between the third electrode and the wiring, the influence of the coupling from the wiring to the third electrode is suppressed. Can be. Therefore, it is possible to suppress the occurrence of poor image quality.
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。 The above is an example of the present disclosure. The effects of the present disclosure are not limited to those described above, and may be other different effects, and may further include other effects.
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態
第3電極と信号線(配線)との間に遮蔽電極を有する液晶パネル
2.適用例
投射型表示装置Hereinafter, embodiments of the present technology will be described in detail with reference to the drawings. The description will be made in the following order.
1. 1. Embodiment A liquid crystal panel having a shielding electrode between a third electrode and a signal line (wiring). Application example Projection display device
〔実施の形態〕
(構成)
図1は、本技術の一実施の形態に係る液晶表示パネル1の模式的な断面構成を表したものである。この液晶表示パネル1は、例えば、投射型表示装置(後述の図10の投射型表示装置200)の光変調素子として用いられるものである。液晶表示パネル1は、互いに対向する駆動基板10および対向基板20の間に液晶層30を有している。[Embodiment]
(Constitution)
FIG. 1 illustrates a schematic cross-sectional configuration of a liquid
駆動基板10と液晶層30との間には、駆動基板10に近い位置から、平坦化層10P,画素電極10E、保護層10Cおよび配向膜10AFがこの順に設けられている。対向基板20と液晶層30との間には、対向基板20に近い位置から、対向電極20Eおよび配向膜20AFがこの順に設けられている。駆動基板10および対向基板20の互いの対向面と反対の面には、それぞれ偏光板10PZ,20PZが貼り合わされている。
Between the
図2は、駆動基板10の模式的な平面構成を表したものであり、図3は、図2に示したIII−III線に沿った断面構成、図4は、図2に示したIV−IV線に沿った断面構成をそれぞれ表している。駆動基板10は、支持基板11上に、例えば、走査線WSL、トランジスタTr、保持容量Cs、遮光膜17、遮蔽電極18および信号線DTL(配線)をこの順に有している。走査線WSLとトランジスタTrとの間に第1層間絶縁膜IA、トランジスタTrと保持容量Csとの間に第2層間絶縁膜IB、保持容量Csと遮蔽電極18との間に第3層間絶縁膜IC、遮蔽電極18と信号線DTLとの間に第4層間絶縁膜IDが、それぞれ設けられている。支持基板11は、例えば石英,ガラス,シリコンまたはプラスチックフィルムなどの板状部材により構成されている。
FIG. 2 shows a schematic plan configuration of the
支持基板11上に設けられた走査線WSLは、所定の方向(例えば、図2のX方向およびY方向)に沿って延在している。走査線WSLは、例えばタングステンシリサイド(WSi)などの低反射率材料により構成されている。走査線WSLには、導電性を有するシリサイド系半導体材料を用いることが好ましい。タングステン(W),チタン(Ti),モリブデン(Mo),クロム(Cr)およびタンタル(Ta)あるいはこれらのシリサイド化合物等により走査線WSLを構成するようにしてもよい。走査線WSLの厚み(図3,4のY方向の大きさ)は、例えば、200nmである。走査線WSLは、例えば30nm〜400nmの厚みを有している。
The scanning lines WSL provided on the
第1層間絶縁膜IAは、走査線WSLを覆い、支持基板11の全面にわたって設けられている。第1層間絶縁膜IAは、例えばCMP(Chemical Mechanical Polishing)処理等により平坦化されていることが好ましい。第1層間絶縁膜IAが平坦化されていることにより、上層のパターンを形成する際の加工性が高まる。したがって、歩留まりを向上させることが可能となる。第1層間絶縁膜IAは、例えば酸化シリコン(SiO2)により構成されている。The first interlayer insulating film IA covers the scanning line WSL and is provided over the entire surface of the
トランジスタTrは、第1層間絶縁膜IA上に、半導体膜12、ゲート絶縁膜13およびゲート電極14をこの順に有している。このトランジスタTrは、例えばLDD(Lightly Doped Drain)構造を有するTFT素子である。このトランジスタTrにより、液晶層30が画素毎に駆動されるようになっている。
The transistor Tr has a
半導体膜12は、第1層間絶縁膜IA上の選択的な領域に設けられ、所定の方向(例えば、図2のY方向)に延びている。半導体膜12は、ゲート電極14と対向するチャネル領域12aと、チャネル領域12aの両側に、チャネル領域12aに隣接して配置された一対のLDD領域12bとを有している。LDD領域12bを設けることによりトランジスタTrオフ(OFF)時のリーク電流を低減させることができる。一対のLDD領域12bの外側(チャネル領域12aと反対側)には、半導体膜12のソース・ドレイン領域が設けられている。半導体膜12のソース領域は、信号線DTLに電気的に接続され、半導体膜12のドレイン領域は、保持容量Csに電気的に接続されている。半導体膜12は、例えば非晶質シリコンまたは結晶シリコン等により構成されている。LDD領域12bには、例えばn型の不純物が低濃度でドーピングされている。ソース・ドレイン領域は、例えばLDD領域12bよりも高濃度のn型の不純物がドーピングされることにより、チャネル領域12aよりもその抵抗値が低くなっている(低抵抗化されている)。半導体膜12のチャネル領域12aおよび一対のLDD領域12bは、走査線WSLに対向する位置に配置されている。
The
ゲート絶縁膜13は、半導体膜12とゲート電極14とを電気的に絶縁するためのものであり、半導体膜12とゲート電極14との間に設けられている。ゲート絶縁膜13は、例えば酸化シリコン(SiO2)または窒化シリコン(SiN)により構成されている。このようなゲート絶縁膜13は、例えば、熱酸化法またはCVD(Chemical Vapor Deposition)法により形成されている。The
ゲート電極14は、ゲート絶縁膜13上に所定のパターンで設けられている。このゲート電極14は、例えば、半導体膜12を幅方向(図2のX方向)に跨ぐように、平面視で「H」の形状を有している。具体的には、ゲート電極14は、平面視で半導体膜12のチャネル領域12aに重なるとともにLDD領域12bを露出させる部分と、半導体膜12の両側に、半導体膜12と平行に延びる部分とにより構成されている。ゲート電極14は、走査線WSLに対向しており、第1層間絶縁膜IAに設けられた接続孔H3,H4を介して走査線WSLに電気的に接続されている。この接続孔H3,H4は、例えば、平面視で半導体膜12の両側に配置されている。
The
ゲート電極14は、例えば、ゲート絶縁膜13に近い位置から順に第1導電膜14Aおよび第2導電膜14Bが積層された積層構造を有している。第1導電膜14Aは、例えば、リン(P)などの不純物を添加したポリシリコン膜により構成されている。第2導電膜14Bは、例えばタングステンシリサイド膜等の低反射率材料により構成されている。第1導電膜14Aの厚みは、例えば40nm〜1000nmであり、第2導電膜14Bの厚みは、例えば30nm〜400nmである。このように第1導電膜14Aを遮光性の第2導電膜14Bとゲート絶縁膜13との間に設けることにより、ゲート絶縁膜13に対して第2導電膜14Bを固定することができる。接続孔H3,H4には、少なくとも第2導電膜14Bが埋設されていればよい。接続孔H3,H4に第2導電膜14Bを設けることにより、半導体膜12のチャネル領域12aおよびLDD領域12bへの光の入射を抑えることができる。ゲート電極14は、例えば以下のように形成する。まず、半導体膜12のチャネル領域12aに対向する位置に第1導電膜14Aを形成する。続いて、ドライエッチングにより第1層間絶縁膜IAに接続孔H3,H4を形成する。その後に、この接続孔H3,H4内を含む領域と、第1導電膜14A上とに第2導電膜14Bを成膜する。これにより、ゲート電極14が形成される。
The
第2層間絶縁膜IBは、ゲート電極14を覆うようにして支持基板11の全面に設けられている。この第2層間絶縁膜IBは、第1層間絶縁膜IAと同様に、例えば酸化シリコンにより構成されている。
The second interlayer insulating film IB is provided on the entire surface of the
保持容量Csは、第2層間絶縁膜IB上の所定の領域に設けられ、トランジスタTrを覆っている。具体的には、保持容量Csは、半導体膜12およびゲート電極14と平面視で重なる位置に設けられ、少なくとも、半導体膜12のチャネル領域12aおよびLDD領域12bとゲート電極14とを覆っている。保持容量Csは、例えば走査線WSLと同程度の幅を有しており、走査線WSLの一部と平面視で重なる位置に配置されている。半導体膜12のチャネル領域12aおよびLDD領域12bとゲート電極14とは、その下面が走査線WSLに覆われ、その上面が保持容量Csに覆われている。
The storage capacitor Cs is provided in a predetermined region on the second interlayer insulating film IB, and covers the transistor Tr. Specifically, the storage capacitor Cs is provided at a position overlapping the
この保持容量Csは、第2層間絶縁膜IB上に、第1電極15A、誘電体膜DFA(第1誘電体膜)、第2電極16、誘電体膜DFB(第2誘電体膜)および第3電極15Bをこの順に有するものである(図3,図4)。第1電極15A、第2電極16および第3電極15Bは、互いに平面視で重なる位置に配置され、第1電極15Aと第3電極15Bとは、電気的に接続されている。即ち、この保持容量Csは、積層型の容量素子である。これにより、占有面積を抑えつつ、大きな保持容量を確保することが可能となる。
The storage capacitor Cs is formed on the second interlayer insulating film IB by forming the
第1電極15Aは、第2層間絶縁膜IBに設けられた接続孔H1を介して半導体膜12のドレイン領域に電気的に接続されている。したがって、この第1電極15Aには、画素電位が供給されるようになっている。第2電極16は、誘電体膜DFAを間にして第1電極15Aに対向している。この第2電極16は、遮蔽電極18と電気的に接続されており、例えば、共通電位(Vcom電位)が供給されるようになっている。第3電極15Bは、第2電極16を間にして第1電極15Aに対向しており、第3電極15Bと第2電極16との間に誘電体膜DFBが配置されている。第1電極15Aに電気的に接続された第3電極15Bには、例えば画素電位が供給されるようになっている。第1電極15A、第2電極16および第3電極15Bは、例えばリン(P)などの不純物を添加したポリシリコン膜により構成されている。誘電体膜DFA,DFBは、例えば窒化シリコン膜により構成されている。誘電体膜DFA,DFBは、酸化シリコン膜よりも高い誘電率を有する絶縁膜により構成することが好ましい。誘電体膜DFAは、例えば、第2電極16と同一の平面形状を有しており、誘電体膜DFBは、例えば、第3電極15Bと同一の平面形状を有している。
The
保持容量Cs上の遮光膜17は、トランジスタTrへの光の照射を防ぐためのものである。この遮光膜17は、例えば、第3電極15Bと同じ平面形状を有しており、平面視で第3電極15Bに重なる位置に設けられている。即ち、遮光膜17は、半導体膜12の少なくともチャネル領域12aおよびLDD領域12bとゲート電極14とを覆っている。遮光膜17は、例えば、遮光性の高融点金属または高融点金属シリサイド化物により構成されている。遮光性の高融点金属としては、例えば、タングステンが挙げられ、遮光性の高融点金属シリサイド化物としては、例えば、タングステンシリサイドが挙げられる。
The
第3層間絶縁膜ICは、遮光膜17および保持容量Csを覆って、支持基板11の全面にわたり設けられている。第3層間絶縁膜ICは、第1層間絶縁膜IA,第2層間絶縁膜IBと同様に、例えば酸化シリコンにより構成されている。90nm以上の厚みを有する第3層間絶縁膜ICを設けることにより、耐圧不良の発生を抑えることができる。
The third interlayer insulating film IC is provided over the entire surface of the
第3層間絶縁膜ICは、例えば20nm〜30nmの厚みの窒化シリコン膜により構成するようにしてもよい。例えば酸化シリコン膜よりも高い誘電率を有する第3層間絶縁膜ICを用いることにより、第3電極15Bと遮蔽電極18との間に容量が保持される。即ち、第3電極15Bおよび遮蔽電極18により、容量素子が構成される。
The third interlayer insulating film IC may be made of, for example, a silicon nitride film having a thickness of 20 nm to 30 nm. For example, by using the third interlayer insulating film IC having a higher dielectric constant than the silicon oxide film, the capacitance is maintained between the third electrode 15B and the shielding
図5は、保持容量Csおよび信号線DTLとともに、遮蔽電極18の形状を表す平面模式図である。第3層間絶縁膜IC上の遮蔽電極18は、保持容量Csと信号線DTLとの間に配置されている。保持容量Csの第2電極16に電気的に接続された遮蔽電極18には、例えば共通電位が供給されている。詳細は後述するが、本実施の形態では、この遮蔽電極18が設けられているので、信号線DTLから保持容量Cs(第3電極15B)へのカップリングの影響が抑えられる。
FIG. 5 is a schematic plan view illustrating the shape of the shielding
遮蔽電極18は、例えば、半導体膜12の少なくともチャネル領域12aおよびLDD領域12bとゲート電極14とを覆っている。このような遮蔽電極18は、例えば、遮光性の高融点金属または高融点金属シリサイド化物により構成されている。遮光性の高融点金属としては、例えば、タングステンが挙げられ、遮光性の高融点金属シリサイド化物としては、例えば、タングステンシリサイドが挙げられる。これにより、トランジスタTrへの光の照射を、より効果的に防ぐことができる。遮蔽電極18の厚みは、例えば、75nm〜125nmである。例えば、遮蔽電極18は、100nmの厚みを有している。
The shielding
第4層間絶縁膜IDは、遮蔽電極18を覆って、支持基板11の全面にわたり設けられている。第4層間絶縁膜IDは、第1層間絶縁膜IA,第2層間絶縁膜IBおよび第3層間絶縁膜ICと同様に、例えば酸化シリコンにより構成されている。
The fourth interlayer insulating film ID is provided over the entire surface of the
第4層間絶縁膜ID上の信号線DTLは、平面視で第3電極15Bに重なる位置に配置されており、前述のように、信号線DTLと保持容量Csとの間に遮蔽電極18が設けられている。この信号線DTLは、例えば半導体膜12の延在方向と平行方向(図2のY方向)に延在しており、遮蔽電極18を間にして、半導体膜12に対向して設けられている。信号線DTLは、第4層間絶縁膜ID、第3層間絶縁膜ICおよび第2層間絶縁膜IBを貫通する接続孔H2を介して半導体膜12のソース領域に電気的に接続されている。信号線DTLは、信号線電位が供給されるようになっている。信号線DTLは、例えばタングステンシリサイド(WSi),アルミニウム(Al),チタン(Ti)または銅(Cu)等の金属材料により構成されている。複数の金属を含む積層膜により信号線DTLを構成するようにしてもよい。信号線DTLの厚みは、例えば100nm〜1000nmである。
The signal line DTL on the fourth interlayer insulating film ID is arranged at a position overlapping the third electrode 15B in plan view, and the shielding
第4層間絶縁膜ID上には、信号線DTLと同層に、例えば、第1接続配線19Aおよび第2接続配線19Bが設けられている。第1接続配線19Aは、保持容量Csの第1電極15Aと第3電極15Bとを電気的に接続するためのものである。第1接続配線19Aは、第4層間絶縁膜IDおよび第3層間絶縁膜ICに設けられた接続孔H5,H6を介して第1電極15A,第3電極15Bに電気的に接続されている。第2接続配線19Bは、第2電極16と遮蔽電極18とを電気的に接続するためのものである。第2接続配線19Bは、第4層間絶縁膜IDに設けられた接続孔H7を介して遮蔽電極18に電気的に接続されるとともに、第4層間絶縁膜IDおよび第3層間絶縁膜ICに設けられた接続孔H8を介して第2電極16に電気的に接続されている。第1接続配線19Aおよび第2接続配線19Bは、例えば、信号線DTLと同一工程で形成されており、信号線DTLと同一の材料で構成され、同一の厚みを有している。
On the fourth interlayer insulating film ID, for example, a
平坦化層10Pは、駆動基板10の表面を平坦化するためのものであり、例えば、駆動基板10の全面に設けられている。この平坦化層10Pは、例えば、エポキシ樹脂またはアクリル樹脂等により構成されている。
The
平坦化層10P上の画素電極10Eは、画素(後述の図11の画素2)毎に配設されており、例えばトランジスタTrに電気的に接続されている。この画素電極10Eは、例えば透明導電膜により構成されている。透明導電膜としては、例えば、インジウム錫酸化物(ITO),インジウム亜鉛酸化物(IZO),酸化亜鉛(ZnO)またはインジウムガリウム亜鉛含有酸化物(IGZO)等が挙げられる。
The
画素電極10Eを覆う保護層10Cは、画素電極10Eの腐食を防止する役割を担っている。この保護層10Cは、配向膜10AF,20AFの構成材料よりも化学的に安定な無機材料により構成されていることが好ましい。具体的には、保護層10Cの構成材料として、例えば、酸化シリコン(SiO2)または窒化シリコン(SiN)を用いることができる。保護層10Cの厚みは、例えば30nm〜70nmである。保護層10Cは、蒸着法よりも化学的に安定な手法を用いて形成することが好ましく、例えば、CVD法またはスパッタ法により形成することができる。The protective layer 10C covering the
配向膜10AFは、保護層10Cと液晶層30との間に設けられ、配向膜20AFは、対向電極20Eと液晶層30との間に設けられている。この配向膜10AF,20AFは、液晶層30の配向制御を行うためのものであり、例えばシリコン酸化物等の無機材料により構成されている。配向膜10AF,20AFの厚みは、例えば、120nm〜360nm程度である。配向膜10AF,20AFは、例えば蒸着法を用いて形成することができる。
The alignment film 10AF is provided between the protective layer 10C and the
液晶層30は、配向膜10AFと配向膜20AFとの間に設けられている。例えばVA(Vertical Alignment:垂直配向)モード,TN(Twisted Nematic)モード,ECB(Electrically controlled birefringence)モード,FFS(Fringe Field Switching)モードあるいはIPS(In Plane Switching)モード等により駆動される液晶により構成されている。
The
対向電極20Eは、例えば全ての画素に共通して設けられ、共通電位に保持されている。この対向電極20Eおよび画素電極10Eにより、液晶層30へ映像電圧が供給されるようになっている。対向電極20Eには、上記画素電極10Eと同様に、例えば、透明導電材料を用いることができる。
The
対向基板20は、例えば、支持基板11と同様に、石英,ガラス,シリコンまたはプラスチックフィルムなどの板状部材により構成されている。対向基板20と対向電極20Eとの間には、カラーフィルタ層,ブラックマトリクス層およびオーバーコート層等が設けられていてもよい。
The
偏光板10PZ,20PZは、例えばクロスニコル配置されており、所定の振動方向の光(偏光)のみが偏光板10PZ,20PZを通過できるようになっている。 The polarizing plates 10PZ and 20PZ are arranged, for example, in a crossed Nicols arrangement, so that only light (polarized light) in a predetermined vibration direction can pass through the polarizing plates 10PZ and 20PZ.
(動作)
液晶表示パネル1では、液晶層30での光透過率が画素毎に制御され、入力された画像信号に応じたコントラストの光が出射されるようになっている。トランジスタTrは、画素電極10Eに電気的に接続されており、画素電極10Eをスイッチング制御する。(motion)
In the liquid
(作用・効果)
本実施の形態の液晶表示パネル1では、信号線電位が共有される信号線DTLと、保持容量Csを構成する第3電極15B(画素電位)との間に遮蔽電極18(共通電位)が設けられているので、信号線DTLから第3電極15Bへのカップリングの影響が軽減される。以下、これについて、比較例(比較例1,2)を用いて詳細に説明する。(Action / Effect)
In the liquid
図6は、比較例1に係る駆動基板(駆動基板101)の模式的な断面構成を表したものである。この駆動基板101は、第1電極115A、第2電極116および第3電極115Bがこの順に積層された保持容量Csを有している。第1電極115Aおよび第3電極115Bは、第1接続配線119Aを介して電気的に接続されており、例えば共通電位に保持されている。第2電極116は、接続孔H100を介して半導体膜12に電気的に接続されているこの第2電極116には、画素電位を供給する第2接続配線119Bが電気的に接続されている。
FIG. 6 illustrates a schematic cross-sectional configuration of the drive substrate (drive substrate 101) according to Comparative Example 1. The
このような駆動基板101では、第1電極115A上の第2電極116を半導体膜12に電気的に接続するので、接続孔H100を形成する前に、第1電極115Aのパターニングを行う。第1電極115Aのパターニングを行うと、誘電体膜DFAがレジストにより汚染される。あるいは、誘電体膜DFAに形成された酸化膜を除去するため、フッ酸処理等を施すと、誘電体膜DFA表面の損傷が生じる。これらレジスト汚染および誘電体膜DFA表面の損傷により、保持容量Csにリークが発生するおそれがある。また、レジスト汚染および誘電体膜DFA表面の損傷の影響を抑えるため、第2電極116を2回に分けて成膜することも考え得るが、この場合には、工程数が増える。
In such a
図7は、比較例2に係る駆動基板(駆動基板102)の模式的な断面構成を表したものである。この駆動基板102の保持容量Csでは、第1電極15Aが接続孔H1を介して半導体膜12に電気的に接続されている。このような駆動基板102では、第2電極16と半導体膜12とは接続されないので、誘電体膜DFAのレジスト汚染および表面の損傷等は発生しない。しかしながら、第1電極15Aに電気的に接続された第3電極15B(画素電位)は、信号線DTL(信号線電位)から縦電界の影響を受け、これらの間にカップリングが生じやすい。このため、駆動基板102ではクロストーク等の画質不良が発生するおそれがある。
FIG. 7 illustrates a schematic cross-sectional configuration of a drive substrate (drive substrate 102) according to Comparative Example 2. In the storage capacitor Cs of the
これに対し、本実施の形態では、信号線DTLと第3電極15Bとの間に、遮蔽電極18(共通電位)を設けるようにしたので、信号線DTLから第3電極15Bへの縦電界が遮蔽され、これらの間のカップリングが生じにくくなる。これにより、液晶表示パネル1では、信号線DTLと第3電極15Bとの間のカップリングに起因したクロストーク等の画質不良の発生を抑えることができる。
On the other hand, in the present embodiment, since the shielding electrode 18 (common potential) is provided between the signal line DTL and the third electrode 15B, a vertical electric field from the signal line DTL to the third electrode 15B is generated. It is shielded and coupling between them is less likely to occur. Thereby, in the liquid
図8は、駆動基板10と駆動基板101との保持容量Csのリーク電流を表している。駆動基板10では、第1電極15Aを半導体膜12に電気的に接続するので、レジスト汚染および誘電体膜DFA表面の損傷等に起因した保持容量Csのリーク電流の発生を抑えることができる。
FIG. 8 illustrates a leakage current of the storage capacitor Cs between the driving
図9Aは、駆動基板10および駆動基板102の縦クロストークを表したものである。図9Aの縦軸は下記式(1)により求められるクロストーク値CTK(%)を表す。式(1)のWi,Wi’は、図9Bに示したように、黒ウィンドウの周囲の、隣り合うウィンドウの輝度を表している。駆動基板10では、遮蔽電極18が設けられているので、信号線DTLから第3電極15Bへの縦電界の影響が軽減され、縦クロストークの発生を抑えることができる。
CTK(%) = { (Wi’− Wi)/Wi } × 100・・・(1)
FIG. 9A illustrates vertical crosstalk between the driving
CTK (%) = {(Wi′−Wi) / Wi} × 100 (1)
以上説明したように、本実施の形態では、第3電極15B(画素電位)と信号線DTL(信号線電位)との間に遮蔽電極18を設けるようにしたので、信号線DTLから第3電極15Bへのカップリングの影響を抑えることができる。よって、画質不良の発生を抑えることが可能となる。
As described above, in the present embodiment, the shielding
更に、遮蔽電極18に遮光性材料を用いることにより、半導体膜12への斜め方向の光の入射が抑えられ、光リークの発生を抑えることができる。加えて、第3電極15Bを覆う遮光膜17を設けることにより、より効果的に半導体膜12への斜め方向の光の入射を抑えることができる。
Further, by using a light-shielding material for the
また、第1電極15A、第2電極16および第3電極15Bにより、積層型の保持容量Csを構成しているので、占有面積を小さくしつつ、大きな容量を保持することができる。したがって、液晶表示パネル1の開口率を高め、あるいは、ピッチを狭くすることが可能となる。
In addition, since the
〔適用例〕
本技術の液晶表示パネル1は、例えば投射型表示装置等の電子機器に適用することができる。[Application example]
The liquid
図10は、光変調素子として液晶表示パネル1が適用された投射型表示装置(投射型表示装置200)の構成例を示す図である。この投射型表示装置200は、例えばスクリーンに画像を投射する表示装置である。投射型表示装置200は、例えばPC等のコンピュータや各種画像プレーヤ等の外部の画像供給装置にI/F(インターフェイス)を介して接続されており、このI/Fに入力される画像信号に基づいて、スクリーン等への投影を行うものである。なお、以下に説明する投射型表示装置200の構成は一例であり、本技術に係る投射型表示装置は、このような構成に限定されるものではない。
FIG. 10 is a diagram illustrating a configuration example of a projection display device (projection display device 200) to which the liquid
投射型表示装置200は、光源211、マルチレンズアレイ212、PbSアレイ213、フォーカスレンズ214、ミラー215、ダイクロイックミラー216、217、光変調素子218a〜218c、ダイクロイックプリズム219、および投写レンズ220を備える。光変調素子218a〜218cに、例えば上記実施の形態の液晶表示パネル1が用いられている。
The
光源211は、発光部211aによって発光された光を、リフレクタ211bによってマルチレンズアレイ212に対して出射する。マルチレンズアレイ212は、複数のレンズ素子がアレイ状に設けられた構造であり、光源211から出射された光を集光する。PbSアレイ213は、マルチレンズアレイ212によって集光された光を、所定の偏光方向の光、例えばP偏光波に偏光する。フォーカスレンズ214は、PbSアレイ213によって所定の偏光方向の光に変換された光を集光する。
The
ダイクロイックミラー216は、フォーカスレンズ214、ミラー215を介して入射してきた光のうちの赤色光Rを透過し、緑色光G、青色光Bを反射する。ダイクロイックミラー216によって透過された赤色光Rは、ミラー215を介して光変調素子218aに導かれる。
The
ダイクロイックミラー217は、ダイクロイックミラー216によって反射された光のうちの青色光Bを透過し、緑色光Gを反射する。ダイクロイックミラー217によって反射された緑色光Gは、光変調素子218bに導かれる。一方、ダイクロイックミラー217によって透過された青色光Bは、ミラー215を介して光変調素子218cに導かれる。
The
光変調素子218a〜218cの各々は、入射された各色光を光変調し、光変調された各色光をダイクロイックプリズム219に入射する。ダイクロイックプリズム219は、光変調されて入射してきた各色光を1つの光軸に合成する。合成された各色光は、投写レンズ220を介してスクリーン等に投影される。
Each of the light modulation elements 218a to 218c modulates the incident color light, and makes the light-modulated color light incident on the
図11は、図10の光変調素子218a〜218cの全体構成の一例を表したものである。光変調素子218a〜218cは、例えば、上述した液晶表示パネル1と、液晶表示パネル1を駆動する駆動回路40とを備えたものである。駆動回路40は、表示制御部41と、データドライバ42と、ゲートドライバ43とを有している。
FIG. 11 illustrates an example of the entire configuration of the light modulation elements 218a to 218c in FIG. The light modulation elements 218a to 218c include, for example, the above-described liquid
液晶表示パネル1は、複数の画素2がマトリクス状に形成された画素部1Aと、その周辺部1Bとを有するものである。液晶表示パネル1は、各画素2をデータドライバ42およびゲートドライバ43によってアクティブ駆動することにより、外部から入力された映像信号Dinに基づく画像を表示するものである。
The liquid
液晶表示パネル1は、行方向に延在する複数の走査線WSLと、列方向に延在する複数の信号線DTLと、行方向に延在する複数の共通電位線COMとを有している。信号線DTLと走査線WSLとの交差部分に対応して、画素2が設けられている。各信号線DTLは、データドライバ42の出力端(図示せず)に接続されている。各走査線WSLは、ゲートドライバ43の出力端(図示せず)に接続されている。各共通電位線COMは、例えば、固定の電位を出力する回路の出力端(図示せず)に接続されている。
The liquid
表示制御部41は、例えば供給される映像信号Dinを1画面ごと(1フレームの表示ごと)にフレームメモリに格納して保持するものである。表示制御部41は、また、例えば、液晶表示パネル1を駆動するデータドライバ42およびゲートドライバ43が連動して動作するように制御する機能を有している。具体的には、表示制御部41は、例えば、データドライバ42に走査タイミング制御信号を供給し、データドライバ42に、フレームメモリに保持されている画像信号に基づいた1水平ライン分の画像信号と表示タイミング制御信号を供給するようになっている。
The
データドライバ42は、例えば表示制御部41から供給される1水平ライン分の映像信号Dinを、各画素2に信号電圧として供給するものである。具体的には、データドライバ42は、例えば、映像信号Dinに対応する信号電圧を、ゲートドライバ43により選択された1水平ラインを構成する各画素2に、信号線DTLを介してそれぞれ供給するものである。
The
ゲートドライバ43は、例えば表示制御部41から供給される走査タイミング制御信号に応じて、駆動対象の画素2を選択する機能を有している。具体的には、ゲートドライバ43は、例えば、走査線WSLを介して、選択パルスを画素2のトランジスタTrのゲート電極14に印加することにより、画素部1Aにマトリックス状に形成されている画素2のうちの1行を駆動対象として選択するようになっている。そして、これらの画素2では、データドライバ42から供給される信号電圧に応じて、1水平ラインの表示がなされる。このようにして、ゲートドライバ43は、例えば、時分割的に1水平ラインずつ順次走査を行い、表示領域全体に亘った表示を行うようになっている。
The
次に、画素2の回路構成について説明する。図12は、画素2の回路構成の一例を表わしたものである。各画素2には、画素回路4が設けられている。各画素回路4は、走査線WSLおよび信号線DTLの交差部分に対応して設けられている。画素回路4は、画素2に信号電圧を書き込むトランジスタTrと、画素2に書き込んだ電圧を保持する保持容量Csとにより構成されている。保持容量Csの一方(第1電極15A,第3電極15B)は、半導体膜12のドレイン領域に接続されており、他方(第2電極16)は、共通電位線COMに接続されている。
Next, a circuit configuration of the pixel 2 will be described. FIG. 12 illustrates an example of a circuit configuration of the pixel 2. Each pixel 2 is provided with a
投射型表示装置200では、色の3原色である赤、緑、青の3色に対応した3つの光変調素子218a〜218cが組み合わされ、あらゆる色が表示される。即ち、投射型表示装置200は、いわゆる3板式の投射型表示装置である。
In the
液晶表示パネル1は、上記投射型表示装置の他、テレビジョン装置、デスクトップ型のパーソナルコンピュータのモニタ、ノート型パーソナルコンピュータ、ビデオカメラおよびデジタルスチルカメラなどの撮像装置、PDA(Personal Digital Assistant),携帯電話機およびスマートフォン等の電子機器にも適用可能である。
The liquid
以上、実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態において例示した液晶表示パネルの構成要素、配置および数等は、あくまで一例であり、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。 As described above, the present technology has been described with reference to the embodiments. However, the present technology is not limited to the above embodiments, and can be variously modified. For example, the components, arrangement, number, and the like of the liquid crystal display panel illustrated in the above embodiment are merely examples, and it is not necessary to include all the components, and may further include other components. .
また、上記実施の形態では、表示層として液晶層を有する表示パネルを例に挙げて説明したが、これに限らず、有機EL(Electro Luminescence)層または電気泳動層等の他の表示層に適用することも可能である。 Further, in the above embodiment, the display panel having the liquid crystal layer as the display layer has been described as an example. It is also possible.
更に、半導体膜12は、結晶シリコンおよびアモルファスシリコン以外の材料により構成するようにしてもよく、例えば、酸化物半導体材料または有機半導体材料等により構成するようにしてもよい。
Further, the
なお、本明細書に記載された効果はあくまで例示であってこれに限定されるものではなく、また他の効果があってもよい。 It should be noted that the effects described in this specification are merely examples, and the present invention is not limited thereto. Other effects may be provided.
なお、本技術は、以下のような構成も可能である。
(1)
液晶層と、
チャネル領域が設けられた半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、
前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第1電極と、
前記第1電極に対向する第2電極と、
前記第2電極を間にして前記第1電極に対向するとともに、前記第1電極に電気的に接続された第3電極と、
平面視で、前記第3電極に重なる位置に配置されるとともに、前記第3電極を間にして前記半導体膜に対向する配線と、
前記配線と前記第3電極との間に設けられ、前記第2電極に電気的に接続された遮蔽電極と
を備えた液晶表示パネル。
(2)
前記遮蔽電極は、遮光性材料により構成されている
前記(1)に記載の液晶表示パネル。
(3)
更に、前記遮蔽電極および前記第2電極を接続する接続配線を含む
前記(1)または(2)に記載の液晶表示パネル。
(4)
前記接続配線は、前記配線と同層に設けられている
前記(3)に記載の液晶表示パネル。
(5)
前記配線は信号線電位に保持され、
前記接続配線には共通電位が供給される
前記(3)または(4)に記載の液晶表示パネル。
(6)
更に、前記トランジスタに設けられたゲート電極と、
前記半導体膜を間にして、前記ゲート電極に対向する走査線とを含む
前記(1)ないし(5)のうちいずれか1つに記載の液晶表示パネル。
(7)
前記半導体膜は、前記チャネル領域に隣接するLDD(Lightly Doped Drain)領域を有する
前記(1)ないし(6)のうちいずれか1つに記載の液晶表示パネル。
(8)
前記ゲート電極は、前記半導体膜に近い位置から順に、ポリシリコンを含む第1導電膜と、遮光性を有する第2導電膜とを有する
前記(6)に記載の液晶表示パネル。
(9)
更に、前記第1電極と前記第2電極との間の第1誘電体膜と、
前記第2電極と前記第3電極との間の第2誘電体膜とを含む
前記(1)ないし(8)のうちいずれか1つに記載の液晶表示パネル。
(10)
更に、前記第3電極を覆う遮光膜を含む
前記(1)ないし(9)のうちいずれか1つに記載の液晶表示パネル。
(11)
前記第1電極、前記第2電極および前記第3電極はポリシリコンを含む
前記(1)ないし(10)のうちいずれか1つに記載の液晶表示パネル。
(12)
液晶表示パネルを備え、
前記液晶表示パネルは、
液晶層と、
チャネル領域が設けられた半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、
前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第1電極と、
前記第1電極に対向する第2電極と、
前記第2電極を間にして前記第1電極に対向するとともに、前記第1電極に電気的に接続された第3電極と、
平面視で、前記第3電極に重なる位置に配置されるとともに、前記第3電極を間にして前記半導体膜に対向する配線と、
前記配線と前記第3電極との間に設けられ、前記第2電極に電気的に接続された遮蔽電極とを含む
電子機器。
固体撮像装置。The present technology may have the following configurations.
(1)
A liquid crystal layer,
A transistor having a semiconductor film provided with a channel region and driving the liquid crystal layer for each pixel;
A first electrode that covers the channel region of the semiconductor film and is electrically connected to the semiconductor film;
A second electrode facing the first electrode;
A third electrode facing the first electrode with the second electrode interposed therebetween and electrically connected to the first electrode;
A wiring arranged in a position overlapping the third electrode in a plan view, and facing the semiconductor film with the third electrode interposed therebetween;
A liquid crystal display panel, comprising: a shielding electrode provided between the wiring and the third electrode and electrically connected to the second electrode.
(2)
The liquid crystal display panel according to (1), wherein the shield electrode is made of a light-shielding material.
(3)
The liquid crystal display panel according to (1) or (2), further including a connection wiring connecting the shielding electrode and the second electrode.
(4)
The liquid crystal display panel according to (3), wherein the connection wiring is provided in the same layer as the wiring.
(5)
The wiring is held at a signal line potential,
The liquid crystal display panel according to (3) or (4), wherein a common potential is supplied to the connection wiring.
(6)
A gate electrode provided in the transistor;
The liquid crystal display panel according to any one of (1) to (5), including a scanning line facing the gate electrode with the semiconductor film interposed therebetween.
(7)
The liquid crystal display panel according to any one of (1) to (6), wherein the semiconductor film has an LDD (Lightly Doped Drain) region adjacent to the channel region.
(8)
The liquid crystal display panel according to (6), wherein the gate electrode includes, in order from a position near the semiconductor film, a first conductive film containing polysilicon and a second conductive film having a light shielding property.
(9)
A first dielectric film between the first electrode and the second electrode;
The liquid crystal display panel according to any one of (1) to (8), including a second dielectric film between the second electrode and the third electrode.
(10)
The liquid crystal display panel according to any one of (1) to (9), further including a light-shielding film covering the third electrode.
(11)
The liquid crystal display panel according to any one of (1) to (10), wherein the first electrode, the second electrode, and the third electrode include polysilicon.
(12)
Equipped with a liquid crystal display panel,
The liquid crystal display panel,
A liquid crystal layer,
A transistor having a semiconductor film provided with a channel region and driving the liquid crystal layer for each pixel;
A first electrode that covers the channel region of the semiconductor film and is electrically connected to the semiconductor film;
A second electrode facing the first electrode;
A third electrode facing the first electrode with the second electrode interposed therebetween and electrically connected to the first electrode;
A wiring arranged in a position overlapping the third electrode in a plan view, and facing the semiconductor film with the third electrode interposed therebetween;
An electronic device, comprising: a shielding electrode provided between the wiring and the third electrode and electrically connected to the second electrode.
Solid-state imaging device.
本出願は、日本国特許庁において2017年4月27日に出願された日本特許出願番号第2017−87947号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。 This application claims priority based on Japanese Patent Application No. 2017-87947 filed on April 27, 2017 at the Japan Patent Office, and hereby incorporated by reference in its entirety. Incorporated into application.
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。 Various modifications, combinations, sub-combinations, and modifications may occur to those skilled in the art, depending on design requirements and other factors, which are within the scope of the appended claims and their equivalents. It is understood that it is.
Claims (12)
チャネル領域が設けられた半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、
前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第1電極と、
前記第1電極に対向する第2電極と、
前記第2電極を間にして前記第1電極に対向するとともに、前記第1電極に電気的に接続された第3電極と、
平面視で、前記第3電極に重なる位置に配置されるとともに、前記第3電極を間にして前記半導体膜に対向する配線と、
前記配線と前記第3電極との間に設けられ、前記第2電極に電気的に接続された遮蔽電極と
を備えた液晶表示パネル。A liquid crystal layer,
A transistor having a semiconductor film provided with a channel region and driving the liquid crystal layer for each pixel;
A first electrode that covers the channel region of the semiconductor film and is electrically connected to the semiconductor film;
A second electrode facing the first electrode;
A third electrode facing the first electrode with the second electrode interposed therebetween and electrically connected to the first electrode;
A wiring arranged in a position overlapping the third electrode in a plan view, and facing the semiconductor film with the third electrode interposed therebetween;
A liquid crystal display panel, comprising: a shielding electrode provided between the wiring and the third electrode and electrically connected to the second electrode.
請求項1に記載の液晶表示パネル。The liquid crystal display panel according to claim 1, wherein the shield electrode is made of a light-shielding material.
請求項1に記載の液晶表示パネル。The liquid crystal display panel according to claim 1, further comprising a connection wire connecting the shield electrode and the second electrode.
請求項3に記載の液晶表示パネル。The liquid crystal display panel according to claim 3, wherein the connection wiring is provided on the same layer as the wiring.
前記接続配線には共通電位が供給される
請求項3に記載の液晶表示パネル。The wiring is held at a signal line potential,
The liquid crystal display panel according to claim 3, wherein a common potential is supplied to the connection wiring.
前記半導体膜を間にして、前記ゲート電極に対向する走査線とを含む
請求項1に記載の液晶表示パネル。A gate electrode provided in the transistor;
The liquid crystal display panel according to claim 1, further comprising: a scanning line facing the gate electrode with the semiconductor film interposed therebetween.
請求項1に記載の液晶表示パネル。The liquid crystal display panel according to claim 1, wherein the semiconductor film has an LDD (Lightly Doped Drain) region adjacent to the channel region.
請求項6に記載の液晶表示パネル。The liquid crystal display panel according to claim 6, wherein the gate electrode includes a first conductive film containing polysilicon and a second conductive film having a light shielding property in order from a position near the semiconductor film.
前記第2電極と前記第3電極との間の第2誘電体膜とを含む
請求項1に記載の液晶表示パネル。A first dielectric film between the first electrode and the second electrode;
The liquid crystal display panel according to claim 1, further comprising a second dielectric film between the second electrode and the third electrode.
請求項1に記載の液晶表示パネル。The liquid crystal display panel according to claim 1, further comprising a light shielding film covering the third electrode.
請求項1に記載の液晶表示パネル。The liquid crystal display panel according to claim 1, wherein the first electrode, the second electrode, and the third electrode include polysilicon.
前記液晶表示パネルは、
液晶層と、
チャネル領域が設けられた半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、
前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第1電極と、
前記第1電極に対向する第2電極と、
前記第2電極を間にして前記第1電極に対向するとともに、前記第1電極に電気的に接続された第3電極と、
平面視で、前記第3電極に重なる位置に配置されるとともに、前記第3電極を間にして前記半導体膜に対向する配線と、
前記配線と前記第3電極との間に設けられ、前記第2電極に電気的に接続された遮蔽電極とを含む
電子機器。Equipped with a liquid crystal display panel,
The liquid crystal display panel,
A liquid crystal layer,
A transistor having a semiconductor film provided with a channel region and driving the liquid crystal layer for each pixel;
A first electrode that covers the channel region of the semiconductor film and is electrically connected to the semiconductor film;
A second electrode facing the first electrode;
A third electrode facing the first electrode with the second electrode interposed therebetween and electrically connected to the first electrode;
A wiring arranged in a position overlapping the third electrode in a plan view, and facing the semiconductor film with the third electrode interposed therebetween;
An electronic device, comprising: a shielding electrode provided between the wiring and the third electrode and electrically connected to the second electrode.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017087947 | 2017-04-27 | ||
JP2017087947 | 2017-04-27 | ||
PCT/JP2018/014584 WO2018198710A1 (en) | 2017-04-27 | 2018-04-05 | Liquid crystal display panel and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018198710A1 true JPWO2018198710A1 (en) | 2020-03-05 |
JP7110182B2 JP7110182B2 (en) | 2022-08-01 |
Family
ID=63919803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019515199A Active JP7110182B2 (en) | 2017-04-27 | 2018-04-05 | Liquid crystal display panels and electronic equipment |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7110182B2 (en) |
WO (1) | WO2018198710A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6784304B2 (en) * | 2019-03-26 | 2020-11-11 | セイコーエプソン株式会社 | Electro-optics and electronic equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001264816A (en) * | 2000-03-23 | 2001-09-26 | Nec Corp | Liquid crystal light valve |
JP2011221119A (en) * | 2010-04-06 | 2011-11-04 | Seiko Epson Corp | Electro-optic device, electronic equipment, and manufacturing method of electro-optic device |
JP2011221071A (en) * | 2010-04-05 | 2011-11-04 | Seiko Epson Corp | Electro-optic device and electronic equipment |
JP2012198386A (en) * | 2011-03-22 | 2012-10-18 | Seiko Epson Corp | Electro-optic device, projection type display device and electronic equipment |
-
2018
- 2018-04-05 WO PCT/JP2018/014584 patent/WO2018198710A1/en active Application Filing
- 2018-04-05 JP JP2019515199A patent/JP7110182B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001264816A (en) * | 2000-03-23 | 2001-09-26 | Nec Corp | Liquid crystal light valve |
JP2011221071A (en) * | 2010-04-05 | 2011-11-04 | Seiko Epson Corp | Electro-optic device and electronic equipment |
JP2011221119A (en) * | 2010-04-06 | 2011-11-04 | Seiko Epson Corp | Electro-optic device, electronic equipment, and manufacturing method of electro-optic device |
JP2012198386A (en) * | 2011-03-22 | 2012-10-18 | Seiko Epson Corp | Electro-optic device, projection type display device and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
WO2018198710A1 (en) | 2018-11-01 |
JP7110182B2 (en) | 2022-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013080040A (en) | Electrooptical device, method for manufacturing electrooptical device, and electronic equipment | |
US6864505B2 (en) | Electro-optical device and electronic apparatus | |
JP3661669B2 (en) | Active matrix substrate, electro-optical device, electronic equipment | |
US20180173064A1 (en) | Electro-optical device and electronic apparatus | |
JP6044358B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2017072741A (en) | Electro-optical device, electronic apparatus, manufacturing method of electro-optical device | |
US8698967B2 (en) | Electro-optic device, electronic device, and method of manufacturing electro-optic device | |
JP2018116077A (en) | Electro-optic device, manufacturing method for the same, and electronic apparatus | |
US10241370B2 (en) | Semiconductor device and projection-type display unit | |
JP5176814B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
JP6696539B2 (en) | Electro-optical device, electronic equipment | |
JP2018136477A (en) | Electro-optical device and electronic apparatus | |
JP5919890B2 (en) | Electro-optical device and electronic apparatus | |
JP4674544B2 (en) | Manufacturing method of electro-optical device | |
JP7288612B2 (en) | Liquid crystal displays and electronic devices | |
JP2003280020A (en) | Electrooptical device, method for manufacturing the same, and electronic apparatus | |
JP7110182B2 (en) | Liquid crystal display panels and electronic equipment | |
JP7028192B2 (en) | Display device and projection type display device | |
JP2007192975A (en) | Electrooptical apparatus and its manufacturing method | |
JP2012155198A (en) | Electro-optic device and electronic apparatus | |
JP4449863B2 (en) | Electro-optical device, electronic equipment | |
JP2020129617A (en) | Semiconductor device and method of manufacturing the same | |
JP7463872B2 (en) | Electro-optical devices and electronic equipment | |
JP2022079973A (en) | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus | |
JP2019040152A (en) | Electro-optic device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7110182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |