JP5590764B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関し、より詳しくはゲート駆動部が基板上に形成される液晶表示装置に関する。

液晶表示装置には反射型と透過型のものがあり、このうち透過型のものは、液晶表示パネルとバックライトユニットを含む。液晶表示パネルは、薄膜トランジスタが形成されている第１基板、第１基板に対向する第２基板及び両基板の間に位置する液晶層を含む。液晶表示パネルは非発光素子であり、第１基板の後方に位置したバックライトユニットから光の供給を受ける。

第１基板には、ゲート線、データ線及びこれら配線に接続されている薄膜トランジスタが形成されている。各画素は薄膜トランジスタに接続されており、画素別に独立して制御される。
ゲート線とデータ線を駆動するためには、ゲート駆動部とデータ駆動部が必要である。最近、駆動部の費用を節減するためにゲート駆動部を第１基板上に直接形成する方法が用いられている。

基板上に形成されたゲート駆動部は複数の薄膜トランジスタを含む。薄膜トランジスタは光によって特性が変化し、薄膜トランジスタの特性が変化すれば、ゲート線の駆動が不安定になるという問題がある。

したがって、本発明の目的は、ゲート線の駆動が安定して行われる液晶表示装置を提供することにある。

上記の目的は、画素薄膜トランジスタが形成されている第１基板、前記第１基板に対向する第２基板、及び前記第１基板と前記第２基板との間に位置する液晶層を含む液晶表示装置において、前記第１基板は、前記画素薄膜トランジスタが形成されている表示領域と、前記表示領域を取り囲む非表示領域とを有する第１絶縁基板と、前記表示領域に形成され、前記画素薄膜トランジスタに電気的に接続されているゲート線と、前記非表示領域に位置して前記画素薄膜トランジスタを駆動し、駆動薄膜トランジスタを含む駆動部と、前記第１絶縁基板上の前記駆動部の周辺領域に形成されているダミー半導体層とを含むことによって達成される。

前記駆動部は、前記ゲート線と接続されて前記ゲート線を駆動するゲート駆動部を含むことが好ましい。
前記ダミー半導体層は、少なくとも一部が前記ゲート駆動部と前記表示領域との間に形成されることが好ましい。
前記ダミー半導体層は、前記ゲート駆動部の外周側にさらに形成されていることが好ましい。

前記駆動薄膜トランジスタは半導体層を含み、前記半導体層と前記ダミー半導体層は同一の層であることが好ましい。
前記ダミー半導体層と前記ゲート線とは離間していることが好ましい。
前記第２基板は、前記表示領域上に形成されている内部ブラックマトリックスと、前記非表示領域上に形成されている外部ブラックマトリックスとを含み、前記ゲート駆動部は前記外部ブラックマトリックスの領域内に位置することが好ましい。

前記外部ブラックマトリックスは有機物からなり、前記第２基板は、少なくとも一部が前記表示領域に対応して形成されており、前記ゲート駆動部とは対向しない共通電極をさらに含むことが好ましい。
前記ゲート駆動部は、前記表示領域を間にして互いに対向する第１ゲート駆動部と第２ゲート駆動部を含み、前記ゲート線は、前記第１ゲート駆動部と前記第２ゲート駆動部に交互に接続されていることが好ましい。

前記第１基板は、前記ゲート線と電気的に絶縁状態で交差し、前記画素薄膜トランジスタに電気的に接続されているデータ線と、前記画素薄膜トランジスタに電気的に接続されている画素電極とをさらに含み、前記画素電極は１つの画素をなす第１画素電極、第２画素電極及び第３画素電極を含み、前記第１画素電極、前記第２画素電極及び前記第３画素電極は、それぞれ互いに異なる前記ゲート線に接続されていることが好ましい。

前記第１画素電極、前記第２画素電極及び前記第３画素電極のうちの２つは同一の前記データ線に接続されており、前記第１画素電極、前記第２画素電極及び前記第３画素電極は前記ゲート線の延長方向に長く延長されていることが好ましい。
前記第１画素電極、前記第２画素電極及び前記第３画素電極は順に駆動されることが好ましい。

前記ダミー半導体層は、少なくとも一部が前記ゲート駆動部の外周側に形成されることが好ましい。
前記ダミー半導体層は、ゲート駆動部と前記表示領域との間にさらに形成されていることが好ましい。
前記駆動薄膜トランジスタは半導体層を含み、前記半導体層と前記ダミー半導体層は同一の層であることが好ましい。

前記第２基板は、前記表示領域上に形成されている内部ブラックマトリックスと、前記非表示領域上に形成されている外部ブラックマトリックスとを含み、前記ゲート駆動部は前記外部ブラックマトリックスの領域内に位置することが好ましい。
前記外部ブラックマトリックスは有機物からなり、前記第２基板は、少なくとも一部が前記表示領域に対応して形成されており、前記ゲート駆動部とは対向しない共通電極をさらに含むことが好ましい。

上記本発明の目的は、画素薄膜トランジスタが形成されている第１基板、前記第１基板に対向する第２基板及び前記第１基板と前記第２基板との間に位置する液晶層を含む液晶表示装置において、前記第１基板は、前記画素薄膜トランジスタが形成されている表示領域と、前記表示領域を取り囲む非表示領域とを有する第１絶縁基板と、前記表示領域に形成され、前記画素薄膜トランジスタに電気的に接続されているゲート線と、前記非表示領域に位置して前記画素薄膜トランジスタを駆動し、駆動薄膜トランジスタを含む駆動部を含み、前記第２基板は、前記非表示領域に対応して形成される外部ブラックマトリックスと、少なくとも一部が前記表示領域に対応して形成され、前記駆動部と対向しない共通電極とを含むことによっても達成される。

前記駆動部は、前記ゲート線に接続されて前記ゲート線を駆動するゲート駆動部を含むことが好ましい。
前記外部ブラックマトリックスは、有機物質からなることが好ましい。
前記ゲート駆動部は、外部ブラックマトリックスの領域内に位置することが好ましい。
前記第１基板は、前記ゲート駆動部の周辺領域に形成されるダミー半導体層をさらに含むことが好ましい。

前記ダミー半導体層は、少なくとも一部が前記ゲート駆動部と前記表示領域との間に形成されることが好ましい。
前記ダミー半導体層は、少なくとも一部が前記ゲート駆動部の外郭に形成されることが好ましい。
前記駆動薄膜トランジスタは半導体層を含み、前記ダミー半導体層と前記半導体層は同一の層であることが好ましい。

本発明によれば、ゲート線の駆動が安定して行われる液晶表示装置が提供される。

以下、添付された図面を参照しながら、本発明についてさらに詳細に説明する。
詳細な説明に先立って、種々の実施形態において、同一の構成要素には同一の参照番号を付けた。また、同一の構成要素については第１実施形態で代表的に説明し、他の実施形態では省略する場合もある。
図１〜図６を参照して、本発明の第１実施形態による液晶表示装置について説明する。図１は、図２におけるフレキシブル部材５００と回路基板６００を除いた第１基板１００だけを示したものである。

本発明による液晶表示装置は、図４に示すように、画素薄膜トランジスタＴｐが形成されている第１基板１００、第１基板１００と対向する第２基板２００、第１基板１００と第２基板２００とを接合させるシーラント３００、両基板１００、２００とシーラント３００によって取り囲まれている液晶層４００及び第１基板１００の後方に位置する光源７００を含む。

図２に示すように、第１基板１００にはフレキシブル部材５００が接続されており、フレキシブル部材５００は回路基板６００に接続されている。
図示していないが、液晶表示装置１は、第１基板１００と光源７００との間に位置する光学部材をさらに含むことができる。光学部材は、プリズムフィルム、拡散板、拡散シート、反射偏光フィルムまたは保護フィルムを含む。

第１基板１００は、表示領域と、表示領域を取り囲んでいる非表示領域とに区分することができる。
次に、表示領域について図１及び図６を参照して説明する。
第１絶縁基板１１１上にゲート配線が形成されている。ゲート配線は金属単一層または多重層であり得る。ゲート配線は、図の横方向に延長されているゲート線１２１及びゲート線１２１に接続されているゲート電極１２２を含む。

図示していないが、ゲート配線は画素電極１６１と重畳して保持容量を形成する保持電極線（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ ｌｉｎｅ）をさらに含むことができる。
窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１３１がゲート配線を覆っている。
ゲート電極１２２のゲート絶縁膜１３１の上部には非晶質シリコンからなる半導体層１３２が形成されており、半導体層１３２の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質で構成される抵抗接触層１３３が形成されている。抵抗接触層１３３は２部分に分離されている。

抵抗接触層１３３及びゲート絶縁膜１３１の上にはデータ配線が形成されている。データ配線も金属層からなる単一層または多重層であり得る。データ配線は、図の縦方向に形成されてゲート線１２１と交差するデータ線１４１、データ線１４１の分岐であり抵抗接触層１３３の上部まで延長されているソース電極１４２、及びソース電極１４２と分離され、一側の抵抗接触層１３３の上部に形成されているドレイン電極１４３を含む。

データ配線及びこれらによって覆われない半導体層１３２の上部には窒化シリコンなどからなる保護膜１５１が形成されている。保護膜１５１にはドレイン電極１４３を露出する接触孔１５２が形成されている。
保護膜１５１の上には画素電極１６１が形成されている。画素電極１６１は、通常、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの透明な導電物質からなる。

透明な導電物質からなる画素電極１６１は、接触孔１５２を通じて画素薄膜トランジスタＴｐと接続されている。
次に、第１基板１００の非表示領域について説明する。
図１に示すように、表示領域の左側の非表示領域にはゲート線１２１を駆動するためのゲート駆動部１２３が形成されており、ゲート駆動部１２３は画素薄膜トランジスタＴｐと同時に形成される。

図２及び図３に示すように、ゲート駆動部１２３は、フレキシブル部材５００、パッド部１２５及びゲート接続配線１２４を通じて回路基板６００からゲート駆動信号の伝達を受ける。伝達を受ける駆動信号としては、ゲートオン電圧の第１クロック信号ＣＫＶ、第１クロック信号と反対位相を有している第２クロック信号ＣＫＶＢ、スキャン開始信号ＳＴＶＰ及びゲートオフ電圧Ｖｏｆｆなどを含む。

パッド部１２５は、データ信号の印加を受けるためのデータパッド１２５ａと、ゲート信号の印加を受けるための信号パッド１２５ｂ〜１２５ｅとを含む。ゲート信号の印加を受けるための信号パッド１２５ｂ〜１２５ｅは、それぞれゲートオフ電圧Ｖｏｆｆ、第１クロック信号ＣＫＶ、第２クロック信号ＣＫＶＢ及びスキャン開始信号ＳＴＶＰの印加を受ける。

ゲート接続配線１２４は、各信号パッド１２５ｂ〜１２５ｅに接続されている複数のサブ接続配線１２４ｂ〜１２４ｅを含む。
１番目のゲート線１２１に接続されている一番目のゲート駆動部１２３は、スキャン開始信号とクロック信号に同期してゲートオン電圧の出力を開始し、２番目のゲート駆動部１２３からは、前段ゲート駆動部１２３の出力電圧とクロック信号に同期してゲートオン電圧の出力を開始する。各ゲート駆動部１２３のゲートオン電圧出力の終了は、後段ゲート駆動部１２３の出力開始時点と密接な関係がある。

図５に示すように、ゲート駆動部１２３には複数の駆動薄膜トランジスタＴｄ１〜Ｔｄ７が形成されている。図６においては、このうちのいずれか１つの駆動薄膜トランジスタＴｄのみを示している。
図６に示すように、駆動薄膜トランジスタＴｄは、ゲート電極１２３１、半導体層１２３２、抵抗接触層１２３３、ソース電極１２３４及びドレイン電極１２３５を含む。駆動薄膜トランジスタＴｄの構造は画素薄膜トランジスタＴｐと類似しており、反復説明は省略する。

ゲート駆動部１２３と表示領域間と、ゲート駆動部１２３の外周側には、ダミー半導体層１３５、１３６が形成されている。ダミー半導体層１３５、１３６は、駆動薄膜トランジスタＴｄの半導体層１２３２と同一の層で形成される。ダミー半導体層１３５、１３６の役割については後述する。
図４及び図６を参照して第２基板２００を説明する。

第２絶縁基板２１１の上にブラックマトリックス２２１が形成されている。ブラックマトリックス２２１は表示領域に位置し、画素薄膜トランジスタＴｐ上に位置する内部ブラックマトリックス２２１ａと、表示領域の周りに形成されている外部ブラックマトリックス２２１ｂとを含む。
内部ブラックマトリックス２２１ａは、一般的に赤色、緑色及び青色フィルタの間を区分し、第１基板１００に位置する画素薄膜トランジスタＴｐへの直接的な光照射を遮断する役割を果たす。

外部ブラックマトリックス２２１ｂは、ゲート駆動部１２３を全てカバーするように形成されている。
ブラックマトリックス２２１は、クロム、または黒色顔料が添加された感光性有機物質で形成されている。黒色顔料としては、カーボンブラックやチタニウムオキサイドなどを用いる。

カラーフィルタ２３１は、内部のブラックマトリックス２２１ａを境界として形成され、それぞれ赤色、緑色及び青色を有する３個のサブ層２３１ａ、２３１ｂ、２３１ｃを含む。カラーフィルタ２３１は、光源７００から照射されて液晶層４００を通過した光に色相を付与する役割を果たす。カラーフィルタ２３１は、通常、感光性有機物質で形成されている。

カラーフィルタ２３１とブラックマトリックス２２１の上にはオーバーコート層２４１が形成されている。オーバーコート層２４１は有機物質で形成されており、平坦な表面を提供する。
オーバーコート層２４１の上には共通電極２５１が形成されている。共通電極２５１は、第２絶縁基板２１１の全体面にわたって形成されており、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの透明な導電物質からなる。共通電極２５１は、第１基板１００の画素電極１６１と共に液晶層４００に直接電圧を印加する。

シーラント３００は、第１基板１００と第２基板２００とを接合させ、外部ブラックマトリックス２２１ｂ上に位置する。
シーラント３００は、エポキシ樹脂及びアクリル樹脂を主成分としてアミン系の硬化剤と、アルミニウムやパウダーのような充填材、プロピレン−グリコール−ジアセテートのような溶剤で構成されている。シーラント３００は両基板１００、２００を接着する役割以外に、両基板１００、２００の間の間隔を決定する役割も果たす。シーラント３００内にはガラスまたはプラスチックからなるスペーサ（ｓｐａｃｅｒ）を位置させることができる。

液晶層４００は、第１基板１００と第２基板２００との間に位置する。液晶層４００は、画素電極１６１と共通電極２５１との間に形成される電界によって配列を変更しながら透過率を調節する。
光源７００は、面光源、ランプまたは発光ダイオードであり得る。ランプは、冷陰極蛍光ランプまたは外部電極蛍光ランプで構成することができる。

以上説明した第１実施形態において、駆動薄膜トランジスタＴｄの半導体層１２３２としては、画素薄膜トランジスタＴｐの半導体層１３２と同様に非晶質シリコンを用いる。非晶質シリコンは、光を受ければ不安定になって駆動薄膜トランジスタＴｄのＩｏｎ電流を増加させ、消費全力を増加させる。
駆動薄膜トランジスタＴｄの半導体層１２３２に入射する光は、ほとんど光源７００からの光である。光源７００の光は第１基板１００を通過した後、第２基板２００の外部薄膜トランジスタ２２１ｂまたは共通電極２５１で反射された後、駆動薄膜トランジスタＴｄに入射する。

第１実施形態によれば、ゲート駆動部１２３の両側にはダミー半導体層１３５、１３６が位置する。したがって、光源７００からの光はダミー半導体層１３５、１３６によって遮断され、駆動薄膜トランジスタＴｄに入射することができない。
第１実施形態によれば、駆動薄膜トランジスタＴｄが安定してゲート線１２１の駆動を安定して行うことができ、また消費全力も減少できる。

他の実施形態において、半導体層１２３２はポリシリコンで形成することができる。他の実施形態において、ゲート駆動部１２３の外周側を、サブ接続配線１２４ｂ〜１２４ｅなどによって光源７００の光が充分に遮断できれば、ダミー半導体層１３６は省略できる。
図７ａ〜図７ｅを参照して、第１実施形態による液晶表示装置の製造方法について説明する。

まず、図７ａに示すように、第１絶縁基板１１１上に金属層を形成してパターニングし、ゲート電極１２２、１２３１を形成する。
次に、図４ｂに示すように、ゲート絶縁膜１３１、非晶質シリコン層１７１、及びｎ＋非晶質シリコン層１７２を形成する。ゲート絶縁膜１３１、非晶質シリコン層１７１、及びｎ＋非晶質シリコン層１７２は化学気相蒸着法によって連続して形成できる。

次に、図７ｃに示すように、非晶質シリコン層１７１及びｎ＋非晶質シリコン層１７２をパターニングして、半導体層１３２、１２３２とダミー半導体層１３５、１３６を形成する。この段階で、半導体層１３２、１２３２とダミー半導体層１３５、１３６の上部にはパターニングされたｎ＋非晶質シリコン層１７２ａが形成されている。
半導体層１３２、１２３２の上部のパターニングされたｎ＋非晶質シリコン層１７２ａは両方に分離されていない。

次に、図７ｄに示すように、金属層を蒸着しパターニングしてソース電極１４２、１２３４、ドレイン電極１４３、１２３５を形成し、画素薄膜トランジスタＴｐと駆動薄膜トランジスタＴｄを完成する。
この過程は、ソース電極１４２、１２３４と、ドレイン電極１４３、１２３５を形成した後、露出したパターニングされたｎ＋非晶質シリコン層１７２ａをエッチングして除去する過程を含む。

パターニングされたｎ＋非晶質シリコン層１７２ａのエッチングにより、半導体層１３２、１２３２の上部のパターニングされたｎ＋非晶質シリコン層１７２ａは両方に分離されて抵抗接触層１３３、１２３３が形成される。これと共に、ダミー半導体層１３５、１３６の上部のパターニングされたｎ＋非晶質シリコン層１７２ａが除去される。
パターニングされたｎ＋非晶質シリコン層１７２ａのエッチング過程で、ダミー半導体層１３５、１３６とチャネル領域の半導体層１３２、１２３２の厚さも多少減少する。

次に、図７ｅに示すように、保護膜１５１を形成し、接触孔１５２を形成する。
次に、画素電極１６１を形成すれば、第１基板１００が完成する。
第２基板２００の形成、基板１００、２００の間の結合及び液晶層４００の形成は、公知の方法によって遂行され、説明は省略する。
図８を参照して、第２実施形態について説明する。

ダミー半導体層１３５、１３６はゲート線１２１と離間している。つまり、ダミー半導体層１３５はゲート線１２１の間に形成されており、互いに分離された複数個が設けられている。
第２実施形態によれば、ダミー半導体層１３５、１３６とゲート線１２１間の寄生容量の形成を抑制することができる。

図９を参照して、第３実施形態について説明する。
第３実施形態においては、ダミー半導体層１３５、１３６は備えず、ブラックマトリックス１２１は有機物質からなる。一方、共通電極２５１はゲート駆動部１２３上に存在しないように、つまり、ゲート駆動部１２３と対向しないようにパターニングされている。
光源７００の光のうちのゲート駆動部１２３と表示領域との間に入射した光は、第２基板２００に入射する。ところが、ゲート駆動部１２３の上部の第２基板２００には反射特性の良い共通電極２５１が形成されておらず、反射特性の不良な外部ブラックマトリックス２２１ｂが位置している。

外部ブラックマトリックス２２１ｂに入射した光は反射されず、ほとんど外部ブラックマトリックス１２１ｂに吸収される。これによって駆動薄膜トランジスタＴｄの半導体層１２３２に入射する光が減少する。
さらに、第３実施形態によれば、ゲート駆動部１２３に対応する第２基板上の領域に共通電極２５１が形成されていないので、ゲート駆動部１２３と共通電極２５１との間に寄生容量が形成されない。

一方、シーラント３００の未硬化によってゲート駆動部１２３が露出する場合、ゲート駆動部１２３と共通電極２５１間の電圧の差によってイオン不純物などがゲート駆動部１２３に吸着され、これによってゲート駆動部１２３に腐食が発生することがある。第２実施形態によれば、ゲート駆動部１２３に対応する第２基板上の領域に共通電極２５１が形成されていないので、このようなゲート駆動部１２３の腐食も共に防止できる効果を有する。

図１０を参照して、第４実施形態について説明する。
第４実施形態においては、ダミー半導体層１３５、１３６が設けられており、ブラックマトリックス２２１は反射特性が良好でない有機物質からなる。また、共通電極２５１はゲート駆動部１２３の上に存在しないように、つまり、ゲート駆動部１２３と対向しないようにパターニングされている。

光源７００の光のうちのゲート駆動部１２３の周辺に入射する光のほとんどは、ダミー半導体層１３５、１３６によって遮断されて第２基板２００に入射できない。第２基板２００に入射した一部の光は、ほとんど外部ブラックマトリックス２２１ｂで吸収される。
これにより、駆動薄膜トランジスタＴｄの半導体層１２３２に入射する光が減少する。
以下、図１１〜図１３を参照して、第５実施形態について説明する。

図１１に示すように、画素電極１６１はゲート線１２１の延長方向に沿って長く延長されている長方形である。
データ線１４１の延長方向に隣接して配置された３つの画素電極１６１が１つの画素をなす。１つの画素をなす各画素電極１６１は、互いに異なるゲート線１２１に接続されている。データ線１４１の延長方向に沿って画素電極１６１は左側のデータ線１４１と右側のデータ線１４１に交互に接続されている。

第１実施形態による液晶表示装置においては、１つの画素をなす３つの画素電極１６１がゲート線１２１の延長方向に配置されており、各画素電極１６１は互いに異なるデータ線１４１に接続されている。第４実施形態によれば、同一の画素数を具現するために、ゲート線１２１は従来の３倍に増加し、データ線１４１は１／３に減少する。
ゲート駆動部１２３は、表示領域の左側の非表示領域に形成されている第１ゲート駆動部１２３ａと、表示領域の右側の非表示領域に形成されている第２ゲート駆動部１２３ｂとを含む。

第１ゲート駆動部１２３ａには奇数番目のゲート線１２１が接続されており、第２ゲート駆動部１２３ｂには偶数番目のゲート線１２１が接続されている。
一般的に、データ線１４１を駆動するための回路は、ゲート線１２１を駆動するための回路より複雑でかつ高価である。本実施形態によれば、データ線１４１が１／３に減少してデータ線１４１の駆動のための回路を減少させ、製造費用を低減できる。

データ線１４１とは異なって、ゲート線１２１は３倍に増え、ゲート線１２１を駆動するための回路費用は増加し得る。しかし、発明によれば、ゲート線１２１は第１絶縁基板１１１上に形成されるゲート駆動部１２３を利用して駆動されるので、回路費用が増加しない。
一方、画素電極１６１がゲート線１２１の延長方向に長く延長されていて、ゲート線１２１間の間隔は減少している。これによってゲート駆動部１２３を形成する空間が制限されるが、本発明によれば、ゲート駆動部１２３は表示領域の両側方に分けて設けられているため、空間の確保が容易である。

図１２を参照して、液晶表示装置１の駆動について説明する。
（ｎ−１）番目のゲート線１２１にゲートオン電圧が供給されると、ここに接続されている画素薄膜トランジスタＴｐがオンになる。これにより、（ｎ−１）番目のゲート線１２１に接続されている（ａ）行の画素電極１６１がオンになる。
以後、（ｎ）番目のゲート線１２１にゲートオン電圧が供給され、これによって（ｎ）番目のゲート線１２１に接続された（ｂ）行の画素電極１６１がオンになる。

次に、同じ方法によって（ｎ＋１）番目のゲート線１２１にゲートオン電圧が供給されると、（ｃ）行の画素電極１６１がオンになる。これによって１つの画素表示が完成する。１つの画素表示のために３つのゲート線１２１が順に駆動され、データ線１４１は各画素電極１６１に該当するデータ電圧をゲート線１２１の駆動に合わせて供給する。
この時、画素電極１６１に印加される電圧の極性は、ドット反転（ｄｏｔ ｉｎｖｅｒｓｉｏｎ）となるように調節される。

図１３に示すように、ダミー半導体層１３５、１３６は、第１ゲート駆動部１２３ａの左右に設けられている左側ダミー半導体層１３５ａ、１３６ａと、第２ゲート駆動部１２３ｂの左右に設けられている右側ダミー半導体層１３５ｂ、１３６ｂとを含む。
これと共に、共通電極２５１は第１ゲート駆動部１２３ａ及び第２ゲート駆動部１２３ｂ上に形成されていない。

ダミー半導体層１３５、１３６とパターニングされた共通電極２５１によって、ゲート駆動部１２３に入射する光が減少する。したがって、ゲート駆動部１２３は外部からの光または光源７００からの光によって不安定にならない。
本発明のいくつかの実施形態を図示して説明しているが、本発明が属する技術分野の通常の知識を有する当業者であれば、本発明の原則や精神から逸脱せずに本実施形態を変形できることを分かる。本発明の範囲は添付された請求項とその均等物によって決められなければならない。

本発明の第１実施形態による液晶表示装置の配置図である。 本発明の第１実施形態による液晶表示装置の配置図である。 図１のＡ部分の拡大図である。 図１のIV-IV線に沿った断面図である。 図３のＢ部分の拡大図である。 図４のＣ部分の拡大図である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第１実施形態による液晶表示装置の製造方法を説明するための図面である。 本発明の第２実施形態による液晶表示装置の配置図である。 本発明の第３実施形態による液晶表示装置の断面図である。 本発明の第４実施形態による液晶表示装置の断面図である。 本発明の第５実施形態による液晶表示装置の配置図である。 本発明の第５実施形態による液晶表示装置の駆動を説明するための図面である。 本発明の第５実施形態による液晶表示装置の断面図である。

符号の説明

１００ 第１基板
１２１ ゲート線
１２３ ゲート駆動部
１３５、１３６ ダミー半導体層
２２１ ブラックマトリックス
２５１ 共通電極
３００ シーラント
４００ 液晶層
５００ フレキシブル部材
６００ 回路基板
７００ 光源

Claims (10)

1. 画素薄膜トランジスタが形成された表示領域と前記表示領域に取り囲まれる非表示領域を有する第１基板、前記第１基板に対向する第２基板、及び前記第１基板と前記第２基板との間に位置する液晶層を含む液晶表示装置において、
   前記第１基板は、
   前記画素薄膜トランジスタに電気的に接続されているゲート線と、
   前記ゲート線と交差して前記画素薄膜トランジスタに電気的に接続されるデータ線と、
   前記画素薄膜トランジスタを駆動し、前記ゲート線と電気的に接続されるゲート駆動部と、
   前記ゲート駆動部と前記表示領域との間に形成され、前記ゲート線と交差する方向に平行に配置された薄膜ＴＦＴを形成しない複数個のダミー半導体層と、
   を含み、
   前記ダミー半導体層は、前記データ線と平行に形成され、各ダミー半導体層が前記ゲート線と重畳せず、かつ隣接するゲート線間に設けられていることを特徴とする液晶表示装置。
2. 前記ダミー半導体層は、アモルファスシリコンを含むことを特徴とする請求項１に記載の液晶表示装置。
3. 前記ダミー半導体層は、前記ゲート駆動部と前記第１基板の端部との間にも形成されることを特徴とする請求項１に記載の液晶表示装置。
4. 前記ダミー半導体層は、前記非表示領域に形成されることを特徴とする請求項１に記載の液晶表示装置。
5. 前記第２基板は、
   前記表示領域上に形成されている内部ブラックマトリックスと、
   前記非表示領域上に形成されている外部ブラックマトリックスと、
   を含み、前記ゲート駆動部は前記外部ブラックマトリックスの領域内に位置することを特徴とする請求項１に記載の液晶表示装置。
6. 前記外部ブラックマトリックスは有機物からなり、
   前記第２基板は、少なくとも一部が前記表示領域に対応して形成されており、前記ゲート駆動部とは対向しない共通電極をさらに含むことを特徴とする請求項５に記載の液晶表示装置。
7. 画素薄膜トランジスタが形成されている第１基板、前記第１基板に対向する第２基板、及び前記第１基板と前記第２基板との間に位置する液晶層を含む液晶表示装置において、
   前記第１基板は、
   前記画素薄膜トランジスタが形成されている表示領域と、前記表示領域を取り囲む非表示領域とを有する第１絶縁基板と、
   前記表示領域に形成され、前記画素薄膜トランジスタに電気的に接続されているゲート線と、
   前記ゲート線と交差し、前記画素薄膜トランジスタに電気的に接続されるデータ線と、
   前記画素薄膜トランジスタを駆動し、前記非表示領域に位置して前記ゲート線を駆動し、前記ゲート線と接続されたゲート駆動部を含む駆動部と、
   を含み、前記第２基板は、
   前記非表示領域に対応して形成される外部ブラックマトリックスと、
   少なくとも一部が前記表示領域に対応して形成され、前記駆動部と対向しない共通電極と、
   を含み、
   前記ゲート駆動部は、前記外部ブラックマトリックスの領域内に位置し、
   前記第１基板は、前記ゲート駆動部と前記表示領域との間に形成され、前記ゲート線と交差する方向に平行に配置された薄膜ＴＦＴを形成しない複数個のダミー半導体層をさらに含み、
   前記ダミー半導体層は、前記データ線と平行に形成され、各ダミー半導体層が前記ゲート線と重畳せず、かつ隣接するゲート線間に設けられていることを特徴とする液晶表示装置。
8. 前記ダミー半導体層は、アモルファスシリコンを含むことを特徴とする請求項７に記載の液晶表示装置。
9. 前記ダミー半導体層は、前記ゲート駆動部と前記第１基板の端部との間にも形成されることを特徴とする請求項７に記載の液晶表示装置。
10. 前記ダミー半導体層は、前記非表示領域に形成されることを特徴とする請求項７に記載の液晶表示装置。

Images