JP5586696B2 - 直列に接続されたｌｅｄ用のサブマウントのツェナーダイオード保護ネットワーク - Google Patents

Description

本発明は、発光ダイオード（ＬＥＤ）に関し、特に、直列接続ＬＥＤを高い過渡電圧から保護するためのツェナーダイオードのネットワークを提供することに関する。

ＬＥＤを背中合わせツェナーダイオードと並列接続することによりＬＥＤを静電放電（ＥＳＤ）又は他の高電圧の過渡信号から保護することは、一般的である。ＬＥＤ間の逆電圧がツェナー降伏電圧より高い場合、電流はツェナーダイオードを通って電源へ分路され、ＬＥＤは保護される。斯様な保護回路は、過渡電圧抑制器（ＴＶＳ）と呼ばれている。

各ＬＥＤが順電圧だけ下がり、ＬＥＤが同じ電流で動作するようにＬＥＤダイを直列に相互接続することは一般的である。高電流及び低電圧より高電圧及び低電流を生成することが、より効率的である。斯様な直列接続は、照明及びバックライティングのような高輝度アプリケーションで一般的である。多くのＬＥＤダイは、１２０ｖのＡＣメイン電圧に直接接続されるために、直列に接続される。

従来技術の図１は、背中合わせツェナーダイオードの同一のセットにより保護されている直列接続の各ＬＥＤダイを例示する。図１では、ＬＥＤダイはダイオードＤ１―Ｄｎにより表され、ツェナーダイオードはＱ１―Ｑ２ｎにより表される。一連のＬＥＤは、ピン１とピン２との間にＬＥＤの順電圧降下の合計より大きい電圧を付与することによりオンにされる。ＩｎＧａＮのＬＥＤをオンにするための最大順電圧降下は、約４―５ボルトである。ツェナーダイオードの各セットが同一であるので、各ツェナーダイオードは、通常の動作状況の下で壊れないように全てのＬＥＤの最大結合順電圧より上の降伏電圧を持たなければならない。

直列に接続された複数のＬＥＤダイが取り付けられるシリコン基板１２（サブマウントとしても知られている）にツェナーダイオードを形成することは既知である。基板１２は、上部表面にわたって誘電層（例えば、酸化物）と、前記誘電層上に上部金属パターンとを持ち、上部金属パターンは、直列相互接続を形成するためにＬＥＤ電極を相互接続する。金属パターンは、また、ＬＥＤ電極をツェナーダイオードに接続する。金属パターンは、電源への接続のため、又は他の直列接続されたＬＥＤを持つ他の基板への接続のためにシリコン基板上にリード線又はパッドを供給する。

図２は、ＬＥＤ（例えば、Ｄ１）と並列の背中合わせツェナーダイオード（例えば、図１のＱ１及びＱ２）の形成を例示する。ツェナーダイオードＱ１及びＱ２は、通常はｐ＋シリコン基板１２内にイオン注入されたｎ＋領域１６及び１８により形成される。イオン注入ドーピングレベルは図１の全てのツェナーダイオードで同一であり、ツェナーダイオードは同じ降伏電圧を持つ。領域１６と１８との間の距離ｄ（ｄは、全てのツェナーダイオード対に対して同一である）は、スナップバック現象がツェナーダイオード絶縁破壊の前に発生しないように、十分に大きくなければならない。スナップバック現象は、領域１６と１８との間の絶縁破壊の形成である。スナップバックでは、ｎ＋領域１６、ｐ＋基板１２及びｎ＋領域１８により形成される寄生ＮＰＮトランジスタは、十分なキャリアがＥＳＤ事象又は過電圧のためｐ＋基板ベースに注入されるとき、オンする。ＮＰＮトランジスタがオンするとき、電流が領域１６と１８との間に流れ、より多くのキャリアがベースに注入されることに結果としてなる。これは、正のフィードバックを作り、ＮＰＮトランジスタはラッチし、より多くのキャリアを流れさせてしまう。これはＬＥＤと並列に短絡経路を形成し、電力を消費して、全体のＬＥＤ性能に影響を及ぼす。ｎ＋領域の間の距離を増大することにより、ＮＰＮトランジスタのゲインは、限られたキャリア寿命のため非常に低減され、これにより正のフィードバックが発生するのを防止し、よって、スナップバックを防止する。

領域１６及び１８の幅Ｗは、ツェナーダイオード対を通る直列抵抗に直接影響を及ぼす。電圧が降伏電圧を上回るとすぐに、ツェナーダイオードが高い電流を速く流すように抵抗が低いことが望ましい。高い値の直列抵抗（Ｗが小さい）がツェナーダイオードを流れる電流を制限するので、ＬＥＤダイは、高電圧の過渡信号に対する防護がより小さくなる。

ＬＥＤダイ当たり２つのツェナーダイオードを形成するため利用できるシリコン基板領域は、特に小さなフットプリント（例えば、１ｍｍ^２）を持つマルチ接合ＬＥＤダイに対して制限される。ツェナーダイオードの各セットは、通常は、保護するＬＥＤダイの下、又は隣に形成される。直列に接続されるＬＥＤ接合が多くなるほど、供給電圧は増大しなければならない。動作電圧が増大するので、基板へのｐドーピングが、ツェナー降伏電圧の必要な増大を達成するために低減されなければならない。ツェナーダイオード領域間の基板を通る電流経路を形成するための電荷が少ないので、これは、ツェナーダイオード対が絶縁破壊する前のスナップバックが発生するのを回避するためにツェナーダイオード間の最小間隔ｄを大きくすることを必要とする。従って、ＬＥＤダイが小さなフットプリント（例えば、１ｍｍ^２）内でシリコン基板上に直列に接続されるとき、ツェナーダイオードを形成するためのダイの下のシリコン表面領域は、原則としてＬＥＤの良好な過渡電圧保護のためのデザインルールによると、不十分である。

シリコン基板（ウェハ）がツェナーダイオード及び金属化パターンを作るために加工された後、ＬＥＤダイは、ＬＥＤ電極を基板パッドに結合するために超音波結合を例えば用いて、基板に取り付けられる。ＬＥＤは、通常は、底部上に形成される電極両方を具備するフリップチップであり、光は上部表面から放射される。成長基板（例えば、サファイヤ）は、その後、例えばレーザーリフトオフ法又は他の良く知られた技術によりＬＥＤの上部面から除去される。これは、ＬＥＤの上部ｎ層を露出させる。

光抽出を増大する（内部反射を減らす）ために露出したｎ層を精密に粗くすることが知られている。ｎ層を粗くするためにＬＥＤ表面をエッチングする１つのやり方は、フォト電気化学的エッチング（ＰＥＣエッチング）を実施することである。ＰＥＣエッチングは、ＧａＮＬＥＤに対して良く知られている。ＰＥＣエッチングプロセスの一つのタイプでは、ＬＥＤの上部表面が電気的にバイアスされ、ＬＥＤはバイアスされた電極を含んで電解溶液（例えば、ＫＯＨ）内に置かれる。ＬＥＤは、その後、紫外線を浴びる。紫外線はＧａＮの電子―正孔対を作り、ホールが拡散により、また電界の影響を受けて表面に移る。ホールはＧａＮの結合を断つために表面で電解質やＧａＮと反応し、結果的に表面の粗さを制御する。エッチングにより、また、成長基板／ｎ層インタフェースの近くに作られた損傷ＧａＮを除去する。

ｎ電極と接続されたツェナーダイオード（例えば、図１のＱ２）が順バイアスされるとき、ｐ＋シリコン基板がＬＥＤ（例えば、図１のＤ１）の露出したｎ層に電気的に接続されているので、ｎ層は、底部金属電極を介して、正の電圧をｐ＋基板に接続することによりＰＥＣエッチングの間、バイアスされる。小さな電流が、このとき、ツェナーダイオードを通り、ｎ層を通り、電解質を通って、基板から流れ、ＰＥＣエッチングを実施する。

ＰＥＣエッチングの後、レンズ、蛍光体又は他の光学要素が、ウェハスケールでＬＥＤの上に形成される。シリコンウェハは、その後、個々の基板に切り離され、各基板は、直列に接続された複数のＬＥＤ接合を含み、各ＬＥＤ接合は一組のツェナーダイオードにより保護されている。

必要なことは、ＬＥＤの上部半導体層がＰＥＣエッチングにより依然エッチング可能にしたままで改良された過渡電圧抑制のために、シリコン基板内により頑健なツェナーダイオードを形成する技術である。

直列接続された各ＬＥＤに対して同一の高電圧の背中合わせツェナーダイオードをシリコン基板内に作成する代わりに、１つのツェナーダイオードだけが、ＬＥＤ間の各ノードとの接続のために作られ、それにプラスしてツェナーダイオード（「端部」ツェナーダイオード）が基板の２本のピン（陽極及び陰極パッド）に接続されている。従って、２ｎツェナーダイオードの代わりに、ｎがＬＥＤの数に等しいｎ＋１ツェナーダイオードだけが使われる。ツェナーダイオードはＱ１からＱｎ＋１までデザインされ、ここで、Ｑ１及びＱｎ＋１はピンに接続されている端部ツェナーダイオードである。従って、ツェナーダイオードがコモンｐ＋基板を共有するので、端部ツェナーダイオードＱ１及びＱｎ＋１は、２本のピン間の実効的な背中合わせツェナーダイオードを作る。

ツェナーダイオード対は、必ずしも同一の降伏電圧を持つ必要はない。端部ツェナーダイオードＱ１及びＱｎ＋１のｎ＋領域は、（直列ＬＥＤの結合順電圧より大きい）十分な供給電圧が２つのｎ＋領域間に付与されるので、最も高い降伏電圧要件を持つ。ツェナーダイオードＱ１又はＱｎ＋１の何れの絶縁破壊も、２本のピンの間の電流を短絡する。従って、端部ツェナーダイオードＱ１及びＱｎ＋１に対するｎ＋領域は、フル電源電圧に耐えて、スナップバックが起こるのを防止するために、充分な間隔ｄを持たなければならない。しかしながら、ツェナーダイオードＱ１及びＱｎ＋１に対するｎ＋領域は、これらが異なる電力ピンにつながっているので、通常は、いずれにしろ広い間隔を持つだろう。中間の隣接するツェナーダイオード領域（すなわち、Ｑ２―Ｑｎのツェナーダイオード対）間の間隔は、隣接し合う中間のツェナーダイオード間の電圧差が単一のＬＥＤ（例えば、５ボルト未満）の順電圧だけなので、一連の任意のＬＥＤ間で約５ボルトを上回る電圧に耐えることを必要とするだけである。スナップバックは、斯様な低電圧では懸念されない。このように、隣接し合うツェナーダイオード間の間隔は、高い降伏電圧ツェナーダイオードに対するデザインルールにより要求されるよりも非常に近くにすることができる。

より少ないツェナーダイオードが使われるので、各ツェナーダイオードは、図１及び図２の従来技術のツェナーダイオードと比較して、より多くのシリコン領域を使用できる。ツェナーダイオードは、ＥＳＤ電流が（図４に示され、後述される）一連のＬＥＤの内の特に端部ＬＥＤに対するｎ＋領域を流れるときの直列抵抗を低減するために広くされる。また、隣接し合うツェナーダイオードがフル電源電圧を許容するための距離だけ離隔される必要がないので、ツェナーダイオード間の間隔は低減されてもよい。これは、約１ｍｍ^２のアレイ内の多くのＬＥＤを、下にあるイオン注入されたツェナーダイオード領域と接続可能にする。ＬＥＤアレイの周辺に沿ったツェナーダイオードのために、より多くのシリコン面積が利用できるので、設計者は、位置決め及びこれらの領域のサイズのより多くの柔軟性を持つ。

通常は、領域の形状及び領域間の距離がツェナーダイオードの電圧要件に依存して基板間で変化する場合であっても、各ツェナーダイオード領域に対するｎ＋ドーパント濃度は製作の容易さのため同一である。

一つの実施例では、直列の１２―２０個のＬＥＤは、ＬＥＤ半導体層を通る溝（トレンチ）エッチングにより単一の１ｍｍ^２チップ内の接合を絶縁し、直列の各接合のためＬＥＤ電極を接続することにより作られる。種々異なる接合により、３ｘ４、４ｘ４、３ｘ６、４ｘ５等のようなアレイを形成するだろう。チップは、各ＬＥＤ接合を保護するため、及び同時にＰＥＣエッチングのための電気的経路を供給するためのツェナーダイオードを含み、シリコン基板上に取り付けられる。チップの小さなサイズ（例えば、１ｍｍ^２）及び多くの接合のため、ツェナーダイオードは、非常に小さくなければならない。一連のＬＥＤの長さ及び各ＬＥＤの動作電圧に依存して、直列ＬＥＤは、メイン電圧（例えば、１２０―２２０ｖＡＣ）から、直接給電できる。各々が多くの直列接続ＬＥＤ接合を含む複数のＬＥＤダイは、直列に接続できる。

ツェナーダイオードイオン注入領域は、関連するＬＥＤの下で、ＬＥＤ側に沿ってシリコン基板内に形成でき、イオン注入領域は幾つかのＬＥＤの長さを持つ。中間のツェナーダイオードは、これら間のシリコンが僅かに５ボルトを超える電圧に耐える必要があるだけなので、一緒に近くに配置できる。従って、過渡電圧抑制は、非常に小さな領域を使用して全てのＬＥＤ接合に対して作られる。

ＬＥＤのｎ層の各々に接続しているツェナーダイオードがあるので、ｎ層はＰＥＣエッチングのためｐ＋シリコン基板を通って依然バイアスできる。

図１は、単一のシリコン基板上に直列に接続されたｎ個の同一のＬＥＤダイの模式図であり、ここで、各ＬＥＤダイは、保護のための同一のセットのツェナーダイオード（全部で２ｎ）を伴う。 図２は、ｐ＋シリコン基板がコモンアノードとしてツェナーダイオードを離隔している、背中合わせツェナーダイオードのカソードを形成しているイオン注入領域を例示する。 図３は、ツェナーダイオード対がＬＥＤ間に接続された中間のツェナーダイオード対が、基板ピンに接続されたＱ１、Ｑｎ＋１より非常に低い降伏電圧を持つ本発明の一つの実施例の模式図である。この構造は、ＬＥＤ上部半導体層のＰＥＣエッチングを可能にする。 図４は、１２個の絶縁したＬＥＤ接合を持つ単一のチップの模式的平面透視図であり、ここで、チップは１３個のツェナーダイオードを含むシリコン基板に取り付けられる。各ＬＥＤのｐ及びｎ電極は実線で示され、ｎ＋ツェナー領域は点線で示される。 図５は、図４のライン５―５に沿ったチップ及びシリコン基板の断面図である。

同一又は類似の要素は、同じ数字が付けられている。

予備事項として、ＬＥＤは、成長基板上に形成される。使われる例では、ＬＥＤは、緑の光を通じてＵＶを作るためのＡｌＩｎＧａＮ又はＩｎＧａＮＬＥＤのような、ＧａＮベースのＬＥＤである。通常は、比較的厚いｎ型ＧａＮ層は、従来技術を使用してサファイヤ成長基板上で成長する。比較的厚いＧａＮ層は、通常は、ｎ型クラッド層及び活性層に対する低欠陥格子の構造体を供給するために、低温核形成層及び一つ以上の付加的な層を含む。一つ以上のｎ型クラッド層は、厚いｎ形層上に形成され、活性層、一つ以上のｐ型クラッド層及びｐ型接点層（金属化のため）により後続される。

フリップチップのために、ｐ型層及び活性層の一部は、金属化のためｎ層を露出させるために、エッチング除去される。このようにして、ｐ接触及びｎ接触は、チップの同じ側にあって、サブマウント接触パッドに直接電気的に取付けられる。ｎ金属接触からの電流は、最初にｎ層を横断的に流れる。

本発明に使用できる他のタイプのＬＥＤは、赤から黄色までの範囲内の光を作ることができるＡｌＩｎＧａＰのＬＥＤを含む。

一つの実施例では、ウェハ内の各ＬＥＤ領域は、例えば当該領域間のＧａＮを取り除くためのマスキング及びドライエッチングにより、別々のｐｎ接合のアレイにＬＥＤを分割するように、更に処理される。代わりに、ＧａＮのイオン注入された領域を半絶縁するためのＬＥＤサイト間のイオン注入により、アイソレーションをすることもできる。

各接合が一組の電極を持つように、金属化がパターン化される。これは、効果的に１ｍｍ^２チップのような単一のチップ上に別々のＬＥＤのアレイ（例えば、３ｘ４アレイ）を作る。シリコン基板上又はダイ自体の上に金属パターンを用いて、ＬＥＤ接合が直列に接続されるとき、チップは、比較的大きい電圧降下を持つ（例えば、３〜５ボルトのＬＥＤの数の倍数）。チップがメイン電圧により駆動されるか又は幾らか他の高電圧源により駆動されようとするとき、これは便利である。

ＬＥＤがウェハから分けられた後（単一のＬＥＤダイ又はＬＥＤ接合のアレイを持つダイとして）、ＬＥＤは、シリコン基板ウェハ上に取り付けられる。シリコン基板ウェハは特定のｐ＋ドーピングを持ち、ツェナーダイオードｎ＋領域がマスキング及びイオン注入ステップにより当該ウェハ内で形成される。任意のサイズ及び深さのｎ＋領域を形成するために、基板をマスキングし、ｎ型ドーパントを注入することは、良く知られている。基板のドーピングレベルは、主にツェナーダイオード接合降伏電圧を決定する。基板内にツェナーダイオードを形成することが、図４及び図５を参照して後で説明される。

シリコン基板表面上のパターン化された誘電物（酸化物）は、ＬＥＤを直列に接続するために、ＬＥＤ電極に対する相互接続パターンを形成するため金属被覆される。金属パターンは、また、ツェナーダイオードｎ＋領域を関連するＬＥＤ電極に接続する。

図３は、ＬＥＤＤ１―Ｄｎ及びツェナーダイオードＱ１―Ｑｎ＋１の直列接続の模式図である。従来技術の図１のような２ｎ個の同一のツェナーダイオードの代わりに、ｎ＋１個のツェナーダイオードだけが、図３で形成されるのに必要である。ＬＥＤＤ１―Ｄｎの間には、ノードの各々に接続されているツェナーダイオード（Ｑ２―Ｑｎ）が１つだけある。これら中間のツェナーダイオードのｎ＋領域は、これらの間の電圧が単一のＬＥＤの順電圧（例えば、約５ｖ）により制限されるので、互いに対して非常に近く（図２の小さなｄ）に形成できる。スナップバックは、斯様な低電圧では問題ではない。

順方向にＥＳＤ攻撃がある場合、順方向にバイアスされるＬＥＤは、損傷なしに単に電流を通す。ピン１と２との間の逆方向にＥＳＤ攻撃がある場合、ＬＥＤは、逆電圧が背中合わせツェナーダイオード対Ｑ１及びＱｎ＋１を絶縁破壊するまで、電流を阻止するだろう。ツェナーダイオードＱ１及びＱｎ＋１の役割は異なる。（大部分の電圧が降下して）ツェナーダイオードＱｎ＋１が絶縁破壊するとき、ツェナーダイオードＱ１はその順方向にバイアスされる方向に単にオンされる。ツェナーダイオード対Ｑ１及びＱｎ＋１は、ピン間の電流を電源に短絡する。

ピン１及び２は、シリコン基板ウェハが分割され、ＬＥＤモジュールがプリント回路基板に取り付けられた後、電源に接続された、シリコン基板２２（又はサブマウント）上の大きな金属パッドである。

ツェナーダイオードＱ１及びＱｎ＋１の対がピン１と２との間の短絡を供給するので、「端部」ツェナーダイオードＱ１及びＱｎ＋１は、絶縁破壊される前に、また更に任意の大きな漏れ電流（マイクロアンペアのレベルで）が発生する前に、モジュールの予想されるピーク動作電圧と少なくとも等しい電圧に耐える距離まで互いに離隔されることを必要とする。一つの実施例では、メイン電圧に直接結合させるため同じシリコン基板（基板ウェハが分割された後）に取り付けられる１２―２０個の直列接続ＬＥＤがある。ツェナーダイオード対Ｑ１及びＱｎ＋１の降伏電圧は、絶縁破壊されないか又は通常動作の間に漏れないように、ピン１と２との間のピークのメイン電圧より大きくなければならない。

ＬＥＤ接合のアレイの下にある任意のツェナーダイオード対の間の降伏電圧は、これらの間に電気的に接続されるＬＥＤ接合の数に依存する。ＬＥＤのアレイが通常はＭ行ｘＮ列アレイとして形成され、直列接続が蛇行構成であるので、水平方向の隣接するツェナーダイオード領域は、個々のＬＥＤ順方向電圧（Ｖｆ）の最高２Ｍ倍までの電圧差を持つ。従って、斯様なｎ＋ツェナー領域間の間隔（図４の距離ｄ２）は、ＬＥＤアレイの通常の動作が発生可能にするために、漏れ又はスナップバックの前に２Ｍ（Ｖｆ）に耐えるのに十分大きくなければならない。

ｎ＋イオン注入領域の数が、従来技術の図１の約半分なので、ツェナーダイオードにより使用されるシリコン表面領域がより少ないか、ツェナーダイオード間の直列抵抗を低減するためにツェナーダイオードがより広くできるか、又はツェナーダイオードの領域がＰＥＣエッチングの間、バイアス電圧部とｎ層との間の抵抗を低減するためにより大きくできる。ＬＥＤ及びツェナーダイオードのレイアウトは、任意の形状を採用してもよい。

ツェナーダイオードがコモンアノードとしてｐ＋シリコン基板を使用し、ツェナーダイオードがＬＥＤのカソードに接続されるので、ＬＥＤのｎ層は、バイアス電圧をＰＥＣエッチングのためシリコン基板ウェハの裏面上の金属化部に付与することによりバイアスできる（図５を参照して説明される）。

図４は、単一のｐ＋シリコン基板２２に取り付けられるＬＥＤ３０の３ｘ４アレイの模式的平面図である。基板２２は、図４のものと同一の多くのＬＥＤモジュールを形成するために後で分割される大きいサブマウントウェハの一部である。各ＬＥＤ３０のためのｐ及びｎ接触領域は実線に示され、ｎ＋ツェナーダイオード領域３４は点線に示される。

ＬＥＤ３０は、ｎ＋ツェナー領域３４と概ね一致するパターン化された蛇行する金属層により、直列接続される。金属はツェナー領域と直接接触し、ツェナー領域の外側で誘電層によりｐ＋基板から絶縁される。

前述したように、１２個のＬＥＤ３０は単一の１ｍｍ^２ダイ内で形成され、ここで、接合はエッチング又はイオン注入により絶縁される。ダイのアウトラインは、実線３５により示される。代わりに、各ＬＥＤは、別々のダイでもよい。他の実施例では、メインＡＣ電圧により直接給電されるための１８個以上の直列のＬＥＤがある。

１３個のツェナーダイオード領域３４だけが過渡電圧から１２個全てのＬＥＤを保護するために用いられ、中間のツェナーダイオードを形成する１１個の領域３４が一緒に近くに配置できるので、ツェナーダイオードは、図１の２ｎ個のツェナーダイオードより多くの総シリコン面積を使うことなく、低減された直列抵抗のために、従来技術と比較して、より大きく形成できる。

図４では、領域３４間の電圧が単一のＬＥＤ電圧降下だけであるので、垂直に配置された２つのｎ＋ツェナーダイオード領域３４間の距離ｄ１は非常に小さい。異なる列の領域３４間の距離ｄ２は、これらの領域３４間の電圧が６個のＬＥＤ電圧降下と同じ程度なので、ｄ１より大きい。端部領域３４間の距離ｄは、フルの動作電圧がこれらの２つの領域３４間にあるので、最も大きい。一つの実施例では、高電圧の端部ツェナーダイオード領域３４は、これらの領域３４が低減された直列抵抗に対する他の領域３４よりかなり広くするために、全てがダイの下ではない領域に形成される。より低い電圧のツェナーダイオード領域が、ＬＥＤアレイの下で実質的に形成される。

外側のツェナーダイオード領域３４は、より多くのシリコン領域をツェナーダイオードに提供するために、全てをＬＥＤアレイの下というよりはむしろ、ＬＥＤアレイの側部に沿って形成される。基板２２はいずれにしろＬＥＤより大きいことを必要とするので、ＬＥＤアレイの側部に沿って幾つかのツェナーダイオード領域３４を形成することは、より大きな基板２２を必要とするわけではない。

図４に示されるように、直列接続の２つの端部は、電源又は他のＬＥＤモジュールとの接続のため金属層上に形成される頑健な金属ボンディングパッド３６及び３８で終端として接続される。パッド３６及び３８は、代わりに、基板２２の裏面にあってもよく、基板２２を通るスルーホールにより、表側金属化部に接続してもよい。

ＬＥＤ３０がサブマウントウェハに取り付けられ、成長基板（例えば、サファイヤ）がレーザーリフトオフ法又は他の良く知られた技術によりＬＥＤ３０上から除去された後、ＬＥＤ３０の露出した上部ｎ層は、リフトオフプロセス法により損傷された表面層を取り除いて、光抽出を増大させるために制御可能に表面を粗くするためＰＥＣエッチングを受ける。このＰＥＣエッチングは、サブマウントウェハ上に取り付けられた全てのＬＥＤに同時に実施される。

図５は、ライン５―５（基板の右側）に沿った図４のサブマウントウェハ部分の模式的断面図である。エッチングされた溝３９により電気的に絶縁されているＬＥＤ接合が示されている。

ｎ＋ツェナーダイオード領域３４は、ＬＥＤの行間に形成されて示されている。ツェナーダイオードは、コモンシリコンｐ＋領域を共有する。

パターン化された金属層４０は、基板表面上に形成され、様々なＬＥＤ電極４２と電気的に相互接続し、シリコン内に形成されるツェナーダイオード領域３４と電気的に接触する。図５では、３つのＬＥＤ３０が、金属層４０により直列に接続されている。金属はパターン化された酸化物層４４によりｐ＋シリコンから電気的に絶縁されていて、パターン化された酸化物層４４は、金属層４０による接触があるべきであるツェナーダイオード領域３４を露出させるようにパターン化されている。金属層５０は、ＰＥＣエッチングプロセスのために基板２２の裏面上に形成される。

ＬＥＤの露出されたｎ層５２のＰＥＣエッチングは、以下のように実施される。正のバイアス電圧Ｖ＋が、金属層５０に接続される。サブマウントウェハが、ＰＥＣエッチングのために一般に使用されるＫＯＨのような電解質５４に浸される。適切な電極５６が、その後電解質に浸されて、負の電圧Ｖ―でバイアスされる。小さな電流が、その後、裏面金属層５０から、ｐ＋シリコン基板２２を通り、ｎ＋ツェナーダイオード領域３４を通り、ＬＥＤのｎ層５２を通り、電解質５４を通り、電解質電極５６を通って流れる。ＬＥＤは、その後、紫外線５８を浴びる。紫外線５８はＧａＮ内に電子―正孔対を作り、ホールが電界の影響を受けて表面に移動する。ホールは、表面でＧａＮ及び電解質と反応してＧａＮの結合を断ち、ＧａＮ表面の幾らかの除去を引き起こし、結果的に表面の制御された粗さとなる。表面は、時間とともに次第に、より多孔性になる。ＧａＮ層のＰＥＣエッチングは、米国特許出願公開公報２００９／００４５４２７、２００８／０２３７６１９及び２００７／０２８４６０７に説明されていて、これら全てが参照により、ここに組み込まれる。

ＰＥＣエッチングの後、蛍光物質層及びレンズのような他の任意の光学素子が、ＬＥＤに加えられる。サブマウントウェハは、その後、図４に示されるような個々のＬＥＤモジュールを形成するために分割される。

ｎ＋ツェナーダイオード領域３４は、任意の形状を持つように形成されてもよいが、ＬＥＤ３０は、代わりに、コモンのサブマウントに取り付けられ、金属層４０により直列に接続される個々のダイでもよい。本発明は、少ないツェナーダイオードを、過渡電圧抑制のためにシリコンサブマウントに形成可能にし、直列抵抗をより低くするためにツェナーダイオードを広くすることを可能にし、中間のツェナーダイオードに対して、必要なシリコン表面領域を低減するためにより近付けるようにできる。各ツェナーダイオード領域のエリアを増大することは、また、ＰＥＣエッチングの間、抵抗を低減させて、処理時間を減らす。

本発明の具体例が示され説明されてきたが、改変及び変更が、広い見地に立って本発明を逸脱しない範囲でなされてもよく、従って、添付の請求の範囲は、本発明の真の精神及び範囲内にあるとして、全ての改変及び変更を範囲内であると含むべきことは当業者にとって明らかであろう。

Claims (15)

1. 電極及び半導体光放射表面を持つ直列に接続されたＮ個のフリップチップ発光ダイオード（ＬＥＤ）であって、Ｎは２以上であり、ＬＥＤ間の各接続部にノードがあり、第１の電源端子に接続されたアノードを持つ第１端部ＬＥＤ及び第２の電源端子に接続されたカソードを持つ第２端部ＬＥＤを有する当該ＬＥＤと、第１端部ＬＥＤの前記アノードに接続された第１端部ツェナーダイオード、第２端部ＬＥＤの前記カソードに接続された第２端部ツェナーダイオード、及びＬＥＤ間の各接続部でノード毎に当該ノードに接続されたたった１つの中間のツェナーダイオードを有する、Ｎ個のＬＥＤに接続された過渡電圧抑制回路とを有し、
   第１端部ＬＥＤの前記アノードに接続された第１端部ツェナーダイオード、第２端部ＬＥＤの前記カソードに接続された第２端部ツェナーダイオード、及びノード毎に当該ノードに接続された前記中間のツェナーダイオードをシリコンサブマウントの表面に形成した、Ｎ個のＬＥＤが取り付けられる当該シリコンサブマウントであって、前記シリコンサブマウントはｐ＋タイプであり、各ツェナーダイオードは前記シリコンサブマウントの表面のｎ＋領域により形成される、前記シリコンサブマウントを更に有する、光放射装置。
2. 前記シリコンサブマウントの上部表面上に形成されたパターン化された金属層を更に有し、前記パターン化された金属層は、全てのＬＥＤを直列に相互接続し、前記ツェナーダイオードを前記ＬＥＤの電極に接続する、請求項１に記載の光放射装置。
3. 前記ＬＥＤの前記半導体光放射表面の光−電気化学的（ＰＥＣ）エッチングの間、前記ＬＥＤの前記半導体光放射表面をバイアスするためバイアス電圧を受けるためのｐ＋タイプの前記シリコンサブマウントに電気的に結合された金属コンタクト部を更に有する、請求項２に記載の光放射装置。
4. 前記ＬＥＤの前記半導体光放射表面がＰＥＣエッチングによりエッチングされた、請求項３に記載の光放射装置。
5. Ｎが３より大きく、複数の中間のツェナーダイオードがあり、隣接する中間のツェナーダイオードに対するｎ＋領域が距離ｄ１だけ間隔を置かれ、第１端部ツェナーダイオード及び第２端部ツェナーダイオードに対するｎ＋領域が、ｄ１より大きい距離ｄ２だけ間隔を置かれる、請求項２に記載の光放射装置。
6. 距離ｄ１及びｄ２は、前記中間のツェナーダイオードが前記光放射装置の通常の動作電圧で電流漏れがないように、選択される、請求項５に記載の光放射装置。
7. 前記Ｎ個のＬＥＤに対する前記過渡電圧抑制回路にＮ＋１個だけのツェナーダイオードがある、請求項２に記載の光放射装置。
8. 前記Ｎ個のＬＥＤが単一のダイに形成された接合絶縁ＬＥＤであり、前記ＬＥＤの電極の全てが、前記シリコンサブマウントに対向している前記ＬＥＤの底部表面上に形成されている、請求項２に記載の光放射装置。
9. 第１端部ツェナーダイオード及び第２端部ツェナーダイオードのｎ＋領域が、各中間のツェナーダイオードのｎ＋領域より広い、請求項２に記載の光放射装置。
10. 中間のツェナーダイオードの各ｎ＋領域が、２つのＬＥＤの電極を直列に相互接続する、請求項２に記載の光放射装置。
11. 前記Ｎ個のＬＥＤがＬＥＤのアレイを有する、請求項２に記載の光放射装置。
12. 第１端部ツェナーダイオード及び第２端部ツェナーダイオードの対が、直列に接続された一連のＮ個のＬＥＤの通常の動作電圧を超える降伏電圧を持ち、前記中間のツェナーダイオードの少なくとも幾つかは、直列に接続された一連のＮ個のＬＥＤの通常の動作電圧より下の降伏電圧を持つ、請求項２に記載の光放射装置。
13. 前記中間のツェナーダイオードのｎ＋領域が前記Ｎ個のＬＥＤの下に形成され、第１端部ツェナーダイオード及び第２端部ツェナーダイオードのｎ＋領域の大部分は、前記Ｎ個のＬＥＤの下に形成されていない、請求項２に記載の光放射装置。
14. 前記Ｎ個のＬＥＤが単一のダイに形成され、全ての中間のツェナーダイオードが、直列に接続された前記Ｎ個のＬＥＤ間の最大動作電圧に等しい第１の電圧に絶縁破壊なしに耐えるために必要とされるよりも小さな隣接し合う中間のツェナーダイオード間の距離を持って前記ダイの下に形成され、第１端部ツェナーダイオード及び第２端部ツェナーダイオードの少なくとも一部が前記ダイの境界を越えて延在する、請求項２に記載の光放射装置。
15. 電極及び半導体光放射表面を持つ直列に接続されたＮ個のフリップチップ発光ダイオード（ＬＥＤ）であって、Ｎは３以上であり、ＬＥＤ間の各接続部にノードがあり、第１の電源端子に接続されたアノードを持つ第１端部ＬＥＤ及び第２の電源端子に接続されたカソードを持つ第２端部ＬＥＤを有する当該ＬＥＤをシリコンサブマウントに供給する供給ステップであって、第１端部ＬＥＤのアノードに接続された第１端部ツェナーダイオード、第２端部ＬＥＤのカソードに接続された第２端部ツェナーダイオード、及びＬＥＤ間の各接続部でノード毎に当該ノードに接続されたたった１つの中間のツェナーダイオードを有するＮ個のＬＥＤに接続された、過渡電圧抑制回路を前記シリコンサブマウントに形成し、当該シリコンサブマウントはｐ＋タイプであり、各ツェナーダイオードは当該シリコンサブマウントの表面のｎ＋領域により形成され、パターン化された金属層が前記シリコンサブマウントの上部表面上に形成され、前記パターン化された金属層は、全てのＬＥＤを直列に相互接続し、前記ツェナーダイオードを前記ＬＥＤの電極に接続する、前記供給ステップと、ｐ＋タイプの物質及びツェナーダイオードを介して前記Ｎ個のＬＥＤの前記半導体光放射表面を電気的にバイアスするためにバイアス電圧を前記シリコンサブマウントの前記ｐ＋タイプの物質に付与するステップと、電解溶液に前記半導体光放射表面を浸すステップと、前記半導体光放射表面のフォト電気化学的エッチング（ＰＥＣ）を実施するステップとを有する、方法。
    

Images