KR20120106681A - 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 - Google Patents

다수의 셀이 결합된 발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120106681A
KR20120106681A KR1020120088427A KR20120088427A KR20120106681A KR 20120106681 A KR20120106681 A KR 20120106681A KR 1020120088427 A KR1020120088427 A KR 1020120088427A KR 20120088427 A KR20120088427 A KR 20120088427A KR 20120106681 A KR20120106681 A KR 20120106681A
Authority
KR
South Korea
Prior art keywords
light emitting
cells
substrate
electrode
emitting device
Prior art date
Application number
KR1020120088427A
Other languages
English (en)
Inventor
이정훈
이건영
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020120088427A priority Critical patent/KR20120106681A/ko
Publication of KR20120106681A publication Critical patent/KR20120106681A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

본 발명은 다수의 셀이 어레이된 발광 소자 및 이의 제조 방법 및 이를 이용한 조명용 발광장치에 관한 것으로, 발광 반도체층과, 상기 발광 반도체층의 양측에 제 1 및 제 2 전극 패드가 형성된 다수의 발광 셀과, 상기 다수의 발광 셀이 본딩된 기판과, 인접한 상기 다수의 발광 셀 간의 상기 제 1 전극 패드와 상기 제 2 전극 패드를 연결하는 배선을 포함하는 발광 소자 및 이의 제조 방법을 제공한다. 이로써, 고전압 또는 가정용 교류 전원을 사용하는 조명용 발광 장치의 제작 공정을 단순화시킬 수 있고, 조명용 발광 장치의 제작시 발생하는 불량률을 줄일 수 있으며, 조명용 발광 장치를 대량 생산할 수 있다. 또한, 발광 소자 외부에 소정의 정류 회로를 둠으로 인해 교류 동작시 직류 구동 효율을 향상시킬 수 있는 이점이 있다.

Description

다수의 셀이 결합된 발광 소자 및 이의 제조 방법 {Luminous element having arrayed cells and method of manufacturing thereof}
본 발명은 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 장치에 관한 것으로, 특히, 단일 기판상에 다수의 발광용 셀이 배열된 단일의 발광 소자와 이의 제조 방법에 관한 것이고, 또한, 이를 이용하여 제조된 발광장치에 관한 것이다.
발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명용도로 이를 적용하기 위해 활발한 연구가 진행중이다.
이는 발광 다이오드가 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문이다. 즉, 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하기 때문이다.
일반적으로, 발광 다이오드를 조명용으로 사용하기 위해서는 별도의 패키징 공정을 통해 발광 소자를 형성하고, 다수의 개별 발광소자를 와이어 본딩을 통해 직렬 연결하고, 외부에서 보호 회로 및 교류/직류 변환기 등을 설치하여 램프의 형태로 제작하였다.
도 1은 종래의 발광 장치를 설명하기 위한 개념도이다.
도 1을 참조하면, 발광 칩이 실장된 다수의 발광 소자(1)를 직렬 접속시켜 일반 조명 용도의 발광 장치를 제작하였다. 이를 위해 다수의 발광 소자(1)를 직렬로 배열한 다음, 금속배선 공정을 통해 각기 다른 발광 소자(1)내부의 발광 칩을 전기적으로 직렬 연결하였다. 이러한, 제조 공정에 관해서는 미국 공개 특허 제 5,463,280호에 개시되어 있다. 하지만, 상술한 구조를 통한 종래의 기술로 조명 용도의 발광 장치를 제작하였을 경우, 많은 갯수의 소자에 일일이 금속 배선 공정을 수행하여야 하기 때문에 공정단계가 많아지고 복잡해지는 문제가 발생한다. 또한, 공정의 단계가 증가할수록 이에 따른 불량 발생률 또한, 높아지게 되어 대량 생산에 걸림돌이 되고 있다. 또한, 소정의 충격에 의해 금속배선이 단락 되어 발광소자의 동작이 종료되는 경우가 발생할 수 있다. 또한, 개개의 발광 소자를 직렬로 배열하여야 함으로 인해 차지하게 되는 공간이 커지게 되어 램프의 크기가 상당히 커지는 단점이 발생하였다.
또한, 앞서 설명한 소자 레벨의 발광 칩 어레이가 아닌 웨이퍼 레벨에서의 마이크로칩을 어레이함에 관해서는 한국 공개특허공보 제2004-9818호에 개시되어 있다. 이는, 표시 장치에 관한 것으로 각각의 화소에 발광을 유도하는 발광 다이오드가 배치 되도록 발광 셀을 매트릭스 형태로 배열한다. 하지만, 상술한 매트릭스 형태로 배열된 구조의 소자를 발광시키기 위해서는 세로 방향과 가로 방향으로 각기 서로 다른 전기적 신호를 인가하여야할 뿐만 아니라, 전기적 신호를 어드레스 방식으로 인가하여야 하기 때문에 이를 제어하기가 극히 어렵다. 또한, 매트릭스 형태의 배열로 인해 배선간의 단선이 우려되고, 배선간의 중첩영역에 많은 간섭이 발생하게 된다. 또한, 상술한 매트릭스 형태의 구조로는 고전압이 인가 되는 조명용 발광장치에 적용할 수 없는 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 단일 기판내에 다수의 발광 셀이 직렬 접속된 단일칩 형태의 발광 소자를 사용하여 발광 다이오드 램프를 제작할 수 있고, 웨이퍼 레벨에서 다수의 발광 셀을 전기적으로 연결하기 때문에 램프의 제작 공정을 단순화 할 수 있으며, 불량률을 감소시킬 수 있어 대량 생산에 유리한 다수의 셀이 어레이된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 장치를 제공함을 그 목적으로 한다.
본 발명에 따른 수직형의 다수의 발광 셀이 단일 기판내에서 직렬 또는 병렬 접속된 발광 셀 블록을 포함하는 발광 소자를 제공한다.
여기서, 상기 발광 셀 블록은, 발광 반도체층과, 상기 발광 반도체층의 상하부에 제 1 및 제 2 전극 패드가 형성된 다수의 발광 셀과, 상기 다수의 발광 셀이 본딩된 기판과, 인접한 상기 다수의 발광 셀 간의 상기 제 1 전극 패드와 상기 제 2 전극 패드를 연결하는 배선을 포함한다. 이때, 상기 기판은 열전도성 재질로 구성되는 것을 특징으로 한다. 상기 열전도성 기판이 전기 전도성을 가지는 경우 상부면에 형성되는 절연막 및 상기 절연막과 상기 발광 셀 사이에 개재되는 전극 패턴을 더 포함한다.
또한, 본 발명에 따른 발광 반도체층과 상기 발광 반도체층에 상하로 전극 패드가 형성된 수직형 발광 셀과, 소정의 기판을 마련하는 단계와, 상기 기판상에 상기 수직형 발광 셀을 다수개 본딩하는 단계 및 배선을 이용하여 상기 수직형 발광 셀을 직렬 또는 병렬 연결하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
상술한 바와 같이, 본 발명은 수직 타입의 다수의 발광 셀이 직렬 접속된 발광 셀 블록을 포함하는 발광 소자를 통해 조명용으로 사용할 수 있는 발광 장치를 제작할 수 있다.
또한, 웨이퍼 레벨에서 다수의 발광 셀을 전기적으로 연결하기 때문에 고전원 또는 가정용 교류 전원에서 발광할 수 있는 발광 소자를 제작할 수 있다.
또한, 다수의 발광 셀이 기판상에서 전기적으로 연결된 발광 소자를 사용하기 때문에 조명용 발광 장치의 제작 공정을 단순화시킬 수 있고, 조명용 발광 장치의 제작시 발생하는 불량률을 줄일 수 있으면, 조명용 발광 장치를 대량 생산할 수 있다.
또한, 발광 소자 칩의 전극과 소정의 정류 회로를 연결하여 교류 동작시 리플 요소를 최소화 하여 발광 효율을 극대화하고 저하체의 설치를 통해 LED 어레이에 걸리는 부하를 조절하여 발광 소자 칩을 보호할 수 있다.
도 1은 종래의 발광 장치를 설명하기 위한 개념도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들이고, 도 2c는 본 발명에 따른 발광 셀의 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도이다.
도 4a 및 도 4b는 본 발명의 또 다른 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명은 기판상에 각기 분리된 다수의 수직형 발광 셀을 본딩하고, 다수의 수직형 발광 셀과 인접한 셀간의 서로 다른 전극 패드간을 전기적으로 연결한다. 즉, 발광 셀간을 직렬 연결하여 발광 소자를 형성한다. 이러한 수직형 발광 셀의 구조를 간략히 살펴보면, N형 패드, N형 반도체층, P형 반도체층 및 P형 패드가 순차적으로 적층되어 있다. 물론 발광 셀의 특성에 따라 다양한 물질층이 더 첨가 될 수 있다. 이러한 구조의 발광 셀들이 기판상에 본딩되고, 각기 직렬 접속되어 있는 발광 소자를 제조하기 위해서는 다양한 제조 방법들이 제공될 수 있다.
이에 관한 구체적인 설명은 하기에서 도면을 참조하여 설명한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들이고, 도 2c는 본 발명에 따른 발광 셀의 단면도이다.
도 2a 내지 도 2c를 참조하면, 기판(10)상에 발광 반도체층(30)과 발광 반도체층(3) 상하에 형성된 제 1 및 제 2 전극 패드(20 및 40)를 갖는 다수의 수직형 발광 셀(100)을 본딩한다.
기판(10)으로 본 실시예에서는 실리콘 기판을 사용한다. 물론 이에 한정되지 않고, 절연성의 기판을 사용할 수 있고, 실리콘 기판이외의 반도체 성질을 갖는 기판을 사용할 수도 있고, 열전도성이 우수한 기판을 사용할 수도 있다. 만일 전도성의 기판을 사용할 경우는 절연을 위해 그 상부 표면에 절연층이 형성된 기판을 사용한다.
발광 셀(100)로는 SiC기판(32), n-GaN층(34) 및 p-GaN층(36)이 순차적으로 적층된 발광 반도체층(30)과, 발광 반도체층(30) 상하에 형성된 제 1 및 제 2 전극 패드(N형 전극패드 및 P형 전극패드; 20 및 40)를 포함하여 이루어진다. 이를 위해 SiC기판(32)상에 n-GaN층(34)과 p-GaN층(36)을 순차적으로 형성하고, SiC기판(32)의 하면에 제 1 전극 패드(20)를 형성하고, p-GaN층(36) 상면에 제 2 전극 패드(40)를 형성한다. 이때, n-GaN층(34)과 p-GaN층(36)을 SiC기판(32)상에 성장시킨후, SiC기판(32) 하부면의 일부를 식각공정 또는 CMP공정을 이용하여 제거할 수도 있다. 상기의 발광 반도체층(30)은 상기의 설명에 한정되지 않고, 버퍼층(미도시), 활성층(미도시) 등을 더 포함할 수 있다. 이후, 상기의 발광 셀(100)을 기판(10)상에 소정의 페이스트(미도시)를 이용하여 접착한다. 물론, 이외의 다양한 본딩방법을 이용하여 이둘간을 접착할 수 있다.
다음으로, 소정의 식각공정을 통해 발광 셀(100)중, 제 2 전극 패드(40)와 발광 반도체층(30)의 일부를 식각하여 하부의 제 1 전극 패드(20)의 일부를 노출시킨다. 이는 도 2b에서 보이는 바와 같이 발광 셀(100) 하부의 일부에 제 1 전극 패드(20)가 노출된 형상이 된다. 소정의 배선 형성공정을 통해 인접한 발광 셀(100)간의 전극들을 연결한다. 즉, 일 발광 셀(100)의 노출된 제 1 전극 패드(20)와 이와 인접한 다른 일 발광 셀(100)의 제 2 전극 패드(40)를 배선(50)으로 연결한다. 이때 브리지(Bridge) 공정 또는 스탭 커버리지(Step Coverage) 등의 공정을 통해 각기 인접한 발광 셀(100)의 제 1 전극 패드와 제 2 전극패드 간을 전기적으로 연결하는 도전성 배선(50)을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 도금 또는 금속증착등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질 만이 공간에 형성된다.
또한, 스텝커버리지 공정은 서로 연결할 칩 간에 포토공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 도금 또는 금속증착 등의 방법으로 금을 포함하는 도전성 물질을 일정두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮인 이외의 부분은 다 제거되고 이 덮혀진 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다. 또한, 상기의 배선으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다. 상술한 배선 형성공정은 이에 한정되는 것이 아니라 다양한 실시예가 가능하다. 이에 관해서는 후술한다.
본 발명의 발광 소자 일단부에 위치한 발광 셀(100)의 제 1 전극 패드(20)와 다른 일 단부에 위치한 발광 셀(100)의 제 2 전극 패드(40) 각각에 별도의 외부 단자 전극을 형성하여 외부로 부터 소정의 전원을 입력받을 수 있도록 한다.
도 3은 본 발명의 다른 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도이다.
도 3을 참조하면, 앞선 실시예에서 설명한 바와 같이 발광 반도체층(30)과 발광 반도체층(30) 상하에 형성된 제 1 및 제 2 전극 패드(20 및 40)을 포함하는 발광 셀(100)을 기판(10)상에 본딩한 다음, 소정의 식각공정을 통해 제 2 전극 패드(40) 및 발광 반도체층(30)의 일부를 식각하여 제 1 전극 패드(20)의 일부를 노출한다. 이후, 노출된 제 1 전극 패드(20)와 인접한 발광 셀 사이의 기판(10)상에 후속 배선과의 쇼트를 방지하기 위한 소정의 절연막(45)을 형성한다. 이후, 소정의 금속배선 공정을 이용하여 인접한 발광 셀(100)간의 전극들을 배선(50)으로 연결한다. 이러한 절연막(45) 및 배선(50)은 인쇄 공정을 통해 형성할 수도 있고, 소정의 증착, 패터닝 및 식각공정을 통해 형성될 수 있다.
상기의 발광 소자의 제조는 상술한 공정에 한정되지 않고, 발광 셀의 식각을 실시하지 않고, 발광 셀보다 더 큰 폭의 전극 패턴을 기판상에 형성한 다음 그 상부에 발광 셀을 본딩할 수 있다.
도 4a 및 도 4b는 본 발명의 또 다른 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 및 도 4b를 참조하면, 소정의 전극 패턴(15)이 형성된 기판(10)의 전극패턴(15) 상에 발광 반도체층(30)과, 발광 반도체층(30) 상하에 제 1 및 제 2 전극 패드(20 및 40)가 형성된 발광 셀(100)을 본딩한다.
기판(10)상에 형성된 전극 패턴(15)은 발광 셀(100)을 직렬 연결시키기 위한 다양한 어레이가 가능하다. 물론 전극 패턴(15)은 목표로 하는 발광 셀(100)의 개수만큼 형성하고, 발광 셀(100)의 크기보다 일측방향으로 길게 형성한다. 또한, 각각의 전극 패턴(15)간은 전기적 물리적으로 분리 되어 있다. 상기의 발광 셀(100)은 앞선 도 2에서 설명한 발광 셀(100)을 사용한다.
이때, 본 실시예에서는 기판(10) 상에 전극 패턴(15)이 형성되어 있으므로 발광 셀(100)의 제 1 전극 패드(20)를 형성하지 않고, 기판(10)상의 전극 패턴(15)을 제 1 전극 패드(20)로 사용할 수 있다.
상기의 발광 셀(100)을 기판(10)의 전극 패턴(15)상에 본딩한다. 이때, 발광 셀(100)의 제 1 전극 패드(20)과 기판(10)의 전극 패턴(15)을 본딩하기 위해 도전성의 페이스트를 사용한다. 물론, 이외의 다양한 본딩방법을 이용하여 이둘간을 접착할 수 있다. 이때, 도 4b에서 보이는 바와 같이 하부 전극 패턴(15)의 일측에 발광 셀(100)을 정렬하여 다른 일 측으로 하부 전극 패턴(15)이 노출되도록 한다.
이후, 일 발광 셀(100)과 접속된 전극 패턴(15)과 인접한 일 발광 셀의 제 2 전극 패드(40)를 도전성 배선(50)을 이용하여 전기적으로 연결한다. 이로써, 일 발광 셀(100)의 제 1 전극 패드(20)은 전극 패턴(15)과 배선(50)을 통해 인접한 다른 일 발광 셀(100)의 제 2 전극 패드(40)과 접속되어 다수의 발광 셀(100)이 직렬 접속된다. 한편, 발광 셀(100)에 제 1 전극 패드(20)를 형성하지 않는 경우는 발광 셀(100)의 반도체층(30)이 기판(10)의 전극 패턴(15)과 배선(50)을 통해 인접한 다른 발광 셀과 연결된다.
상술한 본 발명의 실시예는 각각의 실시예에 한정되지 않고 각각의 실시예간 변환이 가능하고 다양한 형태의 변형이 가능하다. 즉, 발광 반도체층(30)의 형성에 있어서도 다수의 반도체막들이 더 추가 될 수도 있고, 인접한 발광 셀(100)간을 연결하기 위해서 별도의 절연막을 형성하여 인접한 셀간을 전기적으로 고립시킨 다음, 각각의 전극을 노출하여 이들간을 소정의 배선(50)으로 연결할 수도 있다.
그리고 본 발명의 발광 소자를 구성하는 수직형 발광 셀(100)의 개수는 교류 구동이 가능한 전압의 숫자 만큼 형성하는 것이 효과적이다. 즉, 본 발명에서는 단일 발광 셀(100)을 구동하기 위한 전압/전류와 조명용 발광소자에 인가되는 교류 구동전압에 따라 직렬 접속되는 발광 셀(100)의 개수가 매우 다양할 수 있다. 물론 바람직하게는 10 내지 1000개의 발광 셀을 직렬 접속한다. 더욱 바람직하게는 30 내지 70개의 셀을 직렬 접속하는 것이 효과적이다. 예를 들어, 가정용 220V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광 다이오드 셀을 66 내지 67개를 직렬로 연결하여 발광 소자를 제작한다. 또한, 110V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광 다이오드 셀을 33 내지 34개를 직렬로 연결하여 발광 소자를 제작한다.
또한, 상술한 발광 소자는 외부 교류전압을 정류하기 위한 정류용 제 1 내지 제 4 다이오드(미도시)가 형성될 수 있다. 제 1 내지 제 4 다이오드는 정류 브리지형태로 배열된다. 제 1 내지 제 4 다이오드간의 정류 노드들이 각기 발광 셀의 N형 패드와 P형 패드에 접속될 수 있다. 상기 제 1 내지 제 4 다이오드로 발광 셀을 사용할 수 있다.
1, 200 : 발광 소자 10 : 기판
20, 40 : 전극 30 : 반도체층
32 : SiC기판 34 : n-GaN
36 : p-GaN 50 : 배선
100 : 발광 셀
210 내지 260 : 외부 단자 전극
310 내지 340 : 다이오드 블록

Claims (11)

  1. 기판;
    상기 기판에 배치되며, 성장기판이 제거된 복수개의 발광셀;
    상기 복수 개의 발광셀 상부에 배치된 제 1 전극;
    상기 기판과 상기 복수개의 발광셀 하부에 배치된 제 2 전극; 및
    상기 복수개의 발광셀 중 어느 하나의 발광셀과 상기 어느 하나의 발광셀과 인접하는 다른 발광셀을 직렬 또는 병렬로 연결하는 배선을 포함하는 것을 특징으로 하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 성장기판은 식각공정 또는 CMP공정을 이용하여 제거된 것을 특징으로 하는 발광 소자.
  3. 청구항 1에 있어서,
    상기 발광 소자는 일단부에 위치한 발광셀의 제 1 전극 패드와 타단부에 위치한 발광셀의 제 2 전극 패드에 각각 별도의 외부 단자 전극을 형성한 것을 특징으로 하는 발광 소자.
  4. 청구항 3에 있어서,
    상기 외부 단자 전극은 외부로부터 전원을 입력받는 것을 특징으로 하는 발광 소자.
  5. 청구항 1에 있어서,
    상기 기판과 제 1 전극 패드 사이에 배치된 전극 패턴을 더 포함하는 것을 특징으로 발광 소자.
  6. 청구항 5에 있어서,
    상기 전극 패턴과 이를 구비한 발광셀에 인접한 다른 발광셀의 제 2 전극을 전기적으로 연결하는 것을 특징으로 하는 발광 소자.
  7. 청구항 1에 있어서, 상기 제 2 전극 패드와 이를 포함하는 발광셀에 인접한 다른 발광셀의 제 1 전극 패드를 전기적으로 연결하는 것을 특징으로 하는 발광소자.
  8. 청구항 1에 있어서,
    상기 발광 소자는 30 내지 70개의 발광셀들이 직렬 연결된 것을 특징으로 하는 발광 소자.
  9. 청구항 1에 있어서,
    상기 발광 소자는
    제 1 내지 제 4 다이오드를 더 포함하며,
    상기 제 1 내지 제 4 다이오드는 브릿지 형태로 배열되는 것을 특징으로 하는 발광 소자.
  10. 청구항 1에 있어서,
    상기 배선은 발광셀과 이웃하는 발광셀 사이를 거쳐 형성된 것을 특징으로 하는 발광 소자.
  11. 청구항 1에 있어서,
    상기 발광셀과 이웃하는 발광셀 사이에 형성된 절연부를 더 포함하는 것을 특징으로 하는 발광 소자.
KR1020120088427A 2012-08-13 2012-08-13 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 KR20120106681A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120088427A KR20120106681A (ko) 2012-08-13 2012-08-13 다수의 셀이 결합된 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120088427A KR20120106681A (ko) 2012-08-13 2012-08-13 다수의 셀이 결합된 발광 소자 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20040104569A Division KR20060065954A (ko) 2004-06-30 2004-12-11 다수의 셀이 결합된 발광 소자 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130066878A Division KR101381987B1 (ko) 2013-06-12 2013-06-12 다수의 셀이 결합된 발광 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120106681A true KR20120106681A (ko) 2012-09-26

Family

ID=47113254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120088427A KR20120106681A (ko) 2012-08-13 2012-08-13 다수의 셀이 결합된 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20120106681A (ko)

Similar Documents

Publication Publication Date Title
US8492775B2 (en) Light emitting element with a plurality of cells bonded, method of manufacturing the same, and light emitting device using the same
US7732825B2 (en) AC light emitting diode
US8129917B2 (en) Light emitting device for AC operation
KR100961483B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
KR101158079B1 (ko) 다수의 셀이 결합된 발광소자
KR101216938B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치
KR101381987B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR20060020089A (ko) 다수의 셀이 결합된 발광 소자
KR101205528B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR20060065954A (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR101203139B1 (ko) 다수의 셀이 결합된 발광 소자
KR101158073B1 (ko) 다수개의 발광 셀이 어레이된 발광 소자
KR101142938B1 (ko) 발광 소자의 제조 방법
KR101229835B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 디바이스
KR20120106681A (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR101216937B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 장치
KR20080044439A (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
JP2011055007A (ja) 交流駆動型の発光ダイオード

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application