JP5575229B2 - 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置 - Google Patents

分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置 Download PDF

Info

Publication number
JP5575229B2
JP5575229B2 JP2012511096A JP2012511096A JP5575229B2 JP 5575229 B2 JP5575229 B2 JP 5575229B2 JP 2012511096 A JP2012511096 A JP 2012511096A JP 2012511096 A JP2012511096 A JP 2012511096A JP 5575229 B2 JP5575229 B2 JP 5575229B2
Authority
JP
Japan
Prior art keywords
usb
frequency
usb hub
local clock
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012511096A
Other languages
English (en)
Other versions
JP2012527659A (ja
JP2012527659A5 (ja
Inventor
フォスター，ピーター・グラハム
クズネツォフ，アレックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chronologic Pty Ltd
Original Assignee
Chronologic Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chronologic Pty Ltd filed Critical Chronologic Pty Ltd
Publication of JP2012527659A publication Critical patent/JP2012527659A/ja
Publication of JP2012527659A5 publication Critical patent/JP2012527659A5/ja
Application granted granted Critical
Publication of JP5575229B2 publication Critical patent/JP5575229B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Description

関連出願
本出願は、出願されたとおりの内容の全体が参照により本明細書に組み込まれている、２００９年５月２０日に出願した米国特許出願第６１／１７９９０４号に基づくとともに、第６１／１７９９０４号の出願日の利益を主張する。
本発明は、ローカル環境において、または分散スキームにおいて基本的に任意の度合いに同期される、試験−測定機器、計測インタフェース、およびプロセス制御機器のクロック、データ獲得、自動化、および制御を提供する際に特に使用されるが、そのような使用に専用ではない、ＵＳＢ（ユニバーサルシリアルバス）アーキテクチャの改訂版３（またはＵＳＢ３．０）に基づく接続性を、同期−タイミングシステムに提供するための方法および装置に関する。
改訂版２．０までを含むＵＳＢ規格は、オープンアーキテクチャにおける様々なベンダからのデバイスの相互運用性を円滑にすることを目的としていた。ＵＳＢ２．０は、差分シグナリング（つまり、２つの線が情報を転送する）を、それらの２つの線の信号レベルの差の形態で使用して、符号化される。ＵＳＢ２．０規格は、ポータブル環境、デスクトップ環境、およびホーム環境にわたる、ＰＣアーキテクチャの拡張として意図されている。
しかし、ＵＳＢは、ユーザに焦点が合わされており、したがって、ＵＳＢ２．０規格は、任意の高い精度にデバイスを同期するための機構を欠いていた。いくつかの提案が、この欠点、およびその他の欠点に対処しようと試みた。例えば、米国特許第６，３４３，３６４号（Ｌｅｙｄｉｅｒｓ ｅｔ ａｌ．）が、スマートカード読取り装置に向けられた、ＵＳＢトラフィックに対する周波数ロッキングの例を開示する。この特許文献は、ＵＳＢ ＳＹＮＣストリームおよびパケットＩＤストリームと比較されるローカルの自走クロックを教示する。その周期はこの周波数にマッチするように更新され、結果として、公称周波数１．５メガヘルツを有するローカルクロックがもたらされる。これは、スマートカード情報をホストＰＣに読み込むのに十分な度合いの同期をもたらすが、このアプローチは、スマートカード読取り装置に向けられ、デバイス間同期は、扱われない。
ＷＯ２００７／０９２９９７（Ｆｏｓｔｅｒ ｅｔ ａｌ．）が、ホストＰＣにおけるクロックの精度にかかわらず、ＵＳＢデバイス上で正確なクロック周波数の生成を許す、同期されたＵＳＢデバイスを開示する。ＵＳＢ ＳＯＦパケットが、ＵＳＢデバイスによって復号され、クロック基準の役割をする代わりに、クロック搬送信号として扱われる。
搬送信号は、ＵＳＢトラフィックから復号されると、倍率と組み合わされて、同期情報を生成し、したがって、ローカルクロック信号を、クロック周波数の正確な制御と合成する。このようにして、ローカルクロック信号の周波数は、搬送信号の多少、曖昧な周波数より正確であり得る。
この構成は、数十メガヘルツのクロック周波数などの任意の高い周波数にローカルクロック信号を生成することができ、このため、所与のＵＳＢに接続された各デバイスのローカルクロックが周波数に関して同期されることを確実にすると言われる。また、米国特許出願第１０／６２０，７６９号も、ホストから各デバイスまでの信号伝搬時間の測定、およびＵＳＢデバイスの各デバイス上でクロック位相補償を設けることによって、複数のローカルクロックを位相に関してさらに同期する方法および装置も教示する。
米国特許出願第１２／２７９，３２８号（Ｆｏｓｔｅｒ ｅｔ ａｌ．）が、別のインタフェースから受信された時間基準に複数のＵＳＢデバイスのローカルクロックを同期することを教示する。一実施形態において、ＵＳＢデバイスが、ＩＥＥＥ−１５８８プロトコルを使用してイーサネットを介して外部から提供される時間シグネチャに同期されるローカルクロックを含む。さらに別の実施形態において、ＵＳＢデバイスのクロックが、ＧＰＳ（全地球測位システム）同期クロックから導き出された時間基準に同期される。
前述のシステムのすべては、従来のＵＳＢ２．０の範囲内で機能し、このため、いくつかの領域において限られている。ＵＳＢ２．０は、デバイス応答タイムアウトによって範囲が限られている。これは、ＵＳＢホストコントローラが、このＵＳＢホストコントローラからの要求に応答した所与のＵＳＢデバイスからの信号の受信に割り当てる時間の窓である。したがって、ＵＳＢ２．０の物理的到達距離は、約２５メートルである。
ＵＳＢ３．０規格が、２００８年１１月にリリースされ、やはり、消費者アプリケーションに焦点が合わされている。ＵＳＢ３．０規格は、ＵＳＢのアーキテクチャに相当な変更を行う。詳細には、前述した背景技術の同期スキームが、新たな毎秒５Ｇｂのプロトコル（「ＳｕｐｅｒＳｐｅｅｄ ＵＳＢ」と呼ばれる）では、このプロトコルが、ＳＯＦパケットに関するブロードキャスト機構をなくすため、機能しない。
ＵＳＢ３．０は、同一の接続ケーブル上で２つの並行の、独立したＵＳＢバスを定義する。第１に、ＵＳＢ２．０バスが、変更されないままであり（後方互換性のために）、低速度（毎秒１．５Ｍｂ）プロトコル、フル速度（毎秒１２Ｍｂ）プロトコル、および高速度（毎秒４８０Ｍｂ）プロトコルを提供する。毎秒５Ｇｂトラフィックのための第２のバスが、ＳｕｐｅｒＳｐｅｅｄ ＵＳＢを提供する。これらのバスは、所与のＵＳＢデバイスに対する、これらのバスの動作が相互排他的であること以外は、独立して動作する。つまり、ＳｕｐｅｒＳｐｅｅｄ接続が可能である場合、ＵＳＢ２．０バスは、そのデバイスから接続を解除されている。
ＵＳＢ３．０のデュアルバスアーキテクチャが、図１に１０で概略で示される。ＵＳＢホストコントローラ１４を含むパーソナルコンピュータ１２が、第１のＵＳＢ３．０準拠のケーブル１８によってＵＳＢ３．０ハブ１６に接続され、ＵＳＢ３．０デバイス２０が、第２のＵＳＢ３．０準拠のケーブル２４によってＵＳＢ３．０ハブ１６の下流ポート２２に接続される。
ＵＳＢホストコントローラ１４は、ＵＳＢ２．０ホスト２６とＳｕｐｅｒＳｐｅｅｄホスト２８をともに含む。これら２つのホスト２６、２８は、互いに独立であり、各ホスト２６、２８は、１２７個までのデバイス（ハブを含む）に接続されることが可能である。ＵＳＢ３．０準拠のケーブルは、ＵＳＢ２．０準拠のケーブルと、ＳｕｐｅｒＳｐｅｅｄ信号を伝送することができる一連の遮蔽導線とを含む複合ケーブルである。このため、ＵＳＢ３．０準拠のケーブル１８は、ＵＳＢ２．０準拠のケーブル３０と、遮蔽導線３２とを備える。
ＵＳＢ３．０ハブ１６は、複合ケーブル１８によってそれぞれのホスト２６、２８にそれぞれ直接に接続された、ＵＳＢ２．０ハブ機能３４とＳｕｐｅｒＳｐｅｅｄハブ機能３６をともに含む。ＵＳＢ３．０デバイス２０は、複合ケーブル２４によってＵＳＢ３．０ハブ１６のそれぞれのハブ機能３４、３６にそれぞれ戻るように接続された、ＵＳＢ２．０デバイス機能３８とＳｕｐｅｒＳｐｅｅｄデバイス機能４０をともに含む。
ＵＳＢ３．０デバイス２０を列挙する時点で、ＳｕｐｅｒＳｐｅｅｄホスト２８は、ＳｕｐｅｒＳｐｅｅｄデバイス機能（４０）が存在するか確認する。ＳｕｐｅｒＳｐｅｅｄデバイスが見つかった場合、接続が確立される。ＳｕｐｅｒＳｐｅｅｄデバイスが見つからなかった場合（ＵＳＢ２．０デバイスだけしかポート２２に接続されていない場合のように）、ＵＳＢ２．０ホスト２６が、デバイス２０にＵＳＢ２．０デバイス機能（３８）が存在するか確認する。ホストコントローラ１４が、いずれのデバイス機能が接続されているかを特定すると、コントローラ１４は、ＵＳＢ２．０デバイス機能３８がアタッチされているか、ＳｕｐｅｒＳｐｅｅｄデバイス機能４０がアタッチされているかに対応する下流ポート２２に関する通信だけを使用可能にするようにＵＳＢ３．０ハブ１６に告げる。このことは、その２つの並行のバスの１つだけが、ＵＳＢ３．０デバイス２０などのエンドデバイスに対して、任意の一時点で動作していることを意味する。
さらに、ＳｕｐｅｒＳｐｅｅｄ ＵＳＢは、ＵＳＢ２．０バスのアーキテクチャとは異なるアーキテクチャを有する。非常に高速の通信システムは、高いビットレートのために大量の電力を消費する。ＳｕｐｅｒＳｐｅｅｄ ＵＳＢの設計要件は、ユーザデバイスのバッテリ寿命を延ばすように、より低い電力消費であった。このことは、ＵＳＢ２．０の以前のブロードキャスト設計からの変化をもたらしており、すなわち、ＳｕｐｅｒＳｐｅｅｄは、ブロードキャストバスではなく、通信パケットをシステムにおける特定のノードに向け、アイドルリンク上の通信をシャットダウンする。
このことは、例えば、デバイスを同期するための方法および装置が、バス上で各デバイスに配信されるブロードキャストクロック搬送信号に基づき、このことがＳｕｐｅｒＳｐｅｅｄ ＵＳＢにおいては不適当である、米国特許出願第１２／２７９，３２８号の同期スキームのいずれの拡張に相当に影響を及ぼす。
ＳｕｐｅｒＳｐｅｅｄハブ機能は、ホスト（または上流ポート）に対してデバイスの役割をし、デバイス（または下流ポート）に対してホストの役割をする。このことは、ＳｕｐｅｒＳｐｅｅｄハブ機能が、単に中継器の役割をするのではなく、ＳｕｐｅｒＳｐｅｅｄハブ機能の下流ポート上のトランザクションをバッファリングし、スケジュールする役割をすることを意味する。同様に、ＳｕｐｅｒＳｐｅｅｄハブ機能は、上流ポート上の伝送をスケジュールすることに関しても、そのようにする。したがって、重い負荷のかかったハブ機能は、システムを通るパケット伝送に相当な非決定論的な遅延を加える可能性がある。また、このことは、米国特許出願第１２／２７９，３２８号のスキームなどのＵＳＢ２．０同期スキームの使用がＳｕｐｅｒＳｐｅｅｄ ＵＳＢ上で機能することを排除する。
ＵＳＢ２．０の粗雑なアイソクロナス同期は、ＵＳＢ３．０規格において相当に改良されている。ホストコントローラとＵＳＢデバイスの間でアイソクロナス通信パイプを開くことが、その通信パイプに関する各サービス間隔における固定の帯域幅割当てを保証する。ＵＳＢ３．０のアイソクロナスプロトコルは、各アイソクロナスエンドポイントにいくらか規則的な間隔で送られ、さらにホストコントローラの時間領域におけるＵＳＢホストＰｈｙ（物理層）によるＩＴＰ（アイソクロナスタイムスタンプパケット）伝送の開始のタイムスタンプを含む、いわゆるＩＴＰを含む。このアイソクロナスタイムスタンプパケットは、約２５ナノ秒まで正確である。ＳｕｐｅｒＳｐｅｅｄ ＵＳＢは、電力を節約するようにアイドルリンクをシャットダウンするが、リンクは、アイソクロナスタイムスタンプパケットを受信するために活性でなければならない。したがって、ホストコントローラは、アイソクロナスタイムスタンプパケットの伝送の前に、デバイスに対するすべてのリンクが完全な活性モード（電力状態Ｕ０と呼ばれる）になっていることを保証しなければならない。
残念ながら、アイソクロナスタイムスタンプパケットは、ＵＳＢネットワークを下る伝搬において遅延させられる可能性がある。また、ＵＳＢ３．０は、ＳｕｐｅｒＳｐｅｅｄ ＵＳＢにおけるパケットの伝搬時間を測定する方法を提供せず、このため、異なるＵＳＢデバイス上の時間領域の間の位相関係を正確に知る方法が存在しない。数百ナノ秒の位相差が、ＳｕｐｅｒＳｐｅｅｄ ＵＳＢに関する最良ケースのシナリオであるものと予期され、ＵＳＢ３．０を計測要件、または他の精密タイミング要件に関して実用的でないものとしている。
米国特許第５，５６６，１８０号（Ｅｉｄｓｏｎ ｅｔ ａｌ．）が、通信ネットワーク上の一連のデバイスが、デバイスのローカル時間を互いに送信し、ネットワーク伝搬時間が、メッセージの集合体によって測定される、クロックを同期する方法を開示する。Ｅｉｄｓｏｎによるさらなる開示（米国特許第６，２７８，７１０号、米国特許第６，６６５，３１６号、米国特許第６，７４１，９５２号、および米国特許第７，２５１，１９９号）が、この概念を拡張するが、分散計器ネットワークのノードのそれぞれの間で同期メッセージの一定のストリームがイーサネットを介して転送される同期スキームに向けて取り組んでいるに過ぎない。この絶え間ないメッセージングは、帯域幅を消費し、可能な同期の精度を、ポイントツーポイント構成において数百ナノ秒に制限し、さらに従来の交換サブネットにおいて、実質的に、より低い精度（通常、マイクロ秒）に制限する。
本開示における「クロック信号」および「同期」という用語は、クロック信号、トリガ信号、遅延補償情報、および伝搬時間測定メッセージを指すように使用されることを理解されたい。また、本開示における「時間の概念」は、基準時点または「リアルタイム」を表すのに使用され、さらにクロック信号と、関連する基準時点の組合せを指すのに使用されることも可能であることも理解されたい。
本発明の全般的な目的は、ＵＳＢ３規格に準拠して、事前定義された最大限度まで、複数のＵＳＢデバイスの精密同期を可能にすることである。
このため、第１の広い態様によれば、本発明は、ＵＳＢハブにアタッチされた、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減する方法であって、
そのＵＳＢハブを使用して、或るデータストリームビットレートを有するＵＳＢデータストリーム（ＳｕｐｅｒＳｐｅｅｄ ＵＳＢデータストリームであるか、非ＳｕｐｅｒＳｐｅｅｄ ＵＳＢデータストリームであるかにかかわらず）を観測すること、
そのＵＳＢハブがＵＳＢデータストリームの中の周期信号構造を復号すること、
そのＵＳＢハブが、周期信号構造を復号したことに応答してイベント信号を生成すること、および
そのＵＳＢハブが、そのＵＳＢハブのローカルクロックの周波数を周期イベント信号にロックすること（その結果、周期イベント信号が、ＵＳＢハブの位相ロックループローカルクロックが、クロックの周波数を同期する基準をもたらす）を備え、
ＵＳＢハブのクロックが、ビットレートの周波数の実質的に倍数でＵＳＢハブの回路のためのクロック制御源となるように適合される方法を提供する。
同期されたＵＳＢデバイスは、通常、ローカルクロックをデータストリーム内に含まれる周期データ構造にロックすることによって動作する。通常、ＵＳＢ ＳＯＦ（フレーム開始）パケットが、周期データ構造として使用され、高速ＵＳＢの場合、１ｋＨまたは８ｋＨという周波数で出現する。この比較的低い周波数の信号は、ＵＳＢデバイスによって、ＰＬＬアーキテクチャを使用するアタッチされたＵＳＢデバイスのローカルクロックをロックするのに使用される。ローカルクロックの周波数は、通常、数十ＭＨｚの範囲内にある。
複数のＵＳＢデバイスの同期は、標準のＵＳＢハブが上流ポートから下流ポートに向かうデータを処理し、再送する仕方によって損なわれる可能性がある。同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減するための手段を提供することが、本発明の別の目的である。
ＵＳＢハブは、バスからのデータを復号し、その後、上流または下流の出力ポート上にデータを再クロック制御するのに使用されるＵＳＢハブ自らの自走クロックを含む。その結果、ＳＯＦ（フレーム開始）トークンなどの、ホストからすべてのデバイスに送信される周期クロック搬送信号は、通常、その信号がハブに着信した時点に有していたより、ハブを離れた時点で、より大きいタイミングジッタを有する。
毎秒４８０Ｍｂで動作するＵＳＢ高速ハブの場合、ローカルハブクロックとＳＯＦパケットの間のランダムな位相関係は、使用される再クロック制御スキームに依存して、１ビット時間、つまり、約４ナノ秒までの出力ＳＯＦジッタをもたらす可能性がある。基準クロック信号上のそのような大きい不定のジッタは、位相ロックループ制御システムには問題があり、最終的なクロック安定性を大幅に増大させる。カスケードされたハブが、この問題を悪化させて、各層につき４ナノ秒のジッタを追加する可能性がある。
さらに、ローカルハブクロックレートと、ＵＳＢデータストリームのビットレート（またはホストクロックのレート（またはＳＯＦレート））の間にうなり効果が存在する。この２つのクロックの周波数に大きい違いが存在する場合、ハブの出力ＳＯＦジッタは、多くのサイクルにわたって見られた場合、確率的な性質であり、この効果は、単純な電気フィルタまたは統計的技術を使用して除去され得る。ローカルハブクロックの周波数が、ホストクロックの周波数に近づくにつれ、または一方が、他方の整数倍に近づくにつれ、うなり効果が生じる。一方のクロックの周波数が、他方のクロックの周波数の倍数に非常に近くなると、ハブのクロックは、ＳＯＦトークンの立ち上り端と同相になったり、位相がずれたりするようにドリフトするように見える。その結果は、クロックが同相条件にある場合、最小の出力位相誤差しか存在しないが、信号の位相がほぼ完全にずれている場合、出力位相誤差は、最大化される。
したがって、異なるＵＳＢハブ上のＵＳＢデバイスの同期されたクロックは、ホストクロックとそれぞれのハブクロックの間の周期位相関係に起因して、相当なうなり効果を示す。この効果は、その２つのクロックのうなり周波数と合致したＵＳＢデバイス間ジッタの周期的増加として表れる。
クロックジッタが最小化される２つの事例が存在することに留意されたい。第１の事例では、２つのクロックは、完全に同期され、一緒にロックされている、つまり、クロック間に一定の位相関係（整数倍関係）が存在する。これらの条件下で、時間依存の再クロック制御誤差は全く存在しない。第２の事例では、２つのクロック間の関係は、整数倍から遠く離れている。これらの条件下で、再クロック制御誤差は、確率的な性質であるが、ローパス電気フィルタ、または統計的手段を使用して、容易に除去され得る。可能な最悪の事例は、２つのクロックが、或る整数倍にほとんど同調されている（ほとんど同一の周波数）である場合である。この事例が、うなりが生じるとともに、顕著にうなり周波数を有してジッタが変化する場合である。クロックレートに１／２ヘルツの差が存在する場合を考慮されたい。このことは、同相になったり、位相がずれたりするクロックの２秒のうなり効果をもたらし、クロックジッタの２秒の周期的増加をもたらす。
このため、方法は、同期されたＵＳＢアーキテクチャにおいてクロック制御ジッタが低減されることを許す。このシステムは、ローカル発振器がホストコントローラの時間基準に同期されるハブリピータデバイスを使用する。ハブのローカル発振器の同期が、ＵＳＢデータストリームと再クロック制御デバイスの間に一定の位相関係をもたらして、最小の再クロック制御位相誤差をもたらす。
この態様は、ＳｕｐｅｒＳｐｅｅｄ ＵＳＢデータストリームに適用可能であるが、毎秒４８０Ｍｂで動作する高速ＵＳＢシステムに対して使用されることも可能である。
一実施形態において、ＵＳＢデータストリームは、ＵＳＢハブの上流ポートにおいて観測される。
或る実施形態において、信号構造は、ＵＳＢデータパケットの中の１つまたは複数のＯＵＴトークン、ＩＮトークン、ＡＣＫトークン、ＮＡＫトークン、ＳＴＡＬＬトークン、ＰＲＥトークン、ＳＯＦトークン、ＳＥＴＵＰトークン、ＤＡＴＡ０トークン、ＤＡＴＡ１トークン、あるいはプログラマブルシーケンスビットパターンを備える。
或る特定の実施形態において、周期信号構造は、１つまたは複数のフレーム開始パケットトークンを備える。
一実施形態において、周期信号構造は、１つまたは複数のＳｕｐｅｒＳｐｅｅｄ ＵＳＢアイソクロナスタイムスタンプパケットを備える。
一実施形態において、方法は、ＵＳＢハブのローカルクロックが、統計的技術または電気フィルタを使用して、ＵＳＢハブのローカルクロックのジッタを低減することを備える。
或る特定の実施形態において、ＵＳＢハブのクロックの周波数は、ＵＳＢビットストリームデータレートの実質的に整数倍に同期される（ＵＳＢデータストリームのサンプリングおよび再送をクロックアップするため、およびビットレートを追跡するため）。このようにして、ＵＳＢデータストリームのビットレートと、ＵＳＢデータストリームを再送するのに使用されるクロックの間に、ＵＳＢハブによるＵＳＢデータストリームの再送におけるジッタを最小限に抑える一定の位相関係が存在する。このことは、ＵＳＢデバイスのローカルクロックをＵＳＢデータストリームの中の周期信号構造に同期するように適合された、同期されたＵＳＢデバイスが、ＵＳＢデバイスのローカルの同期されたクロックのジッタを低減することを許す。
或る実施形態において、ＵＳＢハブのクロックは、ビットレートの実質的に半整数倍（例えば、１．５倍、２．５倍、３．５倍など）である周波数を有するとともに、ビットレートを追跡するように同期される。したがって、平均して、ＵＳＢデータストリームのビットレートと、ＵＳＢデータストリームを再送するのに使用されるクロックの間にランダムな位相関係が存在する。このことは、場合により、ＵＳＢハブによるＵＳＢデータストリームの最大のサイクル間再送ジッタをもたらす。しかし、ＵＳＢデバイスのローカルクロックをＵＳＢデータストリームの中の周期信号構造に同期するように適合された、同期されたＵＳＢデバイスが、統計的技術（または単純な電気ローパスフィルタさえ）使用して、クロック制御ジッタを低減する場合、ＵＳＢハブ再送ジッタのランダム化は、ＵＳＢデバイスローカルクロックにおける最小のジッタをもたらす。
第２の広い態様において、したがって、本発明は、同期されたＵＳＢアーキテクチャにおいてクロック制御ジッタを低減するための装置を提供し、この装置は、
ローカルクロックと、上流ポートと、複数の下流ポートと、上流ポート経由でホストコントローラに向けて通信するため、および下流ポート経由でＵＳＢデバイスに向けて通信するための回路とを有するＵＳＢハブ回路と、
或るビットレートを有するＵＳＢデータストリーム（ＳｕｐｅｒＳｐｅｅｄ ＵＳＢデータストリームであるか、非ＳｕｐｅｒＳｐｅｅｄ ＵＳＢデータストリームであるかにかかわらず）を観測するように適合されたモニタ（監視回路の形態などの）と、
ＵＳＢデータストリームの中の周期データ構造を復号するように適合された復号器（復号回路の形態などの）と、
周期データ構造を復号したことに応答してイベント信号を生成するように適合された信号ジェネレータ（信号生成回路の形態などの）と、
イベント信号の周波数に対してＵＳＢハブ回路のクロックの周波数をロックするように適合された回路（位相ロック回路の形態などの）とを備え、
ＵＳＢハブ回路のクロックは、ＵＳＢデータストリームのビットレートの周波数の実質的に倍数でＵＳＢハブ回路のハブ回路のためのクロック制御源となるように適合される。
このため、本発明は、同期されたＵＳＢアーキテクチャにおいてクロック制御ジッタが低減されるようにするための装置も提供する。
一実施形態において、モニタは、上流ポートにおいてＵＳＢデータストリームを観測するように適合される。
或る実施形態において、周期信号構造は、ＵＳＢデータパケットの中の１つまたは複数のＯＵＴトークン、ＩＮトークン、ＡＣＫトークン、ＮＡＫトークン、ＳＴＡＬＬトークン、ＰＲＥトークン、ＳＯＦトークン、ＳＥＴＵＰトークン、ＤＡＴＡ０トークン、ＤＡＴＡ１トークン、またはプログラマブルシーケンスビットパターンを備える。
一実施形態において、ＵＳＢハブ回路のクロックは、ＵＳＢビットストリームビットレートの実質的に整数倍であるように、さらにビットレートを追跡するように同期される（ＵＳＢデータストリームのサンプリングおよび再送をクロックアップするために）。
或る実施形態において、ＵＳＢハブ回路のクロックは、ビットレートの実質的に半整数倍（例えば、１．５倍、２．５倍、３．５倍など）であるとともに、ＵＳＢビットストリームデータレートを追跡するように同期される。この実施形態によれば、ビットレートのほぼ半整数倍である自走発振器も適切なソリューションである。
第３の広い態様において、本発明は、ローカルクロックと、リピータ回路とを有するＵＳＢハブにアタッチされた、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減する方法であって、
そのＵＳＢハブのそのローカルクロックの周波数を制御することを備え、そのクロックは、ビットレートの周波数の実質的に倍数でＵＳＢハブのそのリピータ回路のためのクロック制御源となるように適合される方法。
方法は、そのＵＳＢハブのそのローカルクロックのその周波数を、ＵＳＢデータストリームビットレートの周波数である中心周波数の辺りに制御することを含むことが可能である。
一実施形態において、その周波数を制御することは、正弦波形、鋸歯状波形、または三角波形の制御信号を利用する。
別の実施形態において、その周波数を制御することは、雑音を制御信号として利用する。
第４の広い態様において、本発明は、同期されたＵＳＢアーキテクチャにおいてクロック制御ジッタを低減するための装置、この装置は、
クロックと、
クロックコントローラまたはクロックコントローラ回路とを備え、
そのクロックコントローラまたはクロックコントローラ回路は、そのクロックの供給電圧を調整することによって、そのクロックを制御するように適合される。
第５の広い態様において、本発明は、同期されたＵＳＢアーキテクチャにおいてクロック制御ジッタを低減するための装置を提供し、この装置は、
或る周波数を有するクロックと、
フィードバック制御によってそのクロックの周波数を安定させるように適合されたフィードバック安定器と、
クロックコントローラまたはクロックコントローラ回路とを備え、
そのクロックコントローラまたはクロックコントローラ回路は、そのクロックのフィードバック安定器に外乱信号を導入することによって、そのクロックを制御するように適合される。
第６の広い態様において、本発明は、ＵＳＢネットワークにおいてＵＳＢハブにアタッチされた、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減する方法を提供し、この方法は、
そのＵＳＢネットワーク内のそのＵＳＢハブの層を特定すること、
或る事前定義されたレベルの範囲内に、そのＵＳＢハブにすぐ上流のＵＳＢデータストリームのデータビットレートの周波数を整合させることを回避するように、そのＵＳＢネットワーク内のそのＵＳＢハブのその層に依存して、そのＵＳＢハブのクロックの周波数を設定することを備える。
一実施形態において、その事前定義されたレベルは、１ｋＨｚである。別の実施形態において、その事前定義されたレベルは、１００ｋＨｚである。
或る特定の実施形態において、そのＵＳＢハブのその層を特定することは、そのＵＳＢハブのルーティング文字列アドレスのクエリを行うことを備える。
別の実施形態において、そのＵＳＢハブのその層を特定することは、そのＵＳＢハブの物理接続層についての情報を求めて、そのＵＳＢネットワークが接続されたＵＳＢホストコントローラのオペレーティングシステムにソフトウェアを使用してクエリを行うことを備える。
或る特定の実施形態において、そのＵＳＢハブのその層を特定することは、そのＵＳＢハブの上流ポートでそのＵＳＢデータストリームの周波数を測定することを備える。
第７の広い態様において、本発明は、ＵＳＢハブの上流ポートで受信されるＵＳＢデータストリームのビットレートを算出するための装置を提供し、この装置は、
知られている、または算出可能な周波数のクロックと、
そのＵＳＢハブのその上流ポートからのそのＵＳＢデータストリームを観測する回路と、
そのクロックの周波数と、そのＵＳＢデータストリームの周波数を比較して、その結果、そのビットレートを算出する回路とを備える。
第８の広い態様において、本発明は、ＵＳＢハブにアタッチされた、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減するためのシステムであって、
或るビットレートを有するＵＳＢデータストリームを観測するように適合されたモニタと、
そのＵＳＢデータストリームの中の周期データ構造を復号するように適合された復号器と、
その周期データ構造を復号したことに応答してイベント信号を生成するように適合された信号ジェネレータと、
クロックを有するＵＳＢハブまたはＵＳＢハブ回路と、
そのＵＳＢハブまたはＵＳＢハブ回路の周波数と、そのＵＳＢデータストリームの周波数を比較して、その結果、そのビットレートを算出する回路と、
そのイベント信号の周波数に対してそのＵＳＢハブまたはＵＳＢハブ回路のそのクロックの周波数をロックするように適合された回路とを備え、
そのＵＳＢハブまたはＵＳＢハブ回路のそのクロックは、そのクロック制御源とそのＵＳＢデータストリームの間の一定の位相関係が、そのＵＳＢデバイスのそのローカルクロックにおけるジッタを低減するように、そのＵＳＢデータストリームのそのビットレートの周波数の実質的に倍数で、そのＵＳＢハブのためのクロック制御源となるように適合されるシステムを提供する。
一実施形態において、そのＵＳＢハブまたはＵＳＢハブ回路の周波数は、そのビットレートの実質的に整数倍に同期され、そのＵＳＢデータストリームと、そのＵＳＢハブまたはＵＳＢハブ回路のそのクロックの間に一定の位相関係が存在する。
別の実施形態において、そのＵＳＢハブまたはＵＳＢハブ回路のそのクロックの周波数は、そのビットレートの実質的に半整数倍に同期され、その周期信号構造のそれぞれの後続の構造の受信時に、そのＵＳＢデータストリームと、そのＵＳＢハブまたはＵＳＢハブ回路のそのクロックの間に急速に変化する位相関係が存在する。
本発明の前述した態様の各態様のすべての様々な特徴は、適切なように、さらに所望に応じて、組み合わされることが可能であることに留意されたい。
さらに、本発明は、前述した本発明の方法のそれぞれを実行するように構成された装置およびシステムも提供することに留意されたい。
さらに、本発明による装置は、様々な仕方で実現されることが可能である。例えば、そのようなデバイスは、プリント回路上、もしくはプリント配線基板上、またはセラミック基板上の複数の構成要素の形態で、あるいは半導体レベルで、つまり、単一のシリコン（または他の半導体材料）チップとして構築されることも可能である。
本発明が、より明確に確認され得るように、次に、例として、添付の図面を参照して実施形態が説明される。
背景技術によるＵＳＢ３のデュアルバスアーキテクチャを示す概略図である。 背景技術による、様々なクロック不整合を有するＵＳＢハブによってＵＳＢデータストリームがクロック制御された場合のデバイス間ジッタ変動に関するうなり周波数を表すグラフである。 本発明の或る実施形態によるジッタを最小限に抑えるＵＳＢハブを示す概略図である。 ＵＳＢハブの再クロック制御周波数を制御するための回路を組み込んだ、本発明の或る実施形態によるＵＳＢハブを示す概略図である。 図４のＵＳＢハブのクロックに適用された制御信号を示す概略図である。 本発明の或る実施形態によるＵＳＢネットワークを示す概略図である。 図６における様々なハブ層の再クロック制御周波数を示す概略図である。
同期されたＵＳＢデバイスが、ＵＳＢデータストリーム内に見られる周期信号構造にローカルクロックをロックする。これらの周期信号構造のタイミングのジッタは、ＵＳＢデバイスのローカルクロック位相精度を低下させる。異なるＵＳＢハブ上のＵＳＢデバイスの同期されたクロックは、ホストクロックとそれぞれのハブクロックの間の周期的位相関係に起因して、相当なうなり効果を示す。この効果は、その２つのクロックのうなり周波数と合致したＵＳＢデバイス間ジッタの周期的変化として表れる。
図２を参照すると、グラフ５０が、同期されたＵＳＢデバイスにおいて観測されるクロックジッタに対するＵＳＢハブクロックレートの、この効果を示す。
グラフ５０は、ホストコントローラクロック（またはＵＳＢデータストリームのビット時間）とＵＳＢハブクロックの間のクロックの不整合（δ）に対してうなり周波数（ｆｂ）をプロットする。一方のクロックが、他方のクロック周波数の整数倍である場合（５２におけるように）、クロック間に一定の位相関係が存在し、うなり効果は全く観測されない。不整合が、整数倍から離れて増加するにつれ（すなわち、完全に整合した５２のいずれかの側に）、デバイス間ジッタの周期的増加は、非常に遅いうなり周波数を有して顕著になる。不整合がさらに増加するにつれ、うなり周波数は、レベル５４（または「フィルタレベル」）まで増加して、うなり周波数は、この実施形態により実行されるとおり、ローパスフィルタが周期的ジッタを除去するのに十分なだけ速いうなりを生じる。
図３は、本発明のさらなる実施形態によるＵＳＢハブ６０の概略図である。この実施形態によれば、データストリーム、特にＵＳＢデータストリームの中に含まれる周期信号にロックされたクロックのジッタは、パス全体において、より具体的には、データを下流ポートに再クロック制御するＵＳＢハブにおいて同期クロックを使用することによって、低減され得る。ＵＳＢハブ６０は、ホストコントローラ（図示せず）に向けて通信するための上流ポート６２と、下流のハブおよびデバイス（図示せず）に通信するための複数の下流ポート６４と、ＵＳＢハブチップ６６と、ローカルクロック７０を含む同期装置６８とを備える。
ＵＳＢハブチップ６６は、ＳｕｐｅｒＳｐｅｅｄハブ機能７２と、非ＳｕｐｅｒＳｐｅｅｄハブ機能７４とを有する（ただし、この実施形態のいくつかの変種では、ＵＳＢハブチップ６６は、非ＳｕｐｅｒＳｐｅｅｄハブ機能だけしか含まないことが可能である）。使用の際、ＳｕｐｅｒＳｐｅｅｄハブ機能７２は、上流ポート６２からＳｕｐｅｒＳｐｅｅｄ通信７６を受信して、それらの通信７６を下流ポート６４に送るとともに、下流ポート６４からＳｕｐｅｒＳｐｅｅｄ通信７６を受信して、それらの通信７６を上流ポート６２に送る。同様に、非ＳｕｐｅｒＳｐｅｅｄハブ機能７４は、上流ポート３３２から非ＳｕｐｅｒＳｐｅｅｄ通信７８を受信して、それらの通信７８を下流ポート３３４に送るとともに、下流ポート３３４から非ＳｕｐｅｒＳｐｅｅｄ通信７８を受信して、それらの通信７８を上流ポート３３２に送る。
同期装置６８は、検出ポイント８０で、ＳｕｐｅｒＳｐｅｅｄチャネル上のＳｕｐｅｒＳｐｅｅｄ通信７６、非ＳｕｐｅｒＳｐｅｅｄチャネル上の非ＳｕｐｅｒＳｐｅｅｄ通信７８、またはチャネル７６および７８上のＳｕｐｅｒＳｐｅｅｄ通信７６と非ＳｕｐｅｒＳｐｅｅｄ通信の両方を監視して、任意の適切な技術によって同期装置６８のローカルクロック７０をホストコントローラのクロックにロックする。同期装置６８のローカルクロック７０は、チャネル７６および７８上のＵＳＢデータストリームのデータレートに同調されたローカルクロック信号８２を供給し、このローカルクロック信号８２は、ＵＳＢハブチップ３３６によって、ＵＳＢデータストリームをクロック制御し、下流ポート６４に再送するのに使用される。
この実施形態において、ローカルクロック７０は、ＵＳＢ通信のビットレートに同調され、このことは、それらの通信信号と、ＵＳＢハブチップ６６のサンプリング機能および再送機能との間に一定の位相関係をもたらす。このことは、最小のパケット間再クロック制御ジッタをもたらし、そのことが、アタッチされた、同期されたデバイスのより正確な位相ロックを許す。
本発明の別の変種によれば、クロック信号８２が、８０で検出されたクロック搬送信号から小さい周波数オフセットを有するように調整されることが可能である。このようにして、ホストコントローラのクロックとローカルクロックの間の相対位相が時間的に変化する。したがって、ＵＳＢデータストリームを介するハブ再クロック制御に関連する位相誤差は、時間的に変化する。しかし、位相誤差の、この周期的変動の周波数は、ホストによって設定され得る（わずかな周波数オフセットを設定することによって）。次に、このポートの下流にアタッチされた、同期されたＵＳＢデバイスにおいてローパスフィルタが、フィルタのカットオフ周波数がクロック制御ジッタの時間変動を除去するように設定されて、使用されることが可能である（図２参照）。
図４は、本発明の或る実施形態によるジッタ低減装置１００の概略図である。装置１００は、上流ポート１０４と、複数の下流ポート１０６と、ＵＳＢハブチップ１０８（ＳｕｐｅｒＳｐｅｅｄハブ機能１１０および非ＳｕｐｅｒＳｐｅｅｄハブ機能１１２を含む）と、クロック１１４と、クロックコントローラ１１６とを有するＵＳＢハブ１０２を備える。
ＵＳＢハブチップ１０８は、上流ポート１０４から、ＳｕｐｅｒＳｐｅｅｄ ＵＳＢデータストリーム１１８および非ＳｕｐｅｒＳｐｅｅｄ ＵＳＢデータストリーム１２０を受信し、ストリーム１１８および１２０は、ＳｕｐｅｒＳｐｅｅｄハブ機能１１０および非ＳｕｐｅｒＳｐｅｅｄハブ機能１１２によってそれぞれ、下流ポート１０６に再クロック制御される。クロック１１４が、ＵＳＢハブチップ１０８のクロック入力ピン１２２にクロック制御信号を供給する。
背景技術のＵＳＢの従来のクロックは、１２ＭＨｚまたは４８ＭＨｚで通常、動作する単純な水晶発振器回路を備える（クロックコントローラ（クロックコントローラ１６６参照を伴わない）。従来のクロックは、自走発振器であり、通常、５０ｐｐｍ（百万分率）から１００ｐｐｍまでのクロック周波数許容差を有する。
これに対して、装置１００は、クロック１１４が追従させられる制御信号１２４を生成するクロックコントローラ１１６を含み、したがって、クロック１１４の周波数および位相を制御するクロックコントローラ１１６のための機構を提供する。したがって、装置１００は、周波数および／または位相が制御され得る、わずかにより高度なクロック１１４を有する。
この実施形態において、制御信号８２４は、三角波関数、鋸歯状波関数、または正弦波関数などの（ただし、以上には限定されない）周期関数である。図５は、鋸歯状波関数１３２、三角波関数１３４、および正弦波関数１３６を含む、例示的な制御信号１２４の概略プロット１３０である。
図４の実施形態によれば、使用の際、制御信号１２４が、クロック１１４の周波数に「チャープ」、つまり、周期的変化を生じさせる。周波数の、これらの周期的変動は、十分に急速である場合、上流ポート１０４において見られるＵＳＢデータストリームに対するクロック１１４の相対位相をランダム化する効果を有する。
この実施形態の変種において、制御信号１２４は、この信号が時間的にランダムであるという意味で「雑音」信号（図５の例示的な雑音信号１３８参照）である。この電気的雑音は、クロック１１４に導入されると、上流ポート１０４において見られるＵＳＢデータストリームに対するクロック１１４の相対位相をランダム化する効果を有する周波数のランダムな変動を生じさせる。様々な形態の電気的雑音が存在し、最も一般的なのが、平坦な電力スペクトル密度を有する「ホワイトノイズ」である。異なるスペクトル密度を有する、「ピンクノイズ」、「ブラウニアンノイズ」などの雑音の他の多数の技術的定義が存在するが、一般に、任意の雑音信号がクロック１１４に導入されることが可能である。
電気発振器の周波数安定性は、一般に、供給電圧の変動の影響を受けやすい。この実施形態では、制御信号１２４が、クロック１１４の供給電圧回路を制御する。この実施形態の別の変種では、制御信号１２４は、クロック１１４の周波数制御回路に導入される。一般に、制御信号１２４は、制御信号１２４がクロック１１４の周波数に直接に影響を与えるように、クロック１１４の回路の任意の部分に導入されるように適合される。
この実施形態の別の変種において、クロック８１４が、固定の周波数で、ただし、毎秒４８０Ｍｂ（２４０ＭＨｚ）という定格の高速ＵＳＢレートから或る規定されたオフセットで制御される。オフセット周波数が十分に大きい場合、クロック１１４の周波数と、上流ポート１０４におけるＵＳＢデータストリームビットレートの時間につれて変化する差は、アタッチされ、同期されたＵＳＢデバイスのクロックから除去される（ろ波して除かれる）ことが可能な周波数にある。
このアプローチは、ＵＳＢホストコントローラにアタッチされた第１のＵＳＢハブに関して有効であるが、その後にアタッチされた下流のハブについては有効ではない。このことは、例として説明される場合、図を参照して理解され得る。図６の１４０に概略で示されるＵＳＢネットワークを考慮されたい。図６を参照すると、ＵＳＢネットワーク１４０は、ＵＳＢハブ１４４、１４４’、１４４”と、ＵＳＢデバイス１４６とを備える多層スターＵＳＢネットワークにアタッチされたＵＳＢホストコントローラ１４２を含む。
ＵＳＢホストコントローラ１４２は、毎秒４８０Ｍｂの定格の高速ＵＳＢビットレート、ＦＵＳＢ（または毎秒５ＧｂのＳｕｐｅｒＳｐｅｅｄビットレート）でデータ１４８を送信する。第１の層のアタッチされたＵＳＢハブ１４４は、ＵＳＢハブ１４４のクロック（図４のＵＳＢハブ１０２のクロック１４４を参照）を、定格ビットレートＦＵＳＢから、小さいが、一定のオフセット、ＦＯｆｆｓｅｔで動作させるように構成される。このポイント１５０におけるＵＳＢデータストリームのビットレートは、ＦＵＳＢ＋ＦＯｆｆｓｅｔである。この周波数オフセット、ＦＯｆｆｓｅｔは、このポイントにアタッチされたＵＳＢデバイス１４６の同調されたクロックから高周波数成分を除去することを許すのに十分なだけ大きい。
次のアタッチされた層において、ＵＳＢハブ１１４’が、第１の層のＵＳＢハブ１４４のポイント１５０におけるビットレート（すなわち、ＦＵＳＢ＋ＦＯｆｆｓｅｔ）から少なくともＦＯｆｆｓｅｔ離れた周波数でＵＳＢハブ１４４’のそれぞれのクロック（ＵＳＢハブ１０２のクロック１１４参照）を動作させる。したがって、この周波数は、例えば、ＦＵＳＢまたは（ＦＵＳＢ＋２×ＦＯｆｆｓｅｔ）であり得るが、実用的な理由で、ＵＳＢハブ１４４’を、この例において、ポイント１５２でそうであるように、（ＦＵＳＢ−ＦＯｆｆｓｅｔ）で動作させることが好ましい可能性がある。次のアタッチされた層において、ＵＳＢハブ１４４”が、便宜上、ＦＵＳＢ＋ＦＯｆｆｓｅｔで動作する。
このようにして、ＵＳＢハブは、定格のＵＳＢビットレートより高く、または低く、そのＵＳＢハブのクロックオフセットを設定するために、多層スタートポロジ内でそのＵＳＢハブの層を知っているだけでよい。このことは、周期的制御信号または雑音のある制御信号の複雑さなしに、各ＵＳＢハブがそのＵＳＢハブのそれぞれのクロックをわずかに速く、またはわずかに遅く設定する非常に単純な制御回路を許す。
図７は、図６のＵＳＢデータ送信の周波数空間１６０の概略図である。ＵＳＢホストコントローラ１４２が、毎秒４８０Ｍｂの定格ＵＳＢデータレート、ＦＵＳＢでデータ１６２を送信する。奇数番の層のハブ（すなわち、第１の層、第３の層、第５の層など）が、定格ＵＳＢデータレートから正のオフセット１６４、ＦＵＳＢ＋ＦＯｆｆｓｅｔで動作する。偶数番の層のハブ（すなわち、第２の層、第４の層など）が、定格ＵＳＢデータレートから負のオフセット１６６、ＦＵＳＢ−ＦＯｆｆｓｅｔで動作する。しかし、奇数番の層のハブに負のオフセットを使用し、偶数番の層のバスに正のオフセットを使用することも完全に容認可能であることが、当業者には直ちに明白であろう。
本発明の、この実施形態は、ＳｕｐｅｒＳｐｅｅｄ ＵＳＢの場合にさらに有利である。ＳｕｐｅｒＳｐｅｅｄハブに、各パケットのヘッダの中に含まれる「ルーティング文字列」によって擬似「アドレス」が割り当てられる。各ハブは、階層内のそのハブの位置を自動的に知り、したがって、そのハブの周波数オフセットを正となるように、または負となるように自動的に割り当てることができる。
非ＳｕｐｅｒＳｐｅｅｄ ＵＳＢハブの場合、ハブの位置は、ソフトウェア層によって識別されなければならず、さらに多層ネットワークにおける非ＳｕｐｅｒＳｐｅｅｄ ＵＳＢハブの位置をそれらのハブに知らせるメッセージングをホストコントローラから受信する、さらなる回路が使用されなければならない。好ましい実施形態において、この回路は、完全にハブ内部に配置され、そのハブの下流ポートの１つに接続されたＵＳＢデバイスの形態をとることも可能である。その場合、クロックコントローラ（図４のクロックコントローラ１１６などの）が、そのような内部ＵＳＢデバイスに組み込まれることも可能である。
別の実施形態において、ＵＳＢハブ（図４のＵＳＢハブ１０２を参照）が、ＵＳＢハブのクロック１１４を使用して、ＵＳＢデータストリームビットレートの定格周波数に初期設定される。次に、クロックコントローラ１１６が、クロック１１４のレートをＵＳＢデータストリームのビットレートと比較する。オフセットが適切に（前述したとおり）選択された場合、ＵＳＢハブ１０２の上流ポート１０４におけるデータストリームが、定格ＵＳＢビットレートＦＵＳＢであるか（そのハブがレベル１にあることを暗示する）、あるいは、ＦＵＳＢ＋ＦＯｆｆｓｅｔまたはＦＵＳＢ−ＦＯｆｆｓｅｔであるか（選択されたスキームに応じて、そのハブが偶数ハブ層または奇数ハブ層であることを暗示する）を特定することが可能である。ハブ層１は、特別な事例である。上流ポート１０４において受信されるデータビットレートの、この簡単な試験で、クロックコントローラ１１６がクロック１１４の周波数をＦＵＳＢ−ＦＯｆｆｓｅｔに設定すべきか、ＦＵＳＢ＋ＦＯｆｆｓｅｔに設定すべきかを決定するのに十分である。
さらに別の実施形態において、ＵＳＢハブによって、上流ポートから下流ポートにデータを再クロック制御するのに適応型クロックが使用される。このアプローチでは、ＵＳＢハブ（図４のＵＳＢハブ１０２を参照）は、ＵＳＢデータストリームをオーバサンプリングするクロック１１４を有する。クロック１１４は、通常、パケットの開始時の同期フィールド内で、非常に迅速にＵＳＢデータストリームパケットの位相にロックされることが可能である。クロック１１４に対するパケットの位相が算出されると、この同期パターンと最もよく整合する位相が、その後、下流ポート１０６にパケットをクロック制御して通すのに使用される。
本発明の範囲内の変形が、当業者には容易に実行されることが可能である。したがって、本発明は、以上に例として説明される特定の実施形態に限定されないこと、および本明細書で説明される様々な実施形態の組合せが当業者には直ちに明白であることを理解されたい。
本発明の以上の説明、および添付の特許請求の範囲において、明示的な言葉、または必然的な暗示により、文脈がそうでないことを要求する場合を除き、「ホストコントローラ」という表現は、標準のＵＳＢホストコントローラ、ＵＳＢ Ｏｎ−Ｔｈｅ−Ｇｏホストコントローラ、およびワイヤレスＵＳＢホストコントローラを含め、すべての形態のＵＳＢホストコントローラを包含する。
本発明の以上の説明、および添付の特許請求の範囲において、明示的な言葉、または必然的な暗示により、文脈がそうでないことを要求する場合を除き、「備える」という語、または「備える」または「備えた」などの変種は、包含的な意味で、つまり、述べられる特徴の存在を指定するが、本発明の様々な実施形態におけるさらなる特徴の存在または追加を排除しないように使用される。
さらに、本明細書における、背景技術へのいずれの言及も、そのような背景技術が、いずれの国においても共通の一般的な知識の一部を形成する、または形成していたことを暗示することは意図していない。

Claims (20)

  1. ＵＳＢハブのリピータ回路における再クロッキングエラーに起因する、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減する方法であって、当該ＵＳＢハブに、当該ＵＳＢデバイスが接続されるものであり、当該方法が、
    前記ＵＳＢハブを使用して、或るデータストリームビットレートを有するＵＳＢデータストリームを観測する(observing)ステップと、
    前記ＵＳＢハブが前記ＵＳＢデータストリームの中の周期信号構造(periodic signal structure)を復号する(decoding)ステップと、
    前記ＵＳＢハブが、前記周期信号構造を復号したことに応答してイベント信号を生成するステップと、
    前記ＵＳＢハブが、前記ＵＳＢハブの前記ローカルクロックの周波数を前記周期イベント信号にロックするステップとを備え、
    前記ＵＳＢハブの前記ローカルクロックは、前記ＵＳＢハブの前記リピータ回路のためのクロック制御源(clocking source)となるように適合され(adapted to)、前記ローカルクロックは、前記データストリームビットレートの周波数の実質的に整数倍(integer multiple)となるように制御される周波数を有し、又は、前記ローカルクロック周波数と前記データストリームビットレート周波数の間のビート周波数が、ローパスフィルタのカットオフ周波数より大きいようにされる、
    方法。
  2. 前記ＵＳＢハブの前記ローカルクロックの前記周波数は、前記ＵＳＢビットストリームデータレートの実質的に整数倍に同期され、前記ＵＳＢデータストリームと前記ＵＳＢハブの前記ローカルクロックの間に一定の位相関係が存在する請求項１に記載の方法。
  3. 前記ＵＳＢハブの前記ローカルクロックの前記周波数は、前記ＵＳＢビットストリームデータレートの実質的に半整数倍(half integer multiple)に同期され、前記周期信号構造のそれぞれの後続の(subsequent)構造(structure)の受信時に、前記ＵＳＢデータストリームと前記ＵＳＢハブの前記ローカルクロックの間に急速に(rapidly)変化する位相関係が存在する請求項１に記載の方法。
  4. 前記ＵＳＢハブの前記ローカルクロックが統計的技術(statistical techniques)または電気フィルタを使用して、前記ＵＳＢハブの前記ローカルクロックの前記ジッタを低減するステップを備える請求項１に記載の方法。
  5. 請求項１に記載の方法であって、更に、
    前記ＵＳＢネットワーク内の前記ＵＳＢハブの層を特定するステップと、
    或る事前定義されたレベルの範囲内に、前記ＵＳＢハブにすぐ上流のＵＳＢデータストリームのデータビットレートの周波数を整合させることを回避するように、前記ＵＳＢネットワーク内の前記ＵＳＢハブの前記層(layer)に依存して、前記ＵＳＢハブのローカルクロックの前記周波数を設定するステップとを備える方法。
  6. 前記事前定義されたレベルは、１ｋＨｚであるか、又は、１００ｋＨｚである、請求項５に記載の方法。
  7. 前記ＵＳＢハブの前記層を前記特定するステップは、
    ｉ）前記ＵＳＢハブのルーティング文字列アドレスのクエリ(querying)を行うステップと、
    ｉｉ）前記ＵＳＢハブの物理接続層についての情報を求めて、前記ＵＳＢネットワークが接続されたＵＳＢホストコントローラのオペレーティングシステムにソフトウェアを使用してクエリを行うステップと、
    ｉｉｉ）前記ＵＳＢハブの上流ポートで前記ＵＳＢデータストリームの周波数を測定するステップとを備える請求項５に記載の方法。
  8. ＵＳＢハブ回路内の再クロッキングエラーに起因する、同期されたＵＳＢアーキテクチャ内のＵＳＢデバイスのローカルクロックにおけるジッタを低減するための装置であって、
    当該ＵＳＢハブ回路に、前記ＵＳＢデバイスが接続されるものであり、当該装置が、
    ローカルクロックと、上流ポートと、複数の下流ポートと、前記上流ポート経由でホストコントローラに向けて通信するため、および前記複数の下流ポート経由で複数のＵＳＢデバイスに向けて通信するための回路とを有するＵＳＢハブ回路と、
    或るビットレートを有するＵＳＢデータストリームを観測するように適合されたモニタと、
    前記ＵＳＢデータストリームの中の周期データ構造を復号するように適合された復号器と、
    前記周期データ構造を復号したことに応答してイベント信号を生成するように適合された信号ジェネレータと、
    前記イベント信号の周波数に対して前記ＵＳＢハブ回路の前記ローカルクロックの周波数をロックするように適合された回路とを備え、
    前記ＵＳＢハブ回路の前記ローカルクロックは、前記ＵＳＢハブ回路のためのクロック制御源となるように適合され、前記ローカルクロックが、前記ＵＳＢデータストリームビットレートの周波数の実質的に整数倍となるように制御される周波数を有し、
    又は、前記ローカルクロック周波数と前記データストリームビットレート周波数の間のビート周波数が、ローパスフィルタのカットオフ周波数より大きいようにされる、
    装置。
  9. 前記ＵＳＢハブ回路の前記ローカルクロックの前記周波数は、前記ＵＳＢビットストリームデータレートの実質的に整数倍に同期され、前記ＵＳＢデータストリームと前記ＵＳＢハブ回路の前記ローカルクロックの間に一定の位相関係が存在する請求項８に記載の装置。
  10. 前記ＵＳＢハブ回路の前記ローカルクロックの前記周波数は、前記ＵＳＢビットストリームデータレートの実質的に半整数倍に同期され、前記周期信号構造のそれぞれの後続の構造の受信時に、前記ＵＳＢデータストリームと前記ＵＳＢハブ回路の前記ローカルクロックの間に急速に変化する位相関係が存在する請求項８に記載の装置。
  11. ＵＳＢハブ又はＵＳＢハブ回路における再クロッキングエラーに起因する、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減するためのシステムであって、当該ＵＳＢハブ又はＵＳＢハブ回路に当該ＵＳＢデバイスが接続されるものであり、当該システムが、
    或るビットレートを有するＵＳＢデータストリームを観測するように適合されたモニタと、
    前記ＵＳＢデータストリームの中の周期データ構造を復号するように適合された復号器と、
    前記周期データ構造を復号したことに応答してイベント信号を生成するように適合された信号ジェネレータと、
    ローカルクロックを有するＵＳＢハブまたはＵＳＢハブ回路と、
    前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記ローカルクロックの周波数と、前記ＵＳＢデータストリームの周波数を比較して、その結果、前記ビットレートを算出する回路と、
    前記イベント信号の周波数に対して前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記ローカルクロックの周波数をロックするように適合された回路とを備え、
    前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記ローカルクロックは、前記ＵＳＢハブのためのクロック制御源(clocking source)となるように適合され、前記ローカルクロックは、前記ＵＳＢデータストリームの前記ビットレートの周波数の実質的に整数倍になるように制御される周波数を有し、又は、前記ローカルクロック周波数と前記データストリームビットレート周波数の間のビート周波数が、ローパスフィルタのカットオフ周波数より大きいようにされる、
    システム。
  12. 前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記ローカルクロックの前記周波数は、前記ビットレートの実質的に整数倍に同期され、前記ＵＳＢデータストリームと、前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記ローカルクロックの間に一定の位相関係が存在する請求項１１に記載のシステム。
  13. 前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記ローカルクロックの前記周波数は、前記ビットレートの実質的に半整数倍に同期され、前記周期信号構造のそれぞれの後続の(subsequent)構造の受信時に、前記ＵＳＢデータストリームと、前記ＵＳＢハブまたは前記ＵＳＢハブ回路の前記ローカルクロックの間に急速に(rapidly)変化する位相関係が存在する請求項１２に記載のシステム。
  14. ＵＳＢハブのリピータ回路における再クロッキングエラーに起因する、同期されたＵＳＢデバイスのローカルクロックにおけるジッタを低減する方法であって、当該ＵＳＢハブに、当該ＵＳＢデバイスが接続されるものであり、当該方法が，
    前記ＵＳＢハブの上流に接続されたＵＳＢホストからのＵＳＢデータストリームのビットレートに関して前記ローカルクロックの位相をランダム化する制御信号を利用することによって、前記ＵＳＢハブの前記ローカルクロックの周波数を制御するステップを備え、
    前記ローカルクロックは、前記ＵＳＢハブの前記リピータ回路のためのクロック制御源となるように適合される方法。
  15. 前記ＵＳＢハブの前記ローカルクロックの前記周波数を、前記上流ＵＳＢデータストリームビットレートの周波数である中心周波数の辺りに制御するステップを含む請求項１４に記載の方法。
  16. 前記ローカルクロックの前記周波数が、正弦波形、鋸歯状波形、または三角波形の制御信号を利用することによって制御される、請求項１４に記載の方法。
  17. 前記ローカルクロックの前記周波数が、雑音を制御信号として利用することによって制御される、請求項１４に記載の方法。
  18. 同期されたＵＳＢアーキテクチャにおいてクロック制御ジッタを低減するための装置であって、
    ローカルクロックと、
    クロックコントローラまたはクロックコントローラ回路とを備え、
    前記クロックコントローラまたは前記クロックコントローラ回路は、上流ＵＳＢデータストリームのビットレートに関してローカルクロックの位相をランダム化する制御信号を利用することによって前記ローカルクロックを制御するように適合される装置。
  19. 前記クロックコントローラ、又は、クロックコントローラ回路が、
    前記クロックの供給電圧を調整することによって、前記ローカルクロックを制御する、
    請求項１８に記載の装置。
  20. 請求項１８に記載の装置であって、更に、
    フィードバック制御によって前記ローカルクロックの前記周波数を安定させるように適合されたフィードバック安定器と、
    を備え、
    前記クロックコントローラまたは前記クロックコントローラ回路は、前記ローカルクロックの前記フィードバック安定器に外乱(perturbation)信号を導入することによって前記ローカルクロックを制御するように適合される装置。
JP2012511096A 2009-05-20 2010-05-20 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置 Expired - Fee Related JP5575229B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17990409P 2009-05-20 2009-05-20
US61/179,904 2009-05-20
PCT/AU2010/000604 WO2010132943A1 (en) 2009-05-20 2010-05-20 Jitter reduction method and apparatus for distributed synchronised clock architecture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014130363A Division JP2014197421A (ja) 2009-05-20 2014-06-25 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置

Publications (3)

Publication Number Publication Date
JP2012527659A JP2012527659A (ja) 2012-11-08
JP2012527659A5 JP2012527659A5 (ja) 2013-04-11
JP5575229B2 true JP5575229B2 (ja) 2014-08-20

Family

ID=43125664

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2012511095A Expired - Fee Related JP5636043B2 (ja) 2009-05-20 2010-05-20 高密度、低ジッタの同期ｕｓｂ拡張
JP2012511097A Pending JP2012527660A (ja) 2009-05-20 2010-05-20 ＳｕｐｅｒＳｐｅｅｄＵＳＢデバイスおよび非ＳｕｐｅｒＳｐｅｅｄＵＳＢデバイスの同期ネットワーク
JP2012511096A Expired - Fee Related JP5575229B2 (ja) 2009-05-20 2010-05-20 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置
JP2014130363A Pending JP2014197421A (ja) 2009-05-20 2014-06-25 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012511095A Expired - Fee Related JP5636043B2 (ja) 2009-05-20 2010-05-20 高密度、低ジッタの同期ｕｓｂ拡張
JP2012511097A Pending JP2012527660A (ja) 2009-05-20 2010-05-20 ＳｕｐｅｒＳｐｅｅｄＵＳＢデバイスおよび非ＳｕｐｅｒＳｐｅｅｄＵＳＢデバイスの同期ネットワーク

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014130363A Pending JP2014197421A (ja) 2009-05-20 2014-06-25 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置

Country Status (7)

Country Link
US (11) US8745431B2 (ja)
EP (10) EP2800004A1 (ja)
JP (4) JP5636043B2 (ja)
CN (3) CN102428423A (ja)
AU (7) AU2010251767A1 (ja)
CA (3) CA2761363A1 (ja)
WO (10) WO2010132938A1 (ja)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1150596B (de) * 1960-01-15 1963-06-20 Wilmot Breeden Ltd Verschluss fuer Fahrzeugtueren
CN102428423A (zh) * 2009-05-20 2012-04-25 克罗诺洛吉克有限公司 用于分布式同步时钟架构的抖动减少方法和设备
US8135883B2 (en) 2010-01-19 2012-03-13 Standard Microsystems Corporation USB hub apparatus supporting multiple high speed devices and a single super speed device
US8428045B2 (en) * 2010-03-16 2013-04-23 Harman International Industries, Incorporated Media clock recovery
US8645601B2 (en) * 2010-06-11 2014-02-04 Smsc Holdings S.A.R.L. Methods and systems for performing serial data communication between a host device and a connected device
US8484387B2 (en) * 2010-06-30 2013-07-09 Silicon Image, Inc. Detection of cable connections for electronic devices
US8719475B2 (en) * 2010-07-13 2014-05-06 Broadcom Corporation Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications
US8560754B2 (en) * 2010-09-17 2013-10-15 Lsi Corporation Fully integrated, low area universal serial bus device transceiver
EP2434360B1 (de) * 2010-09-22 2020-01-08 Siemens Aktiengesellschaft Bewegungssteuerungssystem
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
JP5269047B2 (ja) * 2010-11-29 2013-08-21 シャープ株式会社 電子機器システム、電子機器及び接続機器
US8825925B1 (en) * 2011-02-14 2014-09-02 Cypress Semiconductor Corporation Systems and methods for super speed packet transfer
CN102221860B (zh) * 2011-06-14 2012-09-12 浙江红苹果电子有限公司 一种机箱间背板信号无限级联的方法及其装置
TWI539289B (zh) * 2011-06-16 2016-06-21 Eever Technology Inc 低耗電的ｕｓｂ３.０主控制裝置及降低ｕｓｂ３.０主控制裝置耗電的方法
US8799532B2 (en) 2011-07-07 2014-08-05 Smsc Holdings S.A.R.L. High speed USB hub with full speed to high speed transaction translator
US8996747B2 (en) * 2011-09-29 2015-03-31 Cypress Semiconductor Corporation Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices
CN102955585A (zh) * 2011-08-24 2013-03-06 鸿富锦精密工业（深圳）有限公司 鼠标
US8843664B2 (en) 2011-09-29 2014-09-23 Cypress Semiconductor Corporation Re-enumeration of USB 3.0 compatible devices
JP2013090006A (ja) * 2011-10-13 2013-05-13 Nikon Corp 電子機器およびプログラム
US8898354B2 (en) * 2011-12-15 2014-11-25 Icron Technologies Corporation Methods and devices for synchronizing to a remotely generated time base
US9590411B2 (en) 2011-12-15 2017-03-07 Schweitzer Engineering Laboratories, Inc. Systems and methods for time synchronization of IEDs via radio link
US9697159B2 (en) * 2011-12-27 2017-07-04 Intel Corporation Multi-protocol I/O interconnect time synchronization
JP5763519B2 (ja) * 2011-12-28 2015-08-12 ルネサスエレクトロニクス株式会社 Ｕｓｂハブコントローラ、ｕｓｂホストコントローラ、およびシステム
TWI482026B (zh) * 2012-02-07 2015-04-21 Etron Technology Inc 低耗電的ｕｓｂ３．０主控制裝置與降低ｕｓｂ３．０主控制裝置耗電的方法
US20130254440A1 (en) * 2012-03-20 2013-09-26 Icron Technologies Corporation Devices and methods for transmitting usb termination signals over extension media
US9092367B2 (en) 2012-05-02 2015-07-28 Intel Corporation Configuring a remote M-PHY
JP5970958B2 (ja) * 2012-05-22 2016-08-17 富士通株式会社 情報処理装置、遅延差測定方法、及び遅延差測定プログラム
AU2013204757A1 (en) * 2012-06-03 2013-12-19 Chronologic Pty Ltd Synchronisation of a system of distributed computers
US9087158B2 (en) 2012-06-30 2015-07-21 Intel Corporation Explicit control message signaling
US20140019777A1 (en) * 2012-07-11 2014-01-16 Tsun-Te Shih Power data communication architecture
CN103577366B (zh) * 2012-07-19 2016-09-14 财团法人工业技术研究院 便携式电子装置及其数据传输方法
US9709680B2 (en) 2012-09-08 2017-07-18 Schweitzer Engineering Laboratories, Inc. Quality of precision time sources
US9599719B2 (en) 2012-10-19 2017-03-21 Schweitzer Engineering Laboratories, Inc. Detection of manipulated satellite time signals
ES2547028R1 (es) 2012-10-19 2015-12-02 Schweitzer Engineering Laboratories, Inc. Dispositivo de distribución de tiempo con antena multibanda
US9400330B2 (en) 2012-10-19 2016-07-26 Schweitzer Engineering Laboratories, Inc. Manipulation resilient time distribution network
ES2552829B1 (es) 2012-10-19 2017-03-23 Schweitzer Engineering Laboratories, Inc. Conmutador de distribución de tiempo
KR20140065074A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 모바일 디바이스 및 유에스비 허브
TWI497306B (zh) * 2012-11-29 2015-08-21 Faraday Tech Corp 超高速通用序列匯流排集線器及其相關流量管理方法
US9709682B2 (en) 2013-05-06 2017-07-18 Schweitzer Engineering Laboratories, Inc. Multi-constellation GNSS integrity check for detection of time signal manipulation
US9759816B2 (en) 2013-01-11 2017-09-12 Schweitzer Engineering Laboratories, Inc. Multi-constellation GNSS integrity check for detection of time signal manipulation
CN104937575A (zh) * 2013-01-25 2015-09-23 惠普发展公司，有限责任合伙企业 耦合到usb端口的usb控制器
KR20140106184A (ko) * 2013-02-26 2014-09-03 삼성전자주식회사 케이블, 이와 연결되는 이동 단말 및 그 동작 방법
US20140244852A1 (en) * 2013-02-27 2014-08-28 Ralink Technology Corp. Method of Reducing Mutual Interference between Universal Serial Bus (USB) data transmission and wireless data transmission
US9236039B2 (en) * 2013-03-04 2016-01-12 Empire Technology Development Llc Virtual instrument playing scheme
JP2014217039A (ja) * 2013-04-30 2014-11-17 富士通株式会社 伝送装置および同期制御方法
US9083503B2 (en) 2013-05-02 2015-07-14 Schweitzer Engineering Laboratories, Inc. Synchronized clock event report
CN103309397B (zh) * 2013-06-17 2015-11-18 杭州锐达数字技术有限公司 基于usb的数据采集设备的同步采样方法
US9319100B2 (en) 2013-08-12 2016-04-19 Schweitzer Engineering Laboratories, Inc. Delay compensation for variable cable length
CN104426025B (zh) * 2013-09-03 2018-04-17 鸿富锦精密工业（深圳）有限公司 电子装置连接系统
US10277330B2 (en) 2013-09-19 2019-04-30 Radius Universal Llc Fiber optic communications and power network
US11025345B2 (en) 2013-09-19 2021-06-01 Radius Universal Llc Hybrid cable providing data transmission through fiber optic cable and low voltage power over copper wire
US10855381B2 (en) * 2013-09-19 2020-12-01 Radius Universal Llc Fiber optic communications and power network
US9133019B2 (en) * 2013-12-03 2015-09-15 Barry John McCleland Sensor probe and related systems and methods
CN104750649B (zh) * 2013-12-31 2017-09-29 中核控制系统工程有限公司 开放性拓扑结构总线的同步时序控制方法
US9606955B2 (en) * 2014-02-10 2017-03-28 Intel Corporation Embedded universal serial bus solutions
US9811488B2 (en) * 2014-04-29 2017-11-07 Mcci Corporation Apparatus and methods for dynamic role switching among USB hosts and devices
US9270442B2 (en) 2014-04-29 2016-02-23 Schweitzer Engineering Laboratories, Inc. Time signal propagation delay correction
US10834160B2 (en) * 2014-05-04 2020-11-10 Valens Semiconductor Ltd. Admission control while maintaining latency variations of existing sessions within their limits
US9425652B2 (en) 2014-06-16 2016-08-23 Schweitzer Engineering Laboratories, Inc. Adaptive holdover timing error estimation and correction
CN104133801A (zh) * 2014-06-18 2014-11-05 长芯盛（武汉）科技有限公司 数据传输装置及方法
TWI509418B (zh) * 2014-06-30 2015-11-21 Chant Sincere Co Ltd 資料轉換系統與及其控制方法
CN104156036A (zh) * 2014-07-08 2014-11-19 北京中科泛华测控技术有限公司 多板卡同步互连方法和主板卡、从板卡
JP6458388B2 (ja) * 2014-07-30 2019-01-30 ブラザー工業株式会社 読取装置、その制御方法およびコンピュータプログラム
US10579574B2 (en) 2014-09-30 2020-03-03 Keysight Technologies, Inc. Instrumentation chassis with high speed bridge board
US9813173B2 (en) 2014-10-06 2017-11-07 Schweitzer Engineering Laboratories, Inc. Time signal verification and distribution
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
KR101585063B1 (ko) 2014-12-22 2016-01-13 포항공과대학교 산학협력단 외부 클락신호를 사용하지 않는 직렬 데이터 통신용 디바이스 phy
US20160344661A1 (en) * 2015-05-18 2016-11-24 Justin T. Esgar System and method for linking external computers to a server
CN105550134B (zh) * 2015-12-07 2018-04-03 上海兆芯集成电路有限公司 高速数据接口主机端控制器
CN105512071B (zh) * 2015-12-07 2018-04-03 上海兆芯集成电路有限公司 高速数据接口主机端控制器
CN106909198B (zh) * 2015-12-22 2020-11-06 华硕电脑股份有限公司 一种外接装置、电子装置及电子系统
US10375108B2 (en) 2015-12-30 2019-08-06 Schweitzer Engineering Laboratories, Inc. Time signal manipulation and spoofing detection based on a latency of a communication system
JP2017163204A (ja) * 2016-03-07 2017-09-14 ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社 通信装置
US10095653B2 (en) * 2016-04-02 2018-10-09 Intel Corporation Apparatuses, systems, and methods for accurately measuring packet propagation delays through USB retimers
US10503684B2 (en) 2016-07-01 2019-12-10 Intel Corporation Multiple uplink port devices
US10527732B2 (en) 2017-02-09 2020-01-07 Schweitzer Engineering Laboratories, Inc. Verification of time sources
JP6897307B2 (ja) * 2017-05-19 2021-06-30 セイコーエプソン株式会社 回路装置、電子機器、ケーブルハーネス及びデータ転送方法
US20180376034A1 (en) * 2017-06-22 2018-12-27 Christie Digital Systems Usa, Inc. Atomic clock based synchronization for image devices
US20190025872A1 (en) * 2017-07-18 2019-01-24 Qualcomm Incorporated Usb device with clock domain correlation
WO2019147253A1 (en) * 2018-01-25 2019-08-01 Intel Corporation Power management of discrete communication port components
US10896106B2 (en) * 2018-05-10 2021-01-19 Teradyne, Inc. Bus synchronization system that aggregates status
WO2019217649A2 (en) * 2018-05-11 2019-11-14 Cigent Technology, Inc. Method and system for improved data control and access
US11630424B2 (en) 2018-07-13 2023-04-18 Schweitzer Engineering Laboratories, Inc. Time signal manipulation detection using remotely managed time
US10713185B2 (en) * 2018-07-16 2020-07-14 Logitech Europe S.A. Wireless communication with peripheral device
US10819727B2 (en) 2018-10-15 2020-10-27 Schweitzer Engineering Laboratories, Inc. Detecting and deterring network attacks
CN109855798A (zh) * 2018-12-09 2019-06-07 北京航天计量测试技术研究所 一种基于pxi总线技术的便携式压力在线检定装置
US10912104B2 (en) 2019-02-01 2021-02-02 Schweitzer Engineering Laboratories, Inc. Interleaved, static time division multiple access (TDMA) for minimizing power usage in delay-sensitive applications
CN110018977A (zh) * 2019-03-20 2019-07-16 芯启源(上海)半导体科技有限公司 基于usb协议的侵权识别方法、系统、终端、及介质
US10873402B2 (en) 2019-04-30 2020-12-22 Corning Research & Development Corporation Methods and active optical cable assemblies for providing a reset signal at a peripheral end
US10884973B2 (en) 2019-05-31 2021-01-05 Microsoft Technology Licensing, Llc Synchronization of audio across multiple devices
US11075534B2 (en) * 2019-10-12 2021-07-27 Hynetek Semiconductor Co., Ltd. USB type-C interface circuit and charging method thereof, USB device
US11126220B2 (en) * 2020-01-29 2021-09-21 Dell Products L.P. System and method for time synchronization between information handling systems
US11170800B2 (en) 2020-02-27 2021-11-09 Microsoft Technology Licensing, Llc Adjusting user experience for multiuser sessions based on vocal-characteristic models
US20220327088A1 (en) * 2021-04-12 2022-10-13 Icron Technologies Corporation Predicting free buffer space in a usb extension environment

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757460A (en) * 1985-06-14 1988-07-12 Zenith Electronics Corporation Communications network with individualized access delays
GB2242800B (en) * 1990-04-03 1993-11-24 Sony Corp Digital phase detector arrangements
JPH05161181A (ja) * 1991-12-10 1993-06-25 Nec Corp 時刻同期方式
US5553302A (en) * 1993-12-30 1996-09-03 Unisys Corporation Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data
US5832310A (en) * 1993-12-30 1998-11-03 Unisys Corporation Serial I/O channel having dependent and synchronous sources of control data and user defined data
EP0683577A3 (de) * 1994-05-20 1998-09-09 Siemens Aktiengesellschaft Weiterleitung von hochbitratigen Datenströmen über Datenausgänge eines Bausteins mit einer niedrigen internen Datenverarbeitungsrate
US5566180A (en) 1994-12-21 1996-10-15 Hewlett-Packard Company Method for recognizing events and synchronizing clocks
US6219628B1 (en) * 1997-08-18 2001-04-17 National Instruments Corporation System and method for configuring an instrument to perform measurement functions utilizing conversion of graphical programs into hardware implementations
JP3189774B2 (ja) * 1998-01-28 2001-07-16 日本電気株式会社 ビット同期回路
FI106285B (fi) * 1998-02-17 2000-12-29 Nokia Networks Oy Mittausraportointi tietoliikennejärjestelmässä
US6064679A (en) * 1998-05-01 2000-05-16 Emulex Corporation Hub port without jitter transfer
US6278710B1 (en) 1998-09-10 2001-08-21 Agilent Technologies, Inc. Enhancements to time synchronization in distributed systems
US6665316B1 (en) 1998-09-29 2003-12-16 Agilent Technologies, Inc. Organization of time synchronization in a distributed system
US6092210A (en) * 1998-10-14 2000-07-18 Cypress Semiconductor Corp. Device and method for synchronizing the clocks of interconnected universal serial buses
US8073985B1 (en) * 2004-02-12 2011-12-06 Super Talent Electronics, Inc. Backward compatible extended USB plug and receptacle with dual personality
US6636912B2 (en) * 1999-10-07 2003-10-21 Intel Corporation Method and apparatus for mode selection in a computer system
US6496895B1 (en) * 1999-11-01 2002-12-17 Intel Corporation Method and apparatus for intializing a hub interface
JP3479248B2 (ja) * 1999-12-17 2003-12-15 日本電気株式会社 Ａｔｍ伝送試験装置
JP2001177570A (ja) * 1999-12-17 2001-06-29 Mitsubishi Electric Corp 通信ネットワークシステム、通信ネットワークシステムにおけるスレーブ装置、マスタ装置および中継装置ならびに通信ネットワークシステムにおける同期制御方法
US6297705B1 (en) * 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) * 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
US6946920B1 (en) * 2000-02-23 2005-09-20 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
JP3536792B2 (ja) * 2000-02-28 2004-06-14 ヤマハ株式会社 同期制御装置および同期制御方法
US7080160B2 (en) * 2000-04-27 2006-07-18 Qosmetrics, Inc. Method for creating accurate time-stamped frames sent between computers via a network
AU2001259867A1 (en) * 2000-05-18 2001-11-26 Brix Networks, Inc. Hardware time stamping and registration of packetized data method and system
US6680970B1 (en) * 2000-05-23 2004-01-20 Hewlett-Packard Development Company, L.P. Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers
JP2002007307A (ja) * 2000-06-23 2002-01-11 Fuji Photo Film Co Ltd 機器制御装置及び方法
US6343364B1 (en) 2000-07-13 2002-01-29 Schlumberger Malco Inc. Method and device for local clock generation using universal serial bus downstream received signals DP and DM
US6748039B1 (en) * 2000-08-11 2004-06-08 Advanced Micro Devices, Inc. System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system
DE10041772C2 (de) * 2000-08-25 2002-07-11 Infineon Technologies Ag Taktgenerator, insbesondere für USB-Geräte
US7093151B1 (en) 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
KR100405023B1 (ko) 2000-12-05 2003-11-07 옵티시스 주식회사 유니버셜 직렬 버스용 광통신 인터페이스 모듈
US6760772B2 (en) * 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
KR100392558B1 (ko) 2001-05-14 2003-08-21 주식회사 성진씨앤씨 복수 개의 유에스비 카메라를 이용한 피씨 기반의 디지털영상 저장 장치 시스템
US6975618B1 (en) * 2001-06-26 2005-12-13 Hewlett-Packard Development Company, L.P. Receiver and correlator used to determine position of wireless device
US7165005B2 (en) * 2001-08-14 2007-01-16 National Instruments Corporation Measurement module interface protocol database and registration system
US7542867B2 (en) * 2001-08-14 2009-06-02 National Instruments Corporation Measurement system with modular measurement modules that convey interface information
US7478006B2 (en) * 2001-08-14 2009-01-13 National Instruments Corporation Controlling modular measurement cartridges that convey interface information with cartridge controllers
US6823283B2 (en) * 2001-08-14 2004-11-23 National Instruments Corporation Measurement system including a programmable hardware element and measurement modules that convey interface information
US7080274B2 (en) * 2001-08-23 2006-07-18 Xerox Corporation System architecture and method for synchronization of real-time clocks in a document processing system
US7251199B2 (en) 2001-12-24 2007-07-31 Agilent Technologies, Inc. Distributed system time synchronization including a timing signal path
US6741952B2 (en) 2002-02-15 2004-05-25 Agilent Technologies, Inc. Instrument timing using synchronized clocks
GB2385684A (en) * 2002-02-22 2003-08-27 Sony Uk Ltd Frequency synchronisation of clocks
JP2003316736A (ja) * 2002-04-19 2003-11-07 Oki Electric Ind Co Ltd Ｕｓｂ回路およびデータ構造
US7206327B2 (en) * 2002-05-17 2007-04-17 Broadcom Corporation Method and circuit for insertion of time stamp into real time data
ATE459053T1 (de) * 2002-07-17 2010-03-15 Chronologic Pty Ltd Synchronisierter multikanal-usb
US7395366B1 (en) * 2002-09-27 2008-07-01 Cypress Semiconductor Corp. System, method, and apparatus for connecting USB peripherals at extended distances from a host computer
US7269217B2 (en) 2002-10-04 2007-09-11 Intersil Americas Inc. PWM controller with integrated PLL
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
US7120813B2 (en) * 2003-01-28 2006-10-10 Robert Antoine Leydier Method and apparatus for clock synthesis using universal serial bus downstream received signals
JP4377603B2 (ja) * 2003-03-26 2009-12-02 Ｏｋｉセミコンダクタ株式会社 バス通信システムおよびその通信制御方法
JP3909704B2 (ja) * 2003-04-04 2007-04-25 ソニー株式会社 編集システム
US7506179B2 (en) * 2003-04-11 2009-03-17 Zilker Labs, Inc. Method and apparatus for improved DC power delivery management and configuration
US7339861B2 (en) * 2003-04-21 2008-03-04 Matsushita Electric Industrial Co., Ltd. PLL clock generator, optical disc drive and method for controlling PLL clock generator
JP4373267B2 (ja) * 2003-07-09 2009-11-25 株式会社ルネサステクノロジ スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置
US7145438B2 (en) * 2003-07-24 2006-12-05 Hunt Technologies, Inc. Endpoint event processing system
US20050108600A1 (en) * 2003-11-19 2005-05-19 Infineon Technologies Ag Process and device for testing a serializer circuit arrangement and process and device for testing a deserializer circuit arrangement
JP2007525892A (ja) * 2004-02-05 2007-09-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ８０２．３ａｆでの同期の方法及び装置
JP2005239393A (ja) * 2004-02-27 2005-09-08 Kyocera Mita Corp 画像形成装置
US7456699B2 (en) 2004-03-22 2008-11-25 Mobius Microsystems, Inc. Frequency controller for a monolithic clock generator and timing/frequency reference
US7319345B2 (en) * 2004-05-18 2008-01-15 Rambus Inc. Wide-range multi-phase clock generator
US7020727B2 (en) * 2004-05-27 2006-03-28 Motorola, Inc. Full-span switched fabric carrier module and method
US6978332B1 (en) * 2004-07-02 2005-12-20 Motorola, Inc. VXS multi-service platform system with external switched fabric link
US20060165132A1 (en) * 2004-11-15 2006-07-27 Emin Chou Computer peripheral interface
US7710965B2 (en) * 2004-11-23 2010-05-04 Broadlogic Network Technologies Inc. Method and system for multi-program clock recovery and timestamp correction
US7602820B2 (en) * 2005-02-01 2009-10-13 Time Warner Cable Inc. Apparatus and methods for multi-stage multiplexing in a network
US7835773B2 (en) * 2005-03-23 2010-11-16 Kyocera Corporation Systems and methods for adjustable audio operation in a mobile communication device
CN100487983C (zh) * 2005-04-13 2009-05-13 台均科技（深圳）有限公司 一种usb数据-音频信号复用传输线
US7480126B2 (en) * 2005-04-27 2009-01-20 National Instruments Corporation Protection and voltage monitoring circuit
US7366939B2 (en) * 2005-08-03 2008-04-29 Advantest Corporation Providing precise timing control between multiple standardized test instrumentation chassis
CN101356735A (zh) * 2006-01-11 2009-01-28 松下电器产业株式会社 时钟生成电路
US7830874B2 (en) * 2006-02-03 2010-11-09 Itron, Inc. Versatile radio packeting for automatic meter reading systems
US7610175B2 (en) * 2006-02-06 2009-10-27 Agilent Technologies, Inc. Timestamping signal monitor device
JP2007215039A (ja) * 2006-02-10 2007-08-23 Ricoh Co Ltd 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法
EP2784621A3 (en) * 2006-02-15 2014-11-12 Chronologic Pty Ltd Distributed synchronization and timing system
JP2007251228A (ja) * 2006-03-13 2007-09-27 Toshiba Corp 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法
US20070217169A1 (en) * 2006-03-15 2007-09-20 Yeap Boon L Clamshell housing for instrument modules
US7242590B1 (en) * 2006-03-15 2007-07-10 Agilent Technologies, Inc. Electronic instrument system with multiple-configuration instrument modules
US20070217170A1 (en) * 2006-03-15 2007-09-20 Yeap Boon L Multiple configuration stackable instrument modules
US7509445B2 (en) * 2006-04-12 2009-03-24 National Instruments Corporation Adapting a plurality of measurement cartridges using cartridge controllers
US8660152B2 (en) 2006-09-25 2014-02-25 Futurewei Technologies, Inc. Multi-frame network clock synchronization
JP5054993B2 (ja) * 2007-02-09 2012-10-24 富士通株式会社 同期非同期通信網の変換装置、方法、プログラム、記録媒体及び通信システム
TW200841182A (en) * 2007-04-11 2008-10-16 Asustek Comp Inc Multimedia extendable module and computer device thereof
US8412975B2 (en) * 2007-05-15 2013-04-02 Chronologic Pty. Ltd. USB based synchronization and timing system
JP5210377B2 (ja) * 2007-05-15 2013-06-12 クロノロジック プロプライエタリー リミテッド ユニバーサル・シリアル・バスにおけるデータ取得においてトリガ遅延を削減する方法及びシステム
US8289871B2 (en) * 2007-05-28 2012-10-16 Nihon University Propagation delay time measuring system
US7778283B2 (en) * 2007-06-04 2010-08-17 Agilent Technologies, Inc. Timing bridge device
US7573342B2 (en) * 2007-07-20 2009-08-11 Infineon Technologies Ag VCO pre-compensation
US8451819B2 (en) * 2008-03-26 2013-05-28 Qualcomm Incorporated Methods and apparatus for uplink frame synchronization in a subscriber station
US8250266B2 (en) * 2008-05-15 2012-08-21 Seagate Technology Llc Data storage device compatible with multiple interconnect standards
US8239581B2 (en) * 2008-05-15 2012-08-07 Seagate Technology Llc Data storage device compatible with multiple interconnect standards
US8341303B2 (en) * 2008-06-30 2012-12-25 Intel Corporation Asymmetrical universal serial bus communications
US8239158B2 (en) * 2008-08-04 2012-08-07 National Instruments Corporation Synchronizing a loop performed by a measurement device with a measurement and control loop performed by a processor of a host computer
US8143936B2 (en) * 2008-09-12 2012-03-27 Intel Mobile Communications GmbH Application of control signal and forward body-bias signal to an active device
TWI374350B (en) * 2008-11-11 2012-10-11 Genesys Logic Inc Serial bus clock frequency calibration system and method
US9104821B2 (en) * 2008-12-31 2015-08-11 Intel Corporation Universal serial bus host to host communications
TW201027351A (en) * 2009-01-08 2010-07-16 Innostor Technology Corp Signal converter of all-in-one USB connector
US8407508B2 (en) * 2009-02-18 2013-03-26 Genesys Logic, Inc. Serial bus clock frequency calibration system and method thereof
CN102428423A (zh) * 2009-05-20 2012-04-25 克罗诺洛吉克有限公司 用于分布式同步时钟架构的抖动减少方法和设备
US8112571B1 (en) * 2009-07-23 2012-02-07 Cypress Semiconductor Corporation Signal connection device and method
US9197023B2 (en) * 2009-09-14 2015-11-24 Cadence Design Systems, Inc. Apparatus for enabling simultaneous content streaming and power charging of handheld devices
US8151018B2 (en) * 2009-09-25 2012-04-03 Analogix Semiconductor, Inc. Dual-mode data transfer of uncompressed multimedia contents or data communications
US8719112B2 (en) * 2009-11-24 2014-05-06 Microsoft Corporation Invocation of accessory-specific user experience
US7865629B1 (en) * 2009-11-24 2011-01-04 Microsoft Corporation Configurable connector for system-level communication
TWI460572B (zh) * 2009-12-04 2014-11-11 Via Tech Inc 時脈產生器以及通用串列匯流排模組
US8510494B2 (en) * 2009-12-24 2013-08-13 St-Ericsson Sa USB 3.0 support in mobile platform with USB 2.0 interface
US8135883B2 (en) * 2010-01-19 2012-03-13 Standard Microsystems Corporation USB hub apparatus supporting multiple high speed devices and a single super speed device
US8516290B1 (en) * 2010-02-02 2013-08-20 Smsc Holdings S.A.R.L. Clocking scheme for bridge system
US8428045B2 (en) * 2010-03-16 2013-04-23 Harman International Industries, Incorporated Media clock recovery
JP5226722B2 (ja) * 2010-03-26 2013-07-03 株式会社バッファロー 記憶装置
JP5153822B2 (ja) * 2010-04-28 2013-02-27 株式会社バッファロー 周辺機器、及び、ホスト機器と周辺機器の接続方法
TWI417703B (zh) * 2010-07-22 2013-12-01 Genesys Logic Inc 相容於通用序列匯流排協定之時脈同步方法
US8560754B2 (en) * 2010-09-17 2013-10-15 Lsi Corporation Fully integrated, low area universal serial bus device transceiver
CN101968779A (zh) * 2010-09-30 2011-02-09 威盛电子股份有限公司 通用串行总线传输转译器及微帧同步方法
US8364870B2 (en) * 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US8656205B2 (en) * 2010-10-04 2014-02-18 Jmicron Technology Corp. Generating reference clocks in USB device by selecting control signal to oscillator form plural calibration units
JP5917069B2 (ja) * 2010-10-20 2016-05-11 キヤノン株式会社 通信制御装置およびその制御方法
US8452910B1 (en) * 2010-10-21 2013-05-28 Total Phase, Inc. Capture of USB packets into separate USB protocol streams based on different USB protocol specifications
US8572306B2 (en) * 2010-12-02 2013-10-29 Via Technologies, Inc. USB transaction translator and USB transaction translation method
US9009380B2 (en) * 2010-12-02 2015-04-14 Via Technologies, Inc. USB transaction translator with SOF timer and USB transaction translation method for periodically sending SOF packet
US8825925B1 (en) * 2011-02-14 2014-09-02 Cypress Semiconductor Corporation Systems and methods for super speed packet transfer
US8718088B2 (en) * 2011-05-13 2014-05-06 SiFotonics Technologies Co, Ltd. Signal converter of consumer electronics connection protocols
CN102955585A (zh) * 2011-08-24 2013-03-06 鸿富锦精密工业（深圳）有限公司 鼠标
JP5936498B2 (ja) * 2012-01-16 2016-06-22 ルネサスエレクトロニクス株式会社 Ｕｓｂ３．０デバイス及び制御方法
US20130191568A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Operating m-phy based communications over universal serial bus (usb) interface, and related cables, connectors, systems and methods
TWI443494B (zh) * 2012-04-16 2014-07-01 M31 Technology Corp Clock Generation Method and System Using Pulse Wave Identification
CN103294636A (zh) * 2012-05-09 2013-09-11 威盛电子股份有限公司 集线器控制芯片
US8930585B2 (en) * 2012-05-29 2015-01-06 Mediatek Inc. USB host controller and scheduling methods thereof
US8959272B2 (en) * 2012-07-06 2015-02-17 Blackberry Limited Interposer and intelligent multiplexer to provide a plurality of peripherial buses
KR20140065074A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 모바일 디바이스 및 유에스비 허브
TWI598738B (zh) * 2012-12-24 2017-09-11 宏碁股份有限公司 介面擴充裝置
CN203102268U (zh) * 2013-01-30 2013-07-31 青岛汉泰电子有限公司 带触发和时钟同步功能的控制总线
US8954623B2 (en) * 2013-04-23 2015-02-10 Mediatek Inc. Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
KR20150009239A (ko) * 2013-07-16 2015-01-26 삼성전자주식회사 화상형성장치의 내부 인터페이스

Also Published As

Publication number Publication date
AU2010251771A1 (en) 2011-12-01
EP2433195A4 (en) 2012-12-26
JP2012527660A (ja) 2012-11-08
EP2432754B1 (en) 2014-07-16
WO2010132945A1 (en) 2010-11-25
US20120131374A1 (en) 2012-05-24
AU2010251772A1 (en) 2011-12-01
US20150039791A1 (en) 2015-02-05
EP2433198B1 (en) 2014-09-03
AU2010251769A1 (en) 2011-12-01
EP2432754A1 (en) 2012-03-28
CN102439531A (zh) 2012-05-02
EP2433197A1 (en) 2012-03-28
US20120066417A1 (en) 2012-03-15
JP2012527658A (ja) 2012-11-08
JP2012527659A (ja) 2012-11-08
US20140229756A1 (en) 2014-08-14
US20120059965A1 (en) 2012-03-08
AU2010251773A1 (en) 2011-12-01
US8793524B2 (en) 2014-07-29
EP2433196A4 (en) 2012-12-26
CA2761377A1 (en) 2010-11-25
JP2014197421A (ja) 2014-10-16
WO2010132943A1 (en) 2010-11-25
WO2010132938A1 (en) 2010-11-25
JP5636043B2 (ja) 2014-12-03
EP2433197B1 (en) 2014-08-13
US8745431B2 (en) 2014-06-03
EP2800004A1 (en) 2014-11-05
WO2010132940A1 (en) 2010-11-25
EP2433194A4 (en) 2012-12-26
US20140298072A1 (en) 2014-10-02
EP2433198A4 (en) 2013-01-23
EP2790110A1 (en) 2014-10-15
WO2010132944A1 (en) 2010-11-25
EP2433194A1 (en) 2012-03-28
EP2433193A4 (en) 2013-01-02
EP2433196A1 (en) 2012-03-28
US8984321B2 (en) 2015-03-17
CN102439532A (zh) 2012-05-02
EP2433193B1 (en) 2013-11-27
US20120060045A1 (en) 2012-03-08
EP2433196B1 (en) 2014-07-16
AU2010251776A1 (en) 2011-12-01
EP2433195A1 (en) 2012-03-28
WO2010132946A1 (en) 2010-11-25
EP2432754A4 (en) 2013-01-23
US20120066537A1 (en) 2012-03-15
EP2433198A1 (en) 2012-03-28
CN102428423A (zh) 2012-04-25
EP2433194B1 (en) 2014-08-13
CA2761379A1 (en) 2010-11-25
US20120066418A1 (en) 2012-03-15
AU2010251769B2 (en) 2014-12-18
WO2010132947A1 (en) 2010-11-25
EP2433195B1 (en) 2014-01-22
AU2010251774A1 (en) 2011-12-01
US8626980B2 (en) 2014-01-07
AU2010251767A1 (en) 2011-12-01
WO2010132942A1 (en) 2010-11-25
CA2761363A1 (en) 2010-11-25
EP2433197A4 (en) 2013-01-02
WO2010132941A1 (en) 2010-11-25
US20120059964A1 (en) 2012-03-08
EP2800005A1 (en) 2014-11-05
US8667316B2 (en) 2014-03-04
WO2010132939A1 (en) 2010-11-25
US20150089098A1 (en) 2015-03-26
EP2433193A1 (en) 2012-03-28

Similar Documents

Publication Publication Date Title
JP5575229B2 (ja) 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置
US8762762B2 (en) Distributed synchronization and timing system for generating local clock signal based on a desired clock signal embedded in USB data stream
AU2013204702A1 (en) Compound universal serial bus architecture providing precision synchronisation to an external timebase
AU2012216514A1 (en) Distributed synchronization and timing system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5575229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees