JP2005239393A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2005239393A JP2005239393A JP2004054265A JP2004054265A JP2005239393A JP 2005239393 A JP2005239393 A JP 2005239393A JP 2004054265 A JP2004054265 A JP 2004054265A JP 2004054265 A JP2004054265 A JP 2004054265A JP 2005239393 A JP2005239393 A JP 2005239393A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- image forming
- signal
- forming apparatus
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 オプション機器の数を増加しても信号線数やコネクタのピン数を増加させることなく、コストを低減し得る画像形成装置を提供する。
【解決手段】 各オプション機器の周波数と段数との関係を予め記憶しておき、画像形成装置1からアドレスを割付けるための2kHzのクロック信号を給紙ユニット2aに出力し、そのクロック信号の周波数を判別してメモリ21aに記憶されている周波数と一致していることを判別すると段数を特定し、判別した周波数をアドレス情報としてメモリ21aに記憶し、2kHzのクロック信号を分周回路23aで1kHzのクロック信号に分周して2段目の給紙ユニット2bに出力する。2段目の給紙ユニット2bは1kHzのクロック信号の周波数をアドレス情報として割付ける。
【選択図】 図2
【解決手段】 各オプション機器の周波数と段数との関係を予め記憶しておき、画像形成装置1からアドレスを割付けるための2kHzのクロック信号を給紙ユニット2aに出力し、そのクロック信号の周波数を判別してメモリ21aに記憶されている周波数と一致していることを判別すると段数を特定し、判別した周波数をアドレス情報としてメモリ21aに記憶し、2kHzのクロック信号を分周回路23aで1kHzのクロック信号に分周して2段目の給紙ユニット2bに出力する。2段目の給紙ユニット2bは1kHzのクロック信号の周波数をアドレス情報として割付ける。
【選択図】 図2
Description
この発明は画像形成装置に関し、特に、複数の給紙ユニットなどのオプション機器を装着可能な画像形成装置に関する。
複写機,プリンタおよびファクシミリなどの画像形成装置は、給紙ユニットなどのオプション機器を複数台装着可能になっている。例えば給紙ユニットは画像形成装置の装着部に積み重ねて装着され、それぞれには異なる大きさの用紙が収納されていて、上段,下段の給紙ユニットを自在に交換可能にされている。
画像形成装置本体側では、給紙ユニットが交換されても所望の用紙を給紙できるように制御可能にされている。このような制御を行うために、各給紙ユニットにはアドレスが割り当てられており、画像形成装置本体側と各給紙ユニットは例えば3ビットの信号線で接続されている。そして、電源投入時に「001」のアドレス信号が出力されると、1段目の給紙ユニットにそのアドレスが割当てられ、次に、「010」のアドレス信号が出力されて、2段目の給紙ユニットにそのアドレスが割当てられる。以下、順次アドレスが更新されて3段目以下の給紙ユニットにアドレスが割当てられる。
このような画像形成装置については、特開2000−177867号公報(特許文献1)に記載されている。
特開2000−177867号公報
上記特許文献1に記載された画像形成装置では、給紙ユニットなどのオプション機器の台数が増えれば、信号線を増やす必要があるが、信号線が増えるとノイズの混入する割合が増加するという問題がある。しかも、給紙ユニットの着脱を容易にするために、信号線を接続するためのコネクタとして高価なものを使用しており、信号線数の増加により、コネクタのピン数も増えるため、コネクタの価格が高くなるのでコスト的に不利になってしまう。
そこで、この発明は、オプション機器の数を増加しても信号線数やコネクタのピン数を増加させることなく、コストを低減し得る画像形成装置を提供することである。
この発明は、周波数信号を入力して複数のオプション機器を特定するためのアドレスを割当てる画像形成装置であって、複数のオプション機器は、入力された周波数信号の周波数を判別する周波数判別手段と、複数のオプション機器におけるそれぞれの装着位置に対応して周波数に関連する情報を予め記憶するとともに、アドレス情報を記憶する領域を含む記憶手段と、周波数判別手段によって判別された周波数に対応して記憶手段に記憶されている装着位置を判別し、判別した装着位置に対応する周波数を記憶手段の記憶領域にアドレス情報として記憶させる書込み段と、周波数信号を異なる周波数信号に変換する周波数変換手段と、書込み手段によってアドレス情報が書込まれたことに応じて、周波数変換手段によって変換された周波数信号を次段のオプション機器に出力するための出力設定手段とを備える。
好ましくは、装着位置を判別したことに応じて、アドレス設定完了信号を画像形成装置に出力する信号出力手段を含み、画像形成装置は複数のオプション機器におけるそれぞれの装着位置に対応して周波数に関連する情報を予め記憶していて、所定の周波数信号を出力して周波数判別手段に与え、信号出力手段からアドレス設定完了信号が与えられたことに応じて、当該周波数に対応して当該オプション機器の装着位置を判別する。
好ましくは、複数のオプション機器は、縦続接続されていて、次段のオプション機器には初段のオプション機器から変換された周波数信号が入力される。
好ましくは、複数のオプション機器は、それぞれが積層して配置されていて、周波数に関連する情報は装着位置として積層された段に対応して記憶手段に記憶されている。
好ましくは、周波数に関連する情報は、対応するオプション機器に予め割当てられた周波数である。
好ましくは、周波数に関連する情報は、当該オプション機器に予め割当てられている周波数と、入力された周波数信号の周波数との比である。
好ましくは、予め割当てられている周波数と入力された周波数信号の周波数との比は、所定の分周比であって、周波数変換手段は入力された周波数信号を所定の分周比で分周する分周手段である。
好ましくは、予め割当てられている周波数と入力された周波数信号の周波数との比は、所定の逓倍比であって、周波数変換手段は入力された周波数信号を所定の逓倍比で逓倍する逓倍手段である。
好ましくは、各オプション機器はアドレス情報が割当てられた後、記憶手段に記憶されているアドレス情報に関連する周波数信号が入力されたことを判別したことに応じて、当該オプション機器と画像形成装置との間でデータ通信を行う通信手段を含む。
以上のように、この発明によれば、画像形成装置からアドレス情報を割付けるために各オプション機器の装着位置と周波数との関係を予め記憶しておき、周波数信号をオプション機器に出力し、各オプション機器は周波数信号の周波数を判別して予め記憶されている周波数と一致していることを判別するとオプション機器の装着位置を特定し、その判別した周波数をアドレス情報として記憶し、周波数信号を異なる周波数信号に変換して次段のオプション機器に出力するようにしたので、異なる周波数信号を画像形成装置本体から出力することで、各オプション機器を個別に指定することができる。したがって、オプション機器の段数を増やしても、1本の周波数信号ラインで多数のオプション機器のアドレスを指定することが可能になるので、信号線数やコネクタのピン数を増加させることなく、コストを低減できる。
図1はこの発明の一実施形態における画像形成装置の本体1と給紙ユニット2a,2b,2cの概略の構成を示す図である。
画像形成装置の本体1には、例えば上から順に、オプション機器としての給紙ユニット2a,2b,2cが装着位置として3段に積層されて装着されており、電源投入時に、本体1から1段目の給紙ユニット2a,2段目の給紙ユニット2b,3段目の給紙ユニット2cの順にアドレスが設定される。アドレスが設定された後、本体1と各給紙ユニット2a,2b,2cとの間でアドレスを指定して必要なデータがシリアル通信される。
なお、オプション機器として給紙ユニット2a,2b,2c以外の機器に適用してもよく、アドレスの設定は、各給紙ユニット2a,2b,2cに対して下段から順に設定してもよい。
図2はこの発明の一実施形態における画像処理装置によって給紙ユニットにアドレス割付けを行うとともに本体との間で通信を行う制御回路の回路図であり、図3は各給紙ユニットの段数と割当てられた周波数との関係を示す図である。図2では、画像形成装置の本体1と、2台のオプション機器としての1段目,2段目の給紙ユニット2a,2bを示しているが、給紙ユニットはそれ以上設けられていてもよい。
給紙ユニット2a,2bはクロック信号ラインが縦続接続されており、本体1と1段目の給紙ユニット2aにはクロック信号ライン30が接続されている。アドレスを割付けるために、図3(a)に示すように各段の給紙ユニット2a,2bには周波数と段数との関係がアドレスを割付けるためのデータとして記憶されている。すなわち、2kHzであれば1段目に装着されており,1kHzであれば2段目に装着されており,500Hzであれば3段目に装着されているというように予め割当てられている。なお、周波数に代えて図3(b)に示す分周比1,2,4を割当ててもよい。
本体1には各給紙ユニットにアドレスを割付けたり、シリアル通信を行うためのCPU10が設けられており、CPU10にはメモリ11が内蔵されている。メモリ11には図3(a)に示した各給紙ユニット2a,2bの周波数と割当てられた段数との関係が記憶されている。
本体1と給紙ユニット2a,2bとは、さらにSI信号ライン31と、SO信号ライン32と、SCLK信号ライン33と、Ready信号ライン34とによって接続されている。SI信号ライン31には、本体1から給紙ユニット2a,2bに対して、アドレスを割付けるためのアドレス設定コマンド信号と、すべてのアドレスの割付けを終了したことを示す終了コマンド信号とが出力される。
SO信号ライン32には、各給紙ユニット2a,2bから本体1に対してデータ信号が出力され、SCLKライン33には、本体1側から給紙ユニット2a,2bに対して、通信同期信号が出力される。Ready信号ライン34には、各給紙ユニット2a,2bから本体1に対してアドレス割付けが終了したことを示すReady信号が出力される。さらに、1段目の給紙ユニット2aのクロック信号ライン30には、本体1からアドレス割付けのために2kHzのクロック信号が出力される。
給紙ユニット2aは、メモリ21aを内蔵しているCPU22aと、周波数変換手段としての分周回路23aと、NANDゲート24aと、ANDゲート25aと、ORゲート26aと、ANDゲート27aと、バッファ28a,29aとを含む。本体1から出力された2kHzのクロック信号は分周回路23aに与えられるとともに、CPU22aに与えられる。分周回路23aは2kHzのクロック信号を分周して、1kHzのクロック信号を出力する。
メモリ21aには図3(a)に示したアドレスを割付けるための周波数と段数との関係が記憶されている。そして、CPU22aは、クロック信号の周波数を検出し、検出した周波数をメモリ21aの図示しない記憶領域に記憶することでアドレスの割り付けを行う。すなわち、CPU22aはクロック信号の周波数が例えば2kHzであればその給紙ユニット2aが1段目に装着されており、1kHzであれば2段目に装着されているとして、それぞれ判別した周波数をアドレス情報として割付ける。
CKSEL信号は、下段へのクロック信号を分周無し/分周有りを設定するための信号であって、CPU22aからNANDゲート24aの一方入力端とANDゲート25aの一方入力端とに与えられる。NANDゲート24aの他方入力端には分周回路23aによって1kHzに分周されたクロック信号が与えられる。ANDゲート25aの他方入力端には、2kHzのクロック信号が与えられる。
NANDゲート24aの出力とANDゲート25aの出力はORゲート26aを介してANDゲート27aの一方入力端に与えられる。ANDゲート27aの他方入力端にはCPU22aから下段への出力の可否を設定するためのGATE信号が与えられる。
CPU22aのSI入力端はSI信号ライン31に接続され、SO出力端はバッファ28aを介してSOライン32に接続され、SCLK入力端はSCLKライン33に接続され、Ready出力端はバッファ29aを介してReady信号ライン34に接続される。
2段目の給紙ユニット2bは給紙ユニット2aと同様にして構成され、メモリ21bを内蔵しているCPU22bと、分周回路23bと、NANDゲート24bと、ANDゲート25bと、ORゲート26bと、ANDゲート27bと、バッファ28b,29bとを含む。メモリ21bには、図3(a)に示したアドレスを割付けるための周波数と段数との関係が記憶されている。そして、給紙ユニット2bには、1段目の給紙ユニット2aから1kHzのクロック信号が与えられており、分周回路23bは1kHzのクロック信号を分周して500Hzのクロック信号を出力する。この500Hzのクロック信号は3段目の給紙ユニットに供給される。
図4はこの発明の一実施形態の動作を説明するためのフローチャートであり、(a)は本体1の動作を示し、(b)は各給紙ユニット2a,2bの動作を示す。
次に、図4に示したフローチャートを参照しながら図2に示した各給紙ユニット2a,2bにアドレスを割付ける動作について説明する。本体1のCPU10は、図4(a)に示すステップ(図示ではSPと略称する)SP1において2kHzのクロック信号を給紙ユニット2aのクロック信号ライン30に出力するとともに、ステップSP2において、アドレスを割付けるためのアドレス設定コマンド信号をSI信号ライン31に出力する。アドレス設定コマンド信号は各給紙ユニット2a,2bに共通に入力される。
一方、各給紙ユニット2a,2bのCPU22a,22bは、図4(b)に示すSP11において、対応するCKSEL信号を「H」レベルに設定して、クロック信号の分周を有りにするとともに、GATE信号を「L」レベルに設定して下段への出力を不可にする。このため、2段目のCPU22bにはクロック信号が入力されないので2段目の給紙ユニットに対してアドレス割付け動作が行なわれず、1段目のCPU22aのみがアドレス割付け動作を行う。
すなわち、CPU22aは、ステップSP12においてアドレス設定コマンド信号が入力されたか否かを判別し、アドレス設定コマンド信号が入力されたことを判別すると、ステップSP13においてクロック信号を取り込み、ステップSP13においてクロック信号の周波数を判別し、ステップSP14において、判別した周波数が2kHzであれば図3(a)の対応関係から、給紙ユニット2aが1段目に装着されているものと判断し、2kHzの周波数をアドレス情報として割付けてメモリ21aの所定の領域に記憶し、ステップSP15に進む。
なお、クロック信号の周波数がメモリ21aに記憶している周波数と一致していないことを判別したときには、ステップSP12に戻る。
ステップSP15において、分周回路23aは2kHzのクロック信号を分周して1kHzのクロック信号を出力し、NANDゲート24aの他方入力端に与える。電源投入時にCKSEL信号が「H」レベルに設定されているので、NANDゲート24aが開かれており、1kHzのクロック信号がORゲート26aを介してANDゲート27aの一方入力端に与えられる。しかし、GATE信号が「L」レベルであるため、1kHzのクロック信号は2段目のCPU22bには出力されない。
CPU22aは、アドレスを割付けると、ステップSP16においてReady信号を「H」レベルにして、バッファ29aおよびReady信号ライン14を介して本体1に出力するとともに、ステップSP17においてGATE信号を「H」レベルに設定することでANDゲート27aを開いて、1kHzのクロック信号を2段目のCPU22bに出力する。
本体1のCPU10は、ステップSP3においてReady信号が与えられたことを判別すると、ステップSP4において2kHzの周波数が1段目の給紙ユニットに対応していることを認識し、ステップSP2に戻って、アドレス設定コマンド信号をSI信号ライン31に出力する。
2段目の給紙ユニット2bのCPU22bは、1段目の給紙ユニット2aと同様に図4(b)に示すフローチャートに従ってステップSP12以降の処理を行う。このとき2段目のCPU22bには、1段目の給紙ユニット2aから1kHzのクロック信号が与えられているが、GATE信号を「L」レベルにしているため、2段目のANDゲート27bが閉じられており、図示しない3段目の給紙ユニットには500Hzのクロック信号が与えられていない。
2段目のCPU22bは、1段目のアドレスの割付けと同様の動作を行って、クロック信号の周波数を判別し、判別した周波数が1kHzであれば、給紙ユニット2bが2段目に装着されているものと判断し、1kHzの周波数をアドレス情報としてメモリ21bに記憶する。分周回路23bは1kHzのクロック信号を分周して500Hzのクロック信号を出力し、CPU22bはReady信号を出力した後、GATE信号を「H」レベルにすることにより、500Hzのクロック信号を次段に出力する。
上述の動作を繰り返すことにより、3段目以降の給紙ユニットに対しても判別した周波数がアドレス情報として割付けられる。本体1のCPU10はアドレス設定コマンド信号を出力した後、ステップSP3において各段の給紙ユニット2a,2bのいずれからもReady信号がReady信号ライン34に出力されなかったことを判別し、ステップSP5において所定時間経過したことを判別したときは、全ての給紙ユニット2a,2bへのアドレスの割付けが終了したものと判断し、ステップSP6において終了コマンド信号をSI信号ライン31に出力する。なお、所定時間を経過していなければステップSP3に戻る。
各給紙ユニット2a,2bはステップSP18において終了コマンド信号が入力されたことを判別すると、ステップSP19においてCKSEL信号を「L」レベルに設定して分周なしにする。この時点で、CPU10は本体1に接続されている給紙ユニット2a,2bを把握し、以後それに見合った制御を行う。
すなわち、上述のごとくしてアドレスが割付けられた後、本体1と各給紙ユニット2a,2bとの間で通信を行うときは、例えば通信手段としてのCPU22a,22bは、給紙ユニット2a,2bのCKSEL信号とGATE信号とを「H」レベルに設定する。そして、例えば本体1と給紙ユニット2bとの間でシリアル通信をおこなうときには、本体1から1kHzのクロック信号が出力される。
1段目の給紙ユニット2aは、CPU22aが1kHzのクロック信号とメモリ21aにアドレス情報として記憶されている2kHzの周波数とを比較して、不一致であることを判別すると、給紙ユニット2aが指定されていないと判別する。このとき、給紙ユニット2aのCKSEL信号とGATE信号はともに「H」レベルに設定されているので、1kHzのクロック信号はANDゲート25a,ORゲート26aおよびANDゲート27aを介して、2段目の給紙ユニット2bに出力される。
2段目の給紙ユニット2bでは、CPU22bが入力された1kHzのクロック信号の周波数を検出し、メモリ21bにアドレス情報として記憶されている1kHzの周波数とを比較して、一致していることを判別すると、2段目の給紙ユニット2bのアドレスが指定されたものと判別して、以降本体1のCPU10と給紙ユニット2bのCPU22bとの間でSOライン32とSCLKライン33を用いてシリアル通信が行われる。
したがって、この発明の実施形態では、クロック信号の周波数を判別し、その判別した周波数と段数との対応関係から各給紙ユニット2a,2bが装着されている段を判別し、判別した周波数をアドレス情報として割付けるようにしたので、給紙ユニットの段数を増やしても、1本のクロック信号ラインで多数の給紙ユニット2a,2bをアドレス指定することが可能になる。これにより、給紙ユニット2a,2b…などのオプション機器を増やしても、信号線数やコネクタのピン数を増加させることなく、コストを低減できる。
なお、上述の実施形態では、各給紙ユニット2a,2bにアドレスを割付けるために分周回路23a,23bを用いるようにしたが、これに限ることなく、逓倍回路を用いて周波数を高めて次段に出力するようにしてもよい。次段のオプション機器では入力された周波数信号の周波数と逓倍した周波数との逓倍比をアドレス情報として記憶するようにすればよい。さらに、分周回路に代えてクロック信号を任意の周波数に変換するものであってもよい。
また、上述の実施形態は、各オプション機器2a,2bを積層して配置するようにしたが、これに限ることなく、横方向に配置したり、あるいは積層するとともに横方向に配置してもよい。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
1 本体、2a,2b 給紙ユニット、10,22a,22b CPU、11,21a,21b メモリ、23a,23b 分周回路、24a,24b NANDゲート、25a,25b,27a,27b ANDゲート、26a,26b ORゲート、28a,28b バッファ、30 クロック信号ライン、31 SIライン、32 SOライン、33 SCLKライン、34 Readyライン。
Claims (9)
- 周波数信号を入力して複数のオプション機器の装着位置を特定するためのアドレスを割当てる画像形成装置であって、
前記複数のオプション機器は、
入力された周波数信号の周波数を判別する周波数判別手段と、
前記複数のオプション機器におけるそれぞれの装着位置に対応して周波数に関連する情報を予め記憶するとともに、アドレス情報を記憶する領域を含む記憶手段と、
前記周波数判別手段によって判別された周波数に対応して前記記憶手段に記憶されている装着位置を判別し、前記判別した装着位置に対応する周波数を前記記憶手段の記憶領域にアドレス情報として記憶させる書込み手段と、
前記周波数信号を異なる周波数信号に変換する周波数変換手段と、
前記書込み手段によって前記アドレス情報が書込まれたことに応じて、前記周波数変換手段によって変換された周波数信号を次段のオプション機器に出力するための出力設定手段とを備えた、画像形成装置。 - さらに、前記装着位置を判別したことに応じて、アドレス設定完了信号を前記画像形成装置に出力する信号出力手段を含み、
前記画像形成装置は、前記複数のオプション機器におけるそれぞれの装着位置に対応して周波数に関連する情報を予め記憶していて、所定の周波数信号を出力して前記周波数判別手段に与え、前記信号出力手段からアドレス設定完了信号が与えられたことに応じて、当該周波数に対応して当該オプション機器の装着位置を判別する、請求項1に記載の画像形成装置。 - 前記複数のオプション機器は、縦続接続されていて、初段のオプション機器には前記画像形成装置から周波数信号が入力され、次段のオプション機器には初段のオプション機器から前記変換された周波数信号が入力される、請求項1または2に記載の画像形成装置。
- 前記複数のオプション機器は、それぞれが積層して配置されていて、
前記周波数に関連する情報は、前記装着位置として前記積層された段に対応して前記記憶手段に記憶されている、請求項1から3のいずれかに記載の画像形成装置。 - 前記周波数に関連する情報は、対応するオプション機器に予め割当てられた周波数である、請求項1から4のいずれかに記載の画像形成装置。
- 前記周波数に関連する情報は、当該オプション機器に予め割当てられている周波数と、前記入力された周波数信号の周波数との比である、請求項1から5のいずれかに記載の画像形成装置。
- 前記予め割当てられている周波数と前記入力された周波数信号の周波数との比は、所定の分周比であって、
前記周波数変換手段は、前記入力された周波数信号を前記所定の分周比で分周する分周手段である、請求項6に記載の画像形成装置。 - 前記予め割当てられている周波数と前記入力された周波数信号の周波数との比は、所定の逓倍比であって、
前記周波数変換手段は、前記入力された周波数信号を前記所定の逓倍比で逓倍する逓倍手段である、請求項6に記載の画像形成装置。 - 前記各オプション機器は、前記アドレス情報が割当てられた後、前記記憶手段に記憶されているアドレス情報に関連する周波数信号が入力されたことを判別したことに応じて、当該オプション機器と前記画像形成装置との間でデータ通信を行う通信手段を含む、請求項1から8のいずれかに記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054265A JP2005239393A (ja) | 2004-02-27 | 2004-02-27 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054265A JP2005239393A (ja) | 2004-02-27 | 2004-02-27 | 画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005239393A true JP2005239393A (ja) | 2005-09-08 |
Family
ID=35021534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004054265A Withdrawn JP2005239393A (ja) | 2004-02-27 | 2004-02-27 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005239393A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008158355A (ja) * | 2006-12-25 | 2008-07-10 | Ricoh Co Ltd | 画像形成装置 |
JP2014197421A (ja) * | 2009-05-20 | 2014-10-16 | クロノロジック プロプライエタリー リミテッドChronologic Pty Ltd | 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置 |
-
2004
- 2004-02-27 JP JP2004054265A patent/JP2005239393A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008158355A (ja) * | 2006-12-25 | 2008-07-10 | Ricoh Co Ltd | 画像形成装置 |
JP2014197421A (ja) * | 2009-05-20 | 2014-10-16 | クロノロジック プロプライエタリー リミテッドChronologic Pty Ltd | 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9117454B2 (en) | Method and apparatus for controlling lock/unlock state of terminal through voice recognition | |
US20050193157A1 (en) | Apparatus and method for interrupt source signal allocation | |
CN102981982B (zh) | 用于音频接口的零延迟从模式传输 | |
US6697287B2 (en) | Memory controller and memory system apparatus | |
JP2005518578A5 (ja) | ||
EP1197871A2 (en) | Bus control apparatus | |
JP2005239393A (ja) | 画像形成装置 | |
US7103702B2 (en) | Memory device | |
US20080028110A1 (en) | Peripheral Supplied Addressing In A Simple DMA | |
JP6960841B2 (ja) | 半導体デバイス、電子機器、データ伝送方法、タイミングコントローラ、自動車 | |
JP2005293391A (ja) | 通信方法及びプロセッサ | |
JP2002149623A (ja) | マイクロコンピュータ | |
US11403060B2 (en) | Information processing device and non-transitory computer readable medium for executing printing service according to state of utterance | |
US7254758B2 (en) | Method and apparatus for testing circuit units to be tested with different test mode data sets | |
JP2007179093A (ja) | Usb装置およびusb装置の制御方法 | |
JP6294863B2 (ja) | 出力制御装置、出力制御システム、出力制御方法、及びプログラム | |
JP4447496B2 (ja) | バス制御システム | |
JP2001117816A (ja) | 制御装置 | |
JP4278580B2 (ja) | プログラム変更方法、プログラマブルコントローラおよびプログラム編集装置。 | |
CN1591356B (zh) | 用于对电子设备进行编程的方法和电路 | |
JP2000020393A (ja) | メモリデバイスにアクセスするための方法及びメモリアクセッシングデバイス | |
JP3481669B2 (ja) | 電子オルゴールおよびその駆動装置 | |
JPH077372B2 (ja) | アドレス割当て装置 | |
TW525084B (en) | Data processing arrangement and memory system | |
JPS6072450A (ja) | 回線制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |