JP6960841B2 - 半導体デバイス、電子機器、データ伝送方法、タイミングコントローラ、自動車 - Google Patents

Description

本発明は、異なる半導体デバイス間のデータ伝送に関する。

異なる半導体デバイス間でデータ伝送を行うために、Ｉ^２Ｃインタフェースや、ＳＰＩ（Serial Peripheral Interface）などが利用される。

図１は、ＳＰＩを利用した伝送システムを示す図である。伝送システム１００ｒは、マスターデバイス１１０と、スレーブデバイス１２０を含む。

スレーブデバイス１２０はレジスタ１２２および内部回路１２４を含む。レジスタ１２２は、内部回路１２４からアクセス可能に接続され、内部回路１２４に格納されたデータを参照して動作し、あるいは処理の結果得られたデータやフラグを、レジスタ１２２に書き込む。

マスターデバイス１１０とスレーブデバイス１２０は、４線のインタフェース、すなわち、スレーブ選択イネーブル（ＳＳＥＮ）ライン、シリアルクロック（ＳＣＫ）ライン、シリアルデータ入力（ＳＤＩ）ライン、シリアルデータ出力（ＳＤＯ）ラインを介して接続される。マスターデバイス１１０は、レジスタ１２２の指定したアドレスにデータを書き込み可能であり、あるいはレジスタ１２２の指定したアドレスからデータを読出し可能である。

マスターデバイス１１０からレジスタ１２２へのデータ書き込み中に、ノイズ等の影響によって、データが化けると、誤ったデータにもとづいて内部回路１２４が誤動作する。そこで信頼性を高めるために、リードバックという手法が用いられる。具体的には、以下の一連の処理が実行される。
（i） レジスタのあるアドレスにデータ書き込み
（ii） レジスタの同じアドレスからデータを読出し
（iii） 書き込んだデータと読み出したデータの一致・不一致を判定
（iv） 誤りが検出されると、同じデータを再書き込み

図２（ａ）、（ｂ）は、データ書き込みおよびデータ読出しのタイムチャートである。
図２（ａ）を参照する。データ書き込みでは、マスターデバイス１１０は、ＳＳＥＮラインを所定レベル（ここではロー）とすることにより、ひとつのスレーブデバイス１２０を選択する。そしてマスターデバイス１１０は、シリアルクロックＳＣＫと同期して、シリアルデータ入力（ＳＤＩ）から、書き込み動作を表すコマンド（ＯＰ７：ＯＰ０）、アクセス先のアドレス（ＡＤ２３：ＡＤ０）、それに続くｎワード分（ｎは自然数）の書き込みデータ（ＷＤ１７：１０，ＷＤ２７：２０，・・・，ＷＤｎ７：ｎ０，）を供給する。

図２（ｂ）を参照する。データ読出しでは、マスターデバイス１１０は、シリアルクロックＳＣＫとともに、読出し動作を表すコマンド、アクセス先のアドレスＡＤおよびダミーデータを出力する。そうすると、シリアルデータ出力（ＳＤＯ）から、指定したアドレスのデータＲＤが出力される。

本発明者は、従来のデータリードバックについて検討した結果、以下の課題を認識するに至った。従来のインタフェースにおけるリードバックでは、図２（ａ）に示す書き込みシーケンスが終了してから、図２（ｂ）に示す読出しシーケンスが発生する。したがって、リードバックによる判定に長い時間を要するという問題があった。この問題は、多数のワードを連続的に書き込むバースト書き込みにおいて一層顕著となる。

加えて、内部回路１２４は、レジスタ１２２に書き込みが完了したデータを、ホスト側の検証を待たずに参照可能である。したがって、データ書き込みが完了した後、仮にそのデータが誤っていたとすると、誤ったデータにもとづいて誤動作する。

本発明のある態様は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、リードバックの時間を短縮し、および／または、信頼性を高めた半導体デバイスの提供にある。

本発明のある態様は、半導体デバイス（スレーブデバイス）に関する。半導体デバイスは、データ入力ピンと、データ出力ピンと、内部回路と、内部回路によりアクセス可能なレジスタと、転送バッファを含み、（i）データ入力ピンに入力されたデータを転送バッファに書き込みながら、当該データをデータ出力ピンから出力し、（ii）データ入力ピンに転送コマンドが入力されると、転送バッファに格納されたデータを、レジスタに転送するように構成されるトランシーバ回路と、を備える。

この態様によると、マスターデバイスは、スレーブデバイスへのすべてのデータの書き込みが完了する前に、書き込み中のデータのリードバックを受けることができ、したがって書き込み中に、データの一致、不一致の判定が可能となり、リードバックに要する時間を短縮できる。加えて、一致判定にもとづいて転送コマンドが発行されて初めて、レジスタのデータが更新されるため、レジスタのデータは正しいことが保証され、したがって内部回路の誤動作を防止でき、信頼性を高めることができる。

トランシーバ回路は、少なくとも書き込みデータおよびアドレスについて、転送バッファに書き込みながら、データ出力ピンから出力してもよい。これにより、さらに信頼性を高めることができる。

トランシーバ回路は、データ入力ピンに入力されたデータをレジスタに直接書き込むダイレクトモードをサポートしてもよい。これにより、従来のリードバックの方法を利用したいプラットフォームにも、本半導体デバイスを利用でき、汎用性を高めることができる。

本発明の別の態様は、スレーブデバイスにデータを書き込む半導体デバイス（マスターデバイス）に関する。半導体デバイスは、スレーブデバイスのデータ入力ピンと接続されるべきデータ出力ピンと、スレーブデバイスのデータ出力ピンと接続されるべきデータ入力ピンと、トランシーバ回路と、を備える。トランシーバ回路は、書き込みコマンド、それに続くアドレス、書き込みデータをデータ出力ピンから出力するとともに、それと同時にスレーブデバイスから出力される書き込みデータを、データ入力ピンを介して受信し、受信した書き込みデータと、自身が出力した書き込みデータが一致すると、データ出力ピンから転送コマンドを出力するように構成される。

この態様によると、ホストである半導体デバイスは、転送バッファへの書き込みが完了する前に、書き込み中のデータのリードバックを受けることができ、したがって書き込み中に、データの一致、不一致の判定が可能となり、リードバックに要する時間を短縮できる。加えて、一致判定にもとづいて転送コマンドが発行されて初めて、レジスタのデータが更新されるため、レジスタのデータは正しいことが保証され、したがってスレーブデバイスの誤動作が防止でき、信頼性を高めることができる。

トランシーバ回路は、送信すべき書き込みデータを格納する第１メモリと、受信した書き込みデータを格納する第２メモリと、第１メモリと第２メモリの対応するデータ同士の一致・不一致を判定する判定回路と、を含んでもよい。

本発明の別の態様は電子機器に関する。電子機器は、上述のマスターデバイスと、上述のスレーブデバイスと、を備える。

本発明のさらに別の態様は、タイミングコントローラである。このタイミングコントローラは、画像データを受信するメインインタフェースと、画像データを処理する画像処理部と、処理後の画像データを出力するトランスミッタと、制御データに応じたキャラクタを、画像データに重畳するＯＳＤ（On-Screen Display）回路と、を備える。ＯＳＤ回路は、データ入力ピンと、データ出力ピンと、レジスタと、転送バッファを含み、（i）データ入力ピンに入力されたデータを転送バッファに書き込みながら、当該データをデータ出力ピンから出力し、（ii）データ入力ピンに転送コマンドが入力されると、転送バッファに格納されたデータを、レジスタに転送するように構成されるトランシーバ回路と、レジスタに格納されたデータに応じたキャラクタを、画像データに重畳するデコーダと、を備える。

本発明のさらに別の態様は自動車である。自動車は、上述のタイミングコントローラを備えてもよい。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、リードバック時間を短縮し、および／または、半導体デバイスの信頼性を高めることができる。

ＳＰＩを利用した伝送システムを示す図である。 図２（ａ）、（ｂ）は、データ書き込みおよびデータ読出しのタイムチャートである。 実施の形態に係る伝送システムのブロック図である。 図３の伝送システムの動作を説明する図である。 図３の伝送システムを利用したディスプレイシステムのブロック図である。 ディスプレイシステムを備える自動車のコクピットを示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図３は、実施の形態に係る伝送システム１００のブロック図である。伝送システム１００は、マスターデバイス２００およびスレーブデバイス３００を備える。たとえばマスターデバイス２００はホストデバイスとも称され、マイコンなどであり、スレーブデバイス３００は、マイコンの制御下で動作するＩＣ（Integrated Circuit）である。

マスターデバイス２００とスレーブデバイス３００は、４線、すなわちクロックラインＳＣＫ、データラインＳＤＩ，ＳＤＯ、スレーブ選択イネーブルＳＳＥＮを介して接続される。なお図３では、１個のスレーブデバイス３００のみが示されるが、１個のマスターデバイス２００に対して、複数のスレーブデバイス３００を接続してもよく、この場合、スレーブデバイス３００ごとにＳＳＥＮラインが設けられる。

マスターデバイス２００の出力（ＭＳＤＯ）ピンは、ＳＤＩラインを介してスレーブデバイス３００の入力（ＳＳＤＩ）ピンと接続される。マスターデバイス２００の入力（ＭＳＤＩ）ピンは、ＳＤＯラインを介してスレーブデバイス３００の出力（ＳＳＤＯ）ピンと接続される。マスターデバイス２００のクロック（ＳＣＫ）ピンは、ＳＣＫラインを介してスレーブデバイス３００のクロック（ＳＣＫ）ピンと接続される。マスターデバイス２００のセレクト（ＳＳ）ピンは、ＳＳラインを介してスレーブデバイス３００のセレクト（ＳＳ）ピンと接続される。

マスターデバイス２００は、内部回路２０２およびトランシーバ回路２１０を備える。スレーブデバイス３００は、内部回路３０２、レジスタ３０４およびトランシーバ回路３１０を備える。

トランシーバ回路２１０およびトランシーバ回路３１０はシリアルインタフェースであり、マスターデバイス２００とスレーブデバイス３００の間でデータを交換するために設けられる。データの交換は、スレーブデバイス３００に設けられたレジスタ３０４を介して行われ、トランシーバ回路３１０からレジスタ３０４へのデータの書き込みは、マスターデバイス２００からのデータの送信であり、スレーブデバイス３００におけるデータの受信に相当する。またトランシーバ回路３１０によるレジスタ３０４に保存されたデータの読出しは、スレーブデバイス３００からのデータの送信であり、マスターデバイス２００におけるデータの受信に相当する。

内部回路２０２は、所定の信号処理を実行可能に構成され、スレーブデバイス３００に送信すべきデータを生成し、あるいはスレーブデバイス３００から受信したデータを処理する。トランシーバ回路２１０および３１０は、内部回路２０２が生成したデータを、レジスタ３０４の指定したアドレスに書き込む。またトランシーバ回路２１０および３１０は、レジスタ３０４の指定したアドレスに格納されるデータを、内部回路２０２に提供する。

内部回路３０２は、所定の信号処理を実行可能に構成され、その信号処理の一部は、レジスタ３０４に格納されるデータにもとづいている。また内部回路３０２は、その内部処理によって得られたデータをレジスタ３０４に格納する。

以上が伝送システム１００の全体の構成である。続いてトランシーバ回路２１０およびトランシーバ回路３１０について説明する。

先にスレーブデバイス３００側のトランシーバ回路３１０の構成を説明する。トランシーバ回路３１０は、転送バッファ３１２、アドレスメモリ３１４、インタフェース回路３１６を含む。

トランシーバ回路３１０は、ＳＳＤＩピンに入力されるシリアルデータの先頭に、第１書き込み命令が含まれるとき、ＳＳＤＩピンに入力されたデータ（ＷＤ，ＡＤ，ＬＧ）を、転送バッファ３１２に書き込みながら、当該データＷＤをＳＳＤＯピンから自動的に出力する。好ましくはトランシーバ回路３１０は、書き込みデータＷＤに加えて、それに付随するアドレスデータＡＤや、後述するレングスデータＬＧも、転送バッファ３１２に書き込みながら、ＳＳＤＯピンから出力する。

またこのシリアルデータに含まれるアドレスＡＤを、アドレスメモリ３１４に格納する。

またＳＳＤＩピンに入力されるシリアルデータに転送コマンドが含まれるとき、転送バッファ３１２に格納されたデータを、レジスタ３０４の、アドレスメモリ３１４に保存しておいたアドレスＡＤに転送する。

このように、トランシーバ回路３１０は、マスターデバイス２００から第１書き込み命令を受けると、リード命令を受けなくとも、受信したデータを、マスターデバイス２００に送り返す（自動リードバック）。

続いてトランシーバ回路２１０について説明する。
トランシーバ回路２１０は、メモリ２１２、メモリ２１４、インタフェース回路２１６、一致判定部２１８を含む。メモリ２１２は、スレーブデバイス３００に送信すべきデータを一時的に格納する。インタフェース回路２１６は、書き込みデータＷＤやアドレスを、シリアル形式に変換し、シリアルクロックＳＣＫと同期してＭＳＤＯピンから出力する。より詳しくは、インタフェース回路２１６は、第１書き込み命令ＯＰ、書き込み先のアドレスＡＤおよび書き込みデータＷＤを順に出力する。

上述の自動リードバック機能によって、マスターデバイス２００のＭＳＤＩピンには、ＭＳＤＯピンから出力したデータが、短い遅延（たとえば１ワードの遅延）で戻ってくる。戻ってきたデータは、メモリ２１４に格納される。一致判定部２１８は、メモリ２１４に格納されるスレーブデバイス３００から戻ってきたデータと、メモリ２１２に格納される自身が送信したデータ（すなわち期待値）とを比較し、一致・不一致を判定する。そして、送信したデータがすべて一致すると、成功フラグＦＬＧを立てる。インタフェース回路２１６は、成功フラグＦＬＧに応答して、転送コマンドを出力する。

以上が伝送システム１００の構成である。続いてその動作を説明する。図４は、図３の伝送システム１００の動作を説明する図である。図中、ＤＭはダミーデータを表す。

マスターデバイス２００は、ＳＤＩラインに、第１書き込み命令（ＯＰ７：ＯＰ０）、アドレス（ＡＤ２３：ＡＤ０）、レングスデータ（ＬＧ３：ＬＧ０）、少なくとも１ワードの書き込みデータ（この例では、８ワードのデータＷＤ１７：ＷＤ１０，ＷＤ２７：ＷＤ２０，・・・，ＷＤ８７：ＷＤ８０）を順に送信する。レングスデータＬＧは、後続する書き込みデータのワード数を指定するデータである。レングスデータＬＧ３：ＬＧ０はオプションとしてもよい。

スレーブデバイス３００は、第１書き込み命令（ＯＰ７：ＯＰ０）を検出すると、ＳＳＤＩピンに入力されるシリアルデータを、ＳＳＤＯピンから出力し、ＳＤＯラインに発生させる。この例では、ＳＤＯラインには、１ワード遅延して、ＳＤＩラインと同じシリアルデータが発生している。

マスターデバイス２００において、スレーブデバイス３００から戻ってきたデータ（アドレスやレングスデータを含む）が、自身が送信した各データ（アドレスやレングスデータを含む）、すなわち期待値と比較される。そしてそれらが一致していた場合、マスターデバイス２００は、転送コマンド（ＣＭ７：ＣＭ０）を発行する。転送コマンドを受信したスレーブデバイス３００は、転送バッファ３１２に格納しておいた書き込みデータ（ＷＤ１７：ＷＤ１０，ＷＤ２７：ＷＤ２０，・・・，ＷＤ８７：ＷＤ８０）を、レジスタ３０４の指定されたアドレス（ＡＤ２３〜ＡＤ０）に転送する。

図４では、一致の場合を示すが、不一致が検出された場合、マスターデバイス２００は、転送コマンドを発行せずに、再び、元の第１書き込み命令およびそれに続くアドレス、レングスデータ、書き込みデータを含むシリアルデータを発生する。

以上が伝送システム１００の動作である。続いてその利点を説明する。
マスターデバイス２００は、スレーブデバイス３００へのすべてのデータの書き込みが完了する前に、書き込み中のデータのリードバックを受けることができ、したがって書き込み中に、データの一致、不一致の判定が可能となり、リードバックに要する時間を短縮できる。

加えて、一致判定にもとづいて転送コマンドが発行されて初めて、レジスタ３０４のデータが更新されるため、レジスタ３０４のデータは正しいことが保証される。これにより内部回路３０２の誤動作を防止でき、信頼性を高めることができる。

スレーブデバイス３００は、マスターデバイス２００から受信したシリアルデータのうち、コマンドを除くすべてのデータ（アドレスやレングスデータを含む）を、ＳＳＤＯピンから出力することとした。これにより、書き込みデータの誤りのみでなく、アドレスの誤り等も検出できるため、一層、信頼性が高まっている。この利点について詳しく説明する。

書き込みデータＷＤが正しく伝送されるが、アドレスＡＤが誤って伝送される場合があり得る。この場合、図２（ａ）、（ｂ）に示す従来のリードバックでは、一旦、レジスタの誤ったアドレスＡＤにデータが書き込まれ、データが壊される。リードバックによって誤りが検出される。そして再び書き込みをリトライする。２回目で、正しいデータが正しいアドレスに書き込まれたとする。このとき、元の誤ったアドレスＡＤの壊されたデータは修復できない。

実施の形態に係る伝送システム１００によれば、データとアドレスが正しいときにはじめて転送コマンドが発生して、レジスタ３０４が書き換えられるため、このような問題も解決できる。

また、マスターデバイス２００においては、自身が送信したデータを、その種類（書き込みデータ、アドレス、レングスデータ）のいずれであるかを特に区別すること無く、ワードバイワード（あるいはビットバイビット）で送った順に比較すればよいため、むしろ、構成を簡略できる。

続いて伝送システム１００の用途を説明する。図５は、図３の伝送システム１００を利用したディスプレイシステム４００のブロック図である。ディスプレイシステム４００は、画像プロセッサ４０２、ホストプロセッサ４１０、タイミングコントローラ４２０、ディスプレイドライバ４０４、ディスプレイパネル４０６を備える。

ディスプレイパネル４０６は、液晶パネルや有機ＥＬパネルである。画像プロセッサ４０２は、ディスプレイパネル４０６に表示すべき画像データを生成する。タイミングコントローラ４２０は、画像データを受信するレシーバ（メインインタフェース回路）４２２、受信した画像データに所定の信号処理を施す画像処理部４２４、信号処理後の画像データおよびそれに伴う制御信号を、ディスプレイドライバ４０４に出力するトランスミッタ４２６を含む。

ディスプレイドライバ４０４は、ソースドライバやゲートドライバを含み、ディスプレイドライバ４０４から供給された信号にもとづいてホストプロセッサ４１０を駆動する。

このディスプレイシステム４００は、ＯＳＤ機能を備える。タイミングコントローラ４２０は、ＯＳＤ回路４２８を含み、ホストプロセッサ４１０からの制御データに応じたキャラクタを、画像データに重ねる。

ホストプロセッサ４１０からタイミングコントローラ４２０に対する制御データの送信に、上述の伝送システム１００のアーキテクチャを用いることができる。すなわちホストプロセッサ４１０は、上述のマスターデバイス２００と同じシリアルインタフェースを備え、タイミングコントローラ４２０は、上述のスレーブデバイス３００と同じシリアルインタフェース（トランシーバ回路３１０、レジスタ３０４）を備える。ＯＳＤ回路４２８は、図３の内部回路３０２に相当する。ホストプロセッサ４１０からの制御データには、画像処理部４２４の動作パラメータが含まれてもよい。この場合、画像処理部４２４も、内部回路３０２に相当する。

近年、自動車のクラスターパネルの液晶化が進められている。また、自動車のミラーレス化の解禁にともない、バックミラーやサイドミラーの代わりに、カメラとモニターを備える電子ドアミラーが現実味を帯びている。そのほか、自動車には、カーナビゲーションシステムなども搭載される。

自動車には高い信頼性が要求されるところ、それに使用されるディスプレイシステムにも高い信頼性が要求される。したがって、図５のディスプレイシステム４００は、車載用途に有用である。図６は、ディスプレイシステム４００を備える自動車５００のコクピットを示す図である。たとえばディスプレイシステム４００は、カーナビゲーションシステムの表示部５０２に好適に利用できる。あるいはディスプレイシステム４００は、クラスターパネルの表示部５０４に好適に利用できる。あるいはディスプレイシステム４００は、電子ドラミラーの表示部５０６に好適に利用できる。

伝送システム１００の用途は車載には限定されず、産業機械などの高い信頼性が要求されるアプリケーションにも適用可能である。あるいはラップトップコンピュータ、スマートフォン、タブレットＰＣ、デジタルカメラなどの電子機器（民生機器）にも適用可能である。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
トランシーバ回路２１０およびトランシーバ回路３１０は、第１の書き込み命令に加えて、第２の書き込み命令をサポートしてもよい。第２書き込み命令は、従来のものと同様である。すなわちトランシーバ回路３１０は、ＳＳＤＩピンに入力されるシリアルデータの先頭に、第２書き込み命令が含まれるとき、ＳＳＤＩピンに入力されたデータＷＤを、転送バッファ３１２を経由せずに、レジスタ３０４に直接書き込む（ダイレクトモード）。

第２書き込み命令（ダイレクトモード）をサポートすることにより、従来のリードバックの方法を利用したいプラットフォームにも、本半導体デバイス（２００，３００）を利用でき、汎用性を高めることができる。

（第２変形例）
実施の形態では、スレーブデバイス３００は、マスターデバイス２００から受信したシリアルデータのうち、コマンドを除くすべてのデータ（アドレスやレングスデータを含む）を、ＳＳＤＯピンから出力したが、その限りでない。スレーブデバイス３００は、たとえば受信したシリアルデータの一部（たとえば書き込みデータＷＤの部分）のみを、ＳＳＤＯピンから出力してもよい。

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。

１００…伝送システム、１１０…マスターデバイス、１２０…スレーブデバイス、１２２…レジスタ、１２４…内部回路、１００…伝送システム、２００…マスターデバイス、２０２…内部回路、２１０…トランシーバ回路、２１２，２１４…メモリ、２１６…インタフェース回路、２１８…一致判定部、３００…スレーブデバイス、３０２…内部回路、３０４…レジスタ、３１０…トランシーバ回路、３１２…転送バッファ、３１４…アドレスメモリ、３１６…インタフェース回路。

Claims (10)

1. データ入力ピンと、
   データ出力ピンと、
   内部回路と、
   前記内部回路によりアクセス可能なレジスタと、
   転送バッファを含み、（i）前記データ入力ピンに入力されたデータを前記転送バッファに書き込みながら、当該データを前記データ出力ピンから出力し、（ii）前記データ入力ピンに転送コマンドが入力されると、前記転送バッファに格納されたデータを、前記レジスタに転送するように構成されるトランシーバ回路と、
   を備えることを特徴とする半導体デバイス。
2. 前記トランシーバ回路は、少なくとも書き込みデータおよびアドレスについて、前記転送バッファに書き込みながら、前記データ出力ピンから出力することを特徴とする請求項１に記載の半導体デバイス。
3. 前記トランシーバ回路は、前記データ入力ピンに入力されたデータを前記レジスタに直接書き込むダイレクトモードをサポートすることを特徴とする請求項１または２に記載の半導体デバイス。
4. タイミングコントローラであることを特徴とする請求項１から３のいずれかに記載の半導体デバイス。
5. スレーブデバイスにデータを書き込む半導体デバイスであって、
   前記スレーブデバイスのデータ入力ピンと接続されるべきデータ出力ピンと、
   前記スレーブデバイスのデータ出力ピンと接続されるべきデータ入力ピンと、
   トランシーバ回路と、
   を備え、
   前記トランシーバ回路は、書き込みコマンド、それに続くアドレス、書き込みデータを前記データ出力ピンから出力するとともに、それと同時に前記スレーブデバイスから出力される書き込みデータを、前記データ入力ピンを介して受信し、
   受信した書き込みデータと、自身が出力した書き込みデータが一致すると、前記データ出力ピンから転送コマンドを出力するように構成されることを特徴とする半導体デバイス。
6. 前記トランシーバ回路は、
   送信すべき書き込みデータを格納する第１メモリと、
   受信した前記書き込みデータを格納する第２メモリと、
   前記第１メモリと前記第２メモリの対応するデータ同士の一致・不一致を判定する判定回路と、
   を含むことを特徴とする請求項５に記載の半導体デバイス。
7. 請求項１から４のいずれかに記載の半導体デバイスと、
   請求項５または６に記載の半導体デバイスと、
   を備えることを特徴とする電子機器。
8. マスターデバイスが、書き込みコマンド、アドレス、書き込みデータをスレーブデバイスに供給するステップと、
   前記スレーブデバイスが、供給された書き込みデータを、転送バッファに保持するとともに、前記マスターデバイスに戻すステップと、
   前記マスターデバイスが、自身が前記スレーブデバイスに供給した書き込みデータと、前記スレーブデバイスから戻された書き込みデータの一致、不一致を判定するステップと、
   判定するステップにおいて、一致と判定されたとき、前記マスターデバイスが、転送コマンドを供給するステップと、
   前記スレーブデバイスが、前記転送コマンドに応答して、前記転送バッファに保持した前記書き込みデータをレジスタに転送するステップと、
   を備えることを特徴とするデータ伝送方法。
9. 画像データを受信するメインインタフェースと、
   前記画像データを処理する画像処理部と、
   処理後の前記画像データを出力するトランスミッタと、
   制御データに応じたキャラクタを、前記画像データに重畳するＯＳＤ（On-Screen Display）回路と、
   を備え、
   前記ＯＳＤ回路は、
   データ入力ピンと、
   データ出力ピンと、
   レジスタと、
   転送バッファを含み、（i）前記データ入力ピンに入力されたデータを前記転送バッファに書き込みながら、当該データを前記データ出力ピンから出力し、（ii）前記データ入力ピンに転送コマンドが入力されると、前記転送バッファに格納されたデータを、前記レジスタに転送するように構成されるインタフェース回路と、
   前記レジスタに格納された前記データに応じたキャラクタを、前記画像データに重畳するデコーダと、
   を備えることを特徴とするタイミングコントローラ。
10. 請求項９に記載のタイミングコントローラを備えることを特徴とする自動車。

Images