JP3536792B2 - 同期制御装置および同期制御方法 - Google Patents
同期制御装置および同期制御方法Info
- Publication number
- JP3536792B2 JP3536792B2 JP2000210462A JP2000210462A JP3536792B2 JP 3536792 B2 JP3536792 B2 JP 3536792B2 JP 2000210462 A JP2000210462 A JP 2000210462A JP 2000210462 A JP2000210462 A JP 2000210462A JP 3536792 B2 JP3536792 B2 JP 3536792B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- value
- free space
- output
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/061—Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
Description
【０００１】
【発明の属する技術分野】この発明は、外部から入力さ
れるデータに同期した周波数出力を生成する同期制御装
置および同期制御方法に関する。
れるデータに同期した周波数出力を生成する同期制御装
置および同期制御方法に関する。
【０００２】
【従来の技術】近年、音声やオーディオデータなどの等
時性データを転送して再生する機器が普及している。例
えば、オーディオデータをパーソナルコンピュータから
簡易型のプレーヤに転送して演奏させる機器などがあ
る。このような等時性データの転送を伴う機器を高い信
頼性のもとで操作するためには、入力信号の周波数と出
力周波数が一定の方法で同期させる必要がある。もし各
々の機器における周波数に位相の差が生じているような
ロックしていない状態で等時性データを転送した場合
は、周波数の位相が時間の経過とともにずれて、データ
が破綻してしまう恐れがあるからである。
時性データを転送して再生する機器が普及している。例
えば、オーディオデータをパーソナルコンピュータから
簡易型のプレーヤに転送して演奏させる機器などがあ
る。このような等時性データの転送を伴う機器を高い信
頼性のもとで操作するためには、入力信号の周波数と出
力周波数が一定の方法で同期させる必要がある。もし各
々の機器における周波数に位相の差が生じているような
ロックしていない状態で等時性データを転送した場合
は、周波数の位相が時間の経過とともにずれて、データ
が破綻してしまう恐れがあるからである。
【０００３】
【発明が解決しようとする課題】入力信号に同期した周
波数の出力信号を生成する方式としては、ＰＬＬ（位相
ロックループ）回路が知られている。一般的なＰＬＬ回
路は、入力信号と出力信号とを位相比較する比較器と、
その出力を平滑化するループフィルタと、その出力によ
って周波数が変化する再生クロックを出力するＶＣＯ
（電圧制御発振器）とを基本として構成される。また、
例えば１ｋＨｚの入力信号からこれに同期する４４．１
ｋＨｚのサンプリングクロックを生成するような場合、
４４．１ｋＨｚの再生クロックの周波数を１ｋＨｚまで
低減させるための分周回路が位相比較器へのフィードバ
ック経路に必要となる。しかしながら、このような回路
に必要な全ての素子をハードウエアで構成すれば、分周
段数に応じて素子数が多くなり、回路構成も複雑になっ
てしまうという問題があった。また、ハードウエアでＰ
ＬＬを構成する場合には、入力周波数と出力周波数との
比が固定的になってしまうので、異なる周波数比の入出
力信号に柔軟に対処することができないという問題もあ
った。
波数の出力信号を生成する方式としては、ＰＬＬ（位相
ロックループ）回路が知られている。一般的なＰＬＬ回
路は、入力信号と出力信号とを位相比較する比較器と、
その出力を平滑化するループフィルタと、その出力によ
って周波数が変化する再生クロックを出力するＶＣＯ
（電圧制御発振器）とを基本として構成される。また、
例えば１ｋＨｚの入力信号からこれに同期する４４．１
ｋＨｚのサンプリングクロックを生成するような場合、
４４．１ｋＨｚの再生クロックの周波数を１ｋＨｚまで
低減させるための分周回路が位相比較器へのフィードバ
ック経路に必要となる。しかしながら、このような回路
に必要な全ての素子をハードウエアで構成すれば、分周
段数に応じて素子数が多くなり、回路構成も複雑になっ
てしまうという問題があった。また、ハードウエアでＰ
ＬＬを構成する場合には、入力周波数と出力周波数との
比が固定的になってしまうので、異なる周波数比の入出
力信号に柔軟に対処することができないという問題もあ
った。
【０００４】本発明は、上述した課題を解決するために
なされたものであり、簡単な回路構成で様々な周波数に
柔軟に対応した同期制御を行うことができる同期制御装
置および同期制御方法を提供することを目的としてい
る。
なされたものであり、簡単な回路構成で様々な周波数に
柔軟に対応した同期制御を行うことができる同期制御装
置および同期制御方法を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明は、外部から入力された
データを記憶するための所定容量を有する記憶手段と、
前記記憶手段に記憶されたデータを出力する際の出力周
波数を、前記出力周波数の平均である平均周波数および
前記平均周波数を一定の値にするための係数に基づいて
制御する手段であって、所定の周期で入力されるタイミ
ング信号の入力毎に前記出力周波数の平均を算出し、前
記タイミング信号が入力された時点における前記記憶手
段の空き容量に応じて前記係数を決定する第１の周波数
制御手段と、算出された前記平均周波数が所定の期間継
続して一定の値を示した場合に前記出力周波数を制御す
る手段であり、前記空き容量が第１の上限値を上回った
ことを検出したとき、その時点において前記出力周波数
を低くする変更を行う一方、前記空き容量が該第１の上
限値よりも大きな第２の上限値を上回ったことを検出し
たとき、その時点において前記出力周波数をさらに低く
する変更を行い、かつ、前記空き容量が第１の下限値を
下回ったことを検出したとき、その時点において前記出
力周波数を高くする変更を行う一方、前記空き容量が該
第１の下限値よりも小さな第２の下限値を下回ったこと
を検出したとき、その時点において前記出力周波数をさ
らに高くする変更を行う第２の周波数制御手段とを具備
することを特徴とする。請求項２に記載の発明は、請求
項１に記載の同期制御装置において、所定周波数の信号
を発生する信号発生手段を備え、前記第１の周波数制御
手段および第２の周波数制御手段は、前記所定周波数を
分周する値を変更することによって前記出力周波数を制
御することを特徴とする。請求項３に記載の発明は、請
求項２に記載の同期制御装置において、前記第２の周波
数制御手段は、周波数を低く変更する場合は前記分周値
に予め定めた所定値を加算し、周波数を高く変更する場
合は前記分周値から予め定めた所定値を減算することを
特徴とする。請求項４に記載の発明は、所定容量を有す
る記憶手段に外部から入力されたデータを記憶する段階
と、前記記憶手段に記憶されたデータを出力する際の出
力周波数を、前記出力周波数の平均である平均周波数お
よび前記平均周波数を一定の値にするための係数に基づ
いて制御する段階であって、所定の周期で入力されるタ
イミング信号の入力毎に前記出力周波数の平均を算出
し、前記タイミング信号が入力された時点における前記
記憶手段の空き容量に応じて前記係数を決定する第１の
周波数制御段階と、算出された前記平均周波数が所定の
期間継続して一定の値を示した場合に前記出力周波数を
制御する段階であり、前記空き容量が第１の上限値を上
回ったことを検出したとき、その時点において前記出力
周波数を低くする変更を行う一方、前記空き容量が該第
１の上限値よりも大きな第２の上限値を上回ったことを
検出したとき、その時点において前記出力周波数をさら
に低くする変更を行い、かつ、前記空き容量が第１の下
限値を下回ったことを検出したとき、その時点において
前記出力周波数を高くする変更を行う一方、前記空き容
量が該第１の下限値よりも小さな第２の下限値を下回っ
たことを検出したとき、その時点において前記出力周波
数をさらに高くする変更を行う第２の周波数制御段階と
を具備することを特徴とする。
ために、請求項１に記載の発明は、外部から入力された
データを記憶するための所定容量を有する記憶手段と、
前記記憶手段に記憶されたデータを出力する際の出力周
波数を、前記出力周波数の平均である平均周波数および
前記平均周波数を一定の値にするための係数に基づいて
制御する手段であって、所定の周期で入力されるタイミ
ング信号の入力毎に前記出力周波数の平均を算出し、前
記タイミング信号が入力された時点における前記記憶手
段の空き容量に応じて前記係数を決定する第１の周波数
制御手段と、算出された前記平均周波数が所定の期間継
続して一定の値を示した場合に前記出力周波数を制御す
る手段であり、前記空き容量が第１の上限値を上回った
ことを検出したとき、その時点において前記出力周波数
を低くする変更を行う一方、前記空き容量が該第１の上
限値よりも大きな第２の上限値を上回ったことを検出し
たとき、その時点において前記出力周波数をさらに低く
する変更を行い、かつ、前記空き容量が第１の下限値を
下回ったことを検出したとき、その時点において前記出
力周波数を高くする変更を行う一方、前記空き容量が該
第１の下限値よりも小さな第２の下限値を下回ったこと
を検出したとき、その時点において前記出力周波数をさ
らに高くする変更を行う第２の周波数制御手段とを具備
することを特徴とする。請求項２に記載の発明は、請求
項１に記載の同期制御装置において、所定周波数の信号
を発生する信号発生手段を備え、前記第１の周波数制御
手段および第２の周波数制御手段は、前記所定周波数を
分周する値を変更することによって前記出力周波数を制
御することを特徴とする。請求項３に記載の発明は、請
求項２に記載の同期制御装置において、前記第２の周波
数制御手段は、周波数を低く変更する場合は前記分周値
に予め定めた所定値を加算し、周波数を高く変更する場
合は前記分周値から予め定めた所定値を減算することを
特徴とする。請求項４に記載の発明は、所定容量を有す
る記憶手段に外部から入力されたデータを記憶する段階
と、前記記憶手段に記憶されたデータを出力する際の出
力周波数を、前記出力周波数の平均である平均周波数お
よび前記平均周波数を一定の値にするための係数に基づ
いて制御する段階であって、所定の周期で入力されるタ
イミング信号の入力毎に前記出力周波数の平均を算出
し、前記タイミング信号が入力された時点における前記
記憶手段の空き容量に応じて前記係数を決定する第１の
周波数制御段階と、算出された前記平均周波数が所定の
期間継続して一定の値を示した場合に前記出力周波数を
制御する段階であり、前記空き容量が第１の上限値を上
回ったことを検出したとき、その時点において前記出力
周波数を低くする変更を行う一方、前記空き容量が該第
１の上限値よりも大きな第２の上限値を上回ったことを
検出したとき、その時点において前記出力周波数をさら
に低くする変更を行い、かつ、前記空き容量が第１の下
限値を下回ったことを検出したとき、その時点において
前記出力周波数を高くする変更を行う一方、前記空き容
量が該第１の下限値よりも小さな第２の下限値を下回っ
たことを検出したとき、その時点において前記出力周波
数をさらに高くする変更を行う第２の周波数制御段階と
を具備することを特徴とする。
【０００６】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について説明する。
明の実施の形態について説明する。
【０００７】[１．実施形態の構成]
[１−１．全体構成]図１は、実施形態の全体構成を示す
図である。本実施形態は、本発明にかかる同期制御を適
用したオーディオシステムであり、コンピュータ１、プ
レーヤ２、および両者を接続するケーブル３を備えて構
成されている。コンピュータ１は、所定の周期（例え
ば、３２ｋＨｚ、４４．１ｋＨｚ、４８ｋＨｚなど）で
サンプリングされたオーディオデータを、ケーブル３を
介してプレーヤ２に送信する装置であり、プレーヤ２
は、送信されたオーディオデータを再生出力する装置で
ある。本実施形態では、ケーブル３はＵＳＢ（Universa
l Serial Bus）ケーブルであって、コンピュータ１がオ
ーディオデータを転送するホストとなり、プレーヤ２が
オーディオ信号をシンクするデバイスとなる。
図である。本実施形態は、本発明にかかる同期制御を適
用したオーディオシステムであり、コンピュータ１、プ
レーヤ２、および両者を接続するケーブル３を備えて構
成されている。コンピュータ１は、所定の周期（例え
ば、３２ｋＨｚ、４４．１ｋＨｚ、４８ｋＨｚなど）で
サンプリングされたオーディオデータを、ケーブル３を
介してプレーヤ２に送信する装置であり、プレーヤ２
は、送信されたオーディオデータを再生出力する装置で
ある。本実施形態では、ケーブル３はＵＳＢ（Universa
l Serial Bus）ケーブルであって、コンピュータ１がオ
ーディオデータを転送するホストとなり、プレーヤ２が
オーディオ信号をシンクするデバイスとなる。
【０００８】ところで、ＵＳＢにおいては、３種類の同
期タイプ（非同期、同期、適応型）が定義されて
いるが、本実施形態では、以下に説明するように、適
応型の同期タイプを利用した同期制御を行う。まず、
非同期タイプは、コンピュータ１とはプレーヤ２は同期
をとらず、各々異なるクロックで動作し、データレート
のフィードバックはプレーヤ２が与えるものである。こ
のタイプを用いた場合は、コンピュータ１の処理負担が
大きくなるので、プレーヤ２が複数接続されたマルチデ
バイスとなったときにデータ破綻が生じる恐れがある。
期タイプ（非同期、同期、適応型）が定義されて
いるが、本実施形態では、以下に説明するように、適
応型の同期タイプを利用した同期制御を行う。まず、
非同期タイプは、コンピュータ１とはプレーヤ２は同期
をとらず、各々異なるクロックで動作し、データレート
のフィードバックはプレーヤ２が与えるものである。こ
のタイプを用いた場合は、コンピュータ１の処理負担が
大きくなるので、プレーヤ２が複数接続されたマルチデ
バイスとなったときにデータ破綻が生じる恐れがある。
【０００９】また、同期タイプは、ＵＳＢのＳＯＦ
（Start Of Frame）に同期させるものであり、プレーヤ
２はＳＯＦにロックされる。一方適応型タイプは、デ
ータレート情報を用いて同期をとるものであり、プレー
ヤ２はデータフローにロックするものである。ＳＯＦと
は、フレームの開始を識別するための信号であり、各フ
レームの最初のトランザクションである。ＵＳＢでは、
１．０ｍｓの周期（１ｋＨｚの周波数）をバス・クロッ
クと規定しており、ホストは１．０ｍｓ毎にＳＯＦを出
力し、これに続けて当該フレームにおいて転送すべきデ
ータパケットを出力する。
（Start Of Frame）に同期させるものであり、プレーヤ
２はＳＯＦにロックされる。一方適応型タイプは、デ
ータレート情報を用いて同期をとるものであり、プレー
ヤ２はデータフローにロックするものである。ＳＯＦと
は、フレームの開始を識別するための信号であり、各フ
レームの最初のトランザクションである。ＵＳＢでは、
１．０ｍｓの周期（１ｋＨｚの周波数）をバス・クロッ
クと規定しており、ホストは１．０ｍｓ毎にＳＯＦを出
力し、これに続けて当該フレームにおいて転送すべきデ
ータパケットを出力する。
【００１０】図２は、ＵＳＢのフレームについて説明す
る図である。図中（１）はバス・クロックの周期を示
し、（２）は転送するパケットを示し、（３）は転送す
べきデータのサンプルクロックを示している。上述した
ように、ＵＳＢのバス・クロックは１ｋＨｚであり、こ
の１周期が１フレームとなる。従って、フレームの開始
を示すＳＯＦは、（１）に示すように、１ｍｓ毎にコン
ピュータ１から出力される。図２に示す例では、コンピ
ュータ１からプレーヤ２に転送されるデータは、４４．
１ｋＨｚのクロックでサンプリングされた１６ビット
（２ｂｙｔｅ）ステレオオーディオデータであり、この
データがＳＯＦに続けてコンピュータ１からパケットと
してバースト状の信号で出力される。各パケットで転送
するデータ量は、１０フレーム中９フレームについては
４４×２×２ｂｙｔｅであり、残りの１フレームについ
ては４５×２×２ｂｙｔｅとしている。これにより１０
フレームでのデータフローは、１０ｍｓ毎に４４１×２
×２ｂｙｔｅとなり、全体として４４．１ｋＨｚとな
る。
る図である。図中（１）はバス・クロックの周期を示
し、（２）は転送するパケットを示し、（３）は転送す
べきデータのサンプルクロックを示している。上述した
ように、ＵＳＢのバス・クロックは１ｋＨｚであり、こ
の１周期が１フレームとなる。従って、フレームの開始
を示すＳＯＦは、（１）に示すように、１ｍｓ毎にコン
ピュータ１から出力される。図２に示す例では、コンピ
ュータ１からプレーヤ２に転送されるデータは、４４．
１ｋＨｚのクロックでサンプリングされた１６ビット
（２ｂｙｔｅ）ステレオオーディオデータであり、この
データがＳＯＦに続けてコンピュータ１からパケットと
してバースト状の信号で出力される。各パケットで転送
するデータ量は、１０フレーム中９フレームについては
４４×２×２ｂｙｔｅであり、残りの１フレームについ
ては４５×２×２ｂｙｔｅとしている。これにより１０
フレームでのデータフローは、１０ｍｓ毎に４４１×２
×２ｂｙｔｅとなり、全体として４４．１ｋＨｚとな
る。
【００１１】ところで、同期タイプを用いた場合は、
プレーヤ２は、ＳＯＦに同期したクロックを保持しなけ
ればならず、データレートを自動的にＳＯＦにロックさ
れるようにしなくてなならない。すなわち、図２に示す
例では、プレーヤ２はデータレート４４．１ｋＨｚで再
生クロックのロックをかけなくてはならない。このロッ
クをＰＬＬを用いて実現する場合には、ＳＯＦの周波数
である１ｋＨｚまで分周する回路を設けなくてはなら
ず、系が安定しないという不具合がある。また、プレー
ヤ２におけるデータフローが完全にＳＯＦにロックしな
い場合や、データフローの周波数に変動がある場合に
は、データの破綻が生じる恐れがある。そこで、本実施
形態では、プレーヤ２のデータフローにロックする適
応型タイプを用い、データフローをプログラム的に監視
することによって、データフローにロックさせた同期制
御を行うことができるようにプレーヤ２を構成してい
る。以下、このような同期制御が可能なプレーヤ２の同
期制御部について、より詳細に説明する。
プレーヤ２は、ＳＯＦに同期したクロックを保持しなけ
ればならず、データレートを自動的にＳＯＦにロックさ
れるようにしなくてなならない。すなわち、図２に示す
例では、プレーヤ２はデータレート４４．１ｋＨｚで再
生クロックのロックをかけなくてはならない。このロッ
クをＰＬＬを用いて実現する場合には、ＳＯＦの周波数
である１ｋＨｚまで分周する回路を設けなくてはなら
ず、系が安定しないという不具合がある。また、プレー
ヤ２におけるデータフローが完全にＳＯＦにロックしな
い場合や、データフローの周波数に変動がある場合に
は、データの破綻が生じる恐れがある。そこで、本実施
形態では、プレーヤ２のデータフローにロックする適
応型タイプを用い、データフローをプログラム的に監視
することによって、データフローにロックさせた同期制
御を行うことができるようにプレーヤ２を構成してい
る。以下、このような同期制御が可能なプレーヤ２の同
期制御部について、より詳細に説明する。
【００１２】[１−２．同期制御部の構成]図３は、プレ
ーヤ２内に設けられた同期制御部の構成を示すブロック
図であり、この時に示すように同期制御部は、外部から
入力されたオーディオデータを格納するＦＩＦＯ（Firs
t In First Out）１１およびバッファ１２、各部を制御
するＣＰＵ１３、制御プログラムを記憶したＲＯＭ１
４、ＣＰＵ１３の制御の元に外部クロックＥｘＣＬＫを
分周する１／Ｎデバイダ１５、および外部クロックＥｘ
ＣＬＫを発生する外部固定発振器１６を備えて構成され
ている。ＦＩＦＯ１１は、コンピュータ１から送信され
たデジタルオーディオデータＤｉ（上述したパケット）
を格納し、先入れ先出し方式でデータを出力する。出力
されたデータは、一旦バッファ１２に格納された後、出
力データＤｏとしてＤ／Ａ変換器（図示略）に供給さ
れ、デジタルオーディオデータからアナログオーディオ
信号に変換される。
ーヤ２内に設けられた同期制御部の構成を示すブロック
図であり、この時に示すように同期制御部は、外部から
入力されたオーディオデータを格納するＦＩＦＯ（Firs
t In First Out）１１およびバッファ１２、各部を制御
するＣＰＵ１３、制御プログラムを記憶したＲＯＭ１
４、ＣＰＵ１３の制御の元に外部クロックＥｘＣＬＫを
分周する１／Ｎデバイダ１５、および外部クロックＥｘ
ＣＬＫを発生する外部固定発振器１６を備えて構成され
ている。ＦＩＦＯ１１は、コンピュータ１から送信され
たデジタルオーディオデータＤｉ（上述したパケット）
を格納し、先入れ先出し方式でデータを出力する。出力
されたデータは、一旦バッファ１２に格納された後、出
力データＤｏとしてＤ／Ａ変換器（図示略）に供給さ
れ、デジタルオーディオデータからアナログオーディオ
信号に変換される。
【００１３】本実施形態では、出力データＤｏのデータ
フローは、出力サンプリング信号Ｆｓに従うように構成
されている。より具体的には、出力サンプリング信号Ｆ
ｓの周期でオーディオデータが上述のＡ／Ｄ変換器に供
給されて、アナログオーディオ信号に変換される。すな
わち、出力サンプリング信号Ｆｓの周波数がプレーヤ２
のデータレートを示す。この出力サンプリング信号Ｆｓ
は、外部固定発振器１６が発生した固定周波数の外部ク
ロックＥｘＣＬＫを、１／Ｎデバイダ１５において１／
Ｎ分周することによって生成されており、分周値として
必要なデバイダ値Ｎ（Ｎは正の整数）は、ＣＰＵ１３の
制御に基づいて決定されるように構成されている。な
お、図３に示すように、ＣＰＵ１３には上述したＳＯＦ
が供給されており、ＣＰＵ１３はＳＯＦが入力されたタ
イミングで後に詳しく説明するようにデバイダ値Ｎを決
定する。
フローは、出力サンプリング信号Ｆｓに従うように構成
されている。より具体的には、出力サンプリング信号Ｆ
ｓの周期でオーディオデータが上述のＡ／Ｄ変換器に供
給されて、アナログオーディオ信号に変換される。すな
わち、出力サンプリング信号Ｆｓの周波数がプレーヤ２
のデータレートを示す。この出力サンプリング信号Ｆｓ
は、外部固定発振器１６が発生した固定周波数の外部ク
ロックＥｘＣＬＫを、１／Ｎデバイダ１５において１／
Ｎ分周することによって生成されており、分周値として
必要なデバイダ値Ｎ（Ｎは正の整数）は、ＣＰＵ１３の
制御に基づいて決定されるように構成されている。な
お、図３に示すように、ＣＰＵ１３には上述したＳＯＦ
が供給されており、ＣＰＵ１３はＳＯＦが入力されたタ
イミングで後に詳しく説明するようにデバイダ値Ｎを決
定する。
【００１４】また、ＣＰＵ１３は、ＦＩＦＯ１１におけ
るデータ書き込みアドレスおよび読み出しアドレスを制
御するとともに、ＦＩＦＯ１１にデータを格納可能な空
き容量に基づいてデバイダ値Ｎを決定する。より具体的
には、ＲＯＭ１４に記憶されたプログラムに従って動作
することにより、レジスタ群２１、ソフトフィルタ部２
２、およびデバイダ制御部２３を備えた構成として機能
し、ＦＩＦＯ１１および１／Ｎデバイダ１５を制御す
る。レジスタ群２１は、ＦＩＦＯ１１におけるデータ書
き込みアドレスおよび読み出しアドレスやデバイダ値Ｎ
などの種々の監視値を格納するものである。レジスタ群
２１には、上述した出力サンプリング信号Ｆｓが供給さ
れており、この出力サンプリング信号Ｆｓに基づいて、
ＦＩＦＯ１１の読み出しアドレスが更新されるようにな
っている。ソフトフィルタ部２２は、後に詳しく説明す
るように、１／Ｎデバイダ１５におけるデバイダ値のラ
ンニングアベレージを算出するものであり、デバイダ制
御部２３は、算出されたランニングアベレージに基づい
て新たなデバイダ値Ｎを算出し、１／Ｎデバイダ１５を
制御するものである。
るデータ書き込みアドレスおよび読み出しアドレスを制
御するとともに、ＦＩＦＯ１１にデータを格納可能な空
き容量に基づいてデバイダ値Ｎを決定する。より具体的
には、ＲＯＭ１４に記憶されたプログラムに従って動作
することにより、レジスタ群２１、ソフトフィルタ部２
２、およびデバイダ制御部２３を備えた構成として機能
し、ＦＩＦＯ１１および１／Ｎデバイダ１５を制御す
る。レジスタ群２１は、ＦＩＦＯ１１におけるデータ書
き込みアドレスおよび読み出しアドレスやデバイダ値Ｎ
などの種々の監視値を格納するものである。レジスタ群
２１には、上述した出力サンプリング信号Ｆｓが供給さ
れており、この出力サンプリング信号Ｆｓに基づいて、
ＦＩＦＯ１１の読み出しアドレスが更新されるようにな
っている。ソフトフィルタ部２２は、後に詳しく説明す
るように、１／Ｎデバイダ１５におけるデバイダ値のラ
ンニングアベレージを算出するものであり、デバイダ制
御部２３は、算出されたランニングアベレージに基づい
て新たなデバイダ値Ｎを算出し、１／Ｎデバイダ１５を
制御するものである。
【００１５】本実施形態では、以下に説明するような制
御をソフトウエアで実現することによって、このような
簡単な構成の回路を用いて様々な周波数に柔軟に対応し
た同期制御を行うことができるようになっている。さら
に、入力信号に同期しつつ、より安定した周波数で出力
できるような制御も行われている。
御をソフトウエアで実現することによって、このような
簡単な構成の回路を用いて様々な周波数に柔軟に対応し
た同期制御を行うことができるようになっている。さら
に、入力信号に同期しつつ、より安定した周波数で出力
できるような制御も行われている。
【００１６】[２．実施形態の動作]次に、上記構成を備
える本実施形態の動作について説明する。
える本実施形態の動作について説明する。
【００１７】[２−１．概要説明]まず、図３に示した同
期制御部の動作の概要について、図４〜図８を参照しな
がら説明する。先に説明したように、ＣＰＵ１３は、出
力サンプリング信号Ｆｓに基づいてＦＩＦＯ１１の読み
出しアドレスを更新するが、出力サンプリング信号Ｆｓ
は、外部クロックＥｘＣＬＫをデバイダ値Ｎに従って分
周したクロック信号であるから、デバイダ値Ｎとデータ
フローには次のような関係があることがわかる。デバイ
ダ値Ｎが大きくなれば、出力サンプリング信号Ｆｓが下
がり、データフローが減少する。これに対して、コンピ
ュータ１から転送されるオーディオデータＤｉのデータ
フローは図２に示したように安定しているので、デバイ
ダ値Ｎが大きくなれば、ＦＩＦＯ１１に残存するデータ
量が増加するので、ＦＩＦＯ１１の空き容量が減少す
る。一方、デバイダ値Ｎが小さくなれば、出力サンプリ
ング信号Ｆｓが上がり、データフローも増加するので、
ＦＩＦＯ１１の空き容量は増加する。本実施形態では、
このようなデバイダ値とＦＩＦＯ１１の空き容量の関係
に基づいた制御を行って、データフローへのロックを実
現する。
期制御部の動作の概要について、図４〜図８を参照しな
がら説明する。先に説明したように、ＣＰＵ１３は、出
力サンプリング信号Ｆｓに基づいてＦＩＦＯ１１の読み
出しアドレスを更新するが、出力サンプリング信号Ｆｓ
は、外部クロックＥｘＣＬＫをデバイダ値Ｎに従って分
周したクロック信号であるから、デバイダ値Ｎとデータ
フローには次のような関係があることがわかる。デバイ
ダ値Ｎが大きくなれば、出力サンプリング信号Ｆｓが下
がり、データフローが減少する。これに対して、コンピ
ュータ１から転送されるオーディオデータＤｉのデータ
フローは図２に示したように安定しているので、デバイ
ダ値Ｎが大きくなれば、ＦＩＦＯ１１に残存するデータ
量が増加するので、ＦＩＦＯ１１の空き容量が減少す
る。一方、デバイダ値Ｎが小さくなれば、出力サンプリ
ング信号Ｆｓが上がり、データフローも増加するので、
ＦＩＦＯ１１の空き容量は増加する。本実施形態では、
このようなデバイダ値とＦＩＦＯ１１の空き容量の関係
に基づいた制御を行って、データフローへのロックを実
現する。
【００１８】図４に示すグラフは、デバイダ値Ｎの時間
変化の一例であり、図５に示すグラフは、図４に示すデ
バイダ値Ｎの変化に対応した、ＦＩＦＯ１１の空き容量
の時間変化の一例である。なお、先に説明したように、
１ｍｓを１フレームとして、各フレームの開始を示すＳ
ＯＦがコンピュータ１から送信されており、ＣＰＵ１３
は、このＳＯＦを受信する毎にデバイダ値Ｎの決定およ
びＦＩＦＯ１１の空き容量を検出している。図４に示し
たグラフは、横軸に１ｍｓを単位としたフレーム時間を
与え、縦軸に各フレーム時間毎に決定したデバイダ値Ｎ
を与えたものである。同様に、図５に示したグラフは、
横軸に１ｍｓを単位としたフレーム時間を与え、縦軸に
各フレーム時間毎に検出したＦＩＦＯ１１の空き容量を
与えたものである。
変化の一例であり、図５に示すグラフは、図４に示すデ
バイダ値Ｎの変化に対応した、ＦＩＦＯ１１の空き容量
の時間変化の一例である。なお、先に説明したように、
１ｍｓを１フレームとして、各フレームの開始を示すＳ
ＯＦがコンピュータ１から送信されており、ＣＰＵ１３
は、このＳＯＦを受信する毎にデバイダ値Ｎの決定およ
びＦＩＦＯ１１の空き容量を検出している。図４に示し
たグラフは、横軸に１ｍｓを単位としたフレーム時間を
与え、縦軸に各フレーム時間毎に決定したデバイダ値Ｎ
を与えたものである。同様に、図５に示したグラフは、
横軸に１ｍｓを単位としたフレーム時間を与え、縦軸に
各フレーム時間毎に検出したＦＩＦＯ１１の空き容量を
与えたものである。
【００１９】デバイダ値ＮとＦＩＦＯ１１の空き容量と
は、上述した関係にあるので、図４および図５に示すよ
うに、デバイダ値Ｎを増加させるとＦＩＦＯ１１の空き
容量が減少し、デバイダ値Ｎを減少させるとＦＩＦＯ１
１の空き容量が増加している。図５に示すようにＦＩＦ
Ｏ１１の空き容量の増減が収束しているのは、図３に示
したデバイダ制御部２３は、検出したＦＩＦＯ１１の空
き容量が多い場合にはデバイダ値Ｎをより大きくし、空
き容量が少ない場合にはデバイダ値Ｎを小さくするよう
にデバイダ値を決定しているからである。より詳細な決
定方法については後に説明する。
は、上述した関係にあるので、図４および図５に示すよ
うに、デバイダ値Ｎを増加させるとＦＩＦＯ１１の空き
容量が減少し、デバイダ値Ｎを減少させるとＦＩＦＯ１
１の空き容量が増加している。図５に示すようにＦＩＦ
Ｏ１１の空き容量の増減が収束しているのは、図３に示
したデバイダ制御部２３は、検出したＦＩＦＯ１１の空
き容量が多い場合にはデバイダ値Ｎをより大きくし、空
き容量が少ない場合にはデバイダ値Ｎを小さくするよう
にデバイダ値を決定しているからである。より詳細な決
定方法については後に説明する。
【００２０】本実施形態では、ソフトフィルタ部２２が
算出したデバイダ値Ｎのランニングアベレージが変化し
ない期間が所定フレーム分続いた場合に、ロック状態に
なったものとする。ところで、所定フレーム期間分変化
しなかった時点（ロック時）のデバイダ値Ｎによって生
成される出力サンプリング信号Ｆｓの周波数は、必ずし
もＵＳＢによって転送されるオーディオデータのサンプ
ルレートと一致するとは限らない。例えば、外部固定発
振器１６が発生する外部クロックＥｘＣＬＫの周波数が
４８ＭＨｚであり、図２に示したようにサンプルレート
が４４．１ｋＨｚである場合は、４８（ＭＨｚ）÷４
４．１（ｋＨｚ）＝１０８８．４３５……であるから、
正の整数であるデバイダ値Ｎは、１０８８の近傍でロッ
ク状態となる可能性が高い。
算出したデバイダ値Ｎのランニングアベレージが変化し
ない期間が所定フレーム分続いた場合に、ロック状態に
なったものとする。ところで、所定フレーム期間分変化
しなかった時点（ロック時）のデバイダ値Ｎによって生
成される出力サンプリング信号Ｆｓの周波数は、必ずし
もＵＳＢによって転送されるオーディオデータのサンプ
ルレートと一致するとは限らない。例えば、外部固定発
振器１６が発生する外部クロックＥｘＣＬＫの周波数が
４８ＭＨｚであり、図２に示したようにサンプルレート
が４４．１ｋＨｚである場合は、４８（ＭＨｚ）÷４
４．１（ｋＨｚ）＝１０８８．４３５……であるから、
正の整数であるデバイダ値Ｎは、１０８８の近傍でロッ
ク状態となる可能性が高い。
【００２１】仮にデバイダ値Ｎが１０８８でロックした
場合は、出力サンプリング信号Ｆｓの周波数は４４．１
ｋＨｚより高く（４８ＭＨｚ／１０８８≒４４．１２）
なるが、デバイダ値Ｎが１０８９でロックした場合は、
出力サンプリング信号Ｆｓの周波数は４４．１ｋＨｚよ
り低く（４８ＭＨｚ／１０８９≒４４．０７）なる。出
力サンプリング信号Ｆｓの周波数がＵＳＢサンプルレー
トよりも高い場合には、先に説明したようにＦＩＦＯ１
１の空き容量は時間の経過に伴って増加し、出力サンプ
リング信号Ｆｓの周波数がＵＳＢサンプルレートよりも
低い場合には、ＦＩＦＯ１１の空き容量は時間の経過に
伴って減少する。このようなＦＩＦＯ１１の空き容量の
増減に伴って逐一デバイダ値Ｎを制御すると出力サンプ
リング信号Ｆｓの周波数が頻繁に変更されることになる
ので、再生信号に歪みが生じ、オーディオ特性が劣化し
てしまう。
場合は、出力サンプリング信号Ｆｓの周波数は４４．１
ｋＨｚより高く（４８ＭＨｚ／１０８８≒４４．１２）
なるが、デバイダ値Ｎが１０８９でロックした場合は、
出力サンプリング信号Ｆｓの周波数は４４．１ｋＨｚよ
り低く（４８ＭＨｚ／１０８９≒４４．０７）なる。出
力サンプリング信号Ｆｓの周波数がＵＳＢサンプルレー
トよりも高い場合には、先に説明したようにＦＩＦＯ１
１の空き容量は時間の経過に伴って増加し、出力サンプ
リング信号Ｆｓの周波数がＵＳＢサンプルレートよりも
低い場合には、ＦＩＦＯ１１の空き容量は時間の経過に
伴って減少する。このようなＦＩＦＯ１１の空き容量の
増減に伴って逐一デバイダ値Ｎを制御すると出力サンプ
リング信号Ｆｓの周波数が頻繁に変更されることになる
ので、再生信号に歪みが生じ、オーディオ特性が劣化し
てしまう。
【００２２】そこで、本実施形態では、ロック状態に移
行した後は、ＣＰＵ１３は、ＦＩＦＯ１１の空き容量が
許容範囲を超えるまでデバイダ値Ｎを変更しないように
１／Ｎデバイダ１５の制御を行う。許容範囲としては、
空き容量が少なすぎるためにオーバーフローの恐れがあ
る範囲あるいは、空き容量が多すぎるためにアンダーフ
ローの恐れがある範囲などに設定すればよい。
行した後は、ＣＰＵ１３は、ＦＩＦＯ１１の空き容量が
許容範囲を超えるまでデバイダ値Ｎを変更しないように
１／Ｎデバイダ１５の制御を行う。許容範囲としては、
空き容量が少なすぎるためにオーバーフローの恐れがあ
る範囲あるいは、空き容量が多すぎるためにアンダーフ
ローの恐れがある範囲などに設定すればよい。
【００２３】図６を参照しながら、より具体的に説明す
る。図６（１）は、ロック時の出力サンプリング信号Ｆ
ｓの周波数がＵＳＢサンプルレートよりも高い場合につ
いて説明する図であり、図６（２）は、ロック時の出力
サンプリング信号Ｆｓの周波数がＵＳＢサンプルレート
よりも低い場合について説明する図である。いずれにお
いても、ＦＩＦＯ１１の空き容量の許容範囲として上限
しきい値および下限しきい値が設定されており、ロック
時の空き容量はこの許容範囲内であったものとする。
る。図６（１）は、ロック時の出力サンプリング信号Ｆ
ｓの周波数がＵＳＢサンプルレートよりも高い場合につ
いて説明する図であり、図６（２）は、ロック時の出力
サンプリング信号Ｆｓの周波数がＵＳＢサンプルレート
よりも低い場合について説明する図である。いずれにお
いても、ＦＩＦＯ１１の空き容量の許容範囲として上限
しきい値および下限しきい値が設定されており、ロック
時の空き容量はこの許容範囲内であったものとする。
【００２４】（１）に示すように、出力サンプリング信
号Ｆｓの周波数がＵＳＢサンプルレートよりも高い場合
には、デバイダ値Ｎをロック時から変更しなければ、時
間の経過に伴ってＦＩＦＯ１１の空き容量は増加する。
そして、このような状態のままデバイダ値Ｎを変更しな
ければ、ＦＩＦＯ１１の空き容量は上限しきい値に到達
する。この時点で、出力サンプリング信号Ｆｓの周波数
を下げるようにデバイダ値Ｎを大きな値（例えばＮ＋
１）に変更すれば、今度はＦＩＦＯ１１の空き容量は時
間の経過に伴って減少していく。変更後のデバイダ値Ｎ
＋１をそのまま変更しなければ、今度はＦＩＦＯ１１の
空き容量が下限しきい値に到達する。この時点で出力サ
ンプリング信号Ｆｓの周波数を下げるようにデバイダ値
Ｎを小さな値（例えばＮ＋１−１＝Ｎ）に変更すれば、
今度はＦＩＦＯ１１の空き容量は時間の経過に伴って再
び増加していく。
号Ｆｓの周波数がＵＳＢサンプルレートよりも高い場合
には、デバイダ値Ｎをロック時から変更しなければ、時
間の経過に伴ってＦＩＦＯ１１の空き容量は増加する。
そして、このような状態のままデバイダ値Ｎを変更しな
ければ、ＦＩＦＯ１１の空き容量は上限しきい値に到達
する。この時点で、出力サンプリング信号Ｆｓの周波数
を下げるようにデバイダ値Ｎを大きな値（例えばＮ＋
１）に変更すれば、今度はＦＩＦＯ１１の空き容量は時
間の経過に伴って減少していく。変更後のデバイダ値Ｎ
＋１をそのまま変更しなければ、今度はＦＩＦＯ１１の
空き容量が下限しきい値に到達する。この時点で出力サ
ンプリング信号Ｆｓの周波数を下げるようにデバイダ値
Ｎを小さな値（例えばＮ＋１−１＝Ｎ）に変更すれば、
今度はＦＩＦＯ１１の空き容量は時間の経過に伴って再
び増加していく。
【００２５】また、（２）に示すように、出力サンプリ
ング信号Ｆｓの周波数がＵＳＢサンプルレートよりも低
い場合には、デバイダ値Ｎをロック時から変更しなけれ
ば、時間の経過に伴ってＦＩＦＯ１１の空き容量は減少
する。そして、このような状態のままデバイダ値Ｎを変
更しなければ、ＦＩＦＯ１１の空き容量は下限しきい値
に到達する。この時点で、出力サンプリング信号Ｆｓの
周波数を上げるようにデバイダ値Ｎを小さな値（例えば
Ｎ−１）に変更すれば、今度はＦＩＦＯ１１の空き容量
は時間の経過に伴って増加していく。変更後のデバイダ
値Ｎ−１をそのまま変更しなければ、今度はＦＩＦＯ１
１の空き容量が上限しきい値に到達する。この時点で出
力サンプリング信号Ｆｓの周波数を下げるようにデバイ
ダ値Ｎを大きな値（例えばＮ−１＋１＝Ｎ）に変更すれ
ば、今度はＦＩＦＯ１１の空き容量は時間の経過に伴っ
て再び減少していく。
ング信号Ｆｓの周波数がＵＳＢサンプルレートよりも低
い場合には、デバイダ値Ｎをロック時から変更しなけれ
ば、時間の経過に伴ってＦＩＦＯ１１の空き容量は減少
する。そして、このような状態のままデバイダ値Ｎを変
更しなければ、ＦＩＦＯ１１の空き容量は下限しきい値
に到達する。この時点で、出力サンプリング信号Ｆｓの
周波数を上げるようにデバイダ値Ｎを小さな値（例えば
Ｎ−１）に変更すれば、今度はＦＩＦＯ１１の空き容量
は時間の経過に伴って増加していく。変更後のデバイダ
値Ｎ−１をそのまま変更しなければ、今度はＦＩＦＯ１
１の空き容量が上限しきい値に到達する。この時点で出
力サンプリング信号Ｆｓの周波数を下げるようにデバイ
ダ値Ｎを大きな値（例えばＮ−１＋１＝Ｎ）に変更すれ
ば、今度はＦＩＦＯ１１の空き容量は時間の経過に伴っ
て再び減少していく。
【００２６】このように、上限しきい値および下限しき
い値を設定し、ＦＩＦＯ１１の空き容量が上限しきい値
に到達した時にデバイダ値Ｎに所定値を加算し、ＦＩＦ
Ｏ１１の空き容量が下限しきい値に到達した時にデバイ
ダ値Ｎから所定値を減算すれば、デバイダ値Ｎの変動幅
は所定値に収まり、かつ、デバイダ値Ｎを変更する頻度
も少なくなるので、オーディオ特性の劣化を防止するこ
とができる。
い値を設定し、ＦＩＦＯ１１の空き容量が上限しきい値
に到達した時にデバイダ値Ｎに所定値を加算し、ＦＩＦ
Ｏ１１の空き容量が下限しきい値に到達した時にデバイ
ダ値Ｎから所定値を減算すれば、デバイダ値Ｎの変動幅
は所定値に収まり、かつ、デバイダ値Ｎを変更する頻度
も少なくなるので、オーディオ特性の劣化を防止するこ
とができる。
【００２７】ところで、ＦＩＦＯ１１の空き容量が上限
しきい値あるいは下限しきい値の近傍でロック状態とな
ったときには、次に説明するような不具合が生じる。図
７に示す例では、ＦＩＦＯ１１の空き容量が下限しきい
値の近傍でロック状態になっている。このような状態
は、出力サンプリング信号Ｆｓの周波数がＵＳＢサンプ
ルレートと同じ、あるいはきわめて近い場合に生じやす
い。上述したように外部固定発振器１６が発生する外部
クロックＥｘＣＬＫの周波数が４８ＭＨｚであってＵＳ
Ｂサンプルレートが４４．１ｋＨｚである場合には、４
８ＭＨｚは４４．１ｋＨｚでは割り切れないために、デ
バイダ値Ｎのランニングアベレージを安定させるまでの
間にＦＩＦＯ１１の空き容量も安定した状態になるが、
ＵＳＢサンプルレートが３２ｋＨｚである場合には、Ｆ
ＩＦＯ１１の空き容量が安定しない間に、４８ＭＨｚを
３２ｋＨｚで割り切れたデバイダ値Ｎ（＝１５００）で
安定してしまう場合が生じるからである。
しきい値あるいは下限しきい値の近傍でロック状態とな
ったときには、次に説明するような不具合が生じる。図
７に示す例では、ＦＩＦＯ１１の空き容量が下限しきい
値の近傍でロック状態になっている。このような状態
は、出力サンプリング信号Ｆｓの周波数がＵＳＢサンプ
ルレートと同じ、あるいはきわめて近い場合に生じやす
い。上述したように外部固定発振器１６が発生する外部
クロックＥｘＣＬＫの周波数が４８ＭＨｚであってＵＳ
Ｂサンプルレートが４４．１ｋＨｚである場合には、４
８ＭＨｚは４４．１ｋＨｚでは割り切れないために、デ
バイダ値Ｎのランニングアベレージを安定させるまでの
間にＦＩＦＯ１１の空き容量も安定した状態になるが、
ＵＳＢサンプルレートが３２ｋＨｚである場合には、Ｆ
ＩＦＯ１１の空き容量が安定しない間に、４８ＭＨｚを
３２ｋＨｚで割り切れたデバイダ値Ｎ（＝１５００）で
安定してしまう場合が生じるからである。
【００２８】図７に示す場合において、揺らぎやノイズ
が原因でＦＩＦＯ１１の空き容量が減少し下限しきい値
に到達すると、出力サンプリング信号Ｆｓの周波数を上
げるようにデバイダ値Ｎから所定値（＝１）を減算しＮ
−１に変更する。これにより、時間の経過に伴ってＦＩ
ＦＯ１１の空き容量は増加し、ＦＩＦＯ１１の空き容量
は上限しきい値に到達する。この時点で、出力サンプリ
ング信号Ｆｓの周波数を下げるようにデバイダ値Ｎに１
を加算しＮ−１＋１＝Ｎに変更する。
が原因でＦＩＦＯ１１の空き容量が減少し下限しきい値
に到達すると、出力サンプリング信号Ｆｓの周波数を上
げるようにデバイダ値Ｎから所定値（＝１）を減算しＮ
−１に変更する。これにより、時間の経過に伴ってＦＩ
ＦＯ１１の空き容量は増加し、ＦＩＦＯ１１の空き容量
は上限しきい値に到達する。この時点で、出力サンプリ
ング信号Ｆｓの周波数を下げるようにデバイダ値Ｎに１
を加算しＮ−１＋１＝Ｎに変更する。
【００２９】ここで、出力サンプリング信号Ｆｓの周波
数はロック時の周波数に戻るが、さらにＦＩＦＯ１１の
空き容量が増加してアンダーフローしてしまう場合が生
じる。ＵＳＢサンプルレートが４４．１ｋＨｚである場
合のように、出力サンプリング信号Ｆｓの周波数がＵＳ
Ｂサンプルレートと一致しえず、図６（２）に示すよう
に出力サンプリング信号Ｆｓの周波数がＵＳＢサンプル
レートよりも低い場合には、出力サンプリング信号Ｆｓ
の周波数がロック時の周波数に戻れば空き容量は減少し
ていくが、ＵＳＢサンプルレートが３２ｋＨｚである場
合のように、信号Ｆｓの周波数がＵＳＢサンプルレート
と一致しうる場合には、出力サンプリング信号Ｆｓの周
波数がロック時の周波数に戻っても空き容量が減少する
とは限らないからである。
数はロック時の周波数に戻るが、さらにＦＩＦＯ１１の
空き容量が増加してアンダーフローしてしまう場合が生
じる。ＵＳＢサンプルレートが４４．１ｋＨｚである場
合のように、出力サンプリング信号Ｆｓの周波数がＵＳ
Ｂサンプルレートと一致しえず、図６（２）に示すよう
に出力サンプリング信号Ｆｓの周波数がＵＳＢサンプル
レートよりも低い場合には、出力サンプリング信号Ｆｓ
の周波数がロック時の周波数に戻れば空き容量は減少し
ていくが、ＵＳＢサンプルレートが３２ｋＨｚである場
合のように、信号Ｆｓの周波数がＵＳＢサンプルレート
と一致しうる場合には、出力サンプリング信号Ｆｓの周
波数がロック時の周波数に戻っても空き容量が減少する
とは限らないからである。
【００３０】そこで、本実施形態では、図８に示すよう
に、上限しきい値および下限しきい値を２段階で設定し
（上限第１しきい値、上限第２しきい値、下限第１しき
い値、下限第２しきい値）、第１のしきい値による周波
数変更によって空き容量の増減方向が解消されない場合
であっても、第２のしきい値でさらに周波数変更できる
ようにしている。このように２段階でしきい値を設定し
た場合のＣＰＵ１３における制御については、後にフロ
ーチャートを参照しながら詳細に説明する。なお、上述
した上限・下限各２段階のしきい値は、ロック状態に移
行した後にデバイダ値Ｎの値を制御するために用いる値
であるが、図８に示すロック解除しきい値は、ＦＩＦＯ
１１の空き容量がこのしきい値を越えた場合には、ロッ
ク状態を解除して再度ロック制御を行うための値であ
る。
に、上限しきい値および下限しきい値を２段階で設定し
（上限第１しきい値、上限第２しきい値、下限第１しき
い値、下限第２しきい値）、第１のしきい値による周波
数変更によって空き容量の増減方向が解消されない場合
であっても、第２のしきい値でさらに周波数変更できる
ようにしている。このように２段階でしきい値を設定し
た場合のＣＰＵ１３における制御については、後にフロ
ーチャートを参照しながら詳細に説明する。なお、上述
した上限・下限各２段階のしきい値は、ロック状態に移
行した後にデバイダ値Ｎの値を制御するために用いる値
であるが、図８に示すロック解除しきい値は、ＦＩＦＯ
１１の空き容量がこのしきい値を越えた場合には、ロッ
ク状態を解除して再度ロック制御を行うための値であ
る。
【００３１】[２−２．デバイダ値の制御動作]以下、上
述した同期制御を行うためにＣＰＵ１３が行う処理内容
について、フローチャートを参照しながら説明する。
述した同期制御を行うためにＣＰＵ１３が行う処理内容
について、フローチャートを参照しながら説明する。
【００３２】[２−２−１．同期制御処理]図９は、同期
制御処理を示すフローチャートである。この処理は、上
述したように、ＣＰＵ１３がフレームの開始を示すＳＯ
Ｆを検出した時に割込処理として実行されるものであ
る。同期制御処理を開始すると、ＣＰＵ１３は、ＦＩＦ
Ｏ１１の空き容量を取得し、変数ＴＸＳＰ（ｎ）に設定
する（Ｓ１）。なお“ｎ”は、当該割込処理を実行して
いる際のフレーム番号を示しており、図９に示す割込処
理はＣＰＵ１３がＳＯＦを検出する毎に実行されるの
で、１ｍｓ単位の経過時間を示している値となる。ＣＰ
Ｕ１３は、ＦＩＦＯ１１の空き容量ＴＸＳＰ（ｎ）を取
得した後、ロックしているか否かを判定する（Ｓ２）。
なお、本実施形態では、後に説明するように、ロックし
ているか否かを示す「ロックフラグ」が設定されてお
り、このフラグがたっているか否かに基づいてステップ
Ｓ２の判定を行うようになっている。ステップＳ２の判
定においてロックしていないと判定した場合は、出力サ
ンプリング信号Ｆｓの周波数を収束させてロックさせる
「ロック前制御」を行い（Ｓ１００）、ロックしている
と判定した場合は、出力サンプリング信号Ｆｓの周波数
を所定範囲に保つ「ロック後制御」を行って（Ｓ２０
０）、割込処理である同期制御処理を終了する。
制御処理を示すフローチャートである。この処理は、上
述したように、ＣＰＵ１３がフレームの開始を示すＳＯ
Ｆを検出した時に割込処理として実行されるものであ
る。同期制御処理を開始すると、ＣＰＵ１３は、ＦＩＦ
Ｏ１１の空き容量を取得し、変数ＴＸＳＰ（ｎ）に設定
する（Ｓ１）。なお“ｎ”は、当該割込処理を実行して
いる際のフレーム番号を示しており、図９に示す割込処
理はＣＰＵ１３がＳＯＦを検出する毎に実行されるの
で、１ｍｓ単位の経過時間を示している値となる。ＣＰ
Ｕ１３は、ＦＩＦＯ１１の空き容量ＴＸＳＰ（ｎ）を取
得した後、ロックしているか否かを判定する（Ｓ２）。
なお、本実施形態では、後に説明するように、ロックし
ているか否かを示す「ロックフラグ」が設定されてお
り、このフラグがたっているか否かに基づいてステップ
Ｓ２の判定を行うようになっている。ステップＳ２の判
定においてロックしていないと判定した場合は、出力サ
ンプリング信号Ｆｓの周波数を収束させてロックさせる
「ロック前制御」を行い（Ｓ１００）、ロックしている
と判定した場合は、出力サンプリング信号Ｆｓの周波数
を所定範囲に保つ「ロック後制御」を行って（Ｓ２０
０）、割込処理である同期制御処理を終了する。
【００３３】[２−２−２．ロック前制御]まず、図１０
を参照しながら、ロック前制御（図９：Ｓ１００）につ
いて、より詳しく説明する。ロック前制御を開始する
と、ＣＰＵ１３は、当該処理実行時点におけるデバイダ
値ＮのランニングアベレージＮａｖ（ｎ）を算出する
（Ｓ１０１）。本実施形態では、デバイダ値Ｎのランニ
ングアベレージＮａｖ（ｎ）は、次式によって示される
相加平均として求められる。 Nav(n)=Nav(n-1)+(N(n-1)-Nav(n-1))/Ｆ ここで、Ｎａｖ（ｎ−１）は、前回実行されたロック前
制御で算出されたデバイダ値Ｎのランニングアベレージ
を示しており、Ｎ（ｎ−１）は、ランニングアベレージ
Ｎａｖ（ｎ−１）に基づいて算出されたデバイダ値Ｎを
示している。また、Ｆはソフトフィルタ部２２の時定数
であるフィルタ係数を示している。上記式に示すように
今回算出されるデバイダ値ＮのランニングアベレージＮ
ａｖ（ｎ）は、前回のデバイダ値Ｎ（ｎ−１）から前回
算出したランニングアベレージＮａｖ（ｎ−１）を引き
フィルタ係数Ｆで割った値を前回算出したランニングア
ベレージＮａｖ（ｎ−１）に加算した値となる。
を参照しながら、ロック前制御（図９：Ｓ１００）につ
いて、より詳しく説明する。ロック前制御を開始する
と、ＣＰＵ１３は、当該処理実行時点におけるデバイダ
値ＮのランニングアベレージＮａｖ（ｎ）を算出する
（Ｓ１０１）。本実施形態では、デバイダ値Ｎのランニ
ングアベレージＮａｖ（ｎ）は、次式によって示される
相加平均として求められる。 Nav(n)=Nav(n-1)+(N(n-1)-Nav(n-1))/Ｆ ここで、Ｎａｖ（ｎ−１）は、前回実行されたロック前
制御で算出されたデバイダ値Ｎのランニングアベレージ
を示しており、Ｎ（ｎ−１）は、ランニングアベレージ
Ｎａｖ（ｎ−１）に基づいて算出されたデバイダ値Ｎを
示している。また、Ｆはソフトフィルタ部２２の時定数
であるフィルタ係数を示している。上記式に示すように
今回算出されるデバイダ値ＮのランニングアベレージＮ
ａｖ（ｎ）は、前回のデバイダ値Ｎ（ｎ−１）から前回
算出したランニングアベレージＮａｖ（ｎ−１）を引き
フィルタ係数Ｆで割った値を前回算出したランニングア
ベレージＮａｖ（ｎ−１）に加算した値となる。
【００３４】そして、このようにして求めた今回のラン
ニングアベレージＮａｖ（ｎ）と、前回のランニングア
ベレージＮａｖ（ｎ−１）とを比較し、Ｎａｖ（ｎ）＝
Ｎａｖ（ｎ−１）、すなわち、ランニングアベレージに
変化がなかったか否かを判定する（Ｓ１０２）。この判
定でランニングアベレージが変化していると判定した場
合は（Ｓ１０２；Ｎｏ）、ロックカウントを初期化して
（ＬＯＣＫＣＯＵＮＴ＝６０）、ロックフラグをクリア
する（Ｓ１０３）。ここで、ロックカウントとは、先に
図４を参照しながら説明した所定フレーム分の時間をカ
ウントする変数である。本実施形態では、ランニングア
ベレージが変化せずに６０フレーム分の時間が経過した
場合に、ロック状態に移行したと判定するようになって
いる。また、ロックフラグは、ロック状態であるか否か
を示すフラグであり、ロック状態に移行した時点でセッ
トされるものである。従って、ステップＳ１０２の判定
において、ランニングアベレージに変化がなかったと判
定した場合は（Ｓ１０２；Ｙｅｓ）、ロックカウントを
１デクリメントし（ＬＯＣＫＣＯＵＮＴ−１）、この値
が０となった、すなわちランニングアベレージの変化が
ないフレームが６０フレーム継続したと判定すると（Ｓ
１０４；Ｙｅｓ）、ロックフラグをセットする。なお、
このときロックカウントも初期化しておく（Ｓ１０
５）。
ニングアベレージＮａｖ（ｎ）と、前回のランニングア
ベレージＮａｖ（ｎ−１）とを比較し、Ｎａｖ（ｎ）＝
Ｎａｖ（ｎ−１）、すなわち、ランニングアベレージに
変化がなかったか否かを判定する（Ｓ１０２）。この判
定でランニングアベレージが変化していると判定した場
合は（Ｓ１０２；Ｎｏ）、ロックカウントを初期化して
（ＬＯＣＫＣＯＵＮＴ＝６０）、ロックフラグをクリア
する（Ｓ１０３）。ここで、ロックカウントとは、先に
図４を参照しながら説明した所定フレーム分の時間をカ
ウントする変数である。本実施形態では、ランニングア
ベレージが変化せずに６０フレーム分の時間が経過した
場合に、ロック状態に移行したと判定するようになって
いる。また、ロックフラグは、ロック状態であるか否か
を示すフラグであり、ロック状態に移行した時点でセッ
トされるものである。従って、ステップＳ１０２の判定
において、ランニングアベレージに変化がなかったと判
定した場合は（Ｓ１０２；Ｙｅｓ）、ロックカウントを
１デクリメントし（ＬＯＣＫＣＯＵＮＴ−１）、この値
が０となった、すなわちランニングアベレージの変化が
ないフレームが６０フレーム継続したと判定すると（Ｓ
１０４；Ｙｅｓ）、ロックフラグをセットする。なお、
このときロックカウントも初期化しておく（Ｓ１０
５）。
【００３５】上述したロックフラグのクリア（Ｓ１０
３）、あるいはステップＳ１０４の判定においてロック
カウントがまだ０になっていないと判定した場合（Ｓ１
０４；Ｎｏ）のように、いまだロック状態に移行させな
い場合と、ロックフラグをセット（Ｓ１０５）のよう
に、ロック状態に移行させる場合とのいずれかの処理を
行った後に、先に取得したＦＩＦＯ１１の空き容量ＴＸ
ＳＰ（ｎ）に対応した係数Ｆｔｂ（ＴＸＳＰ（ｎ））を
テーブルより取得する（Ｓ１０６）。そして、次式を実
行して今回のデバイダ値Ｎ（ｎ）を算出し、デバイダ１
５におけるデバイダ値Ｎとしてセットして（Ｓ１０
７）、ロック前制御を終了する。 N(n)=Nav(n)+Ftb(TXSP(n)) なお、このテーブルは、当該処理実行時点におけるＦＩ
ＦＯ１１の空き容量に基づいて設定すべきデバイダ値Ｎ
を決定するためのものであり、図１１にいくつか例を示
す。図１１に示したカーブの異なるＡ、Ｂ、Ｃいずれの
テーブルにおいても、空き容量ＴＸＳＰ（ｎ）を入力値
として出力される、係数Ｆｔｂ（ＴＸＳＰ（ｎ））は、
空き容量ＴＸＳＰ（ｎ）が増加するほど大きな値とな
り、空き容量ＴＸＳＰ（ｎ）が減少するほど小さな値と
なっている。
３）、あるいはステップＳ１０４の判定においてロック
カウントがまだ０になっていないと判定した場合（Ｓ１
０４；Ｎｏ）のように、いまだロック状態に移行させな
い場合と、ロックフラグをセット（Ｓ１０５）のよう
に、ロック状態に移行させる場合とのいずれかの処理を
行った後に、先に取得したＦＩＦＯ１１の空き容量ＴＸ
ＳＰ（ｎ）に対応した係数Ｆｔｂ（ＴＸＳＰ（ｎ））を
テーブルより取得する（Ｓ１０６）。そして、次式を実
行して今回のデバイダ値Ｎ（ｎ）を算出し、デバイダ１
５におけるデバイダ値Ｎとしてセットして（Ｓ１０
７）、ロック前制御を終了する。 N(n)=Nav(n)+Ftb(TXSP(n)) なお、このテーブルは、当該処理実行時点におけるＦＩ
ＦＯ１１の空き容量に基づいて設定すべきデバイダ値Ｎ
を決定するためのものであり、図１１にいくつか例を示
す。図１１に示したカーブの異なるＡ、Ｂ、Ｃいずれの
テーブルにおいても、空き容量ＴＸＳＰ（ｎ）を入力値
として出力される、係数Ｆｔｂ（ＴＸＳＰ（ｎ））は、
空き容量ＴＸＳＰ（ｎ）が増加するほど大きな値とな
り、空き容量ＴＸＳＰ（ｎ）が減少するほど小さな値と
なっている。
【００３６】先に説明したように、デバイダ値Ｎの値を
大きくすれば出力サンプリング信号Ｆｓの周波数は小さ
くなるのでＦＩＦＯ１１の空き容量は減少し、デバイダ
値Ｎの値を小さくすれば出力サンプリング信号Ｆｓの周
波数は大きくなるのでＦＩＦＯ１１の空き容量は増加す
るので、今回算出するデバイダ値Ｎ（ｎ）を、ランニン
グアベレージＮａｖ（ｎ）に、ＦＩＦＯ１１の空き容量
ＴＸＳＰ（ｎ）に基づいて決定した係数Ｆｔｂ（ＴＸＳ
Ｐ（ｎ））を加算して決定する。
大きくすれば出力サンプリング信号Ｆｓの周波数は小さ
くなるのでＦＩＦＯ１１の空き容量は減少し、デバイダ
値Ｎの値を小さくすれば出力サンプリング信号Ｆｓの周
波数は大きくなるのでＦＩＦＯ１１の空き容量は増加す
るので、今回算出するデバイダ値Ｎ（ｎ）を、ランニン
グアベレージＮａｖ（ｎ）に、ＦＩＦＯ１１の空き容量
ＴＸＳＰ（ｎ）に基づいて決定した係数Ｆｔｂ（ＴＸＳ
Ｐ（ｎ））を加算して決定する。
【００３７】これにより、ＦＩＦＯ１１の空き容量が多
い場合には、空き容量を減少させる係数Ｆｔｂ（ＴＸＳ
Ｐ（ｎ））が加算されたデバイダ値Ｎ（ｎ）が算出さ
れ、空き容量が少ない場合には、空き容量を増加させる
係数Ｆｔｂ（ＴＸＳＰ（ｎ））が加算されたデバイダ値
Ｎ（ｎ）が算出されるので、次第に空き容量が基準点に
収束してゆく。空き容量が収束すると、係数Ｆｔｂ（Ｔ
ＸＳＰ（ｎ））が各フレームで一定になるので、ランニ
ングアベレージの変化がない状態が６０フレーム続くよ
うになって、ロック状態に移行することになる。
い場合には、空き容量を減少させる係数Ｆｔｂ（ＴＸＳ
Ｐ（ｎ））が加算されたデバイダ値Ｎ（ｎ）が算出さ
れ、空き容量が少ない場合には、空き容量を増加させる
係数Ｆｔｂ（ＴＸＳＰ（ｎ））が加算されたデバイダ値
Ｎ（ｎ）が算出されるので、次第に空き容量が基準点に
収束してゆく。空き容量が収束すると、係数Ｆｔｂ（Ｔ
ＸＳＰ（ｎ））が各フレームで一定になるので、ランニ
ングアベレージの変化がない状態が６０フレーム続くよ
うになって、ロック状態に移行することになる。
【００３８】このように、本実施形態では、図９に示し
た割込処理が実行される毎（フレーム開始を示すＳＯＦ
を検出する毎）に図１０に示したロック前制御が実行さ
れることにより、自身の出力データフローにロックした
同期制御を、入力信号の周波数に基づいて行うことがで
きるようになる。また、入力データのサンプルクロック
に応じてデバイダ値の初期設定やフィルタを変更すれ
ば、容易に出力周波数を変更できるので、様々な周波数
に柔軟に対応することができるようになる。
た割込処理が実行される毎（フレーム開始を示すＳＯＦ
を検出する毎）に図１０に示したロック前制御が実行さ
れることにより、自身の出力データフローにロックした
同期制御を、入力信号の周波数に基づいて行うことがで
きるようになる。また、入力データのサンプルクロック
に応じてデバイダ値の初期設定やフィルタを変更すれ
ば、容易に出力周波数を変更できるので、様々な周波数
に柔軟に対応することができるようになる。
【００３９】[２−２−３．ロック後制御]次に、図１２
に示すフローチャートを参照しながら、ロック後制御
（図９：Ｓ２００）について説明する。ロック後制御で
は、ＣＰＵ１３は、まず空き容量ＴＸＳＰ（ｎ）がロッ
ク解除しきい値を越えているか否かを判定する（Ｓ２０
１）。ここでは、ＦＩＦＯ１１の空き容量ＴＸＳＰ
（ｎ）が、図８に示した上限ロック解除しきい値よりも
大きい、あるいは下限ロック解除しきい値よりも小さい
場合に空き容量ＴＸＳＰ（ｎ）がロック解除しきい値を
越えていると判定し（Ｓ２０１；Ｙｅｓ）、ロック状態
を示すロックフラグをクリアして、デバイダ値Ｎを初期
化する（Ｓ２０２）。なお、デバイダ値Ｎには、オーデ
ィオデータのサンプルレートや外部クロックＥｘＣＬＫ
の周波数に応じて予め初期値が設定されている。
に示すフローチャートを参照しながら、ロック後制御
（図９：Ｓ２００）について説明する。ロック後制御で
は、ＣＰＵ１３は、まず空き容量ＴＸＳＰ（ｎ）がロッ
ク解除しきい値を越えているか否かを判定する（Ｓ２０
１）。ここでは、ＦＩＦＯ１１の空き容量ＴＸＳＰ
（ｎ）が、図８に示した上限ロック解除しきい値よりも
大きい、あるいは下限ロック解除しきい値よりも小さい
場合に空き容量ＴＸＳＰ（ｎ）がロック解除しきい値を
越えていると判定し（Ｓ２０１；Ｙｅｓ）、ロック状態
を示すロックフラグをクリアして、デバイダ値Ｎを初期
化する（Ｓ２０２）。なお、デバイダ値Ｎには、オーデ
ィオデータのサンプルレートや外部クロックＥｘＣＬＫ
の周波数に応じて予め初期値が設定されている。
【００４０】そして、初期値に戻したデバイダ値Ｎに基
づいてＣＰＵ１３が１／Ｎデバイダ１５を制御し（Ｓ２
０３）、ロック後制御を終了する。これにより、次の割
込処理（図９）では、ロック前制御が実行されるように
なり、再度ロック状態に戻すことができるようになる。
一方、ステップＳ２０１の判定において、空き容量ＴＸ
ＳＰ（ｎ）がロック解除しきい値を越えていないと判定
した場合は（Ｓ２０１；Ｎｏ）、次に空き容量ＴＸＳＰ
（ｎ）と図８に示した各しきい値を比較して、デバイダ
値を決定する処理に移行する。
づいてＣＰＵ１３が１／Ｎデバイダ１５を制御し（Ｓ２
０３）、ロック後制御を終了する。これにより、次の割
込処理（図９）では、ロック前制御が実行されるように
なり、再度ロック状態に戻すことができるようになる。
一方、ステップＳ２０１の判定において、空き容量ＴＸ
ＳＰ（ｎ）がロック解除しきい値を越えていないと判定
した場合は（Ｓ２０１；Ｎｏ）、次に空き容量ＴＸＳＰ
（ｎ）と図８に示した各しきい値を比較して、デバイダ
値を決定する処理に移行する。
【００４１】先に説明したように、ＦＩＦＯ１１の空き
容量が多い場合には、デバイダ値Ｎを大きくして出力サ
ンプリング信号Ｆｓの周波数を小さくすればよく、ＦＩ
ＦＯ１１の空き容量が少ない場合には、デバイダ値Ｎを
小さくして出力サンプリング信号Ｆｓの周波数を大きく
すればよい。しかしながら、ロック後は出力サンプリン
グ信号Ｆｓの周波数でできるだけ変更しないようにする
ために、上限あるいは下限しきい値に達した場合に２回
までデバイダ値を増加あるいは減少することを許容する
ものとする。この回数制限を越えてデバイダ値Ｎの変更
を必要とするような場合には、いったんデバイダ値Ｎを
放置する。なお、これによってロック解除しきい値を越
えてしまった際には、ロック前制御に移行させて、再度
空き容量およびデバイダ値を安定させるようにする。
容量が多い場合には、デバイダ値Ｎを大きくして出力サ
ンプリング信号Ｆｓの周波数を小さくすればよく、ＦＩ
ＦＯ１１の空き容量が少ない場合には、デバイダ値Ｎを
小さくして出力サンプリング信号Ｆｓの周波数を大きく
すればよい。しかしながら、ロック後は出力サンプリン
グ信号Ｆｓの周波数でできるだけ変更しないようにする
ために、上限あるいは下限しきい値に達した場合に２回
までデバイダ値を増加あるいは減少することを許容する
ものとする。この回数制限を越えてデバイダ値Ｎの変更
を必要とするような場合には、いったんデバイダ値Ｎを
放置する。なお、これによってロック解除しきい値を越
えてしまった際には、ロック前制御に移行させて、再度
空き容量およびデバイダ値を安定させるようにする。
【００４２】そこで、ステップＳ２０１の判定におい
て、空き容量ＴＸＳＰ（ｎ）がロック解除しきい値を越
えていないと判定した場合は（Ｓ２０１；Ｎｏ）、まず
上限第２しきい値を越えているか否かを判定し（Ｓ２０
４）、空き容量ＴＸＳＰ（ｎ）が上限第２しきい値を越
えていると判定した場合は、まずデバイダ値Ｎの増加回
数が制限内であるか否かを判定する（Ｓ２０５）。ここ
では、各しきい値による増加を行ったことを示すフラグ
によって制限内であるか否かを判定できるようにすれば
よく、例えば上限第１しきい値によるデバイダ値Ｎの増
加を行った際には、上限第１フラグをセットして他のフ
ラグをクリアする。このようなフラグ状態においては、
上限第１しきい値によるデバイダ値増加は制限を越えて
いるが、上限第２しきい値による増加については制限内
であると判定できる。また、上限第２しきい値による増
加を行った際には、上限第２フラグをセットしてその他
のフラグをクリアする。このフラグ状態においては、上
限第１しきい値および上限第２しきい値によるデバイダ
値Ｎの増加は、いずれも制限を越えていると判定でき
る。デバイダ値の増加回数が制限内であると判定した場
合は（Ｓ２０５；Ｙｅｓ）、デバイダ値Ｎ（ｎ）＝Ｎ
（ｎ−１）＋１を実行して、前回のデバイダ値から１増
加させ（Ｓ２０６）、１／Ｎデバイダ１５を制御する
（Ｓ２０３）。
て、空き容量ＴＸＳＰ（ｎ）がロック解除しきい値を越
えていないと判定した場合は（Ｓ２０１；Ｎｏ）、まず
上限第２しきい値を越えているか否かを判定し（Ｓ２０
４）、空き容量ＴＸＳＰ（ｎ）が上限第２しきい値を越
えていると判定した場合は、まずデバイダ値Ｎの増加回
数が制限内であるか否かを判定する（Ｓ２０５）。ここ
では、各しきい値による増加を行ったことを示すフラグ
によって制限内であるか否かを判定できるようにすれば
よく、例えば上限第１しきい値によるデバイダ値Ｎの増
加を行った際には、上限第１フラグをセットして他のフ
ラグをクリアする。このようなフラグ状態においては、
上限第１しきい値によるデバイダ値増加は制限を越えて
いるが、上限第２しきい値による増加については制限内
であると判定できる。また、上限第２しきい値による増
加を行った際には、上限第２フラグをセットしてその他
のフラグをクリアする。このフラグ状態においては、上
限第１しきい値および上限第２しきい値によるデバイダ
値Ｎの増加は、いずれも制限を越えていると判定でき
る。デバイダ値の増加回数が制限内であると判定した場
合は（Ｓ２０５；Ｙｅｓ）、デバイダ値Ｎ（ｎ）＝Ｎ
（ｎ−１）＋１を実行して、前回のデバイダ値から１増
加させ（Ｓ２０６）、１／Ｎデバイダ１５を制御する
（Ｓ２０３）。
【００４３】しかしながら、ステップ２０５の判定にお
いて、デバイダ値の増加回数が制限を越えていると判定
した場合は（Ｓ２０５；Ｎｏ）、これ以上デバイダ値Ｎ
を変更することができないので、デバイダ値Ｎ（ｎ）＝
Ｎ（ｎ−１）を実行して（Ｓ２０７）、前回と同じデバ
イダ値を用いて１／Ｎデバイダ１５を制御する（Ｓ２０
３）。
いて、デバイダ値の増加回数が制限を越えていると判定
した場合は（Ｓ２０５；Ｎｏ）、これ以上デバイダ値Ｎ
を変更することができないので、デバイダ値Ｎ（ｎ）＝
Ｎ（ｎ−１）を実行して（Ｓ２０７）、前回と同じデバ
イダ値を用いて１／Ｎデバイダ１５を制御する（Ｓ２０
３）。
【００４４】ところで、このようなデバイダ値Ｎの変更
回数の制限を判定してデバイダ値Ｎの算出を行う場合
は、空き容量ＴＸＳＰ（ｎ）が上限第２しきい値を越え
ている場合に限らない。図８に示した第２下限しきい値
よりも少なくなった場合、第１上限しきい値よりも多く
なった場合、および第１下限しきい値よりも少なくなっ
た場合のそれぞれにおいてこのような判定が行われる。
まずステップＳ２０４の判定において、空き容量ＴＸＳ
Ｐ（ｎ）が上限第２しきい値以下であると判定した場合
は（Ｓ２０４；Ｎｏ）、次に、第２下限しきい値よりも
少ないか否かを判定する（Ｓ２０８）。ここで、空き容
量ＴＸＳＰ（ｎ）が第２下限しきい値よりも少ないと判
定した場合は（Ｓ２０８；Ｙｅｓ）、デバイダ値Ｎを小
さくして出力サンプリング信号Ｆｓの周波数を大きくす
ればよいが、減少回数にも２回までという制限を設けて
いるので、まずデバイダ値Ｎの減少回数が制限内である
か否かを判定する（Ｓ２０９）。
回数の制限を判定してデバイダ値Ｎの算出を行う場合
は、空き容量ＴＸＳＰ（ｎ）が上限第２しきい値を越え
ている場合に限らない。図８に示した第２下限しきい値
よりも少なくなった場合、第１上限しきい値よりも多く
なった場合、および第１下限しきい値よりも少なくなっ
た場合のそれぞれにおいてこのような判定が行われる。
まずステップＳ２０４の判定において、空き容量ＴＸＳ
Ｐ（ｎ）が上限第２しきい値以下であると判定した場合
は（Ｓ２０４；Ｎｏ）、次に、第２下限しきい値よりも
少ないか否かを判定する（Ｓ２０８）。ここで、空き容
量ＴＸＳＰ（ｎ）が第２下限しきい値よりも少ないと判
定した場合は（Ｓ２０８；Ｙｅｓ）、デバイダ値Ｎを小
さくして出力サンプリング信号Ｆｓの周波数を大きくす
ればよいが、減少回数にも２回までという制限を設けて
いるので、まずデバイダ値Ｎの減少回数が制限内である
か否かを判定する（Ｓ２０９）。
【００４５】ここで、デバイダ値の減少回数が制限内で
あると判定した場合は（Ｓ２０９；Ｙｅｓ）、デバイダ
値Ｎ（ｎ）＝Ｎ（ｎ−１）−１を実行して、前回のデバ
イダ値から１減少させ（Ｓ２１０）、１／Ｎデバイダ１
５を制御する（Ｓ２０３）。一方、ステップＳ２０９の
判定において、デバイダ値の減少回数が制限を越えてい
ると判定した場合は（Ｓ２０９；Ｎｏ）、これ以上デバ
イダ値Ｎを変更することができないので、デバイダ値Ｎ
（ｎ）＝Ｎ（ｎ−１）を実行して（Ｓ２０７）、前回と
同じデバイダ値を用いて１／Ｎデバイダ１５を制御する
（Ｓ２０３）。
あると判定した場合は（Ｓ２０９；Ｙｅｓ）、デバイダ
値Ｎ（ｎ）＝Ｎ（ｎ−１）−１を実行して、前回のデバ
イダ値から１減少させ（Ｓ２１０）、１／Ｎデバイダ１
５を制御する（Ｓ２０３）。一方、ステップＳ２０９の
判定において、デバイダ値の減少回数が制限を越えてい
ると判定した場合は（Ｓ２０９；Ｎｏ）、これ以上デバ
イダ値Ｎを変更することができないので、デバイダ値Ｎ
（ｎ）＝Ｎ（ｎ−１）を実行して（Ｓ２０７）、前回と
同じデバイダ値を用いて１／Ｎデバイダ１５を制御する
（Ｓ２０３）。
【００４６】ところで、ＦＩＦＯ１１の空き容量ＴＸＳ
Ｐ（ｎ）が上限第２しきい値以下で（Ｓ２０４；Ｎ
ｏ）、下限第２しきい値以上である（Ｓ２０８；Ｎｏ）
と判定した場合は、次に、空き容量ＴＸＳＰ（ｎ）が上
限第１しきい値を越えているか否かを判定する（Ｓ２１
１）。空き容量ＴＸＳＰ（ｎ）が上限第１しきい値を越
えている場合も（Ｓ２１１；Ｙｅｓ）、上限第２しきい
値を越えている場合と同様に、デバイダ値Ｎの増加回数
が制限内であるか否かの判定が必要となる（Ｓ２０
５）。
Ｐ（ｎ）が上限第２しきい値以下で（Ｓ２０４；Ｎ
ｏ）、下限第２しきい値以上である（Ｓ２０８；Ｎｏ）
と判定した場合は、次に、空き容量ＴＸＳＰ（ｎ）が上
限第１しきい値を越えているか否かを判定する（Ｓ２１
１）。空き容量ＴＸＳＰ（ｎ）が上限第１しきい値を越
えている場合も（Ｓ２１１；Ｙｅｓ）、上限第２しきい
値を越えている場合と同様に、デバイダ値Ｎの増加回数
が制限内であるか否かの判定が必要となる（Ｓ２０
５）。
【００４７】また、空き容量ＴＸＳＰ（ｎ）が上限第１
しきい値以下である場合は（Ｓ２１１；Ｎｏ）、さら
に、空き容量ＴＸＳＰ（ｎ）が下限第１しきい値よりも
少ないか否かを判定し（Ｓ２１２）、空き容量ＴＸＳＰ
（ｎ）が下限第１しきい値よりも少ない場合には（Ｓ２
１２；Ｙｅｓ）、下限第２しきい値よりも少ない場合と
同様に、デバイダ値Ｎの減少回数が制限内であるか否か
を判定する（Ｓ２０９）。
しきい値以下である場合は（Ｓ２１１；Ｎｏ）、さら
に、空き容量ＴＸＳＰ（ｎ）が下限第１しきい値よりも
少ないか否かを判定し（Ｓ２１２）、空き容量ＴＸＳＰ
（ｎ）が下限第１しきい値よりも少ない場合には（Ｓ２
１２；Ｙｅｓ）、下限第２しきい値よりも少ない場合と
同様に、デバイダ値Ｎの減少回数が制限内であるか否か
を判定する（Ｓ２０９）。
【００４８】ステップＳ２０４、Ｓ２０８、Ｓ２１１、
およびＳ２１２においていずれもＮｏと判定した場合
は、ＦＩＦＯ１１の空き容量ＴＸＳＰ（ｎ）は許容範囲
内に収まっていると判定できるので、デバイダ値Ｎを変
更する必要がないと判定できる。そこで、増加回数およ
び減少回数をいずれも０として（Ｓ２１３）、デバイダ
値Ｎ（ｎ）＝Ｎ（ｎ−１）を実行し（Ｓ２０７）、前回
と同じデバイダ値を用いて１／Ｎデバイダ１５を制御す
る（Ｓ２０３）。
およびＳ２１２においていずれもＮｏと判定した場合
は、ＦＩＦＯ１１の空き容量ＴＸＳＰ（ｎ）は許容範囲
内に収まっていると判定できるので、デバイダ値Ｎを変
更する必要がないと判定できる。そこで、増加回数およ
び減少回数をいずれも０として（Ｓ２１３）、デバイダ
値Ｎ（ｎ）＝Ｎ（ｎ−１）を実行し（Ｓ２０７）、前回
と同じデバイダ値を用いて１／Ｎデバイダ１５を制御す
る（Ｓ２０３）。
【００４９】図１０に示したロック前制御においてロッ
クフラグがセットされた後は、図９に示した割込処理が
実行される毎（フレーム開始を示すＳＯＦを検出する
毎）に図１２に示したロック後制御が実行されることに
より、ロック期間中は次に具体例を示して説明するよう
に、ロック時のデバイダ値Ｎを中心としてプラスマイナ
ス１の範囲の値を維持するようになる。これにより、出
力サンプリング信号Ｆｓの周波数が安定し、オーディオ
特性の劣化を防止することができるようになる。
クフラグがセットされた後は、図９に示した割込処理が
実行される毎（フレーム開始を示すＳＯＦを検出する
毎）に図１２に示したロック後制御が実行されることに
より、ロック期間中は次に具体例を示して説明するよう
に、ロック時のデバイダ値Ｎを中心としてプラスマイナ
ス１の範囲の値を維持するようになる。これにより、出
力サンプリング信号Ｆｓの周波数が安定し、オーディオ
特性の劣化を防止することができるようになる。
【００５０】[２−３．動作の具体例]では、図１３を参
照しながら、図１２に示したロック後制御動作の具体例
について説明する。図１３に示した具体例は、ＦＩＦＯ
１１の空き容量が下限第１しきい値近傍にあり、デバイ
ダ値Ｎでロック状態に移行した場合の各フレーム時（ｔ
１〜ｔ１０）のＦＩＦＯ１１の空き容量の状態を示して
いる。また、各フレーム時におけるデバイダ値の増加・
減少回数の状態および、それに基づいて決定されたデバ
イダ値もあわせて示している。なお、この例では、デバ
イダ値がＮである場合には、ＦＩＦＯ１１の空き容量は
増加するものとし、ノイズなどの要因がない場合には、
デバイダ値はＮあるいはＮ＋１の値をとる（図６（１）
参照）ものとする。
照しながら、図１２に示したロック後制御動作の具体例
について説明する。図１３に示した具体例は、ＦＩＦＯ
１１の空き容量が下限第１しきい値近傍にあり、デバイ
ダ値Ｎでロック状態に移行した場合の各フレーム時（ｔ
１〜ｔ１０）のＦＩＦＯ１１の空き容量の状態を示して
いる。また、各フレーム時におけるデバイダ値の増加・
減少回数の状態および、それに基づいて決定されたデバ
イダ値もあわせて示している。なお、この例では、デバ
イダ値がＮである場合には、ＦＩＦＯ１１の空き容量は
増加するものとし、ノイズなどの要因がない場合には、
デバイダ値はＮあるいはＮ＋１の値をとる（図６（１）
参照）ものとする。
【００５１】まず、時刻ｔ１においては、デバイダ値は
ロック時と同じ値Ｎであり、デバイダ値の変更は行って
いないので増減回数＝０である。ところが、時刻ｔ２に
おいて、ノイズなどの原因によりＦＩＦＯ１１の空き容
量が下限第１しきい値よりも少なくなったと判定される
（Ｓ２１２；Ｙｅｓ）。この時点までの減少回数＝０で
あるから、減少回数制限内であると判定されて（Ｓ２０
９）、デバイダ値はＮ−１となる（Ｓ２１０）。時刻ｔ
２でデバイダ値を減少させたので、時刻ｔ３においては
ＦＩＦＯ１１の空き容量が増加しているが、ここでは上
限および下限第１しきい値内であると判定されるので
（Ｓ２１２；Ｎｏ）、増加回数および減少回数は０とな
り（Ｓ２１３）、デバイダ値は時刻ｔ２におけるＮ−１
から変更しない（Ｓ２０７）。
ロック時と同じ値Ｎであり、デバイダ値の変更は行って
いないので増減回数＝０である。ところが、時刻ｔ２に
おいて、ノイズなどの原因によりＦＩＦＯ１１の空き容
量が下限第１しきい値よりも少なくなったと判定される
（Ｓ２１２；Ｙｅｓ）。この時点までの減少回数＝０で
あるから、減少回数制限内であると判定されて（Ｓ２０
９）、デバイダ値はＮ−１となる（Ｓ２１０）。時刻ｔ
２でデバイダ値を減少させたので、時刻ｔ３においては
ＦＩＦＯ１１の空き容量が増加しているが、ここでは上
限および下限第１しきい値内であると判定されるので
（Ｓ２１２；Ｎｏ）、増加回数および減少回数は０とな
り（Ｓ２１３）、デバイダ値は時刻ｔ２におけるＮ−１
から変更しない（Ｓ２０７）。
【００５２】デバイダ値はＮ−１のままであるので、時
刻ｔ４ではさらに空き容量が増加して上限第１しきい値
を越えたと判定される（Ｓ２１１；Ｙｅｓ）。ここで
は、この時点までの増加回数＝０であるから、増加回数
制限内であると判定されて（Ｓ２０５）、デバイダ値は
Ｎ−１＋１＝Ｎとなる（Ｓ２０６）。これにより、デバ
イダ値はロック時と同じ値Ｎとなるが、ＦＩＦＯ１１の
空き容量は改善されず、時刻ｔ５においては、なお空き
容量が増加して、上限第２しきい値を越えていると判定
される（Ｓ２０４：Ｙｅｓ）。この時点でのデバイダ値
の増加回数は１回であるから、増加制限内であると判定
されて（Ｓ２０５；Ｙｅｓ）、デバイダ値はもう一度増
加されてＮ＋１になる（Ｓ２０６）。
刻ｔ４ではさらに空き容量が増加して上限第１しきい値
を越えたと判定される（Ｓ２１１；Ｙｅｓ）。ここで
は、この時点までの増加回数＝０であるから、増加回数
制限内であると判定されて（Ｓ２０５）、デバイダ値は
Ｎ−１＋１＝Ｎとなる（Ｓ２０６）。これにより、デバ
イダ値はロック時と同じ値Ｎとなるが、ＦＩＦＯ１１の
空き容量は改善されず、時刻ｔ５においては、なお空き
容量が増加して、上限第２しきい値を越えていると判定
される（Ｓ２０４：Ｙｅｓ）。この時点でのデバイダ値
の増加回数は１回であるから、増加制限内であると判定
されて（Ｓ２０５；Ｙｅｓ）、デバイダ値はもう一度増
加されてＮ＋１になる（Ｓ２０６）。
【００５３】この時点でデバイダ値がロック時よりも大
きくなり、ＦＩＦＯ１１の空き容量が減少し始める。そ
して、時刻ｔ６においては、ＦＩＦＯ１１の空き容量が
上限第２しきい値以下となっている。ここでは、空き容
量は上限第１しきい値を越えていると判定されるが（Ｓ
２１１；Ｙｅｓ）、すでに制限回数（２回）のデバイダ
値増加が行われているので（Ｓ２０５；Ｎｏ）、デバイ
ダ値は変更されずＮ＋１のままとなる（Ｓ２０７）。
きくなり、ＦＩＦＯ１１の空き容量が減少し始める。そ
して、時刻ｔ６においては、ＦＩＦＯ１１の空き容量が
上限第２しきい値以下となっている。ここでは、空き容
量は上限第１しきい値を越えていると判定されるが（Ｓ
２１１；Ｙｅｓ）、すでに制限回数（２回）のデバイダ
値増加が行われているので（Ｓ２０５；Ｎｏ）、デバイ
ダ値は変更されずＮ＋１のままとなる（Ｓ２０７）。
【００５４】引き続きデバイダ値はロック時よりも大き
な状態となっているので、ＦＩＦＯ１１の空き容量はさ
らに減少し、時刻ｔ７においては、空き容量は下限第１
しきい値以上上限第１しきい値以下と判定される（Ｓ２
１２；Ｎｏ）。従って、デバイダ値の増加および減少回
数は０に戻るが（Ｓ２１３）、デバイダ値はＮ＋１のま
まである（Ｓ２０７）。同様に時刻ｔ８においても、デ
バイダ値はＮ＋１のままであるのでＦＩＦＯ１１の空き
容量は減少するが、空き容量は下限第１しきい値以上上
限第１しきい値以下であるので、デバイダ値の変更は行
われない。
な状態となっているので、ＦＩＦＯ１１の空き容量はさ
らに減少し、時刻ｔ７においては、空き容量は下限第１
しきい値以上上限第１しきい値以下と判定される（Ｓ２
１２；Ｎｏ）。従って、デバイダ値の増加および減少回
数は０に戻るが（Ｓ２１３）、デバイダ値はＮ＋１のま
まである（Ｓ２０７）。同様に時刻ｔ８においても、デ
バイダ値はＮ＋１のままであるのでＦＩＦＯ１１の空き
容量は減少するが、空き容量は下限第１しきい値以上上
限第１しきい値以下であるので、デバイダ値の変更は行
われない。
【００５５】しかしながら、そのままＦＩＦＯ１１の空
き容量が減少していくので、時刻ｔ９においては、下限
第１しきい値よりも少なくなったと判定される（Ｓ２１
２；Ｙｅｓ）。この時点では、デバイダ値の減少回数は
０回であるから、デバイダ値はＮ＋１−１＝Ｎとなり
（Ｓ２１０）、ロック時のデバイダ値に戻ることとな
る。上述したようにデバイダ値Ｎの状態では、ＦＩＦＯ
１１の空き容量を増加させるので、時刻ｔ１０において
は、空き容量は下限第１しきい値以上で、かつデバイダ
値がロック時と同じ値となっており、正常な状態に復帰
していることがわかる。
き容量が減少していくので、時刻ｔ９においては、下限
第１しきい値よりも少なくなったと判定される（Ｓ２１
２；Ｙｅｓ）。この時点では、デバイダ値の減少回数は
０回であるから、デバイダ値はＮ＋１−１＝Ｎとなり
（Ｓ２１０）、ロック時のデバイダ値に戻ることとな
る。上述したようにデバイダ値Ｎの状態では、ＦＩＦＯ
１１の空き容量を増加させるので、時刻ｔ１０において
は、空き容量は下限第１しきい値以上で、かつデバイダ
値がロック時と同じ値となっており、正常な状態に復帰
していることがわかる。
【００５６】このように、本実施形態ではデバイダ値を
増加あるいは減少する回数を、ＦＩＦＯ１１の空き容量
について上限あるいは下限しきい値を設けることによっ
て制限したので、出力サンプリング信号Ｆｓの周波数が
頻繁に変更されることを防止することができる。また、
上限および下限しきい値をそれぞれ２段階で設定したの
で、ＦＩＦＯ１１の空き容量がしきい値近傍にある不安
定な状態でロックした場合であっても、ノイズや揺らぎ
によって発生する不適切なデバイダ値の増加あるいは減
少を防止することができるようになる。
増加あるいは減少する回数を、ＦＩＦＯ１１の空き容量
について上限あるいは下限しきい値を設けることによっ
て制限したので、出力サンプリング信号Ｆｓの周波数が
頻繁に変更されることを防止することができる。また、
上限および下限しきい値をそれぞれ２段階で設定したの
で、ＦＩＦＯ１１の空き容量がしきい値近傍にある不安
定な状態でロックした場合であっても、ノイズや揺らぎ
によって発生する不適切なデバイダ値の増加あるいは減
少を防止することができるようになる。
【００５７】[３．変形例]本発明は、上述した実施形態
に限定されるものではなく、以下のような各種の変形が
可能である。
に限定されるものではなく、以下のような各種の変形が
可能である。
【００５８】上記実施形態においては、ＵＳＢにおける
データ転送を例として説明しているので、フレームの開
始を示す信号（ＳＯＦ）を所定の周期で入力されるタイ
ミング信号の例として説明しているが、必ずしもデータ
転送をＵＳＢに従って行う必要はなく、タイミング信号
の種類についても限定されるものではない。また、外部
から入力されるデータとして、等時性のデータストリー
ムであるオーディオデータを例として説明しているが、
定期的に入力されるデータであれば、データの種類が特
に限定されるものではない。
データ転送を例として説明しているので、フレームの開
始を示す信号（ＳＯＦ）を所定の周期で入力されるタイ
ミング信号の例として説明しているが、必ずしもデータ
転送をＵＳＢに従って行う必要はなく、タイミング信号
の種類についても限定されるものではない。また、外部
から入力されるデータとして、等時性のデータストリー
ムであるオーディオデータを例として説明しているが、
定期的に入力されるデータであれば、データの種類が特
に限定されるものではない。
【００５９】上記実施形態では、外部固定発振器１６が
発生したクロックを１／Ｎデバイダ１５で分周し、デバ
イダ値を変更することによって出力周波数を制御してい
るが、他の手段を用いて出力周波数を制御してもよく、
そのような場合に、ＣＰＵ１３はデバイダ値ではなく出
力周波数そのものを決定できるようにしてもよい。ま
た、所定の周期で入力されるタイミング信号の入力毎に
算出する前記出力周波数の平均周波数を算出する方法
も、上記実施形態で例示した式に限らず、他の算出方法
を用いてもかまわない。また、タイミング信号が入力さ
れた時点におけるＦＩＦＯ１１の空き容量に応じて決定
する出力周波数を一定の値にするため係数についても、
上記実施形態で例示したテーブルに限らず、他の手段で
求めてもかまわない。
発生したクロックを１／Ｎデバイダ１５で分周し、デバ
イダ値を変更することによって出力周波数を制御してい
るが、他の手段を用いて出力周波数を制御してもよく、
そのような場合に、ＣＰＵ１３はデバイダ値ではなく出
力周波数そのものを決定できるようにしてもよい。ま
た、所定の周期で入力されるタイミング信号の入力毎に
算出する前記出力周波数の平均周波数を算出する方法
も、上記実施形態で例示した式に限らず、他の算出方法
を用いてもかまわない。また、タイミング信号が入力さ
れた時点におけるＦＩＦＯ１１の空き容量に応じて決定
する出力周波数を一定の値にするため係数についても、
上記実施形態で例示したテーブルに限らず、他の手段で
求めてもかまわない。
【００６０】前記実施形態では、算出された平均周波数
が６０フレーム時間分継続して一定の値を示した場合
に、ロック状態に移行したものとしているが、この所定
の期間はあくまでも例示であり、他の値であってもよ
い。また、ロック後は、上限および下限しきい値に達し
た際にデバイダ値に対して１ずつ加算あるいは減算して
いるが、所定値としては、必ずしも１に限定されるもの
ではなく、出力周波数の変動がオーディオ特性を劣化さ
せない範囲であれば他の値でもよい場合がある。
が６０フレーム時間分継続して一定の値を示した場合
に、ロック状態に移行したものとしているが、この所定
の期間はあくまでも例示であり、他の値であってもよ
い。また、ロック後は、上限および下限しきい値に達し
た際にデバイダ値に対して１ずつ加算あるいは減算して
いるが、所定値としては、必ずしも１に限定されるもの
ではなく、出力周波数の変動がオーディオ特性を劣化さ
せない範囲であれば他の値でもよい場合がある。
【００６１】
【発明の効果】以上説明したように、本発明によれば、
簡単な回路構成で様々な周波数に柔軟に対応した同期制
御を行うことができるようになる。
簡単な回路構成で様々な周波数に柔軟に対応した同期制
御を行うことができるようになる。
【図１】 実施形態の全体構成を示す図である。
【図２】 ＵＳＢのフレームについて説明する図であ
る。
る。
【図３】 同期制御部の構成を示すブロック図である。
【図４】 デバイダ値の推移を例示する図である。
【図５】 ＦＩＦＯの空き容量の推移を例示する図であ
る。
る。
【図６】 ＦＩＦＯの空き容量と出力周波数の関係を示
す図である。
す図である。
【図７】 不安定な状態でロックした場合の例を示す図
である。
である。
【図８】 ＦＩＦＯの空き容量に関するしきい値の設定
を説明する図である。
を説明する図である。
【図９】 実施形態の動作を説明するフローチャートで
ある。
ある。
【図１０】 実施形態の動作を説明するフローチャート
である。
である。
【図１１】 テーブルの例を示す図である。
【図１２】 実施形態の動作を説明するフローチャート
である。
である。
【図１３】 実施形態の動作の具体例を説明する図であ
る。
る。
１……コンピュータ、２……プレーヤ、３……ケーブ
ル、１１……ＦＩＦＯ、１２……バッファ、１３……Ｃ
ＰＵ、１４……ＲＯＭ、１５……１／Ｎデバイダ、１６
……外部固定発振器、２１……レジスタ群、２２……ソ
フトフィルタ部、２３……デバイダ制御部。
ル、１１……ＦＩＦＯ、１２……バッファ、１３……Ｃ
ＰＵ、１４……ＲＯＭ、１５……１／Ｎデバイダ、１６
……外部固定発振器、２１……レジスタ群、２２……ソ
フトフィルタ部、２３……デバイダ制御部。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｌ 13/08 Ｇ０６Ｆ 1/04 ３２０Ａ
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/00
G06F 1/08
G06F 5/06 313
G06F 13/38 310
H04L 7/04
H04L 13/08
Claims (4)
- 【請求項１】 外部から入力されたデータを記憶するた
めの所定容量を有する記憶手段と、 前記記憶手段に記憶されたデータを出力する際の出力周
波数を、前記出力周波数の平均である平均周波数および
前記平均周波数を一定の値にするための係数に基づいて
制御する手段であって、所定の周期で入力されるタイミ
ング信号の入力毎に前記出力周波数の平均を算出し、前
記タイミング信号が入力された時点における前記記憶手
段の空き容量に応じて前記係数を決定する第１の周波数
制御手段と、 算出された前記平均周波数が所定の期間継続して一定の
値を示した場合に前記出力周波数を制御する手段であ
り、 前記空き容量が第１の上限値を上回ったことを検出した
とき、その時点において前記出力周波数を低くする変更
を行う一方、前記空き容量が該第１の上限値よりも大き
な第２の上限値を上回ったことを検出したとき、その時
点において前記出力周波数をさらに低くする変更を行
い、 かつ、前記空き容量が第１の下限値を下回ったことを検
出したとき、その時点において前記出力周波数を高くす
る変更を行う一方、前記空き容量が該第１の下限値より
も小さな第２の下限値を下回ったことを検出したとき、
その時点において前記出力周波数をさらに高くする変更
を行う第２の周波数制御手段とを具備することを 特徴と
する同期制御装置。 - 【請求項２】 請求項１に記載の同期制御装置におい
て、所定周波数の信号を発生する信号発生手段を備え、
前記第１の周波数制御手段および第２の周波数制御手段
は、前記所定周波数を分周する値を変更することによっ
て前記出力周波数を制御することを特徴とする同期制御
装置。 - 【請求項３】 請求項２に記載の同期制御装置におい
て、前記第２の周波数制御手段は、周波数を低く変更す
る場合は前記分周値に予め定めた所定値を加算し、周波
数を高く変更する場合は前記分周値から予め定めた所定
値を減算することを特徴とする同期制御装置。 - 【請求項４】 所定容量を有する記憶手段に外部から入
力されたデータを記憶する段階と、 前記記憶手段に記憶されたデータを出力する際の出力周
波数を、前記出力周波数の平均である平均周波数および
前記平均周波数を一定の値にするための係数に基づいて
制御する段階であって、所定の周期で入力されるタイミ
ング信号の入力毎に前記出力周波数の平均を算出し、前
記タイミング信号が入力された時点における前記記憶手
段の空き容量に応じて前記係数を決定する第１の周波数
制御段階と、 算出された前記平均周波数が所定の期間継続して一定の
値を示した場合に前記出力周波数を制御する段階であ
り、 前記空き容量が第１の上限値を上回ったことを検出した
とき、その時点において前記出力周波数を低くする変更
を行う一方、前記空き容量が該第１の上限値よりも大き
な第２の上限値を上回ったことを検出したとき、その時
点において前記出力周波数をさらに低くする変更を行
い、 かつ、前記空き容量が第１の下限値を下回ったことを検
出したとき、その時点において前記出力周波数を高くす
る変更を行う一方、前記空き容量が該第１の下限値より
も小さな第２の下限値を下回ったことを検出したとき、
その時点において前記出力周波数をさらに高くする変更
を行う第２の周波数制御段階とを具備することを 特徴と
する同期制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000210462A JP3536792B2 (ja) | 2000-02-28 | 2000-07-11 | 同期制御装置および同期制御方法 |
| US09/793,909 US6775724B2 (en) | 2000-02-28 | 2001-02-28 | Method and apparatus for synchronization control for various frequencies |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052063 | 2000-02-28 | ||
| JP2000-52063 | 2000-02-28 | ||
| JP2000210462A JP3536792B2 (ja) | 2000-02-28 | 2000-07-11 | 同期制御装置および同期制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320351A JP2001320351A (ja) | 2001-11-16 |
| JP3536792B2 true JP3536792B2 (ja) | 2004-06-14 |
Family
ID=26586265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000210462A Expired - Fee Related JP3536792B2 (ja) | 2000-02-28 | 2000-07-11 | 同期制御装置および同期制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6775724B2 (ja) |
| JP (1) | JP3536792B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002165148A (ja) | 2000-11-29 | 2002-06-07 | Sony Corp | データ処理装置および方法、並びに記録媒体 |
| US20020194332A1 (en) * | 2001-06-13 | 2002-12-19 | Connor Patrick L. | Method and apparatus to manage resources for a multi-threaded device driver |
| FR2831741B1 (fr) * | 2001-10-26 | 2003-12-19 | Thales Sa | Procedes et systemes d'enregistrement et lecture synchronisee de donnes provenant d'une pluralite d'equipements terminaux |
| KR100817134B1 (ko) * | 2002-03-25 | 2008-03-27 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 제조장치 및 방법 |
| ATE459053T1 (de) * | 2002-07-17 | 2010-03-15 | Chronologic Pty Ltd | Synchronisierter multikanal-usb |
| CN101120299B (zh) * | 2003-03-28 | 2012-04-04 | 汤姆森许可贸易公司 | 异步抖动减小技术 |
| JP4507672B2 (ja) * | 2004-03-31 | 2010-07-21 | ヤマハ株式会社 | オーディオ再生装置およびクロック周波数制御方法 |
| JP2005328186A (ja) * | 2004-05-12 | 2005-11-24 | Sony Corp | 受信装置、そのデータ処理方法およびプログラム |
| JP4760052B2 (ja) * | 2005-02-24 | 2011-08-31 | ヤマハ株式会社 | 伝送制御装置およびサンプリング周波数変換装置 |
| JP2007110184A (ja) * | 2005-10-11 | 2007-04-26 | Matsushita Electric Ind Co Ltd | ジッタ補正回路、ジッタ補正方法、及び復調装置 |
| JP4740170B2 (ja) * | 2007-02-09 | 2011-08-03 | 富士通株式会社 | 非同期同期通信網の変換装置、方法、プログラム、記録媒体及び通信システム |
| US7818603B2 (en) * | 2007-03-28 | 2010-10-19 | Microsoft Corporation | Deriving accurate media position information |
| US8412975B2 (en) * | 2007-05-15 | 2013-04-02 | Chronologic Pty. Ltd. | USB based synchronization and timing system |
| TW200921325A (en) * | 2007-11-05 | 2009-05-16 | Holtek Semiconductor Inc | Frequency synchronous apparatus and method |
| JP4930388B2 (ja) * | 2008-01-17 | 2012-05-16 | ヤマハ株式会社 | 通信装置およびプログラム |
| KR100865406B1 (ko) * | 2008-03-05 | 2008-10-24 | 주식회사 텔레칩스 | 전력 절감을 위한 시스템 클럭 최적화 방법 |
| JP5017153B2 (ja) * | 2008-03-14 | 2012-09-05 | 富士通株式会社 | 非同期同期通信網の変換装置、データ変換方法、データ変換プログラム、及び通信システム |
| CN102428423A (zh) * | 2009-05-20 | 2012-04-25 | 克罗诺洛吉克有限公司 | 用于分布式同步时钟架构的抖动减少方法和设备 |
| TWI512478B (zh) * | 2011-01-18 | 2015-12-11 | Asmedia Technology Inc | 匯流排主控器與相關方法 |
| JP5993776B2 (ja) * | 2013-03-29 | 2016-09-14 | 株式会社日立製作所 | データ伝送システム及び受信装置 |
| JP6445539B2 (ja) | 2013-05-31 | 2018-12-26 | ナイキ イノベイト シーブイ | 動的サンプリング |
| US11755224B2 (en) * | 2017-07-27 | 2023-09-12 | EMC IP Holding Company LLC | Storing data in slices of different sizes within different storage tiers |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359727A (en) * | 1987-04-27 | 1994-10-25 | Hitachi, Ltd. | Clock generator using PLL and information processing system using the clock generator |
| US4961188A (en) * | 1989-09-07 | 1990-10-02 | Bell Communications Research, Inc. | Synchronous frequency encoding technique for clock timing recovery in a broadband network |
| US5920842A (en) * | 1994-10-12 | 1999-07-06 | Pixel Instruments | Signal synchronization |
| JP2738319B2 (ja) * | 1994-12-09 | 1998-04-08 | 日本電気株式会社 | マイクロコンピュータ制御型圧電発振器 |
| EP0767544A3 (en) * | 1995-10-04 | 2002-02-27 | Interuniversitair Micro-Elektronica Centrum Vzw | Programmable modem using spread spectrum communication |
| JP3331894B2 (ja) * | 1997-01-30 | 2002-10-07 | ヤマハ株式会社 | Ｐｌｌ回路 |
| KR100261294B1 (ko) * | 1997-10-14 | 2000-07-01 | 이계철 | 고속 비복귀 기록 데이터 복구장치 |
| JPH11274922A (ja) * | 1998-03-19 | 1999-10-08 | Fujitsu Denso Ltd | 位相同期回路 |
| US6449017B1 (en) * | 1998-12-04 | 2002-09-10 | Ching-Chyi Thomas Chen | RGB self-alignment and intelligent clock recovery |
| US6347380B1 (en) * | 1999-03-03 | 2002-02-12 | Kc Technology, Inc. | System for adjusting clock rate to avoid audio data overflow and underrun |
| JP2001136064A (ja) * | 1999-11-08 | 2001-05-18 | Anritsu Corp | 周波数信号発生装置 |
| JP2001177394A (ja) * | 1999-12-20 | 2001-06-29 | Fujitsu General Ltd | Ｐｌｌ回路 |
-
2000
- 2000-07-11 JP JP2000210462A patent/JP3536792B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-28 US US09/793,909 patent/US6775724B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010018730A1 (en) | 2001-08-30 |
| JP2001320351A (ja) | 2001-11-16 |
| US6775724B2 (en) | 2004-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3536792B2 (ja) | 同期制御装置および同期制御方法 | |
| EP0375770B1 (en) | Fast locking phase-locked loop utilizing frequency estimation | |
| AU667935B2 (en) | Incremental desynchronizer | |
| JP3084151B2 (ja) | 情報処理システム | |
| JP2937529B2 (ja) | クロック再生回路 | |
| JP3506659B2 (ja) | デジタルクロック信号復元回路及びその方法 | |
| JP2002290233A (ja) | Ｐｌｌ回路のモード切替方法及びｐｌｌ回路のモード制御回路 | |
| JP3296297B2 (ja) | 同期制御方式 | |
| US6239346B1 (en) | Musical tone signal processing apparatus and storage medium storing programs for realizing functions of apparatus | |
| JP2003309543A (ja) | クロック復元回路およびデータ受信回路 | |
| JP3250151B2 (ja) | ジッタ抑圧回路 | |
| WO2000011789A1 (fr) | Controleur de boucle a phase asservie, procede de controle de boucle a phase asservie et limiteur | |
| JP2964916B2 (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
| JP3313318B2 (ja) | Ｐｌｌ回路 | |
| JP2001244809A (ja) | Ｐｌｌ回路 | |
| JP2728069B2 (ja) | 位相同期回路および該位相同期回路を用いる位相同期方法 | |
| JP3425909B2 (ja) | Ｐｌｌ回路 | |
| JP2000174735A (ja) | 同期装置及び方法 | |
| JP3567664B2 (ja) | 位相同期ループ装置 | |
| JPH0758731A (ja) | ジッタ抑圧回路 | |
| JP2586812B2 (ja) | 位相同期発振器 | |
| JP2564940B2 (ja) | 位相ロックループ回路 | |
| JP2003244114A (ja) | クロック再生回路 | |
| JP3901162B2 (ja) | タイミング調整装置及び方法 | |
| JP3075009B2 (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |