JP2564940B2 - 位相ロックループ回路 - Google Patents
位相ロックループ回路Info
- Publication number
- JP2564940B2 JP2564940B2 JP1159589A JP15958989A JP2564940B2 JP 2564940 B2 JP2564940 B2 JP 2564940B2 JP 1159589 A JP1159589 A JP 1159589A JP 15958989 A JP15958989 A JP 15958989A JP 2564940 B2 JP2564940 B2 JP 2564940B2
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- voltage
- integral
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は位相ロックループ回路、特にデジタル処理回
路で積分型ループフィルタを用いた位相ロックループ回
路の構成に関する。
路で積分型ループフィルタを用いた位相ロックループ回
路の構成に関する。
［従来の技術］ 従来から、完全積分型ループフィルタ（例えば、位相
ラグ型フィルタ）を有する位相ロックループ（PLL）回
路が周知であり、この位相ロックループ回路はデジタル
処理回路でのデジタル復調器などに用いられる。
ラグ型フィルタ）を有する位相ロックループ（PLL）回
路が周知であり、この位相ロックループ回路はデジタル
処理回路でのデジタル復調器などに用いられる。
［解決すべき課題］ この種の位相ロックループ回路では、完全積分型ルー
プフィルタを用いることから、無信号時における位相検
出器に生じる誤差電圧の蓄積により上記ループフィルタ
内の積分器に誤差が蓄積されるので、後段に設けられた
積分器で構成される電圧制御発振器（VCO）の周波数が
異常にずれるという問題がある。このため、VCOの周波
数が位相ロックループ回路の同期範囲を超えることにな
り、正常な同期ができず暴走する結果となる。このこと
を、第２図および第３図により詳細に説明する。
プフィルタを用いることから、無信号時における位相検
出器に生じる誤差電圧の蓄積により上記ループフィルタ
内の積分器に誤差が蓄積されるので、後段に設けられた
積分器で構成される電圧制御発振器（VCO）の周波数が
異常にずれるという問題がある。このため、VCOの周波
数が位相ロックループ回路の同期範囲を超えることにな
り、正常な同期ができず暴走する結果となる。このこと
を、第２図および第３図により詳細に説明する。
第２図には、積分型ループフィルタの回路構成が示さ
れており、この回路の伝達関数H(Z)は次式で与えられ
る。
れており、この回路の伝達関数H(Z)は次式で与えられ
る。
上記（１）式において、第２項の1/（１−Z-1）は積
分器で生じる値であるが、入力にある固定電圧が印加さ
れた場合にはその電圧が積分され、出力には大きな電圧
が発生することになる。
分器で生じる値であるが、入力にある固定電圧が印加さ
れた場合にはその電圧が積分され、出力には大きな電圧
が発生することになる。
一方、第３図には、上記ループフィルタの後段に設け
られるVCOの回路構成が示されており、変換テーブル前
までの伝達関数は上記の場合と同様に1/（１−Z-1）で
ある。従って、上記第２図のループフィルタの出力が入
力されると、その電圧はさらに積分され、誤差電圧も大
きな値となる。すなわち、ループフィルタの出力をVnと
すれば、VCO内の変換テーブルの入力はΣVnとなる。し
たがって、変換テーブルからはSIN（ΣVn）,COS（Σ
Vn）のVCO信号が生成される。
られるVCOの回路構成が示されており、変換テーブル前
までの伝達関数は上記の場合と同様に1/（１−Z-1）で
ある。従って、上記第２図のループフィルタの出力が入
力されると、その電圧はさらに積分され、誤差電圧も大
きな値となる。すなわち、ループフィルタの出力をVnと
すれば、VCO内の変換テーブルの入力はΣVnとなる。し
たがって、変換テーブルからはSIN（ΣVn）,COS（Σ
Vn）のVCO信号が生成される。
仮に、ループフィルタ出力がVn＝Ｖであるとすると、
周波数ｆは次式のようになる。
周波数ｆは次式のようになる。
したがって、上式（２）式の周波数が位相ロックルー
プ回路で同期できる周波数範囲内にあれば、正常に復帰
することができるが、長時間放置されると、積分型ルー
プフィルタの周波数が高くなり、同期できなくなる。
プ回路で同期できる周波数範囲内にあれば、正常に復帰
することができるが、長時間放置されると、積分型ルー
プフィルタの周波数が高くなり、同期できなくなる。
本発明は上記問題点にかんがみてなされたもので、そ
の目的は、積分型ループフィルタの出力電圧周波数が同
期範囲の周波数を超えることを防止し、デジタル処理回
路においても正常な動作を維持できる位相ロックループ
回路を提供することにある。
の目的は、積分型ループフィルタの出力電圧周波数が同
期範囲の周波数を超えることを防止し、デジタル処理回
路においても正常な動作を維持できる位相ロックループ
回路を提供することにある。
［課題の解決手段］ 上記目的を達成するために、本発明は、制御電圧を受
けて所定の周波数を発振する電圧制御発振器と、この電
圧制御発振器の出力と入力周波数との位相比較を行う位
相比較器と、この位相比較器の出力に接続され、前記制
御電圧を発生する積分型ループフィルタからなる位相ロ
ックループにおいて、前記積分型ループフィルタの出力
電圧を、前記位相ロックループのロックが可能な入力周
波数に基づいて得られるしきい値電圧と比較し、このし
きい値電圧を越えたか否かを判定する判定回路と、前記
積分型ループフィルタの出力電圧が前記しきい値より大
きいと判定されたときに、前記判定回路から出力される
情報信号を入力し、雑音成分を除去してリセット信号を
出力する平均回路とを具備し、前記平均回路からのリセ
ット信号を前記積分型ループフィルタに入力し、前記積
分型ループフィルタの出力電圧が前記しきい値を越えた
場合に前記積分型ループフィルタをリセットする構成と
してある。
けて所定の周波数を発振する電圧制御発振器と、この電
圧制御発振器の出力と入力周波数との位相比較を行う位
相比較器と、この位相比較器の出力に接続され、前記制
御電圧を発生する積分型ループフィルタからなる位相ロ
ックループにおいて、前記積分型ループフィルタの出力
電圧を、前記位相ロックループのロックが可能な入力周
波数に基づいて得られるしきい値電圧と比較し、このし
きい値電圧を越えたか否かを判定する判定回路と、前記
積分型ループフィルタの出力電圧が前記しきい値より大
きいと判定されたときに、前記判定回路から出力される
情報信号を入力し、雑音成分を除去してリセット信号を
出力する平均回路とを具備し、前記平均回路からのリセ
ット信号を前記積分型ループフィルタに入力し、前記積
分型ループフィルタの出力電圧が前記しきい値を越えた
場合に前記積分型ループフィルタをリセットする構成と
してある。
［作用］ 上記構成によれば、判定回路により積分型ループフィ
ルタの出力電圧と正常な同期を維持するためのしきい値
電圧とが比較され、出力電圧が所定のしきい値を超えた
場合にはリセット信号が積分型ループフィルタに出力さ
れる。そして、積分型ループフィルタ内では積分器の値
がリセットされ、新たに積分動作が開始されることにな
る。
ルタの出力電圧と正常な同期を維持するためのしきい値
電圧とが比較され、出力電圧が所定のしきい値を超えた
場合にはリセット信号が積分型ループフィルタに出力さ
れる。そして、積分型ループフィルタ内では積分器の値
がリセットされ、新たに積分動作が開始されることにな
る。
［実施例］ 以下、本発明の一実施例について図面を参照しながら
詳細に説明する。
詳細に説明する。
第１図には、実施例に係る位相ロックループ（PLL）
回路の回路ブロックが示されており、位相比較器１には
積分型ループフィルタ２が接続されると共に、この積分
型ループフィルタ２の後段に電圧制御発振器（VCO）３
が接続され、このVCO出力を位相比較器１にフィードバ
ックすることによりループを形成する。そして実施例で
は、上記積分型ループフィルタ２とVCO3との間に判定回
路４を設けており、この判定回路４にはしきい値電圧VA
が設定されている。このしきい値電圧VAは、位相ロック
ループ回路においてロック動作可能な周波数をfLとすれ
ば、VA＝２π・Ｔ・fLと設定する。
回路の回路ブロックが示されており、位相比較器１には
積分型ループフィルタ２が接続されると共に、この積分
型ループフィルタ２の後段に電圧制御発振器（VCO）３
が接続され、このVCO出力を位相比較器１にフィードバ
ックすることによりループを形成する。そして実施例で
は、上記積分型ループフィルタ２とVCO3との間に判定回
路４を設けており、この判定回路４にはしきい値電圧VA
が設定されている。このしきい値電圧VAは、位相ロック
ループ回路においてロック動作可能な周波数をfLとすれ
ば、VA＝２π・Ｔ・fLと設定する。
また、実施例では雑音等による誤動作を防止するため
に、低域通過フィルタである平均回路５を判定回路４に
接続しており、この平均回路５の出力を積分型ループフ
ィルタ２に入力する構成とする。
に、低域通過フィルタである平均回路５を判定回路４に
接続しており、この平均回路５の出力を積分型ループフ
ィルタ２に入力する構成とする。
以上の構成によれば、上記判定回路４によってVCO3の
制御電圧となる積分型ループフィルタ２の出力電圧VCが
検出され、この出力電圧VCは予め設定したしきい値電圧
VAと比較されることになり、|VC|＞VAのときにしきい値
を超えたことを示す情報信号が平均回路５に出力され
る。そうすると、平均回路５からはリセット信号が積分
型ループフィルタ２に出力されるので、このリセット信
号によって積分型ループフィルタ２内の積分器の積分値
はリセットされ、新たに積分動作を開始することにな
る。
制御電圧となる積分型ループフィルタ２の出力電圧VCが
検出され、この出力電圧VCは予め設定したしきい値電圧
VAと比較されることになり、|VC|＞VAのときにしきい値
を超えたことを示す情報信号が平均回路５に出力され
る。そうすると、平均回路５からはリセット信号が積分
型ループフィルタ２に出力されるので、このリセット信
号によって積分型ループフィルタ２内の積分器の積分値
はリセットされ、新たに積分動作を開始することにな
る。
例えば、第２図においては積分器としてシフトレジス
タを用いているので、このシフトレジスタの内容を平均
回路５からのリセット信号によりクリアすることにな
る。
タを用いているので、このシフトレジスタの内容を平均
回路５からのリセット信号によりクリアすることにな
る。
このようにして、積分型ループフィルタ２の出力電圧
がVCO3の制御電圧を逸脱した場合には、ループフィルタ
内の積分値がリセットされることにより正常な同期が維
持されることになる。
がVCO3の制御電圧を逸脱した場合には、ループフィルタ
内の積分値がリセットされることにより正常な同期が維
持されることになる。
［発明の効果］ 以上説明したように本発明によれば、積分型ループフ
ィルタの出力電圧を所定のしきい値電圧と比較判定し、
このしきい値を超えた場合には積分型ループフィルタ内
の積分値をリセットするようにしたので、VCOの制御電
圧となる積分型ループフィルタ出力電圧の周波数が位相
ロックループ回路の正常な同期範囲の周波数を超えるこ
とを防止できる。したがって、デジタル処理回路におい
ても正常な同期動作を維持することができ、位相ロック
ループ回路の暴走を防止することが可能となる。
ィルタの出力電圧を所定のしきい値電圧と比較判定し、
このしきい値を超えた場合には積分型ループフィルタ内
の積分値をリセットするようにしたので、VCOの制御電
圧となる積分型ループフィルタ出力電圧の周波数が位相
ロックループ回路の正常な同期範囲の周波数を超えるこ
とを防止できる。したがって、デジタル処理回路におい
ても正常な同期動作を維持することができ、位相ロック
ループ回路の暴走を防止することが可能となる。
第１図は位相ロックループ回路の構成を示す回路ブロッ
ク図、第２図は積分型ループフィルタの構成を示す回路
ブロック図、第３図は電圧制御発振器（VCO）の構成を
示す回路ブロック図である。 1:位相比較器 2:積分型ループフィルタ 3:電圧制御発振器（VCO） 4:判定回路 5:平均回路
ク図、第２図は積分型ループフィルタの構成を示す回路
ブロック図、第３図は電圧制御発振器（VCO）の構成を
示す回路ブロック図である。 1:位相比較器 2:積分型ループフィルタ 3:電圧制御発振器（VCO） 4:判定回路 5:平均回路
Claims (1)
- 【請求項１】制御電圧を受けて所定の周波数を発振する
電圧制御発振器と、この電圧制御発振器の出力と入力周
波数との位相比較を行う位相比較器と、この位相比較器
の出力に接続され、前記制御電圧を発生する積分型ルー
プフィルタからなる位相ロックループにおいて、 前記積分型ループフィルタの出力電圧を、前記位相ロッ
クループのロックが可能な入力周波数に基づいて得られ
るしきい値電圧と比較し、このしきい値電圧を越えたか
否かを判定する判定回路と、 前記積分型ループフィルタの出力電圧が前記しきい値よ
り大きいと判定されたときに、前記判定回路から出力さ
れる情報信号を入力し、雑音成分を除去してリセット信
号を出力する平均回路とを具備し、 前記平均回路からのリセット信号を前記積分型ループフ
ィルタに入力し、前記積分型ループフィルタの出力電圧
が前記しきい値を越えた場合に前記積分型ループフィル
タをリセットすることを特徴とする位相ロックループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159589A JP2564940B2 (ja) | 1989-06-23 | 1989-06-23 | 位相ロックループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159589A JP2564940B2 (ja) | 1989-06-23 | 1989-06-23 | 位相ロックループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0326020A JPH0326020A (ja) | 1991-02-04 |
| JP2564940B2 true JP2564940B2 (ja) | 1996-12-18 |
Family
ID=15697011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159589A Expired - Fee Related JP2564940B2 (ja) | 1989-06-23 | 1989-06-23 | 位相ロックループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564940B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548249A (en) * | 1994-05-24 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Clock generator and method for generating a clock |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6264125A (ja) * | 1985-09-13 | 1987-03-23 | Sanyo Electric Co Ltd | 位相同期回路 |
| JPS63182691U (ja) * | 1987-05-14 | 1988-11-24 | ||
| US5062122A (en) * | 1988-09-28 | 1991-10-29 | Kenwood Corporation | Delay-locked loop circuit in spread spectrum receiver |
-
1989
- 1989-06-23 JP JP1159589A patent/JP2564940B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0326020A (ja) | 1991-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359945B1 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| JPH0645921A (ja) | 位相ロックループ | |
| JPH0824261B2 (ja) | Ｐｌｌ監視回路 | |
| US5059833A (en) | Phase detector suitable for use in phase lock loop | |
| US6351164B1 (en) | PLL circuit | |
| EP2659589A1 (en) | Phase-frequency detection method | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US7082178B2 (en) | Lock detector circuit for dejitter phase lock loop (PLL) | |
| JP2564940B2 (ja) | 位相ロックループ回路 | |
| US5563531A (en) | Digital phase comparator | |
| JP3356715B2 (ja) | Ｐｌｌ回路 | |
| JPH0734547B2 (ja) | ミューティング制御回路 | |
| JPH02305024A (ja) | 位相同期回路 | |
| JPH02149018A (ja) | 自動周波数制御回路 | |
| JP3380380B2 (ja) | 位相周波数比較器 | |
| JPH0528829Y2 (ja) | ||
| JPH0738633B2 (ja) | タイミング・クロック再生回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPH0541715A (ja) | クロツク再生回路 | |
| JPH0936735A (ja) | ロックはずれ検出回路 | |
| JPH04274617A (ja) | Ｐｌｌ回路 | |
| JPH0380644A (ja) | デジタル位相同期回路 | |
| JPH0435929B2 (ja) | ||
| JPH06343043A (ja) | フェーズ・ロックド・ループ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |