JP5572172B2 - 検出回路、重畳電流生成回路および光ディスク装置 - Google Patents

Description

本発明は、検出回路、重畳電流生成回路および光ディスク装置に関し、特に重畳電流生成回路に外付け接続された外付け抵抗の接続不良が発生している状態であることを検出することができる検出回路、重畳電流生成回路および光ディスク装置に関する。

ＤＶＤ−ＲＡＭ（Ｄｉｇｉｔａｌ ＶｅｒｓａｔＩｌｅ Ｄｉｓｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の光ディスクを記憶媒体とし、その光ディスクにレーザー光を照射することによって、データの読み出しや書き込みを行う光ディスク装置がある。このような光ディスク装置においては、戻り光雑音をなるべく軽減する必要がある。このため、一般的な光ディスク装置は、重畳電流生成回路を用いて、基調となる基調電流に応じて、レーザー光を出力するレーザーダイオードを駆動するための駆動電流（重畳電流）を生成している。重畳電流生成回路として、例えば、下記に示す特許文献１に記載されているような外付け抵抗を用いて温度補償を行いながら、重畳電流を生成することができる回路がある。また、下記に示す特許文献２に記載されているような外付け抵抗を用いて高周波重畳周波数を調整することができる回路がある。

図８は、光ディスク装置における従来の一般的な重畳電流生成回路１００の回路構成を示すブロック図である。図８に示す重畳電流生成回路１００は、破線で囲まれている部分が、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）１０１の内部の回路である。さらに、重畳電流生成回路１００は、ＬＳＩ１０１に、端子ＰＡＤ１を介して、外付け部品である外付け抵抗Ｒｅｘｔが接続される。また、ＬＳＩ１０１に、端子ＰＡＤ２を介して、レーザーダイオードＬＤが接続される。なお、図８においては、光ディスク装置の光ピックアップを行う回路部分を中心に示している。

電圧発生回路１０２は、オペアンプＯＰとＰＭＯＳトランジスタＰ１とから構成される。電圧発生回路１０２の、オペアンプＯＰとＰＭＯＳトランジスタＰ１とから構成されるループ回路部分は、ノードＡの電位が基準電圧Ｖｒｅｆ（Ｖ）と等しくなるように、ノードＡの電圧を発生させている。このため、外付け抵抗Ｒｅｘｔの抵抗値をｒｅｘｔ（Ω）とすると、ノードＡにドレイン端子が接続されたＰＭＯＳトランジスタＰ１には、電流値ＩがＶｒｅｆ／ｒｅｘｔ（Ａ）であるドレイン電流が流れる。また、ＰＭＯＳトランジスタＰ１，Ｐ２で電流ミラー回路１０５として機能するため、駆動回路１０３にドレイン端子が接続されたＰＭＯＳトランジスタＰ２には、ＰＭＯＳトランジスタＰ１に流れるドレイン電流の電流値に比例した電流値の電流が流れる。そして、その電流が、駆動回路１０３に供給される。一方、発振器１０４は、駆動回路１０３に対して、高周波重畳周波数の信号を出力する。

図９は、駆動回路１０３の回路構成を示すブロック図である。図９に示す駆動回路１０３は、供給側電流源１２１ａと、吸入側電流源１２１ｂと、供給側スイッチング素子１２２ａと、吸入側スイッチング素子１２２ｂとを備えて構成される。
供給側電流源１２１ａと吸入側電流源１２１ｂとの間に、供給側スイッチング素子１２２ａと吸入側スイッチング素子１２２ｂとが直列に接続される。供給側電流源１２１ａおよび吸入側電流源１２１ｂには、電流ミラー回路１０５のＰＭＯＳトランジスタＰ２のドレイン端子から、ＰＭＯＳトランジスタＰ１に流れるドレイン電流のミラー電流が与えられているとともに、供給側電流源１２１ａから吸入側電流源１２１ｂに向かって電流が流れている。そして、この供給側スイッチング素子１２２ａおよび吸入側スイッチング素子１２２ｂは、発振器１０４から出力された高周波重畳周波数の信号を受けて、交互に導通状態が切り替わる。つまり、供給側スイッチング素子１２２ａがオン状態であれば、吸入側スイッチング素子１２２ｂはオフ状態になる。また、供給側スイッチング素子１２２ａがオフ状態であれば、吸入側スイッチング素子１２２ｂはオン状態になる。

駆動回路１０３は、上記のように動作する供給側スイッチング素子１２２ａと吸入側スイッチング素子１２２ｂとの中点を流れる電流を、重畳電流として出力する。つまり、駆動回路１０３は、外付け抵抗Ｒｅｘｔの抵抗値ｒｅｘｔ（Ω）によって決まる電流（ＰＭＯＳトランジスタＰ１を流れるドレイン電流）のミラー電流に応じて、重畳電流を出力している。

このようにして、駆動回路１０３は、ＰＭＯＳトランジスタＰ２から供給された電流と、発振器１０４から出力された高周波重畳周波数の信号とを受けて、ＰＭＯＳトランジスタＰ２から供給されたＰＭＯＳトランジスタＰ１に流れるドレイン電流に比例した電流の振幅をもち、且つ発振器１０４から出力された高周波重畳周波数で増減する重畳電流を出力する。

また、図１０は、光ディスク装置における重畳電流生成回路１００とは別の重畳電流生成回路２００の回路構成を示すブロック図である。図１０に示す重畳電流生成回路２００は、破線で囲まれている部分が、ＬＳＩ２０１の内部の回路である。さらに、重畳電流生成回路２００は、ＬＳＩ２０１に、端子ＰＡＤ３を介して、外付け部品である外付け抵抗Ｒｅｘｔ２が接続される。また、ＬＳＩ１０１に、端子ＰＡＤ２を介して、レーザーダイオードＬＤが接続される。このように、図１０においても、図８と同様に、光ディスク装置の光ピックアップを行う回路部分を中心に示している。

電圧発生回路２０２は、オペアンプＯＰ２とＰＭＯＳトランジスタＰ２１とから構成される。電圧発生回路２０２の、オペアンプＯＰ２とＰＭＯＳトランジスタＰ２１とから構成されるループ回路部分は、ノードＡの電位が基準電圧Ｖｒｅｆ（Ｖ）と等しくなるように、ノードＡの電圧を発生させている。このため、外付け抵抗Ｒｅｘｔ２の抵抗値をｒｅｘｔ２（Ω）とすると、ノードＡにドレイン端子が接続されたＰＭＯＳトランジスタＰ２１には、電流値ＩがＶｒｅｆ／ｒｅｘｔ２（Ａ）であるドレイン電流が流れる。また、発振器１０４にドレイン端子が接続されたＰＭＯＳトランジスタＰ２２には、ＰＭＯＳトランジスタＰ２１に流れるドレイン電流の電流値に比例した電流値の電流が流れ、その電流が発振器１０４に供給される。つまり、重畳電流生成回路２００においては、ＰＭＯＳトランジスタＰ２１に流れるドレイン電流のミラー電流が、駆動回路１０３ではなく、発振器１０４に供給されている。重畳電流生成回路２００においては、発振器１０４が、ＰＭＯＳトランジスタＰ２１に流れるドレイン電流のミラー電流で制御される電流制御発振器として機能する。

発振器１０４は、駆動回路１０３に対して、高周波重畳周波数の信号を出力している。この発振器１０４の出力周波数は、外付け抵抗Ｒｅｘｔ２の抵抗値ｒｅｘｔ２（Ω）によって決まる。まず、外付け抵抗Ｒｅｘｔ２の抵抗値ｒｅｘｔ２（Ω）によって、ＰＭＯＳトランジスタＰ２１を流れる電流が決定する。さらに、電流ミラー回路２０５において、ＰＭＯＳトランジスタＰ２１を流れる電流によって、ＰＭＯＳトランジスタＰ２２のドレイン端子から出力されるミラー電流が決定する。そして、そのミラー電流が、発振器１０４に入力される。つまり、発振器１０４は、外付け抵抗Ｒｅｘｔ２の抵抗値ｒｅｘｔ２（Ω）によって決まる電流（ＰＭＯＳトランジスタＰ２１を流れるドレイン電流）のミラー電流に応じて、高周波重畳周波数の信号を出力している。

なお、駆動回路１０３は、図９で説明したように、供給側電流源１２１ａと吸入側電流源１２１ｂとに所定の電流が与えられ、発振器１０４から出力された高周波重畳周波数の信号により供給側スイッチング素子１２２ａと吸入側スイッチング素子１２２ｂとの導通状態が交互に切り替わる。このような動作によって、駆動回路１０３は、ＰＭＯＳトランジスタＰ２１に流れるドレイン電流のミラー電流で制御される発振器１０４から出力された高周波重畳周波数の信号を受けて、所定の電流の振幅をもち、且つ発振器１０４から出力された高周波重畳周波数で増減する重畳電流を出力する。

特開２００４−３４２２７９号公報（第１頁、第１図） 特許第４３７６１３１号公報（第１頁、第１図）

ところが、図８に示した重畳電流生成回路１００において、外付け抵抗Ｒｅｘｔに接続不良が発生している状態になると、外付け抵抗Ｒｅｘｔの抵抗値ｒｅｘｔに寄生抵抗の抵抗値が付加される。つまり、ＬＳＩ１０１に、抵抗値ｒｅｘｔより大きい抵抗値の外付け抵抗が接続されたのと同じ状態になる。このような状態になると、外付け抵抗Ｒｅｘｔに接続不良が発生する前と比べて、電圧発生回路１０２のＰＭＯＳトランジスタＰ１に流れるドレイン電流が少なくなる。すると、オペアンプＯＰとＰＭＯＳトランジスタＰ１とから構成されているループ回路部分の動作の安定性が不足し、重畳電流の振幅が不安定になってしまう。なお、光ピックアップの出荷時にメーカーが行う出荷試験において、重畳電流の振幅や周波数が異常である状態を検出することができれば良いが、この光ピックアップの出荷試験は、通常、光のパワーを測定するものである。このため、光ピックアップの出荷試験では、重畳電流の振幅や周波数が異常である状態を検出することができない。

同様に、図１０に示した重畳電流生成回路２００においても、外付け抵抗Ｒｅｘｔ２に接続不良が発生している状態になると、外付け抵抗Ｒｅｘｔ２の抵抗値に寄生抵抗の抵抗値が付加される。つまり、ＬＳＩ２０１に、抵抗値ｒｅｘｔ２より大きい抵抗値の外付け抵抗が接続されたのと同じ状態になる。このような状態になると、外付け抵抗Ｒｅｘｔ２に接続不良が発生する前と比べて、電圧発生回路２０２のＰＭＯＳトランジスタＰ２１に流れるドレイン電流が少なくなる。すると、重畳電流生成回路１００と同様に、オペアンプＯＰ２とＰＭＯＳトランジスタＰ２１とから構成されているループ回路部分の動作の安定性が不足し、重畳電流の周波数が不安定になってしまう。なお、光ピックアップの出荷時にメーカーが行う出荷試験において、重畳電流の振幅や周波数が異常である状態を検出することができれば良いが、上述した通り、この光ピックアップの出荷試験は、通常、光のパワーを測定するものである。このため、光ピックアップの出荷試験では、重畳電流の振幅や周波数が異常である状態を検出することができない。

そこで、本発明は、上記の課題に鑑み、重畳電流生成回路に外付け接続された外付け抵抗の接続不良が発生している状態であることを検出することができる検出回路、重畳電流生成回路および光ディスク装置を提供することを目的とする。

本発明による検出回路、重畳電流生成回路および光ディスク装置は、上記の目的を達成するために、次のように構成される。
本発明による検出回路は、外付け抵抗の抵抗値に応じて決まる第１電流に基づいて生成される基調電流に応じて、レーザーダイオードを駆動するための重畳電流を生成する重畳電流生成回路における前記外付け抵抗の接続不良を検出する検出回路であって、前記基調電流とは別に、前記第１電流の電流値に応じて決まる比較対象電流または比較対象電圧を生成する比較対象生成回路と、前記比較対象生成回路によって生成された前記比較対象電圧と、基準電圧とを比較する比較器とを備えることを特徴とする。

上記の検出回路によれば、外付け抵抗の接続不良が発生している状態のときに、外付け抵抗に寄生抵抗が付加されるため、外付け抵抗の抵抗値に応じて決まる第１電流（実施形態中のＰＭＯＳトランジスタＰ１のドレイン電流である。）の電流値が変化する。これに伴って、比較対象生成回路で生成される、第１電流の電流値に応じて決まる比較対象電流または比較対象電圧が変化する。

具体的に、外付け抵抗の接続不良が発生している状態になると、外付け抵抗に、接続不良によって追加される寄生抵抗が付加される。これは、外付け抵抗の抵抗値をｒｅｘｔ（Ω）とし、寄生抵抗の抵抗値をｒｐａｒａ（Ω）とすると、ｒｅｘｔ＋ｒｐａｒａが外付け抵抗として接続されることと等価である。
そして、比較器による、外付け抵抗の接続不良が発生している状態であることを判定するための接続不良判定条件式を事前に決定しておき、比較器が、比較対象電流または比較対象電圧と、基準電流または基準電圧とを比較して比較結果を出力する。

例えば、外付け抵抗が正しく接続されている状態、つまり外付け抵抗の接続不良が発生していない状態のときは、比較器から出力される検出信号の電圧レベルはＬレベルになる。一方で、外付け抵抗の接続不良が発生している状態のときは、外付け抵抗に寄生抵抗が付加されて、比較器から出力される検出信号の電圧レベルはＨレベル（Ｌレベルよりも高い電圧レベル）になる。この比較結果に基づいて、接続不良が発生して、外付け抵抗の抵抗値が高抵抗になったり、外付け抵抗との接続状態がオープンになったりした状態であることを検出することが可能となる。

本発明による検出回路は、前記比較対象生成回路は、前記比較対象電流として、前記第１電流の電流値に比例した電流値である第２電流を生成することを特徴とする。
上記の検出回路によれば、比較対象生成回路は、具体的な比較対象電流として、第１電流の電流値に比例した電流値である第２電流（例えば、第１実施形態中では、ＰＭＯＳトランジスタＰ３のドレイン電流である。）を生成することが可能となる。

本発明による検出回路は、前記比較対象生成回路は、前記第２電流を前記比較対象電圧に変換する電流電圧変換回路を備え、前記比較器は、電圧比較器であって、前記電流電圧変換回路によって変換された前記比較対象電圧と前記基準電圧とを比較することを特徴とする。
上記の検出回路によれば、まず、電流電圧変換回路が、第２電流の電流値に応じた電圧値の電圧（比較対象電圧）に変換する。そして、上記の比較器は、電圧比較器であるため、電流電圧変換回路によって変換された比較対象電圧と基準電圧とを比較する。その比較結果に基づいて、接続不良が発生して、外付け抵抗の抵抗値が高抵抗になったり、外付け抵抗との接続状態がオープンになったりした状態であることを検出することが可能となる。

本発明による検出回路は、前記第１電流から電流を引く第１オフセット電流を出力する第１オフセット電流源を備えることを特徴とする。
上記の検出回路によれば、第１オフセット電流源が第１オフセット電流を出力し、第１電流から第１オフセット電流を引く。
外付け接続された外付け抵抗の接続不良が発生して、外付け抵抗の抵抗値が高抵抗になったり、外付け抵抗との接続状態がオープンになったりした場合に、第１電流が流れなくなる。これにより、オペアンプとＰＭＯＳトランジスタとから構成されているループ回路部分の動作の安定性が不足し、重畳電流の振幅や周波数が不安定となり、回路全体が正しく動作しなくなることがある。

そこで、第１オフセット電流を第１電流から引くことにより、外付け抵抗との接続状態がオープンとなった際等に、実施形態中のＰＭＯＳトランジスタＰ１のドレイン電流が流れなくなるのを防いで、回路全体が正しく動作させることが可能となる。
本発明による検出回路は、前記第２電流から電流を引く第２オフセット電流を出力する第２オフセット電流源を備えることを特徴とする。

上記の検出回路によれば、第２オフセット電流源が第２オフセット電流を出力し、第２電流から第２オフセット電流を引く。
第１オフセット電流源によって流れる第１オフセット電流は、外付け抵抗の接続不良が発生している状態であることを検出するため判定条件式に、その項として加わっている。従って、第１オフセット電流の電流値が、電源から出力される電源電圧や環境温度の変動、また製造プロセスで発生したばらつき等の影響を受けて変動する場合には、電源電圧や環境温度、製造プロセスで発生したばらつき等に応じて、判定条件式の内容が変わってしまうことがある。

そこで、第２オフセット電流源から出力される第２オフセット電流を第２電流から引く。このことにより、電源から出力される電源電圧や環境温度の変動、また製造プロセスで発生したばらつき等の影響を受けても、判定条件を変えずに、重畳電流生成回路に外付け接続された外付け抵抗の接続不良が発生している状態であることを検出することが可能となる。

本発明による検出回路は、前記第１電流の電流値と前記第２電流の電流値との比は、前記第１オフセット電流の電流値と前記第２オフセット電流の電流値との比と同じであることを特徴とする。
上記の検出回路によれば、第１電流の電流値と第２電流の電流値とのミラー比は１：αである。このため、第１オフセット電流の電流値と第２オフセット電流の電流値との電流値比も１：αとする。これによって、外付け抵抗の接続不良が発生している状態であることを検出するため判定条件式の項に加わっている第１オフセット電流の電流値の項を、第２オフセット電流の電流値の項によって、最も効率良く打ち消すことが可能となる。

本発明による検出回路は、前記比較対象生成回路は、電流を所定のミラー比で増幅する電流ミラー回路を備え、前記第１電流を所定のミラー比で増幅することによって、前記第２電流と前記基調電流とを生成することを特徴とする。
上記の検出回路によれば、電流ミラー回路が、比較対象電流を生成する回路であって、第１電流の電流値Ｉ（Ａ）に対して、電流値がα倍であるα×Ｉ（Ａ）の第２電流（ミラー電流）を生成する。つまり、この電流ミラー回路を用いることにより、第１電流の電流値を基にして、ミラー比が１：αである第２電流（ミラー電流）を生成することが可能となる。

本発明による検出回路は、前記比較対象生成回路は、所定の電流値の定電流を出力する定電流源を備え、前記定電流源から出力された前記定電流の電流値から前記第１電流の電流値を差し引くことによって、前記第２電流を生成することを特徴とする。
上記の検出回路によれば、電流ミラー回路を用いていない回路構成であるが、定電流源を用いて回路に定電流を流すことによって、定電流と第１電流との差分から第２電流を生成することが可能となる。一例として、定電流源から流れる定電流の電流値が５０（ｍＡ）としたとき、第１電流の電流値が１０（ｍＡ）であれば、第２電流の電流値はＩｃｏｎｓｔ−Ｉ＝５０（ｍＡ）−１０（ｍＡ）＝４０（ｍＡ）になる。

本発明による重畳電流生成回路は、所定の電圧を発生する電圧発生回路と、前記電圧発生回路により発生させられた電圧に応じた基調電流を生成するための外付け抵抗と、高周波重畳周波数の信号を生成する発振器と、前記基調電流に対して、前記高周波重畳周波数の信号の電流を重畳した重畳電流を生成する駆動回路と、前記外付け抵抗が接続不良状態であることを検出する上記のいずれか１つの検出回路とを備えることを特徴とする。

上記の重畳電流生成回路によれば、上記の検出回路が、基調電流に応じてレーザーダイオードを駆動するための駆動電流（重畳電流）を生成する駆動回路部分と独立して動作するように構成されている。このため、検出回路が外付け抵抗の接続不良が発生している状態であることを検出する動作を行いながら、駆動回路は検出回路の動作の影響を受けずに駆動電流（重畳電流）を生成することが可能となる。

本発明による重畳電流生成回路は、所定の電圧を発生する電圧発生回路と、前記電圧発生回路により発生させられた電圧に応じた基調電流を生成するための外付け抵抗と、前記基調電流に応じて高周波重畳周波数の信号を生成する発振器と、所定の電流に対して、前記高周波重畳周波数の信号の電流を重畳した重畳電流を生成する駆動回路と、前記外付け抵抗が接続不良状態であることを検出する上記の検出回路とを備えることを特徴とする。

上記の重畳電流生成回路によれば、上記の検出回路が、基調電流に応じて高周波重畳周波数の信号を生成する発振器部分と独立して動作するように構成されている。このため、検出回路が外付け抵抗の接続不良が発生している状態であることを検出する動作を行いながら、発振器は検出回路の動作の影響を受けずに基調電流に応じて高周波重畳周波数の信号を生成することが可能となる。そして、最終的に、重畳電流生成回路からは基調電流に応じた駆動電流（重畳電流）が出力される。

本発明による光ディスク装置は、レーザー光を出力するレーザーダイオードと、前記レーザーダイオードを駆動する駆動電流として、基調電流に対して、周波数電流を重畳した重畳電流を生成する上記の重畳電流生成回路とを備えることを特徴とする。
上記の光ディスク装置によれば、重畳電流生成回路の検出回路において、外付け抵抗の接続不良が発生している状態が検出されたときに、例えばデータの読み出しや書き込みに伴う処理を停止することが可能となる。

本発明によれば、重畳電流生成回路の検出回路においては、外付け抵抗の接続不良が発生している状態のときに、外付け抵抗に寄生抵抗が付加されるため、外付け抵抗の抵抗値に応じて決まる第１電流の電流値が変化する。これに伴って、その第１電流の電流値に応じて決まる比較対象電流または比較対象電圧が変化する。そして、外付け抵抗の接続不良が発生している状態であることを判定するための接続不良判定条件式を事前に決定しておき、比較器が、比較対象電流または比較対象電圧と、基準電流または基準電圧とを比較することにより、その比較結果に基づいて接続不良が発生している状態であることを検出することができる。

また、本発明によれば、重畳電流生成回路においては、上記の検出回路が、基調電流に応じてレーザーダイオードを駆動するための駆動電流（重畳電流）を生成する駆動回路部分や、基調電流に応じて高周波重畳周波数の信号を生成する発振器部分と独立して動作するように構成されている。これにより、検出回路が外付け抵抗の接続不良状態であることを検出する動作を行いながら、駆動回路にあっては、検出回路の動作の影響を受けずに駆動電流（重畳電流）を生成することができる。また、発振器にあっても、検出回路の動作の影響を受けずに高周波重畳周波数の信号を生成することができる。

また、本発明によれば、光ディスク装置においては、検出回路において外付け抵抗の接続不良が発生している状態が検出されたときに、例えばデータの読み出しや書き込みに伴う処理を停止することができる。

第１実施形態に係る重畳電流生成回路１０の検出回路の回路構成を示すブロック図である。 重畳電流生成回路１０において外付け抵抗Ｒｅｘｔの接続不良が発生している状態の等価回路である。 第２実施形態に係る重畳電流生成回路３０の検出回路の回路構成を示すブロック図である。 第３実施形態に係る重畳電流生成回路５０の検出回路の回路構成を示すブロック図である。 第４実施形態に係る重畳電流生成回路６０の検出回路の回路構成を示すブロック図である。 第５実施形態に係る重畳電流生成回路７０の検出回路の回路構成を示すブロック図である。 第６実施形態に係る重畳電流生成回路８０の検出回路の回路構成を示すブロック図である。 光ディスク装置における重畳電流生成回路１００の回路構成を示すブロック図である。 駆動回路１０３の回路構成を示すブロック図である。 光ディスク装置における重畳電流生成回路２００の回路構成を示すブロック図である。

ここからは、添付した図面を参照しながら、本発明の検出回路、その検出回路を備えて構成された重畳電流生成回路、およびその重畳電流生成回路を備えて構成された光ディスク装置の好適な実施形態を詳細に説明する。
（第１実施形態に係る重畳電流生成回路１０の検出回路）
最初に、図１および図２を参照して、本発明の実施形態の一つである第１実施形態に係る重畳電流生成回路１０の検出回路を説明する。

図１は、第１実施形態に係る重畳電流生成回路１０の回路構成を示すブロック図である。また、図２は、重畳電流生成回路１０において外付け抵抗Ｒｅｘｔの接続不良が発生している状態の等価回路である。
なお、図１においては、光ディスク装置の重畳電流生成回路１０のうちの検出回路として機能する部分を中心に示している。具体的に、端子ＰＡＤ１を介してＬＳＩ外に接続された外付け抵抗Ｒｅｘｔを除く回路が、検出回路として機能する。このため、図８〜図１０で説明した駆動回路１０３と発信器１０４とについては、説明上、図示するのを省略している。また、図１以降の図面についても、同様に検出回路として機能する部分を示す。

図１に示す重畳電流生成回路１０は、背景技術で説明した図８および図１０に示した重畳電流生成回路１００，２００を構成する素子に加えて、ＰＭＯＳトランジスタＰ３と、内蔵抵抗Ｒｉｎｔと、比較器して電圧比較器Ｃｖとを備えて構成される。
オペアンプＯＰとＰＭＯＳトランジスタＰ１とから、背景技術で説明した重畳電流生成回路１００，２００のうちの電圧発生回路１０２，２０２に相当する電圧発生回路１１を構成している。オペアンプＯＰは、自身の反転入力端子に基準電圧Ｖｒｅｆ（Ｖ）が入力され、自身の非反転入力端子がＰＭＯＳトランジスタＰ１のドレイン端子と接続される。また、オペアンプＯＰは、自身の出力端子が、ＰＭＯＳトランジスタＰ１のゲート端子と接続される。

また、ＰＭＯＳトランジスタＰ１〜Ｐ３が電流ミラー回路１２を構成している。ＰＭＯＳトランジスタＰ１〜Ｐ３は、それらのソース端子が電源ＶＤＤに接続される。ＰＭＯＳトランジスタＰ１は、自身のドレイン端子が外付け抵抗Ｒｅｘｔを介してグランドＶＳＳに接続される。そして、外付け抵抗Ｒｅｘｔの抵抗値ｒｅｘｔ（Ω）に応じて、外付け抵抗ＲｅｘｔにはＩ（Ａ）の電流が流れる。よって、ＰＭＯＳトランジスタＰ１に流れるドレイン電流（第１電流）も、Ｉ（Ａ）になる。また、ＰＭＯＳトランジスタＰ２は、自身のドレイン端子が図示しない駆動回路１０３または発振器１０４に接続される。または、ＰＭＯＳトランジスタＰ２のドレイン端子が、駆動回路１０３と発振器１０４との両方に接続されていても良い。なお、各実施形態の説明では、ＰＭＯＳトランジスタＰ２のドレイン端子が、駆動回路１０３に接続されているものとして説明する。また、ＰＭＯＳトランジスタＰ３は、自身のドレイン端子が内蔵抵抗Ｒｉｎｔを介してグランドＶＳＳに接続される。また、ＰＭＯＳトランジスタＰ１〜Ｐ３は、それらのゲート端子がオペアンプＯＰの出力端子に接続される。

この電流ミラー回路１２は、ＰＭＯＳトランジスタＰ１に流れるドレイン電流（第１電流）の電流値Ｉ（Ａ）に対して、電流値がα倍であるα×Ｉ（Ａ）のミラー電流（第２電流）を生成する。つまり、ＰＭＯＳトランジスタＰ１に流れるドレイン電流の電流値とミラー電流の電流値とのミラー比は、１：αである。また、電流ミラー回路１２は、図８および図１０に示した重畳電流生成回路１００，２００と同様に、図示しない駆動回路１０３や発振器１０４に与える基調電流も生成する。電流ミラー回路１２は、ＰＭＯＳトランジスタＰ２とＰＭＯＳトランジスタＰ３とをもっているため、駆動回路１０３や発振器１０４に与える基調電流とは別に、検出回路で用いるための、第１電流の電流値に比例した電流値である第２電流を生成することができる。

また、内蔵抵抗ＲｉｎｔとＰＭＯＳトランジスタＰ３とからＩ／Ｖ（電流電圧）変換回路１３が構成される。内蔵抵抗Ｒｉｎｔは、ＰＭＯＳトランジスタＰ３のドレイン端子と、グランドＶＳＳとの間に接続される。このＩ／Ｖ変換回路１３は、電流ミラー回路１２により生成されたミラー電流の電流値α×Ｉ（Ａ）に応じた電圧値（比較対象電圧）に変換する。

上記の電流ミラー回路１２とＩ／Ｖ変換回路１３とが、比較対象電圧を生成する比較対象生成回路として機能する。
電圧比較器Ｃｖは、自身の反転入力端子が、ＰＭＯＳトランジスタＰ３と内蔵抵抗Ｒｉｎｔとの間のノードＢと接続され、自身の非反転入力端子から電流発生回路１１において使用しているＶｒｅｆ（Ｖ）の基準電圧に比例したβ×Ｖｒｅｆ（Ｖ）の電圧が入力される。そして、電圧比較器Ｃｖは、ノードＢの電圧Ｖｃｏｍｐ（Ｖ）＝α×Ｉ×ｒｉｎｔ（Ｖ）と基準電圧Ｖｒｅｆ（Ｖ）とを比較する。つまり、電圧比較器Ｃｖは、β×Ｖｒｅｆ（Ｖ）を基準にして、ノードＢの電圧Ｖｃｏｍｐ（Ｖ）が大きいか、または小さいかを比較し、その比較結果に応じた電圧レベルの検出信号を出力することができる。Ｖｃｏｍｐ（Ｖ）＜β×Ｖｒｅｆ（Ｖ）であるとき、電圧比較器Ｃｖは、電圧レベルがＨレベルの検出信号を出力する。また、それ以外のとき、電圧比較器Ｃｖは、電圧レベルがＬレベルの検出信号を出力する。

ここで、外付け抵抗Ｒｅｘｔの抵抗値ｒｅｘｔ（Ω）とし、内蔵抵抗Ｒｉｎｔの抵抗値ｒｉｎｔ（Ω）とすると、Ｖｃｏｍｐ（Ｖ）＝α×Ｉ×ｒｉｎｔであるため、Ｖｃｏｍｐ（Ｖ）＝α×（Ｖｒｅｆ／ｒｅｘｔ）×ｒｉｎｔのように表すことができる。従って、Ｖｃｏｍｐ（Ｖ）＝β×Ｖｒｅｆ（Ｖ）のとき、外付け抵抗Ｒｅｘｔの抵抗値ｒｅｘｔ（Ω）と、内蔵抵抗Ｒｉｎｔの抵抗値ｒｉｎｔ（Ω）との間には、ｒｉｎｔ×（α／β）＝ｒｅｘｔの関係がある。つまり、電圧比較器Ｃｖは、外付け抵抗Ｒｅｘｔの抵抗値ｒｅｘｔ（Ω）が、ｒｉｎｔ×（α／β）（Ω）より大きいか、または小さいかを判定することができる。

一方で、外付け抵抗Ｒｅｘｔの接続不良が発生している状態になると、図２に示す等価回路のように、外付け抵抗Ｒｅｘｔに、接続不良によって追加される寄生抵抗Ｒｐａｒａが付加される。これは、寄生抵抗Ｒｐａｒａの抵抗値をｒｐａｒａ（Ω）とすると、ｒｅｘｔ＋ｒｐａｒａが外付け抵抗として接続されることと等価である。このため、ｒｐａｒａ＋ｒｅｘｔ＞ｒｉｎｔ×（α／β）となる。
ここで、電圧比較器Ｃｖによる、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを判定するための条件である接続不良判定条件を整理すると、ｒｐａｒａ＋ｒｅｘｔ＞ｒｉｎｔ×（α／β）＞ｒｅｘｔの関係をもつ判定条件式が成り立つ。

外付け抵抗Ｒｅｘｔが正しく接続されている状態、つまり外付け抵抗Ｒｅｘｔの接続不良が発生していない状態のときは、ｒｉｎｔ×（α／β）＞ｒｅｘｔとなり、電圧比較器Ｃｖから出力される検出信号の電圧レベルはＬレベルになる。一方で、外付け抵抗Ｒｅｘｔの接続不良が発生している状態のときは、外付け抵抗Ｒｅｘｔに寄生抵抗Ｒｐａｒａが付加されて、ｒｐａｒａ＋ｒｅｘｔ＞ｒｉｎｔ×（α／β）となり、電圧比較器Ｃｖから出力される検出信号の電圧レベルはＨレベルになる。つまり、上記の判定条件式のｒｉｎｔ×（α／β）を適当な値に決定することで、図２に示したような外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出することができる。

上記で説明した重畳電流生成回路１０は、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出するための検出回路を有している。このため、この重畳電流生成回路１０を用いることによって、その検出回路が図２に示したような外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出することができる。

（第２実施形態に係る重畳電流生成回路３０の検出回路）
続いて、図３を参照して、本発明の第２実施形態に係る重畳電流生成回路３０の検出回路を説明する。
図３は、第２実施形態に係る重畳電流生成回路３０の検出回路の回路構成を示すブロック図である。図３に示す重畳電流生成回路３０は、図１に示した第１実施形態に係る重畳電流生成回路１０を構成する素子に加えて、第１オフセット電流源３１を備えて構成される。つまり、第１実施形態に係る重畳電流生成回路１０の電圧発生回路１１に相当する電圧発生回路３２が、第１オフセット電流源３１を有している。

第１オフセット電流源３１は、自身の一端が、ＰＭＯＳトランジスタＰ１のドレイン端子と外付け抵抗Ｒｅｘｔとの間のノードＡに接続される。また、第１オフセット電流源３１は、自身の他端が、グランドＶＳＳに接続される。そして、第１オフセット電流源３１は、ノードＡからグランドＶＳＳに対して、電流値がＩｏｆｆ（Ａ）である第１オフセット電流を流す。

図１に示した第１実施形態に係る重畳電流生成回路１０においては、外付け接続された外付け抵抗Ｒｅｘｔの接続不良が発生して、外付け抵抗Ｒｅｘｔの抵抗値が高抵抗になったり、外付け抵抗Ｒｅｘｔとの接続状態がオープンになったりした場合に、ＰＭＯＳトランジスタＰ１にほとんどドレイン電流が流れなくなる。これにより、オペアンプＯＰとＰＭＯＳトランジスタＰ１とから構成されているループ回路部分の動作の安定性が不足し、重畳電流の振幅や周波数が不安定となることがある。

そこで、外付け抵抗Ｒｅｘｔとの接続状態がオープンとなった際等に、ＰＭＯＳトランジスタＰ１にドレイン電流が流れなくなるのを防ぐために、第１オフセット電流源３１は、ノードＡからグランドＶＳＳに対して、電流値がＩｏｆｆ（Ａ）である第１オフセット電流を流す。
上記で説明した第２実施形態に係る重畳電流生成回路３０の検出回路は、第１オフセット電流源３１を有しているため、外付け抵抗Ｒｅｘｔとの接続がオープンとなった場合であっても、ＰＭＯＳトランジスタＰ１には、電流値Ｉｏｆｆ（Ａ）のドレイン電流が流れる。これにより、外付け接続された外付け抵抗Ｒｅｘｔの接続不良が発生した場合に、オペアンプＯＰとＰＭＯＳトランジスタＰ１とから構成されているループ回路の動作が不安定になるのを防止することができる。

第２実施形態に係る重畳電流生成回路３０の検出回路においても、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出する動作原理は、図１に示した第１実施形態に係る重畳電流生成回路１０の検出回路と同じである。しかしながら、第２実施形態に係る重畳電流生成回路３０の検出回路においては、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出するとともに、外付け接続された外付け抵抗Ｒｅｘｔの接続不良が発生した場合にも回路動作の安定性を保つことができる。

（第３実施形態に係る重畳電流生成回路５０の検出回路）
続いて、図４を参照して、本発明の第３実施形態に係る重畳電流生成回路５０の検出回路を説明する。
図４は、第３実施形態に係る重畳電流生成回路５０の検出回路の回路構成を示すブロック図である。図４に示した重畳電流生成回路５０は、図３に示した第２実施形態に係る重畳電流生成回路３０を構成する素子に加えて、第２オフセット電流源５１を備えて構成される。つまり、第２実施形態に係る重畳電流生成回路３０のＩ／Ｖ変換回路１３に相当するＩ／Ｖ変換回路５２が、第２オフセット電流源５１を有している。

図３に示した第２実施形態に係る重畳電流生成回路３０においては、電圧発生回路３２だけがオフセット電流源３１を有して、Ｉ／Ｖ変換回路１３がオフセット電流源を有していなかった。ところが、第１オフセット電流源３１によって流れる、電流値がＩｏｆｆ（Ａ）の第１オフセット電流は、上記で説明したように、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出するため判定条件式に、その項として加わっている。従って、第１オフセット電流の電流値が、電源ＶＤＤから出力される電源電圧や環境温度の変動、また製造プロセスで発生したばらつき等の影響を受けて変動する場合には、電源電圧や環境温度、製造プロセスで発生したばらつき等に応じて、判定条件式の内容が変わってしまう。

そこで、Ｉ／Ｖ変換回路５２にも、オフセット電流源である第２オフセット電流源５１を設けて、電圧発生回路３２に流れる第１オフセット電流の電流値Ｉｏｆｆ（Ａ）のα倍である電流値α×Ｉｏｆｆ（Ａ）の第２オフセット電流をＩ／Ｖ変換回路５２に流す。これによって、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出するため判定条件式の項に加わっている電流値がＩｏｆｆ（Ａ）である第１オフセット電流の項を、電流値がα×Ｉｏｆｆ（Ａ）である第２オフセット電流によって打ち消すことができるようになる。なお、ＰＭＯＳトランジスタＰ１に流れるドレイン電流の電流値と、ＰＭＯＳトランジスタＰ３に流れるミラー電流の電流値とのミラー比は１：αであるため、これに合わせて、第１オフセット電流の電流値と第２オフセット電流の電流値との電流値比も１：αとすることで、最も効率良く第１オフセット電流の項を、第２オフセット電流によって打ち消すことができる。

上記で説明した第３実施形態に係る重畳電流生成回路５０の検出回路においても、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出する動作原理は、図３に示した第２実施形態に係る重畳電流生成回路３０の検出回路と同じである。しかしながら、第３実施形態に係る重畳電流生成回路５０の検出回路においては、電源電圧や環境温度の変動、また製造プロセスで発生したばらつき等の影響を受けて判定条件式が変動することを、第２実施形態に係る重畳電流生成回路３０の検出回路より抑えることができる。

（第４実施形態に係る重畳電流生成回路６０の検出回路）
続いて、図５を参照して、本発明の第４実施形態に係る重畳電流生成回路６０の検出回路を説明する。
図５は、第４実施形態に係る重畳電流生成回路６０の検出回路の回路構成を示すブロック図である。図５に示す重畳電流生成回路６０の検出回路は、図１に示した重畳電流生成回路１０と同じ電圧発生回路１１と、電流ミラー回路１２とを有している点で、図１に示した重畳電流生成回路１０と同じである。しかしながら、図５に示す重畳電流生成回路６０の検出回路は、図１に示した重畳電流生成回路１０のＩ／Ｖ変換回路１３を有していない点で、図１に示した重畳電流生成回路１０と異なる。さらに、重畳電流生成回路６０の検出回路は、比較器として、電圧比較器Ｃｖの代わりに電流比較器Ｃｉを有している。

電流比較器Ｃｉは、自身の反転入力端子が、ＰＭＯＳトランジスタＰ３のドレイン端子と接続され、自身の非反転入力端子から電流値がＩｒｅｆ（Ａ）の基準電流が入力される。そして、電流比較器Ｃｉは、ＰＭＯＳトランジスタＰ３のドレイン端子から流れるミラー電流（比較対象電流）の電流値Ｉｃｏｍｐ＝α×Ｉ（Ａ）と、基準電流の電流値がＩｒｅｆ（Ａ）とを比較する。つまり、電流比較器Ｃｉは、電流値Ｉｒｅｆ（Ａ）を基準として、ミラー電流の電流値Ｉｃｏｍｐ（Ａ）＝α×Ｉが大きいか、または小さいかを比較し、その比較結果に応じた電圧レベルの検出信号を出力することができる。電流比較器Ｃｉは、Ｉｃｏｍｐ（Ａ）＜Ｉｒｅｆ（Ａ）であるとき、電圧レベルがＨレベルの検出信号を出力する。また、それ以外のとき、電流比較器Ｃｉは、電圧レベルがＬレベルの検出信号を出力する。

図５に示す重畳電流生成回路６０においては、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出するのにあたって電流比較器Ｃｉを用いているが、比較対象となるものが電圧値であるか、電流値であるかの違いだけで、その動作原理は、第１実施形態に係る重畳電流生成回路１０と同じである。
従って、外付け抵抗Ｒｅｘｔが正しく接続されている状態、つまり外付け抵抗Ｒｅｘｔの接続不良が発生していない状態のときは、（α×Ｖｒｅｆ）／Ｉｒｅｆ＞ｒｅｘｔとなり、電流比較器Ｃｉから出力される検出信号の電圧レベルはＬレベルになる。一方で、外付け抵抗Ｒｅｘｔの接続不良が発生している状態のときは、外付け抵抗Ｒｅｘｔに寄生抵抗Ｒｐａｒａが付加されて、ｒｐａｒａ＋ｒｅｘｔ＞（α×Ｖｒｅｆ）／Ｉｒｅｆとなり、電流比較器Ｃｉから出力される検出信号の電圧レベルはＨレベルになる。

ここで、電流比較器Ｃｉによる、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを判定するための接続不良判定条件を整理すると、ｒｐａｒａ＋ｒｅｘｔ＞（α×Ｖｒｅｆ）／Ｉｒｅｆ＞ｒｅｘｔの関係をもつ判定条件式が成り立つ。つまり、この判定条件式の（α×Ｖｒｅｆ）／Ｉｒｅｆ（Ω）を、Ｖｒｅｆ（Ｖ）およびＩｒｅｆ（Ａ）に基づいて適当な値に決定することで、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出することができる。

上記で説明した重畳電流生成回路６０の検出回路においては、比較器として電圧比較器Ｃｖの代わりに電流比較器Ｃｉを用いることで、Ｉ／Ｖ変換回路１３を有していない簡易な回路構成によって、図２に示したような外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出することができる。

（第５実施形態に係る重畳電流生成回路７０の検出回路）
続いて、図６を参照して、本発明の第５実施形態に係る重畳電流生成回路７０の検出回路を説明する。
図６は、第５実施形態に係る重畳電流生成回路７０の検出回路の回路構成を示すブロック図である。図６に示す重畳電流生成回路７０の検出回路は、図１に示した第１実施形態に係る重畳電流生成回路１０の検出回路を構成する素子に加えて、ＮＭＯＳトランジスタＮ１を備えて構成される。つまり、第１実施形態に係る重畳電流生成回路１０の電圧発生回路１１に相当する電圧発生回路９１が、さらにＮＭＯＳトランジスタＮ１を有して構成されている。

ＮＭＯＳトランジスタＮ１は、自身のドレイン端子が、ＰＭＯＳトランジスタＰ１のドレイン端子に接続されるとともに、自身のソース端子が、外付け抵抗Ｒｅｘｔに接続される。また、ＮＭＯＳトランジスタＮ１は、自身のゲート端子が、オペアンプＯＰの出力端子に接続される。なお、電流ミラー回路１２に相当する電流ミラー回路９２を構成するＰＭＯＳトランジスタＰ１は、自身のゲート端子と自身のドレイン端子との間が、接続されている。

重畳電流生成回路７０の検出回路においても、例えば、図１に示した重畳電流生成回路１０の検出回路と同様に、オペアンプＯＰとＮＭＯＳトランジスタＮ１とから構成された電圧発生回路９１が、ノードＡの電位が基準電圧Ｖｒｅｆと等しくなるように、ノードＡの電圧を発生させている。このため、ノードＡにソース端子が接続されているＮＭＯＳトランジスタＮ１には、電流値Ｉ（Ａ）がＶｒｅｆ／ｒｅｘｔ（Ａ）のドレイン電流が流れる。そして、電流ミラー回路９２を用いることによって、電流値がＩ（Ａ）に比例した電流値がα×Ｉ（Ａ）であるミラー電流がＰＭＯＳトランジスタＰ３に流れる。そして、ミラー電流が、Ｉ／Ｖ変換回路１３に供給される。

第５実施形態に係る重畳電流生成回路７０の検出回路においては、電圧発生回路９１がＮＭＯＳトランジスタＮ１を有しており、電圧発生回路９１における電圧を発生させる方法が異なる。しかしながら、第５実施形態に係る重畳電流生成回路７０においても、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出する動作原理は、第１実施形態に係る重畳電流生成回路１０と同じである。

従って、重畳電流生成回路７０においても、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出するための検出回路を有しているため、その検出回路が図２に示したような外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出することができる。
（第６実施形態に係る重畳電流生成回路８０の検出回路）
続いて、図７を参照して、本発明の第６実施形態に係る重畳電流生成回路８０を説明する。

図７は、第６実施形態に係る重畳電流生成回路８０の回路構成を示すブロック図である。図７に示す重畳電流生成回路８０は、図６に示した第５実施形態に係る重畳電流生成回路７０の電流ミラー回路９２を有しておらず、その代わりに定電流源８１を備えた回路を有して構成される。
定電流源８１は、一方の端子が電源ＶＤＤに接続され、他方の端子がＮＭＯＳトランジスタＮ１のドレイン端子と、ノードＢとに接続されている。そして、定電流源８１は、電源ＶＤＤから、ＮＭＯＳトランジスタＮ１とノードＢとに対して、電流値がＩｃｏｎｓｔ（Ａ）である定電流を流す。

第６実施形態に係る重畳電流生成回路８０においては、電流ミラー回路を用いていない回路構成であるが、定電流源８１を用いて図示するように定電流を流すことによって、電流ミラー回路を用いる場合と同様に、検出回路で用いるための、第１電流の電流値に比例した電流値である第２電流を生成することができるように回路が構成されている。一例として、定電流源８１から流れる定電流の電流値Ｉｃｏｎｓｔが５０（ｍＡ）としたとき、外付け抵抗Ｒｅｘｔを流れるドレイン電流の電流値Ｉが１０（ｍＡ）であれば、第２電流の電流値はＩｃｏｎｓｔ−Ｉ＝５０（ｍＡ）−１０（ｍＡ）＝４０（ｍＡ）になる。つまり、定電流源８１を中心とする回路が、上記で説明した電流ミラー回路１２とＩ／Ｖ変換回路１３とからなる比較対象生成回路と同様に、比較対象電圧を生成する比較対象生成回路として機能する。

第６実施形態に係る重畳電流生成回路８０の検出回路においては、第２電流を生成する方法が図７に示した第５実施形態に係る重畳電流生成回路７０の検出回路と異なるだけであって、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出する動作原理は、図７に示した第５実施形態に係る重畳電流生成回路７０の検出回路と同じである。
第６実施形態に係る重畳電流生成回路８０は、図６に示した重畳電流生成回路７０と同様に、ノードＡにソース端子が接続されたＮＭＯＳトランジスタＮ１には、電流値がＶｒｅｆ／Ｒｅｘｔ（Ａ）のドレイン電流が流れ、電源ＶＤＤとＮＭＯＳトランジスタＮ１のドレイン端子との間に接続された定電流源８１に流れる電流値がＩｃｏｎｓｔ（Ａ）のとき、電流比較器Ｃｉの非反転入力端子に入力されるノードＢの電圧はＶｃｏｍｐ＝（Ｉｃｏｎｓｔ−Ｉ）×ｒｉｎｔ（Ｖ）になる。上記で説明した各重畳電流生成回路の検出回路と同様に、電流比較器Ｃｉによる、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを判定するための接続不良判定条件を整理すると、判定条件式は、ｒｐａｒａ＋ｒｅｘｔ＞（Ｖｒｅｆ×ｒｉｎｔ）／（ｒｉｎｔ×Ｉｃｏｎｓｔ−β×Ｖｒｅｆ）＞ｒｅｘｔとなる。

従って、外付け抵抗Ｒｅｘｔが正しく接続されている状態、つまり外付け抵抗Ｒｅｘｔの接続不良が発生していない状態のときは、（Ｖｒｅｆ×ｒｉｎｔ）／（ｒｉｎｔ×Ｉｃｏｎｓｔ−β×Ｖｒｅｆ）＞ｒｅｘｔとなり、電圧比較器Ｃｖから出力される検出信号の電圧レベルはＬレベルになる。一方で、外付け抵抗Ｒｅｘｔの接続不良が発生している状態のときは、外付け抵抗Ｒｅｘｔに寄生抵抗Ｒｐａｒａが付加されて、ｒｐａｒａ＋ｒｅｘｔ＞（Ｖｒｅｆ×ｒｉｎｔ）／（ｒｉｎｔ×Ｉｃｏｎｓｔ−β×Ｖｒｅｆ）となり、電圧比較器Ｃｖから出力される検出信号の電圧レベルはＨレベルになる。

このように、第６実施形態に係る重畳電流生成回路８０においては、電流ミラー回路の代わりに定電流源８１を有する回路を用いて第２電流（比較対象電流）を生成し、比較対象電流と基準電流とを比較することにより、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出するための検出回路を有している。このため、重畳電流生成回路８０においても、その検出回路が図２に示したような外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出することができる。

（各実施形態の説明のまとめ）
上記の各実施形態で説明したように、光ディスク装置に用いる重畳電流生成回路に設けた検出回路は、外付け抵抗Ｒｅｘｔの接続不良が発生している状態のときに、外付け抵抗Ｒｅｘｔに寄生抵抗Ｒｐａｒａが付加され、外付け抵抗Ｒｅｘｔに流れる第１電流の電流値が変化する。これによって、その第１電流の電流値に応じた電流値をもつ第２電流の電流値も変化する。そして、外付け抵抗の接続不良が発生している状態であることを判定するための接続不良判定条件式を事前に決定しておき、比較器が、例えば、第２電流の電流値（比較対象電流）、または第２電流の電流値を変換した電圧値（比較対象電圧）と、基準電流または基準電圧とを比較することにより、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出する。

このようにして、各重畳電流生成回路は、外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出するための検出回路を有している。このため、各重畳電流生成回路を用いることによって、その検出回路が図２に示したような外付け抵抗Ｒｅｘｔの接続不良が発生している状態であることを検出することができる。なお、検出回路が、駆動回路部分とは独立して動作する。このことにより、検出回路が外付け抵抗の接続不良状態であることを検出する動作を行いながら、駆動回路にあっては検出回路の動作の影響を受けずに基調電流に応じて駆動電流（重畳電流）を生成することができる。また、発振器にあっては、検出回路の動作の影響を受けずに基調電流に応じて高周波重畳周波数の信号を生成することができる。そして、最終的に、重畳電流生成回路からは基調電流に応じた駆動電流（重畳電流）が出力される。
また、光ディスク装置においては、検出回路において外付け抵抗の接続不良が発生している状態が検出されたときに、例えばデータの読み出しや書き込みに伴う処理を停止することができる。

本発明の検出回路は、特にレーザー光を光ディスクに照射することによってデータの読み出しあるいは書き込みを行う光ディスク装置の重畳電流生成回路に接続された外付け抵抗の接続不良が発生している状態であることを検出することができる重畳電流生成回路に設けられる。また、重畳電流生成回路は、外付け抵抗の接続不良が発生している状態であることを検出することができる検出回路を有する重畳電流生成回路として、光ディスク装置に用いられる。

１０，３０，５０，６０，７０，８０……重畳電流生成回路（検出回路を含む）
Ｒｅｘｔ……外付け抵抗
Ｒｉｎｔ……内蔵抵抗
Ｃｖ……電圧比較器
Ｃｉ……電流比較器
Ｐ１〜Ｐ３……ＰＭＯＳトランジスタ
Ｎ１……ＮＭＯＳトランジスタ
１１，３２，９１……電圧発生回路
１２，９２……電流ミラー回路
１３，５２……Ｉ／Ｖ変換回路
３１……第１オフセット電流源
５１……第２オフセット電流源
８１……定電流源

Claims (8)

1. 外付け抵抗の抵抗値に応じて決まる第１電流に基づいて生成される基調電流に応じて、レーザーダイオードを駆動するための重畳電流を生成する重畳電流生成回路における前記外付け抵抗の接続不良を検出する検出回路であって、
   前記基調電流とは別に、前記第１電流の電流値に応じて決まる比較対象電流または比較対象電圧を生成する比較対象生成回路と、
   前記比較対象生成回路によって生成された前記比較対象電圧と、基準電圧とを比較する比較器と、
   前記第１電流から電流を引く第１オフセット電流を出力する第１オフセット電流源と
   を備え、
   前記比較対象生成回路は、前記比較対象電流として、前記第１電流の電流値に比例した電流値である第２電流を生成し、
   前記比較対象生成回路は、前記第２電流を前記比較対象電圧に変換する電流電圧変換回路を備え、
   前記比較器は、電圧比較器であって、前記電流電圧変換回路によって変換された前記比較対象電圧と前記基準電圧とを比較すること
   を特徴とする検出回路。
2. 前記第２電流から電流を引く第２オフセット電流を出力する第２オフセット電流源を備えることを特徴とする請求項１に記載の検出回路。
3. 前記第１電流の電流値と前記第２電流の電流値との比は、前記第１オフセット電流の電流値と前記第２オフセット電流の電流値との比と同じであることを特徴とする請求項２に記載された検出回路。
4. 前記比較対象生成回路は、
   電流を所定のミラー比で増幅する電流ミラー回路を備え、前記第１電流を所定のミラー比で増幅することによって、前記第２電流と前記基調電流とを生成することを特徴とする請求項１〜３のいずれか１項に記載された検出回路。
5. 前記比較対象生成回路は、
   所定の電流値の定電流を出力する定電流源を備え、前記定電流源から出力された前記定電流の電流値から前記第１電流の電流値を差し引くことによって、前記第２電流を生成することを特徴とする請求項１〜３のいずれか１項に記載された検出回路。
6. 所定の電圧を発生する電圧発生回路と、
   前記電圧発生回路により発生させられた電圧に応じた基調電流を生成するための外付け抵抗と、
   高周波重畳周波数の信号を生成する発振器と、
   前記基調電流に対して、前記高周波重畳周波数の信号の電流を重畳した重畳電流を生成する駆動回路と、
   前記外付け抵抗が接続不良状態であることを検出する請求項１〜５のいずれか１項に記載の検出回路と
   を備えることを特徴とする重畳電流生成回路。
7. 所定の電圧を発生する電圧発生回路と、
   前記電圧発生回路により発生させられた電圧に応じた基調電流を生成するための外付け抵抗と、
   前記基調電流に応じて高周波重畳周波数の信号を生成する発振器と、
   所定の電流に対して、前記高周波重畳周波数の信号の電流を重畳した重畳電流を生成する駆動回路と、
   前記外付け抵抗が接続不良状態であることを検出する請求項１〜５のいずれか１項に記載の検出回路と
   を備えることを特徴とする重畳電流生成回路。
8. レーザー光を出力するレーザーダイオードと、
   前記レーザーダイオードを駆動する駆動電流として、基調電流に対して、周波数電流を重畳した重畳電流を生成する請求項６または７に記載された重畳電流生成回路と
   を備えることを特徴とする光ディスク装置。

Images