JP5572172B2 - 検出回路、重畳電流生成回路および光ディスク装置 - Google Patents

検出回路、重畳電流生成回路および光ディスク装置 Download PDF

Info

Publication number
JP5572172B2
JP5572172B2 JP2012007327A JP2012007327A JP5572172B2 JP 5572172 B2 JP5572172 B2 JP 5572172B2 JP 2012007327 A JP2012007327 A JP 2012007327A JP 2012007327 A JP2012007327 A JP 2012007327A JP 5572172 B2 JP5572172 B2 JP 5572172B2
Authority
JP
Japan
Prior art keywords
current
generation circuit
circuit
superimposed
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012007327A
Other languages
English (en)
Other versions
JP2013149305A (ja
Inventor
吉田  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2012007327A priority Critical patent/JP5572172B2/ja
Publication of JP2013149305A publication Critical patent/JP2013149305A/ja
Application granted granted Critical
Publication of JP5572172B2 publication Critical patent/JP5572172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、検出回路、重畳電流生成回路および光ディスク装置に関し、特に重畳電流生成回路に外付け接続された外付け抵抗の接続不良が発生している状態であることを検出することができる検出回路、重畳電流生成回路および光ディスク装置に関する。
DVD−RAM(Digital VersatIle Disc Random Access Memory)等の光ディスクを記憶媒体とし、その光ディスクにレーザー光を照射することによって、データの読み出しや書き込みを行う光ディスク装置がある。このような光ディスク装置においては、戻り光雑音をなるべく軽減する必要がある。このため、一般的な光ディスク装置は、重畳電流生成回路を用いて、基調となる基調電流に応じて、レーザー光を出力するレーザーダイオードを駆動するための駆動電流(重畳電流)を生成している。重畳電流生成回路として、例えば、下記に示す特許文献1に記載されているような外付け抵抗を用いて温度補償を行いながら、重畳電流を生成することができる回路がある。また、下記に示す特許文献2に記載されているような外付け抵抗を用いて高周波重畳周波数を調整することができる回路がある。
図8は、光ディスク装置における従来の一般的な重畳電流生成回路100の回路構成を示すブロック図である。図8に示す重畳電流生成回路100は、破線で囲まれている部分が、LSI(Large Scale Integration)101の内部の回路である。さらに、重畳電流生成回路100は、LSI101に、端子PAD1を介して、外付け部品である外付け抵抗Rextが接続される。また、LSI101に、端子PAD2を介して、レーザーダイオードLDが接続される。なお、図8においては、光ディスク装置の光ピックアップを行う回路部分を中心に示している。
電圧発生回路102は、オペアンプOPとPMOSトランジスタP1とから構成される。電圧発生回路102の、オペアンプOPとPMOSトランジスタP1とから構成されるループ回路部分は、ノードAの電位が基準電圧Vref(V)と等しくなるように、ノードAの電圧を発生させている。このため、外付け抵抗Rextの抵抗値をrext(Ω)とすると、ノードAにドレイン端子が接続されたPMOSトランジスタP1には、電流値IがVref/rext(A)であるドレイン電流が流れる。また、PMOSトランジスタP1,P2で電流ミラー回路105として機能するため、駆動回路103にドレイン端子が接続されたPMOSトランジスタP2には、PMOSトランジスタP1に流れるドレイン電流の電流値に比例した電流値の電流が流れる。そして、その電流が、駆動回路103に供給される。一方、発振器104は、駆動回路103に対して、高周波重畳周波数の信号を出力する。
図9は、駆動回路103の回路構成を示すブロック図である。図9に示す駆動回路103は、供給側電流源121aと、吸入側電流源121bと、供給側スイッチング素子122aと、吸入側スイッチング素子122bとを備えて構成される。
供給側電流源121aと吸入側電流源121bとの間に、供給側スイッチング素子122aと吸入側スイッチング素子122bとが直列に接続される。供給側電流源121aおよび吸入側電流源121bには、電流ミラー回路105のPMOSトランジスタP2のドレイン端子から、PMOSトランジスタP1に流れるドレイン電流のミラー電流が与えられているとともに、供給側電流源121aから吸入側電流源121bに向かって電流が流れている。そして、この供給側スイッチング素子122aおよび吸入側スイッチング素子122bは、発振器104から出力された高周波重畳周波数の信号を受けて、交互に導通状態が切り替わる。つまり、供給側スイッチング素子122aがオン状態であれば、吸入側スイッチング素子122bはオフ状態になる。また、供給側スイッチング素子122aがオフ状態であれば、吸入側スイッチング素子122bはオン状態になる。
駆動回路103は、上記のように動作する供給側スイッチング素子122aと吸入側スイッチング素子122bとの中点を流れる電流を、重畳電流として出力する。つまり、駆動回路103は、外付け抵抗Rextの抵抗値rext(Ω)によって決まる電流(PMOSトランジスタP1を流れるドレイン電流)のミラー電流に応じて、重畳電流を出力している。
このようにして、駆動回路103は、PMOSトランジスタP2から供給された電流と、発振器104から出力された高周波重畳周波数の信号とを受けて、PMOSトランジスタP2から供給されたPMOSトランジスタP1に流れるドレイン電流に比例した電流の振幅をもち、且つ発振器104から出力された高周波重畳周波数で増減する重畳電流を出力する。
また、図10は、光ディスク装置における重畳電流生成回路100とは別の重畳電流生成回路200の回路構成を示すブロック図である。図10に示す重畳電流生成回路200は、破線で囲まれている部分が、LSI201の内部の回路である。さらに、重畳電流生成回路200は、LSI201に、端子PAD3を介して、外付け部品である外付け抵抗Rext2が接続される。また、LSI101に、端子PAD2を介して、レーザーダイオードLDが接続される。このように、図10においても、図8と同様に、光ディスク装置の光ピックアップを行う回路部分を中心に示している。
電圧発生回路202は、オペアンプOP2とPMOSトランジスタP21とから構成される。電圧発生回路202の、オペアンプOP2とPMOSトランジスタP21とから構成されるループ回路部分は、ノードAの電位が基準電圧Vref(V)と等しくなるように、ノードAの電圧を発生させている。このため、外付け抵抗Rext2の抵抗値をrext2(Ω)とすると、ノードAにドレイン端子が接続されたPMOSトランジスタP21には、電流値IがVref/rext2(A)であるドレイン電流が流れる。また、発振器104にドレイン端子が接続されたPMOSトランジスタP22には、PMOSトランジスタP21に流れるドレイン電流の電流値に比例した電流値の電流が流れ、その電流が発振器104に供給される。つまり、重畳電流生成回路200においては、PMOSトランジスタP21に流れるドレイン電流のミラー電流が、駆動回路103ではなく、発振器104に供給されている。重畳電流生成回路200においては、発振器104が、PMOSトランジスタP21に流れるドレイン電流のミラー電流で制御される電流制御発振器として機能する。
発振器104は、駆動回路103に対して、高周波重畳周波数の信号を出力している。この発振器104の出力周波数は、外付け抵抗Rext2の抵抗値rext2(Ω)によって決まる。まず、外付け抵抗Rext2の抵抗値rext2(Ω)によって、PMOSトランジスタP21を流れる電流が決定する。さらに、電流ミラー回路205において、PMOSトランジスタP21を流れる電流によって、PMOSトランジスタP22のドレイン端子から出力されるミラー電流が決定する。そして、そのミラー電流が、発振器104に入力される。つまり、発振器104は、外付け抵抗Rext2の抵抗値rext2(Ω)によって決まる電流(PMOSトランジスタP21を流れるドレイン電流)のミラー電流に応じて、高周波重畳周波数の信号を出力している。
なお、駆動回路103は、図9で説明したように、供給側電流源121aと吸入側電流源121bとに所定の電流が与えられ、発振器104から出力された高周波重畳周波数の信号により供給側スイッチング素子122aと吸入側スイッチング素子122bとの導通状態が交互に切り替わる。このような動作によって、駆動回路103は、PMOSトランジスタP21に流れるドレイン電流のミラー電流で制御される発振器104から出力された高周波重畳周波数の信号を受けて、所定の電流の振幅をもち、且つ発振器104から出力された高周波重畳周波数で増減する重畳電流を出力する。
特開2004−342279号公報(第1頁、第1図) 特許第4376131号公報(第1頁、第1図)
ところが、図8に示した重畳電流生成回路100において、外付け抵抗Rextに接続不良が発生している状態になると、外付け抵抗Rextの抵抗値rextに寄生抵抗の抵抗値が付加される。つまり、LSI101に、抵抗値rextより大きい抵抗値の外付け抵抗が接続されたのと同じ状態になる。このような状態になると、外付け抵抗Rextに接続不良が発生する前と比べて、電圧発生回路102のPMOSトランジスタP1に流れるドレイン電流が少なくなる。すると、オペアンプOPとPMOSトランジスタP1とから構成されているループ回路部分の動作の安定性が不足し、重畳電流の振幅が不安定になってしまう。なお、光ピックアップの出荷時にメーカーが行う出荷試験において、重畳電流の振幅や周波数が異常である状態を検出することができれば良いが、この光ピックアップの出荷試験は、通常、光のパワーを測定するものである。このため、光ピックアップの出荷試験では、重畳電流の振幅や周波数が異常である状態を検出することができない。
同様に、図10に示した重畳電流生成回路200においても、外付け抵抗Rext2に接続不良が発生している状態になると、外付け抵抗Rext2の抵抗値に寄生抵抗の抵抗値が付加される。つまり、LSI201に、抵抗値rext2より大きい抵抗値の外付け抵抗が接続されたのと同じ状態になる。このような状態になると、外付け抵抗Rext2に接続不良が発生する前と比べて、電圧発生回路202のPMOSトランジスタP21に流れるドレイン電流が少なくなる。すると、重畳電流生成回路100と同様に、オペアンプOP2とPMOSトランジスタP21とから構成されているループ回路部分の動作の安定性が不足し、重畳電流の周波数が不安定になってしまう。なお、光ピックアップの出荷時にメーカーが行う出荷試験において、重畳電流の振幅や周波数が異常である状態を検出することができれば良いが、上述した通り、この光ピックアップの出荷試験は、通常、光のパワーを測定するものである。このため、光ピックアップの出荷試験では、重畳電流の振幅や周波数が異常である状態を検出することができない。
そこで、本発明は、上記の課題に鑑み、重畳電流生成回路に外付け接続された外付け抵抗の接続不良が発生している状態であることを検出することができる検出回路、重畳電流生成回路および光ディスク装置を提供することを目的とする。
本発明による検出回路、重畳電流生成回路および光ディスク装置は、上記の目的を達成するために、次のように構成される。
本発明による検出回路は、外付け抵抗の抵抗値に応じて決まる第1電流に基づいて生成される基調電流に応じて、レーザーダイオードを駆動するための重畳電流を生成する重畳電流生成回路における前記外付け抵抗の接続不良を検出する検出回路であって、前記基調電流とは別に、前記第1電流の電流値に応じて決まる比較対象電流または比較対象電圧を生成する比較対象生成回路と、前記比較対象生成回路によって生成された前記比較対象電圧と、基準電圧とを比較する比較器とを備えることを特徴とする。
上記の検出回路によれば、外付け抵抗の接続不良が発生している状態のときに、外付け抵抗に寄生抵抗が付加されるため、外付け抵抗の抵抗値に応じて決まる第1電流(実施形態中のPMOSトランジスタP1のドレイン電流である。)の電流値が変化する。これに伴って、比較対象生成回路で生成される、第1電流の電流値に応じて決まる比較対象電流または比較対象電圧が変化する。
具体的に、外付け抵抗の接続不良が発生している状態になると、外付け抵抗に、接続不良によって追加される寄生抵抗が付加される。これは、外付け抵抗の抵抗値をrext(Ω)とし、寄生抵抗の抵抗値をrpara(Ω)とすると、rext+rparaが外付け抵抗として接続されることと等価である。
そして、比較器による、外付け抵抗の接続不良が発生している状態であることを判定するための接続不良判定条件式を事前に決定しておき、比較器が、比較対象電流または比較対象電圧と、基準電流または基準電圧とを比較して比較結果を出力する。
例えば、外付け抵抗が正しく接続されている状態、つまり外付け抵抗の接続不良が発生していない状態のときは、比較器から出力される検出信号の電圧レベルはLレベルになる。一方で、外付け抵抗の接続不良が発生している状態のときは、外付け抵抗に寄生抵抗が付加されて、比較器から出力される検出信号の電圧レベルはHレベル(Lレベルよりも高い電圧レベル)になる。この比較結果に基づいて、接続不良が発生して、外付け抵抗の抵抗値が高抵抗になったり、外付け抵抗との接続状態がオープンになったりした状態であることを検出することが可能となる。
本発明による検出回路は、前記比較対象生成回路は、前記比較対象電流として、前記第1電流の電流値に比例した電流値である第2電流を生成することを特徴とする。
上記の検出回路によれば、比較対象生成回路は、具体的な比較対象電流として、第1電流の電流値に比例した電流値である第2電流(例えば、第1実施形態中では、PMOSトランジスタP3のドレイン電流である。)を生成することが可能となる。
本発明による検出回路は、前記比較対象生成回路は、前記第2電流を前記比較対象電圧に変換する電流電圧変換回路を備え、前記比較器は、電圧比較器であって、前記電流電圧変換回路によって変換された前記比較対象電圧と前記基準電圧とを比較することを特徴とする。
上記の検出回路によれば、まず、電流電圧変換回路が、第2電流の電流値に応じた電圧値の電圧(比較対象電圧)に変換する。そして、上記の比較器は、電圧比較器であるため、電流電圧変換回路によって変換された比較対象電圧と基準電圧とを比較する。その比較結果に基づいて、接続不良が発生して、外付け抵抗の抵抗値が高抵抗になったり、外付け抵抗との接続状態がオープンになったりした状態であることを検出することが可能となる。
本発明による検出回路は、前記第1電流から電流を引く第1オフセット電流を出力する第1オフセット電流源を備えることを特徴とする。
上記の検出回路によれば、第1オフセット電流源が第1オフセット電流を出力し、第1電流から第1オフセット電流を引く。
外付け接続された外付け抵抗の接続不良が発生して、外付け抵抗の抵抗値が高抵抗になったり、外付け抵抗との接続状態がオープンになったりした場合に、第1電流が流れなくなる。これにより、オペアンプとPMOSトランジスタとから構成されているループ回路部分の動作の安定性が不足し、重畳電流の振幅や周波数が不安定となり、回路全体が正しく動作しなくなることがある。
そこで、第1オフセット電流を第1電流から引くことにより、外付け抵抗との接続状態がオープンとなった際等に、実施形態中のPMOSトランジスタP1のドレイン電流が流れなくなるのを防いで、回路全体が正しく動作させることが可能となる。
本発明による検出回路は、前記第2電流から電流を引く第2オフセット電流を出力する第2オフセット電流源を備えることを特徴とする。
上記の検出回路によれば、第2オフセット電流源が第2オフセット電流を出力し、第2電流から第2オフセット電流を引く。
第1オフセット電流源によって流れる第1オフセット電流は、外付け抵抗の接続不良が発生している状態であることを検出するため判定条件式に、その項として加わっている。従って、第1オフセット電流の電流値が、電源から出力される電源電圧や環境温度の変動、また製造プロセスで発生したばらつき等の影響を受けて変動する場合には、電源電圧や環境温度、製造プロセスで発生したばらつき等に応じて、判定条件式の内容が変わってしまうことがある。
そこで、第2オフセット電流源から出力される第2オフセット電流を第2電流から引く。このことにより、電源から出力される電源電圧や環境温度の変動、また製造プロセスで発生したばらつき等の影響を受けても、判定条件を変えずに、重畳電流生成回路に外付け接続された外付け抵抗の接続不良が発生している状態であることを検出することが可能となる。
本発明による検出回路は、前記第1電流の電流値と前記第2電流の電流値との比は、前記第1オフセット電流の電流値と前記第2オフセット電流の電流値との比と同じであることを特徴とする。
上記の検出回路によれば、第1電流の電流値と第2電流の電流値とのミラー比は1:αである。このため、第1オフセット電流の電流値と第2オフセット電流の電流値との電流値比も1:αとする。これによって、外付け抵抗の接続不良が発生している状態であることを検出するため判定条件式の項に加わっている第1オフセット電流の電流値の項を、第2オフセット電流の電流値の項によって、最も効率良く打ち消すことが可能となる。
本発明による検出回路は、前記比較対象生成回路は、電流を所定のミラー比で増幅する電流ミラー回路を備え、前記第1電流を所定のミラー比で増幅することによって、前記第2電流と前記基調電流とを生成することを特徴とする。
上記の検出回路によれば、電流ミラー回路が、比較対象電流を生成する回路であって、第1電流の電流値I(A)に対して、電流値がα倍であるα×I(A)の第2電流(ミラー電流)を生成する。つまり、この電流ミラー回路を用いることにより、第1電流の電流値を基にして、ミラー比が1:αである第2電流(ミラー電流)を生成することが可能となる。
本発明による検出回路は、前記比較対象生成回路は、所定の電流値の定電流を出力する定電流源を備え、前記定電流源から出力された前記定電流の電流値から前記第1電流の電流値を差し引くことによって、前記第2電流を生成することを特徴とする。
上記の検出回路によれば、電流ミラー回路を用いていない回路構成であるが、定電流源を用いて回路に定電流を流すことによって、定電流と第1電流との差分から第2電流を生成することが可能となる。一例として、定電流源から流れる定電流の電流値が50(mA)としたとき、第1電流の電流値が10(mA)であれば、第2電流の電流値はIconst−I=50(mA)−10(mA)=40(mA)になる。
本発明による重畳電流生成回路は、所定の電圧を発生する電圧発生回路と、前記電圧発生回路により発生させられた電圧に応じた基調電流を生成するための外付け抵抗と、高周波重畳周波数の信号を生成する発振器と、前記基調電流に対して、前記高周波重畳周波数の信号の電流を重畳した重畳電流を生成する駆動回路と、前記外付け抵抗が接続不良状態であることを検出する上記のいずれか1つの検出回路とを備えることを特徴とする。
上記の重畳電流生成回路によれば、上記の検出回路が、基調電流に応じてレーザーダイオードを駆動するための駆動電流(重畳電流)を生成する駆動回路部分と独立して動作するように構成されている。このため、検出回路が外付け抵抗の接続不良が発生している状態であることを検出する動作を行いながら、駆動回路は検出回路の動作の影響を受けずに駆動電流(重畳電流)を生成することが可能となる。
本発明による重畳電流生成回路は、所定の電圧を発生する電圧発生回路と、前記電圧発生回路により発生させられた電圧に応じた基調電流を生成するための外付け抵抗と、前記基調電流に応じて高周波重畳周波数の信号を生成する発振器と、所定の電流に対して、前記高周波重畳周波数の信号の電流を重畳した重畳電流を生成する駆動回路と、前記外付け抵抗が接続不良状態であることを検出する上記の検出回路とを備えることを特徴とする。
上記の重畳電流生成回路によれば、上記の検出回路が、基調電流に応じて高周波重畳周波数の信号を生成する発振器部分と独立して動作するように構成されている。このため、検出回路が外付け抵抗の接続不良が発生している状態であることを検出する動作を行いながら、発振器は検出回路の動作の影響を受けずに基調電流に応じて高周波重畳周波数の信号を生成することが可能となる。そして、最終的に、重畳電流生成回路からは基調電流に応じた駆動電流(重畳電流)が出力される。
本発明による光ディスク装置は、レーザー光を出力するレーザーダイオードと、前記レーザーダイオードを駆動する駆動電流として、基調電流に対して、周波数電流を重畳した重畳電流を生成する上記の重畳電流生成回路とを備えることを特徴とする。
上記の光ディスク装置によれば、重畳電流生成回路の検出回路において、外付け抵抗の接続不良が発生している状態が検出されたときに、例えばデータの読み出しや書き込みに伴う処理を停止することが可能となる。
本発明によれば、重畳電流生成回路の検出回路においては、外付け抵抗の接続不良が発生している状態のときに、外付け抵抗に寄生抵抗が付加されるため、外付け抵抗の抵抗値に応じて決まる第1電流の電流値が変化する。これに伴って、その第1電流の電流値に応じて決まる比較対象電流または比較対象電圧が変化する。そして、外付け抵抗の接続不良が発生している状態であることを判定するための接続不良判定条件式を事前に決定しておき、比較器が、比較対象電流または比較対象電圧と、基準電流または基準電圧とを比較することにより、その比較結果に基づいて接続不良が発生している状態であることを検出することができる。
また、本発明によれば、重畳電流生成回路においては、上記の検出回路が、基調電流に応じてレーザーダイオードを駆動するための駆動電流(重畳電流)を生成する駆動回路部分や、基調電流に応じて高周波重畳周波数の信号を生成する発振器部分と独立して動作するように構成されている。これにより、検出回路が外付け抵抗の接続不良状態であることを検出する動作を行いながら、駆動回路にあっては、検出回路の動作の影響を受けずに駆動電流(重畳電流)を生成することができる。また、発振器にあっても、検出回路の動作の影響を受けずに高周波重畳周波数の信号を生成することができる。
また、本発明によれば、光ディスク装置においては、検出回路において外付け抵抗の接続不良が発生している状態が検出されたときに、例えばデータの読み出しや書き込みに伴う処理を停止することができる。
第1実施形態に係る重畳電流生成回路10の検出回路の回路構成を示すブロック図である。 重畳電流生成回路10において外付け抵抗Rextの接続不良が発生している状態の等価回路である。 第2実施形態に係る重畳電流生成回路30の検出回路の回路構成を示すブロック図である。 第3実施形態に係る重畳電流生成回路50の検出回路の回路構成を示すブロック図である。 第4実施形態に係る重畳電流生成回路60の検出回路の回路構成を示すブロック図である。 第5実施形態に係る重畳電流生成回路70の検出回路の回路構成を示すブロック図である。 第6実施形態に係る重畳電流生成回路80の検出回路の回路構成を示すブロック図である。 光ディスク装置における重畳電流生成回路100の回路構成を示すブロック図である。 駆動回路103の回路構成を示すブロック図である。 光ディスク装置における重畳電流生成回路200の回路構成を示すブロック図である。
ここからは、添付した図面を参照しながら、本発明の検出回路、その検出回路を備えて構成された重畳電流生成回路、およびその重畳電流生成回路を備えて構成された光ディスク装置の好適な実施形態を詳細に説明する。
(第1実施形態に係る重畳電流生成回路10の検出回路)
最初に、図1および図2を参照して、本発明の実施形態の一つである第1実施形態に係る重畳電流生成回路10の検出回路を説明する。
図1は、第1実施形態に係る重畳電流生成回路10の回路構成を示すブロック図である。また、図2は、重畳電流生成回路10において外付け抵抗Rextの接続不良が発生している状態の等価回路である。
なお、図1においては、光ディスク装置の重畳電流生成回路10のうちの検出回路として機能する部分を中心に示している。具体的に、端子PAD1を介してLSI外に接続された外付け抵抗Rextを除く回路が、検出回路として機能する。このため、図8〜図10で説明した駆動回路103と発信器104とについては、説明上、図示するのを省略している。また、図1以降の図面についても、同様に検出回路として機能する部分を示す。
図1に示す重畳電流生成回路10は、背景技術で説明した図8および図10に示した重畳電流生成回路100,200を構成する素子に加えて、PMOSトランジスタP3と、内蔵抵抗Rintと、比較器して電圧比較器Cvとを備えて構成される。
オペアンプOPとPMOSトランジスタP1とから、背景技術で説明した重畳電流生成回路100,200のうちの電圧発生回路102,202に相当する電圧発生回路11を構成している。オペアンプOPは、自身の反転入力端子に基準電圧Vref(V)が入力され、自身の非反転入力端子がPMOSトランジスタP1のドレイン端子と接続される。また、オペアンプOPは、自身の出力端子が、PMOSトランジスタP1のゲート端子と接続される。
また、PMOSトランジスタP1〜P3が電流ミラー回路12を構成している。PMOSトランジスタP1〜P3は、それらのソース端子が電源VDDに接続される。PMOSトランジスタP1は、自身のドレイン端子が外付け抵抗Rextを介してグランドVSSに接続される。そして、外付け抵抗Rextの抵抗値rext(Ω)に応じて、外付け抵抗RextにはI(A)の電流が流れる。よって、PMOSトランジスタP1に流れるドレイン電流(第1電流)も、I(A)になる。また、PMOSトランジスタP2は、自身のドレイン端子が図示しない駆動回路103または発振器104に接続される。または、PMOSトランジスタP2のドレイン端子が、駆動回路103と発振器104との両方に接続されていても良い。なお、各実施形態の説明では、PMOSトランジスタP2のドレイン端子が、駆動回路103に接続されているものとして説明する。また、PMOSトランジスタP3は、自身のドレイン端子が内蔵抵抗Rintを介してグランドVSSに接続される。また、PMOSトランジスタP1〜P3は、それらのゲート端子がオペアンプOPの出力端子に接続される。
この電流ミラー回路12は、PMOSトランジスタP1に流れるドレイン電流(第1電流)の電流値I(A)に対して、電流値がα倍であるα×I(A)のミラー電流(第2電流)を生成する。つまり、PMOSトランジスタP1に流れるドレイン電流の電流値とミラー電流の電流値とのミラー比は、1:αである。また、電流ミラー回路12は、図8および図10に示した重畳電流生成回路100,200と同様に、図示しない駆動回路103や発振器104に与える基調電流も生成する。電流ミラー回路12は、PMOSトランジスタP2とPMOSトランジスタP3とをもっているため、駆動回路103や発振器104に与える基調電流とは別に、検出回路で用いるための、第1電流の電流値に比例した電流値である第2電流を生成することができる。
また、内蔵抵抗RintとPMOSトランジスタP3とからI/V(電流電圧)変換回路13が構成される。内蔵抵抗Rintは、PMOSトランジスタP3のドレイン端子と、グランドVSSとの間に接続される。このI/V変換回路13は、電流ミラー回路12により生成されたミラー電流の電流値α×I(A)に応じた電圧値(比較対象電圧)に変換する。
上記の電流ミラー回路12とI/V変換回路13とが、比較対象電圧を生成する比較対象生成回路として機能する。
電圧比較器Cvは、自身の反転入力端子が、PMOSトランジスタP3と内蔵抵抗Rintとの間のノードBと接続され、自身の非反転入力端子から電流発生回路11において使用しているVref(V)の基準電圧に比例したβ×Vref(V)の電圧が入力される。そして、電圧比較器Cvは、ノードBの電圧Vcomp(V)=α×I×rint(V)と基準電圧Vref(V)とを比較する。つまり、電圧比較器Cvは、β×Vref(V)を基準にして、ノードBの電圧Vcomp(V)が大きいか、または小さいかを比較し、その比較結果に応じた電圧レベルの検出信号を出力することができる。Vcomp(V)<β×Vref(V)であるとき、電圧比較器Cvは、電圧レベルがHレベルの検出信号を出力する。また、それ以外のとき、電圧比較器Cvは、電圧レベルがLレベルの検出信号を出力する。
ここで、外付け抵抗Rextの抵抗値rext(Ω)とし、内蔵抵抗Rintの抵抗値rint(Ω)とすると、Vcomp(V)=α×I×rintであるため、Vcomp(V)=α×(Vref/rext)×rintのように表すことができる。従って、Vcomp(V)=β×Vref(V)のとき、外付け抵抗Rextの抵抗値rext(Ω)と、内蔵抵抗Rintの抵抗値rint(Ω)との間には、rint×(α/β)=rextの関係がある。つまり、電圧比較器Cvは、外付け抵抗Rextの抵抗値rext(Ω)が、rint×(α/β)(Ω)より大きいか、または小さいかを判定することができる。
一方で、外付け抵抗Rextの接続不良が発生している状態になると、図2に示す等価回路のように、外付け抵抗Rextに、接続不良によって追加される寄生抵抗Rparaが付加される。これは、寄生抵抗Rparaの抵抗値をrpara(Ω)とすると、rext+rparaが外付け抵抗として接続されることと等価である。このため、rpara+rext>rint×(α/β)となる。
ここで、電圧比較器Cvによる、外付け抵抗Rextの接続不良が発生している状態であることを判定するための条件である接続不良判定条件を整理すると、rpara+rext>rint×(α/β)>rextの関係をもつ判定条件式が成り立つ。
外付け抵抗Rextが正しく接続されている状態、つまり外付け抵抗Rextの接続不良が発生していない状態のときは、rint×(α/β)>rextとなり、電圧比較器Cvから出力される検出信号の電圧レベルはLレベルになる。一方で、外付け抵抗Rextの接続不良が発生している状態のときは、外付け抵抗Rextに寄生抵抗Rparaが付加されて、rpara+rext>rint×(α/β)となり、電圧比較器Cvから出力される検出信号の電圧レベルはHレベルになる。つまり、上記の判定条件式のrint×(α/β)を適当な値に決定することで、図2に示したような外付け抵抗Rextの接続不良が発生している状態であることを検出することができる。
上記で説明した重畳電流生成回路10は、外付け抵抗Rextの接続不良が発生している状態であることを検出するための検出回路を有している。このため、この重畳電流生成回路10を用いることによって、その検出回路が図2に示したような外付け抵抗Rextの接続不良が発生している状態であることを検出することができる。
(第2実施形態に係る重畳電流生成回路30の検出回路)
続いて、図3を参照して、本発明の第2実施形態に係る重畳電流生成回路30の検出回路を説明する。
図3は、第2実施形態に係る重畳電流生成回路30の検出回路の回路構成を示すブロック図である。図3に示す重畳電流生成回路30は、図1に示した第1実施形態に係る重畳電流生成回路10を構成する素子に加えて、第1オフセット電流源31を備えて構成される。つまり、第1実施形態に係る重畳電流生成回路10の電圧発生回路11に相当する電圧発生回路32が、第1オフセット電流源31を有している。
第1オフセット電流源31は、自身の一端が、PMOSトランジスタP1のドレイン端子と外付け抵抗Rextとの間のノードAに接続される。また、第1オフセット電流源31は、自身の他端が、グランドVSSに接続される。そして、第1オフセット電流源31は、ノードAからグランドVSSに対して、電流値がIoff(A)である第1オフセット電流を流す。
図1に示した第1実施形態に係る重畳電流生成回路10においては、外付け接続された外付け抵抗Rextの接続不良が発生して、外付け抵抗Rextの抵抗値が高抵抗になったり、外付け抵抗Rextとの接続状態がオープンになったりした場合に、PMOSトランジスタP1にほとんどドレイン電流が流れなくなる。これにより、オペアンプOPとPMOSトランジスタP1とから構成されているループ回路部分の動作の安定性が不足し、重畳電流の振幅や周波数が不安定となることがある。
そこで、外付け抵抗Rextとの接続状態がオープンとなった際等に、PMOSトランジスタP1にドレイン電流が流れなくなるのを防ぐために、第1オフセット電流源31は、ノードAからグランドVSSに対して、電流値がIoff(A)である第1オフセット電流を流す。
上記で説明した第2実施形態に係る重畳電流生成回路30の検出回路は、第1オフセット電流源31を有しているため、外付け抵抗Rextとの接続がオープンとなった場合であっても、PMOSトランジスタP1には、電流値Ioff(A)のドレイン電流が流れる。これにより、外付け接続された外付け抵抗Rextの接続不良が発生した場合に、オペアンプOPとPMOSトランジスタP1とから構成されているループ回路の動作が不安定になるのを防止することができる。
第2実施形態に係る重畳電流生成回路30の検出回路においても、外付け抵抗Rextの接続不良が発生している状態であることを検出する動作原理は、図1に示した第1実施形態に係る重畳電流生成回路10の検出回路と同じである。しかしながら、第2実施形態に係る重畳電流生成回路30の検出回路においては、外付け抵抗Rextの接続不良が発生している状態であることを検出するとともに、外付け接続された外付け抵抗Rextの接続不良が発生した場合にも回路動作の安定性を保つことができる。
(第3実施形態に係る重畳電流生成回路50の検出回路)
続いて、図4を参照して、本発明の第3実施形態に係る重畳電流生成回路50の検出回路を説明する。
図4は、第3実施形態に係る重畳電流生成回路50の検出回路の回路構成を示すブロック図である。図4に示した重畳電流生成回路50は、図3に示した第2実施形態に係る重畳電流生成回路30を構成する素子に加えて、第2オフセット電流源51を備えて構成される。つまり、第2実施形態に係る重畳電流生成回路30のI/V変換回路13に相当するI/V変換回路52が、第2オフセット電流源51を有している。
図3に示した第2実施形態に係る重畳電流生成回路30においては、電圧発生回路32だけがオフセット電流源31を有して、I/V変換回路13がオフセット電流源を有していなかった。ところが、第1オフセット電流源31によって流れる、電流値がIoff(A)の第1オフセット電流は、上記で説明したように、外付け抵抗Rextの接続不良が発生している状態であることを検出するため判定条件式に、その項として加わっている。従って、第1オフセット電流の電流値が、電源VDDから出力される電源電圧や環境温度の変動、また製造プロセスで発生したばらつき等の影響を受けて変動する場合には、電源電圧や環境温度、製造プロセスで発生したばらつき等に応じて、判定条件式の内容が変わってしまう。
そこで、I/V変換回路52にも、オフセット電流源である第2オフセット電流源51を設けて、電圧発生回路32に流れる第1オフセット電流の電流値Ioff(A)のα倍である電流値α×Ioff(A)の第2オフセット電流をI/V変換回路52に流す。これによって、外付け抵抗Rextの接続不良が発生している状態であることを検出するため判定条件式の項に加わっている電流値がIoff(A)である第1オフセット電流の項を、電流値がα×Ioff(A)である第2オフセット電流によって打ち消すことができるようになる。なお、PMOSトランジスタP1に流れるドレイン電流の電流値と、PMOSトランジスタP3に流れるミラー電流の電流値とのミラー比は1:αであるため、これに合わせて、第1オフセット電流の電流値と第2オフセット電流の電流値との電流値比も1:αとすることで、最も効率良く第1オフセット電流の項を、第2オフセット電流によって打ち消すことができる。
上記で説明した第3実施形態に係る重畳電流生成回路50の検出回路においても、外付け抵抗Rextの接続不良が発生している状態であることを検出する動作原理は、図3に示した第2実施形態に係る重畳電流生成回路30の検出回路と同じである。しかしながら、第3実施形態に係る重畳電流生成回路50の検出回路においては、電源電圧や環境温度の変動、また製造プロセスで発生したばらつき等の影響を受けて判定条件式が変動することを、第2実施形態に係る重畳電流生成回路30の検出回路より抑えることができる。
(第4実施形態に係る重畳電流生成回路60の検出回路)
続いて、図5を参照して、本発明の第4実施形態に係る重畳電流生成回路60の検出回路を説明する。
図5は、第4実施形態に係る重畳電流生成回路60の検出回路の回路構成を示すブロック図である。図5に示す重畳電流生成回路60の検出回路は、図1に示した重畳電流生成回路10と同じ電圧発生回路11と、電流ミラー回路12とを有している点で、図1に示した重畳電流生成回路10と同じである。しかしながら、図5に示す重畳電流生成回路60の検出回路は、図1に示した重畳電流生成回路10のI/V変換回路13を有していない点で、図1に示した重畳電流生成回路10と異なる。さらに、重畳電流生成回路60の検出回路は、比較器として、電圧比較器Cvの代わりに電流比較器Ciを有している。
電流比較器Ciは、自身の反転入力端子が、PMOSトランジスタP3のドレイン端子と接続され、自身の非反転入力端子から電流値がIref(A)の基準電流が入力される。そして、電流比較器Ciは、PMOSトランジスタP3のドレイン端子から流れるミラー電流(比較対象電流)の電流値Icomp=α×I(A)と、基準電流の電流値がIref(A)とを比較する。つまり、電流比較器Ciは、電流値Iref(A)を基準として、ミラー電流の電流値Icomp(A)=α×Iが大きいか、または小さいかを比較し、その比較結果に応じた電圧レベルの検出信号を出力することができる。電流比較器Ciは、Icomp(A)<Iref(A)であるとき、電圧レベルがHレベルの検出信号を出力する。また、それ以外のとき、電流比較器Ciは、電圧レベルがLレベルの検出信号を出力する。
図5に示す重畳電流生成回路60においては、外付け抵抗Rextの接続不良が発生している状態であることを検出するのにあたって電流比較器Ciを用いているが、比較対象となるものが電圧値であるか、電流値であるかの違いだけで、その動作原理は、第1実施形態に係る重畳電流生成回路10と同じである。
従って、外付け抵抗Rextが正しく接続されている状態、つまり外付け抵抗Rextの接続不良が発生していない状態のときは、(α×Vref)/Iref>rextとなり、電流比較器Ciから出力される検出信号の電圧レベルはLレベルになる。一方で、外付け抵抗Rextの接続不良が発生している状態のときは、外付け抵抗Rextに寄生抵抗Rparaが付加されて、rpara+rext>(α×Vref)/Irefとなり、電流比較器Ciから出力される検出信号の電圧レベルはHレベルになる。
ここで、電流比較器Ciによる、外付け抵抗Rextの接続不良が発生している状態であることを判定するための接続不良判定条件を整理すると、rpara+rext>(α×Vref)/Iref>rextの関係をもつ判定条件式が成り立つ。つまり、この判定条件式の(α×Vref)/Iref(Ω)を、Vref(V)およびIref(A)に基づいて適当な値に決定することで、外付け抵抗Rextの接続不良が発生している状態であることを検出することができる。
上記で説明した重畳電流生成回路60の検出回路においては、比較器として電圧比較器Cvの代わりに電流比較器Ciを用いることで、I/V変換回路13を有していない簡易な回路構成によって、図2に示したような外付け抵抗Rextの接続不良が発生している状態であることを検出することができる。
(第5実施形態に係る重畳電流生成回路70の検出回路)
続いて、図6を参照して、本発明の第5実施形態に係る重畳電流生成回路70の検出回路を説明する。
図6は、第5実施形態に係る重畳電流生成回路70の検出回路の回路構成を示すブロック図である。図6に示す重畳電流生成回路70の検出回路は、図1に示した第1実施形態に係る重畳電流生成回路10の検出回路を構成する素子に加えて、NMOSトランジスタN1を備えて構成される。つまり、第1実施形態に係る重畳電流生成回路10の電圧発生回路11に相当する電圧発生回路91が、さらにNMOSトランジスタN1を有して構成されている。
NMOSトランジスタN1は、自身のドレイン端子が、PMOSトランジスタP1のドレイン端子に接続されるとともに、自身のソース端子が、外付け抵抗Rextに接続される。また、NMOSトランジスタN1は、自身のゲート端子が、オペアンプOPの出力端子に接続される。なお、電流ミラー回路12に相当する電流ミラー回路92を構成するPMOSトランジスタP1は、自身のゲート端子と自身のドレイン端子との間が、接続されている。
重畳電流生成回路70の検出回路においても、例えば、図1に示した重畳電流生成回路10の検出回路と同様に、オペアンプOPとNMOSトランジスタN1とから構成された電圧発生回路91が、ノードAの電位が基準電圧Vrefと等しくなるように、ノードAの電圧を発生させている。このため、ノードAにソース端子が接続されているNMOSトランジスタN1には、電流値I(A)がVref/rext(A)のドレイン電流が流れる。そして、電流ミラー回路92を用いることによって、電流値がI(A)に比例した電流値がα×I(A)であるミラー電流がPMOSトランジスタP3に流れる。そして、ミラー電流が、I/V変換回路13に供給される。
第5実施形態に係る重畳電流生成回路70の検出回路においては、電圧発生回路91がNMOSトランジスタN1を有しており、電圧発生回路91における電圧を発生させる方法が異なる。しかしながら、第5実施形態に係る重畳電流生成回路70においても、外付け抵抗Rextの接続不良が発生している状態であることを検出する動作原理は、第1実施形態に係る重畳電流生成回路10と同じである。
従って、重畳電流生成回路70においても、外付け抵抗Rextの接続不良が発生している状態であることを検出するための検出回路を有しているため、その検出回路が図2に示したような外付け抵抗Rextの接続不良が発生している状態であることを検出することができる。
(第6実施形態に係る重畳電流生成回路80の検出回路)
続いて、図7を参照して、本発明の第6実施形態に係る重畳電流生成回路80を説明する。
図7は、第6実施形態に係る重畳電流生成回路80の回路構成を示すブロック図である。図7に示す重畳電流生成回路80は、図6に示した第5実施形態に係る重畳電流生成回路70の電流ミラー回路92を有しておらず、その代わりに定電流源81を備えた回路を有して構成される。
定電流源81は、一方の端子が電源VDDに接続され、他方の端子がNMOSトランジスタN1のドレイン端子と、ノードBとに接続されている。そして、定電流源81は、電源VDDから、NMOSトランジスタN1とノードBとに対して、電流値がIconst(A)である定電流を流す。
第6実施形態に係る重畳電流生成回路80においては、電流ミラー回路を用いていない回路構成であるが、定電流源81を用いて図示するように定電流を流すことによって、電流ミラー回路を用いる場合と同様に、検出回路で用いるための、第1電流の電流値に比例した電流値である第2電流を生成することができるように回路が構成されている。一例として、定電流源81から流れる定電流の電流値Iconstが50(mA)としたとき、外付け抵抗Rextを流れるドレイン電流の電流値Iが10(mA)であれば、第2電流の電流値はIconst−I=50(mA)−10(mA)=40(mA)になる。つまり、定電流源81を中心とする回路が、上記で説明した電流ミラー回路12とI/V変換回路13とからなる比較対象生成回路と同様に、比較対象電圧を生成する比較対象生成回路として機能する。
第6実施形態に係る重畳電流生成回路80の検出回路においては、第2電流を生成する方法が図7に示した第5実施形態に係る重畳電流生成回路70の検出回路と異なるだけであって、外付け抵抗Rextの接続不良が発生している状態であることを検出する動作原理は、図7に示した第5実施形態に係る重畳電流生成回路70の検出回路と同じである。
第6実施形態に係る重畳電流生成回路80は、図6に示した重畳電流生成回路70と同様に、ノードAにソース端子が接続されたNMOSトランジスタN1には、電流値がVref/Rext(A)のドレイン電流が流れ、電源VDDとNMOSトランジスタN1のドレイン端子との間に接続された定電流源81に流れる電流値がIconst(A)のとき、電流比較器Ciの非反転入力端子に入力されるノードBの電圧はVcomp=(Iconst−I)×rint(V)になる。上記で説明した各重畳電流生成回路の検出回路と同様に、電流比較器Ciによる、外付け抵抗Rextの接続不良が発生している状態であることを判定するための接続不良判定条件を整理すると、判定条件式は、rpara+rext>(Vref×rint)/(rint×Iconst−β×Vref)>rextとなる。
従って、外付け抵抗Rextが正しく接続されている状態、つまり外付け抵抗Rextの接続不良が発生していない状態のときは、(Vref×rint)/(rint×Iconst−β×Vref)>rextとなり、電圧比較器Cvから出力される検出信号の電圧レベルはLレベルになる。一方で、外付け抵抗Rextの接続不良が発生している状態のときは、外付け抵抗Rextに寄生抵抗Rparaが付加されて、rpara+rext>(Vref×rint)/(rint×Iconst−β×Vref)となり、電圧比較器Cvから出力される検出信号の電圧レベルはHレベルになる。
このように、第6実施形態に係る重畳電流生成回路80においては、電流ミラー回路の代わりに定電流源81を有する回路を用いて第2電流(比較対象電流)を生成し、比較対象電流と基準電流とを比較することにより、外付け抵抗Rextの接続不良が発生している状態であることを検出するための検出回路を有している。このため、重畳電流生成回路80においても、その検出回路が図2に示したような外付け抵抗Rextの接続不良が発生している状態であることを検出することができる。
(各実施形態の説明のまとめ)
上記の各実施形態で説明したように、光ディスク装置に用いる重畳電流生成回路に設けた検出回路は、外付け抵抗Rextの接続不良が発生している状態のときに、外付け抵抗Rextに寄生抵抗Rparaが付加され、外付け抵抗Rextに流れる第1電流の電流値が変化する。これによって、その第1電流の電流値に応じた電流値をもつ第2電流の電流値も変化する。そして、外付け抵抗の接続不良が発生している状態であることを判定するための接続不良判定条件式を事前に決定しておき、比較器が、例えば、第2電流の電流値(比較対象電流)、または第2電流の電流値を変換した電圧値(比較対象電圧)と、基準電流または基準電圧とを比較することにより、外付け抵抗Rextの接続不良が発生している状態であることを検出する。
このようにして、各重畳電流生成回路は、外付け抵抗Rextの接続不良が発生している状態であることを検出するための検出回路を有している。このため、各重畳電流生成回路を用いることによって、その検出回路が図2に示したような外付け抵抗Rextの接続不良が発生している状態であることを検出することができる。なお、検出回路が、駆動回路部分とは独立して動作する。このことにより、検出回路が外付け抵抗の接続不良状態であることを検出する動作を行いながら、駆動回路にあっては検出回路の動作の影響を受けずに基調電流に応じて駆動電流(重畳電流)を生成することができる。また、発振器にあっては、検出回路の動作の影響を受けずに基調電流に応じて高周波重畳周波数の信号を生成することができる。そして、最終的に、重畳電流生成回路からは基調電流に応じた駆動電流(重畳電流)が出力される。
また、光ディスク装置においては、検出回路において外付け抵抗の接続不良が発生している状態が検出されたときに、例えばデータの読み出しや書き込みに伴う処理を停止することができる。
本発明の検出回路は、特にレーザー光を光ディスクに照射することによってデータの読み出しあるいは書き込みを行う光ディスク装置の重畳電流生成回路に接続された外付け抵抗の接続不良が発生している状態であることを検出することができる重畳電流生成回路に設けられる。また、重畳電流生成回路は、外付け抵抗の接続不良が発生している状態であることを検出することができる検出回路を有する重畳電流生成回路として、光ディスク装置に用いられる。
10,30,50,60,70,80……重畳電流生成回路(検出回路を含む)
Rext……外付け抵抗
Rint……内蔵抵抗
Cv……電圧比較器
Ci……電流比較器
P1〜P3……PMOSトランジスタ
N1……NMOSトランジスタ
11,32,91……電圧発生回路
12,92……電流ミラー回路
13,52……I/V変換回路
31……第1オフセット電流源
51……第2オフセット電流源
81……定電流源

Claims (8)

  1. 外付け抵抗の抵抗値に応じて決まる第1電流に基づいて生成される基調電流に応じて、レーザーダイオードを駆動するための重畳電流を生成する重畳電流生成回路における前記外付け抵抗の接続不良を検出する検出回路であって、
    前記基調電流とは別に、前記第1電流の電流値に応じて決まる比較対象電流または比較対象電圧を生成する比較対象生成回路と、
    前記比較対象生成回路によって生成された前記比較対象電圧と、基準電圧とを比較する比較器と
    前記第1電流から電流を引く第1オフセット電流を出力する第1オフセット電流源と
    を備え
    前記比較対象生成回路は、前記比較対象電流として、前記第1電流の電流値に比例した電流値である第2電流を生成し、
    前記比較対象生成回路は、前記第2電流を前記比較対象電圧に変換する電流電圧変換回路を備え、
    前記比較器は、電圧比較器であって、前記電流電圧変換回路によって変換された前記比較対象電圧と前記基準電圧とを比較すること
    を特徴とする検出回路。
  2. 前記第2電流から電流を引く第2オフセット電流を出力する第2オフセット電流源を備えることを特徴とする請求項に記載の検出回路。
  3. 前記第1電流の電流値と前記第2電流の電流値との比は、前記第1オフセット電流の電流値と前記第2オフセット電流の電流値との比と同じであることを特徴とする請求項に記載された検出回路。
  4. 前記比較対象生成回路は、
    電流を所定のミラー比で増幅する電流ミラー回路を備え、前記第1電流を所定のミラー比で増幅することによって、前記第2電流と前記基調電流とを生成することを特徴とする請求項のいずれか1項に記載された検出回路。
  5. 前記比較対象生成回路は、
    所定の電流値の定電流を出力する定電流源を備え、前記定電流源から出力された前記定電流の電流値から前記第1電流の電流値を差し引くことによって、前記第2電流を生成することを特徴とする請求項のいずれか1項に記載された検出回路。
  6. 所定の電圧を発生する電圧発生回路と、
    前記電圧発生回路により発生させられた電圧に応じた基調電流を生成するための外付け抵抗と、
    高周波重畳周波数の信号を生成する発振器と、
    前記基調電流に対して、前記高周波重畳周波数の信号の電流を重畳した重畳電流を生成する駆動回路と、
    前記外付け抵抗が接続不良状態であることを検出する請求項1〜のいずれか1項に記載の検出回路と
    を備えることを特徴とする重畳電流生成回路。
  7. 所定の電圧を発生する電圧発生回路と、
    前記電圧発生回路により発生させられた電圧に応じた基調電流を生成するための外付け抵抗と、
    前記基調電流に応じて高周波重畳周波数の信号を生成する発振器と、
    所定の電流に対して、前記高周波重畳周波数の信号の電流を重畳した重畳電流を生成する駆動回路と、
    前記外付け抵抗が接続不良状態であることを検出する請求項1〜のいずれか1項に記載の検出回路と
    を備えることを特徴とする重畳電流生成回路。
  8. レーザー光を出力するレーザーダイオードと、
    前記レーザーダイオードを駆動する駆動電流として、基調電流に対して、周波数電流を重畳した重畳電流を生成する請求項またはに記載された重畳電流生成回路と
    を備えることを特徴とする光ディスク装置。
JP2012007327A 2012-01-17 2012-01-17 検出回路、重畳電流生成回路および光ディスク装置 Active JP5572172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012007327A JP5572172B2 (ja) 2012-01-17 2012-01-17 検出回路、重畳電流生成回路および光ディスク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012007327A JP5572172B2 (ja) 2012-01-17 2012-01-17 検出回路、重畳電流生成回路および光ディスク装置

Publications (2)

Publication Number Publication Date
JP2013149305A JP2013149305A (ja) 2013-08-01
JP5572172B2 true JP5572172B2 (ja) 2014-08-13

Family

ID=49046676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012007327A Active JP5572172B2 (ja) 2012-01-17 2012-01-17 検出回路、重畳電流生成回路および光ディスク装置

Country Status (1)

Country Link
JP (1) JP5572172B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571011B (zh) * 2021-08-11 2023-01-24 中科芯集成电路有限公司 一种内置电阻型led显示驱动芯片的电流镜像电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04209582A (ja) * 1990-12-04 1992-07-30 Mitsubishi Electric Corp 発光素子駆動回路
JP4471597B2 (ja) * 2003-07-08 2010-06-02 株式会社リコー 半導体レーザ駆動装置及び半導体レーザ駆動装置を使用した画像形成装置
JP4376131B2 (ja) * 2004-06-04 2009-12-02 旭化成エレクトロニクス株式会社 重畳回路

Also Published As

Publication number Publication date
JP2013149305A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
KR100888483B1 (ko) 공정 변동을 보상하는 기준 바이어스 회로
US8354877B2 (en) Current limit circuit and semiconductor memory device
JP5969221B2 (ja) ボルテージレギュレータ
US20080191673A1 (en) Series regulator circuit
KR20100081472A (ko) 전원 전압 및 온도 변화에 상관없이 일정한 오실레이션신호를 공급할 수 있는 오실레이터, 및 상기 오실레이터를 포함하는 신호처리장치
JP3863508B2 (ja) 電源電圧検出回路及び半導体集積回路装置
JP5487568B2 (ja) 半導体装置
KR100761369B1 (ko) 온도변화 적응형 내부 전원 발생 장치
JP2009277122A (ja) 電源電圧監視回路
JP5573781B2 (ja) Cr発振回路およびその周波数補正方法
JP5572172B2 (ja) 検出回路、重畳電流生成回路および光ディスク装置
US7772853B2 (en) Semiconductor device
JP2004032689A (ja) 電流センス増幅器
JP2004080518A (ja) 信号電圧検出回路
JP2007097131A (ja) 差動増幅装置
US20140369105A1 (en) Generating output signal during read operation
JP2012119946A (ja) 定電流回路
US9647613B2 (en) Differential amplifier
JP2008107971A (ja) 電源電圧発生回路および半導体集積回路装置
KR20090072337A (ko) 펌핑전압 검출회로
KR100807595B1 (ko) 반도체 메모리 장치
KR20080024549A (ko) 반도체 메모리 장치의 전압 레벨 검출기
US20150171808A1 (en) Small signal amplifier circuit
KR101026380B1 (ko) 전압레벨 검출회로
US7180325B2 (en) Data input buffer in semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140627

R150 Certificate of patent or registration of utility model

Ref document number: 5572172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350