JP5565466B2 - クロック変換装置、フレーム処理装置及び周波数制御方法 - Google Patents
クロック変換装置、フレーム処理装置及び周波数制御方法 Download PDFInfo
- Publication number
- JP5565466B2 JP5565466B2 JP2012536046A JP2012536046A JP5565466B2 JP 5565466 B2 JP5565466 B2 JP 5565466B2 JP 2012536046 A JP2012536046 A JP 2012536046A JP 2012536046 A JP2012536046 A JP 2012536046A JP 5565466 B2 JP5565466 B2 JP 5565466B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- phase shift
- counter
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 10
- 230000010363 phase shift Effects 0.000 claims description 45
- 230000001360 synchronised effect Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 230000001934 delay Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/005—Correction by an elastic buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
(1)第1クロックの周波数:669.3265823MHz
(2)第2クロックの周波数:622.08MHz
(3)分周器61の分周比:1/4
(4)分周器61から出力される分周クロックの周波数:167.33MHz
(5)分周器65の分周比:1/4
(6)分周器65から出力される分周クロックの周波数:155.52MHz
(7)分周器70の分周比:1/85
(8)分周器70から出力される分周クロックの周波数:7.87443038MHz
(9)分周器76の分周比:1/79
(10)分周器76から出力される分周クロックの周波数:7.87443038MHz
(11)S/P62への入力データのビット幅:16ビット
(12)ES64からの読出データのビット幅:64ビット
(13)n=10、m=4、k=16
(14)ES64の容量:64ビット×10ワード
47 電圧制御発振器
64 エラスティックストアメモリ
71 第1位相シフタ
72 第1セレクタ
73 第1カウンタ
74 第2カウンタ
75 第1デコーダ
77 第2位相シフタ
78 第2セレクタ
79 第2デコーダ
80 位相比較器
Claims (6)
- 第1クロックに同期してデータが書き込まれ、第2クロックに同期してデータが読み出されるエラスティックストアメモリと、
前記第1クロックの分周クロックに第1可変位相シフトを加えた第3クロック、及び前記第2クロックの分周クロックに第2可変位相シフトを加えた第4クロックの位相差を検出する位相比較器と、
前記位相差に応じた周波数のクロックを前記第2クロックとして生成する発振器と、
スタッフの受信回数に応じて、前記第1可変位相シフトの第1シフト量及び前記第2可変位相シフトの第2シフト量を決定するシフト量決定部と、
を備えるクロック変換装置。 - 前記シフト量決定部は、
前記第1可変位相シフトとして360°/nの整数倍の位相シフト(nは自然数)を前記第1クロックの分周クロックに加えて前記第3クロックを作成する第1位相シフト付加部と、
前記第2可変位相シフトとして360°/(n×m)の整数倍の位相シフト(mは自然数)を前記第2クロックの分周クロックに加えて前記第4クロックを作成する第2位相シフト付加部と、
を備える請求項1に記載のクロック変換装置。 - 前記シフト量決定部は、
前記第1可変位相シフトとして360°/(n×m)の整数倍の位相シフト(n及びmは自然数)を前記第1クロックの分周クロックに加えて前記第3クロックを作成する第1位相シフト付加部と、
前記第2可変位相シフトとして360°/nの整数倍の位相シフトを前記第2クロックの分周クロックに加えて前記第4クロックを作成する第2位相シフト付加部と、
を備える請求項1に記載のクロック変換装置。 - 前記シフト量決定部は、
前記第1可変位相シフトとして(360°/(n+m))のi倍の位相シフト(n及びmは自然数、iは0〜(n−1)の整数)を前記第1クロックの分周クロックに加えて前記第3クロックを作成する第1位相シフト付加部と、
前記第2可変位相シフトとして(360°/(n+m))のj倍の位相シフト(jは0〜(m−1)の整数)を前記第2クロックの分周クロックに加えて前記第4クロックを作成する第2位相シフト付加部と、
を備える請求項1に記載のクロック変換装置。 - 請求項1〜4のいずれか一項に記載のクロック変換装置を備えるフレーム処理装置であって、
前記第1クロックに同期したフレームを受信する受信部と、
前記フレームからペイロードを検出するデマッピング部と、を備え、
前記クロック変換装置は、前記ペイロードに格納されるデータを前記エラスティックストアメモリに書き込む、フレーム処理装置。 - 第1クロックに同期してデータが書き込まれ、第2クロックに同期してデータが読み出されるエラスティックストアメモリの読出クロックの周波数を制御する周波数制御方法であって、
前記第1クロックの分周クロックに、スタッフの受信回数に応じて第1シフト量が決定される第1可変位相シフトを加えて第3クロックを作成し、
前記第2クロックの分周クロックに、スタッフの受信回数に応じて第2シフト量が決定される第2可変位相シフトを加えて第4クロックを作成し、
前記第3クロック及び前記第4クロックの位相差を検出し、
前記位相差に応じて前記第2クロックの周波数を制御する周波数制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/066813 WO2012042594A1 (ja) | 2010-09-28 | 2010-09-28 | クロック変換装置、フレーム処理装置及び周波数制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012042594A1 JPWO2012042594A1 (ja) | 2014-02-03 |
JP5565466B2 true JP5565466B2 (ja) | 2014-08-06 |
Family
ID=45892100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012536046A Expired - Fee Related JP5565466B2 (ja) | 2010-09-28 | 2010-09-28 | クロック変換装置、フレーム処理装置及び周波数制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9436211B2 (ja) |
JP (1) | JP5565466B2 (ja) |
WO (1) | WO2012042594A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11860685B2 (en) * | 2021-10-29 | 2024-01-02 | Advanced Micro Devices, Inc. | Clock frequency divider circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000074283A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Emetteur sdh et procede de commutation de synchronisation de trames dans un tel emetteur |
JP2003134076A (ja) * | 2001-10-19 | 2003-05-09 | Fujitsu Ltd | スタッフ同期方式における受信装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5285206A (en) * | 1992-08-25 | 1994-02-08 | Alcatel Network Systems, Inc. | Phase detector for elastic store |
US5784377A (en) * | 1993-03-09 | 1998-07-21 | Hubbell Incorporated | Integrated digital loop carrier system with virtual tributary mapper circuit |
US6629251B1 (en) * | 1999-10-20 | 2003-09-30 | Applied Micro Circuits Corporation | Elastic store circuit with vernier clock delay |
JP2002281005A (ja) * | 2001-03-16 | 2002-09-27 | Fujitsu Ltd | 伝送装置及び集積回路 |
JP2007141383A (ja) * | 2005-11-18 | 2007-06-07 | Elpida Memory Inc | 半導体記憶装置 |
-
2010
- 2010-09-28 WO PCT/JP2010/066813 patent/WO2012042594A1/ja active Application Filing
- 2010-09-28 JP JP2012536046A patent/JP5565466B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-18 US US13/846,248 patent/US9436211B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000074283A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Emetteur sdh et procede de commutation de synchronisation de trames dans un tel emetteur |
JP2003134076A (ja) * | 2001-10-19 | 2003-05-09 | Fujitsu Ltd | スタッフ同期方式における受信装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2012042594A1 (ja) | 2012-04-05 |
US9436211B2 (en) | 2016-09-06 |
US20130232371A1 (en) | 2013-09-05 |
JPWO2012042594A1 (ja) | 2014-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6711227B1 (en) | Synchronizing method and apparatus | |
JP5223627B2 (ja) | データ復元回路、データ復元方法、及びデータ受信装置 | |
JP4517891B2 (ja) | シリアル/パラレル変換回路及びパラレル/シリアル変換回路 | |
KR20130137310A (ko) | 인터페이스 회로, 이를 포함하는 인터페이스 시스템 및 인터페이싱 방법 | |
US9525403B2 (en) | Clock frequency modulation method and clock frequency modulation apparatus | |
JP2009239768A (ja) | 半導体集積回路装置、及び、クロックデータ復元方法 | |
US8775856B1 (en) | System and method for generating clock signal for a plurality of communication ports by selectively dividing a reference clock signal with a plurality of ratios | |
JP5565466B2 (ja) | クロック変換装置、フレーム処理装置及び周波数制御方法 | |
TWI386002B (zh) | 重建取樣頻率並據以快速鎖定訊號的方法與裝置 | |
JP5610540B2 (ja) | シリアル通信用インターフェース回路及びパラレルシリアル変換回路 | |
US8665660B2 (en) | Clock handoff circuit and clock handoff method | |
JP5919500B2 (ja) | クロック再生成回路およびデジタルオーディオ再生装置 | |
EP1149482B1 (en) | Synchronizing method | |
US7460040B1 (en) | High-speed serial interface architecture for a programmable logic device | |
US20150244349A1 (en) | Efficient Drift Avoidance Mechanism for Synchronous and asynchronous Digital Sample Rate Converters | |
JP3875031B2 (ja) | 非同期信号伝送装置 | |
JP5492951B2 (ja) | 半導体集積回路装置、及び、クロックデータ復元方法 | |
CN102356550B (zh) | 鉴相器实现电路和鉴相器时钟产生方法 | |
US6907095B1 (en) | Clock ride-over method and circuit | |
JP2952935B2 (ja) | 非同期データ伝送システム | |
JP4419670B2 (ja) | ディジタル信号処理回路及びディジタル信号処理方法 | |
CN118550356A (zh) | 时钟产生装置、时钟产生方法及电子设备 | |
JP2006101029A (ja) | データ受信装置 | |
JP3949595B2 (ja) | ジッタ抑圧回路 | |
JP2011175702A (ja) | 受信装置及びネットワークシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |