JP5564111B2 - 半導体装置 - Google Patents

Description

この発明は、無線通信装置の送信回路で用いられる半導体装置に関する。

携帯電話機などの無線通信装置では、無線周波数（ＲＦ：Radio Frequency）の送信信号を所望の出力電力まで増幅するために複数の増幅回路が設けられる。これらの増幅回路では、送信信号の歪を規格内に抑えるために送信信号のピーク対平均電力比（ＰＡＰＲ：Peak to Average Power Ratio）に対して十分広いダイナミックレンジが要求される。ダイナミックレンジが狭い増幅回路にＰＡＰＲが大きい送信信号が入力されると、増幅回路の出力信号が歪むために主信号チャネルの電力と隣接チャネルの漏洩電力との比である隣接チャネル漏洩電力比（ＡＣＬＲ：Adjacent Channel Leakage Ratio）が劣化するからである。

送信信号のＰＡＰＲは、変調方式およびデータチャネルの多重化数と密接に関係し、一般に、データ転送速度が高くなるほどＰＡＰＲが大きくなる。したがって、隣接チャネル漏洩電力比の悪化を抑制するためには、変調方式やチャネル多重化数に応じて、増幅回路のバックオフ（飽和出力電力と実際の動作出力電力の差）を適切に調整する必要がある。

たとえば、ＷＯ２００７／１３２９１６号公報（特許文献１）に記載された通信装置では、ベースバンド信号の波形を分析することによって電力増幅回路の適切なバックオフの大きさが計算される。計算されたバックオフに基づいて、電力増幅回路に入力されるＲＦ信号の振幅または電力増幅回路に供給する電源電力が制御される。

特開２００７−２７９８８号公報（特許文献２）に記載された通信装置では、送信電力の最大値が、複数の変調方式の間で均一になるように制御される。これに伴って、送信信号の平均電力は、複数の変調方式の間で異なる可変値となる。このような制御を行なうために、中央処理装置（ＣＰＵ：Central Processing Unit）から入力される、変調方式を指定する信号に応じて、可変利得増幅回路の利得が制御される。

ＰＡＰＲの大きい信号を歪なく伝送するためには、増幅回路のダイナミックレンジは大きいほどよい。しかしながら、増幅回路のダイナミックレンジを広げるためには、動作電流を増加する必要があるので、増幅回路の消費電流が増大する。特開２００７−５９９６号公報（特許文献３）は、データ転送速度が比較的大きい高速通信モードにおいて歪なく信号を送信できるとともに、データ転送速度が比較的小さい通常モードにおいて増幅回路の消費電流を減らすことができる通信装置を開示する。

具体的に、この文献の通信装置では、送信部の増幅回路が多段接続された増幅器によって構成される。各段の増幅器は、動作電流によって利得が変わるリニアアンプで構成される。ベースバンド回路は、送信モードに関する情報およびデータの多重数の情報を送信部の増幅回路に供給する。増幅回路は、送信モードが通常モードから高速通信モードになったりデータの多重数が多くなったりした場合には、最終段の増幅器の動作電流を多くしてダイナミックレンジを広げる。これとともに、増幅回路は、前段または初段の増幅器の動作電流を少なくして利得を下げ、増幅回路全体として利得が一定になるように、各段の増幅器の利得の配分を調整する。

上記の各文献に記載されたような増幅回路の利得を調整する方法と異なり、ベースバンド信号の信号処理によってＰＡＰＲを削減する方法もある（たとえば、特表２００９−５３５９２４号公報（特許文献４）参照）。

ＷＯ２００７／１３２９１６号公報 特開２００７−２７９８８号公報 特開２００７−５９９６号公報 特表２００９−５３５９２４号公報

携帯電話機などの携帯型の無線通信装置では、バッテリを節約するために装置の低消費電力化は重要な課題である。上記の特開２００７−５９９６号公報（特許文献３）に記載された技術は、この低消費電力化の点で有望な技術ではあるが、増幅回路が多段接続されたリニアアンプで構成されているために雑音特性の点で問題がある。増幅回路を多段構成にすると後段の増幅器が前段の増幅器の雑音を増幅することになるので、増幅回路全体の雑音特性が劣化するからである。通常モードよりもデータ転送速度の大きい高速通信モードの場合には、雑音特性がさらに劣化する。この場合、最終段の増幅器の動作電流を増加することによってゲインとダイナミックレンジを上げるとともに、初段の増幅器の動作電流を減少することによってゲインを下げるので、通常モードよりも初段の増幅器の雑音特性が劣化し、増幅回路全体の雑音特性が劣化することになるからである。

Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）やＵＭＴＳ（Universal Mobile Telecommunications System）などの第３世代（３Ｇ）移動体通信システムでは、基地局と移動局との間の通信に周波数分割複信（ＦＤＤ：Frequency Division Duplex）が用いられる。このため、移動局（携帯電話機）では受信部と送信部が同時に動作する。したがって、送信部の雑音が大きいと、受信部では表面弾性波（ＳＡＷ：Surface Acoustic Wave）フィルタなどを設けることによって雑音の抑制が必要となり、コストの増加の問題も生じる。

この発明は上記の問題点を考慮してなされたものである。この発明の目的は、送信信号のＰＡＰＲに応じて増幅回路のゲインの調整と消費電力の低減とが可能であるとともに、従来よりも雑音特性を向上させた通信用の半導体装置を提供することである。

この発明の実施の一形態による半導体装置は、第１の増幅部と、デジタル・アナログ変換部と、変調部と、第２の増幅部と、制御部とを備える。第１の増幅部は、第１のデジタルベースバンド信号を受け、この第１のデジタルベースバンド信号を第１の利得で増幅して第２のデジタルベースバンド信号を生成する。デジタル・アナログ変換部は、第２のデジタルベースバンド信号をアナログベースバンド信号に変換する。変調部は、アナログベースバンド信号によって局部発振信号を変調することによって送信信号を生成する。第２の増幅部は、送信信号を可変の第２の利得で増幅する。この半導体装置は複数の送信モードに従ってそれぞれデータを送信可能とするものであり、制御部は、そのいずれかの送信モードを表わす情報を受け、送信モードに応じて第１の利得を調整する。

上記の実施の形態によれば、デジタル・アナログ変換部の前段に第１の増幅部を設けてデジタルベースバンド信号の振幅を調整することによって、第２の増幅部のゲインおよび消費電力をＰＡＰＲに応じて調整できるとともに、従来よりも雑音特性を向上させることができる。

この発明の実施の形態による無線通信システム１の構成を示すブロック図である。 図１のフロントエンドモジュール１２の具体的構成を示すブロック図である。 各送信方式における送信信号の波形図である。 送信回路の利得特性の一例を示す図である。 ＲＦＰＧＡの利得と動作電流との関係を示す図である。 図１の送信部２２およびＨＰＡモジュール１１の詳細な構成を示すブロック図である。 ＤＰＧＡ２４の構成の一例を示す図である。 ＲＦＰＧＡ３５の構成の一例を示す図である。 ＡＰＣ３６の構成を示すブロック図である。 ゲイン設定部５７に格納されている、ある１枚のテーブルの例を模式的に示す図である。 ゲイン設定部５７に格納されている、図１０とは異なる送信モードに対応するテーブルの例を模式的に示す図である。 ＬＴＥモードまたはＨＳＵＰＡモードにおいて、図１０とは別の温度情報および周波数情報に対応したテーブルの例である。 Ｒ９９モードにおいて、図１１とは別の温度情報および周波数情報に対応したテーブルの例である。 この発明の実施の形態２による送信部１２２の構成を示すブロック図である。

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。

＜実施の形態１＞
［無線通信システムの概略構成］
図１は、この発明の実施の形態による無線通信システム１の構成を示すブロック図である。図１の無線通信システム１は、携帯電話機に内蔵される。無線通信システム１は、ＲＦＩＣ（Radio-Frequency Integrated Circuit）１０と、ベースバンドＩＣ（Integrated Circuit）５と、ＨＰＡ（High Power Amplifier：高出力増幅器）モジュール１１と、整合回路１６＿１〜１６＿ｎと、フロントエンドモジュール（ＦＥＭ：Front End Module）１２と、アンテナ１３とを含む。

（ＲＦＩＣ）
ＲＦＩＣ１０は、大きく分けて“ＧＳＭ／ＥＤＧＥ”、“ＷＣＤＭＡ／ＨＳＰＡ”、および“ＬＴＥ”の３つの送受信方式の規格に準拠して、アンテナを介して基地局との間でＲＦ（Radio-Frequency）信号の送信および受信を可能とする１チップのトランシーバＩＣ（通信用半導体集積回路）である。

ここで、ＧＳＭ（Global System for Mobile Communication）は、ＴＤＤ（時分割複信：Time Division Duplex）−ＴＤＭＡ（時分割多元接続：Time Division Multiple Access）方式で実現されている第２世代（２Ｇ）携帯電話規格である。ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）は、ＧＳＭ方式の中のパケット通信の拡張規格である。ＥＤＧＥでは、デジタル変調方式として８ＰＳＫ（８位相偏移変調方式：8 Phase Shift Keying）が使用される。

ＷＣＤＭＡ（Wideband Code Divided Multiple Access）は、ＦＤＤ（周波数分割複信：Frequency Division Duplex）−ＣＤＭＡ（符号分割多元接続：Code Division Multiple Access）方式で実現されている第３世代（３Ｇ）携帯電話規格である。欧米ではＵＭＴＳ（Universal Mobile Telecommunications Systems）として知られる。ＨＳＰＡ（High Speed Packet Access）は、ＷＣＤＭＡにおける高速パケット通信の拡張規格であり、特に３．５Ｇ携帯電話規格と呼ばれる。

ＬＴＥ（Long Term Evolution）は、ＨＳＰＡよりさらに高速化・広帯域化を図った携帯電話規格で３．９Ｇ携帯電話規格と呼ばれる。ＬＴＥでは、下りはＯＦＤＭＡ（直交周波数分割多元接続：Orthogonal Frequency Division Multiple Access）が採用され、上りはＳＣ−ＦＤＭＡ（シングルキャリア周波数分割多元接続：Single Carrier Frequency Division Multiple Access）が採用される。

ＲＦＩＣ１０は、受信部（ＲＸ）２１、送信部（ＴＸ）２２、およびデジタルＲＦインターフェース（ＤｉｇＲＦ ＩＦ）を有する。

受信部２１は、アンテナ１３で受信した基地局からの受信ＲＦ信号を、ローカルキャリア信号（局部発振信号）を使ってアナログ受信ベースバンド信号にダウンコンバートする。受信部２１は、さらに、アナログ受信ベースバンド信号をＡＤ（Analog-to-Digital）変換してデジタル受信ベースバンド信号を生成する。

送信部２２は、逆に、デジタル送信ベースバンド信号をＤＡ（Digital-to-Analog）変換してアナログ送信ベースバンド信号を送信し、ローカルキャリア信号を使ってそのアナログ送信ベースバンド信号を送信ＲＦ信号にアップコンバートする。そして、送信部２２は、アンテナ１３を介して基地局に送信ＲＦ信号を無線送信する。

デジタルＲＦインターフェース２０は、ＲＦＩＣ１０とベースバンドＩＣ５との間のインターフェースであり、ＭＩＰＩ Ａｌｌｉａｎｃｅ（ＭＩＰＩ：Mobile Industry Processor Interface）により策定されたインターフェース規格に従ったものである。

ＲＦＩＣ１０は、さらに、各々ＲＦ信号を出力する複数の出力端子Ｔｘ１〜Ｔｘｎ、各々ＲＦ信号を受け取る複数の入力端子Ｒｘ１〜Ｒｘｎを有する。（Ｔｘ１，Ｒｘ１）,・・・,（Ｔｘｎ，Ｒｘｎ）のように出力端子、入力端子がペアをなしており、ＲＦＩＣが使用されるバンド（周波数帯）に応じて、使用される出力端子および入力端子のペアが決められている。

（ベースバンドＩＣ）
ベースバンドＩＣ５は、ＲＦＩＣ１０から受け取ったデジタル受信ベースバンド信号に対して、上記３つの送受信モードそれぞれに対応したデジタル復調その他の信号処理を行い、受信データ（音声、画像またはその他のデータ）を生成する。ベースバンドＩＣ５は、さらに、送信データ（音声、画像又はその他データ）に上記３つの送受信モードそれぞれに対応したデジタル変調その他の信号処理を行ってデジタル送信ベースバンド信号を生成し、ＲＦＩＣ１０に転送する。図１には図示しないが無線通信システム１が搭載される携帯電話機は、アプリケーションプロセッサ、メモリ、スピーカ、マイクロホン、入力キー、液晶モニタを有し、それぞれがベースバンドＩＣ５との間で信号のやりとりを行なう。

（ＨＰＡモジュール）
ＨＰＡモジュール１１は、出力端子Ｔｘ１〜Ｔｘｎにそれぞれ対応して設けられた複数のＨＰＡ（高出力増幅器：High Power Amplifier）４０を有する。各ＨＰＡ４０は、対応の出力端子から整合回路を介して受けとった送信ＲＦ信号を増幅する。各ＨＰＡ４０は１つ半導体チップで構成されており、これらはパッケージ内にモジュール化されている。整合回路１６＿１〜１６＿ｎは、出力端子Ｔｘ１〜Ｔｘｎと複数のＨＰＡ４０との間にそれぞれ挿入される。図１では、整合回路１６＿１，１６＿２はＲＦＩＣ１０に外付けされているが、ＲＦＩＣ１０に内蔵することもできる。

（フロントエンドモジュール）
フロントエンドモジュール１２は、入力・出力端子ペア（Ｒｘ１，Ｔｘ１）〜（Ｒｘｎ，Ｔｘｎ）のうちの１組を選択し、選択した入力・出力端子ペア（Ｒｘｉ，Ｔｘｉ）（ｉは１以上ｎ以下の整数）と、アンテナ１３とを接続する。

図２は、図１のフロントエンドモジュール１２の具体的構成を示すブロック図である。図１、図２を参照して、フロントエンドモジュール１２は、アンテナスイッチ（ＡＮＴ ＳＷ）１５と、入力・出力端子ペア（Ｒｘ１，Ｔｘ１）〜（Ｒｘｎ，Ｔｘｎ）にそれぞれ対応する複数のデュプレクサ（ＤＰＸ）１４＿１〜１４＿ｎ（不特定のものを示す場合、デュプレクサ１４と記載する）とを含む。

アンテナスイッチ１５は、使用される周波数帯に応じて１つのデュプレクサ１４を選択し、選択したデュプレクサ１４とアンテナ１３とを接続する。選択されたデュプレクサ１４は、対応する出力端子Ｔｘｉ（ｉは１以上ｎ以下の整数）からの送信ＲＦ信号をアンテナ１３に送信すると同時に、アンテナ１３からの受信ＲＦ信号を対応する入力端子Ｒｘｉに送信する。このとき、デュプレクサ１４は、送信ＲＦ信号が入力端子Ｒｘｉに漏れることを抑制するとともに、受信ＲＦ信号が出力端子Ｔｘｉに漏れることを抑制する。これにより基地局との間の送受信にＦＤＤ方式が実現する。アンテナスイッチ１５および複数のデュプレクサ１４＿１〜１４＿ｎの各々は１つの半導体チップで構成され、これらが１つのパッケージ内でモジュール化されている。

［従来の送信部の問題点］
図１で説明した送信部２２は、２ＧベースのＧＳＭ／ＥＤＧＥの送信を行なう回路部分と、３Ｇベースの３つの送信方式（送信モード）の送信を行なう回路部分とを含む。３Ｇベースの送信方式は具体的に次のとおりであり、変調方式、多重化方式、多元接続方式がそれぞれ異なる。ここで「多重化方式」とは一つのユーザの送信する複数の情報（データ）を多重化して送信する方式を指し、「多元接続」はそれぞれ異なる場所にいる複数のユーザのそれぞれ送信する情報（データ）を多重化して送信する方式を指す。

（ｉ）Ｒｅｌｅａｓｅ ９９（「Ｒ９９」と以下略す。）：ＷＣＤＭＡの通常モードであり、変調方式はＱＰＳＫ（Quadrature Phase Shift Keying）、多重化方式はＣＤＭ（Code Division Multiplexing）、多元接続方式はＣＤＭＡである。

（ｉｉ）ＨＳＵＰＡ（High Speed Uplink Packet Access）：ＨＳＰＡのアップリンク高速パケット通信規格であり、電波状況に応じてＱＰＳＫ（４位相偏移変調：Quadrature Phase Shift Keying）および１６ＱＡＭ（16 Quadrature Amplitude Modulation）のいずれかを用いる。１６ＱＡＭは、１シンボルあたりの４ビット（１６値）の情報を載せることでき、ＱＰＳＫの２倍の伝送速度になる。多重化方式はＣＤＭであり、多元接続方式はＣＤＭＡである。

（ｉｉｉ）ＬＴＥ：電波状況に応じてＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭのいずれかを用いる。多重化方式はＳＣ−ＦＤＥ（Single Carrier Frequency Domain Equalization）であり、多元接続方式は、ＳＣ−ＦＤＭＡである。

図３は、各送信方式における送信信号の波形図である。図３（Ａ）はＲ９９の場合の送信波形の一例を示し、図３（Ｂ）はＨＳＵＰＡの場合の送信波形の一例を示し、図３（Ｃ）はＬＴＥの場合の送信波形の一例を示す。ただし、ＨＳＵＰＡおよびＬＴＥは変調方式が１６ＱＡＭの場合を示す。図３（Ａ）〜（Ｃ）において、平均電圧ａｖｅとピーク値ｐｋの位置が破線で示される。

送信信号のピーク対平均電力比（ＰＡＰＲ）は変調方式、多重化の数に応じて増減する。ＬＴＥ方式ではさらに、ＲＢ（Resource Ｂlock）の割当数によっても送信信号のＰＡＰＲは変化する。この結果、図３（Ａ）〜（Ｃ）に示すように、Ｒ９９の場合、送信信号のＰＡＰＲは約３ｄＢ程度であるが、ＨＳＵＰＡの場合には送信信号のＰＡＰＲは約７．５ｄＢ程度まで大きくなり、ＬＴＥの場合には送信信号のＰＡＰＲは約８．５ｄＢ程度まで大きくなる。

図４は、送信回路の利得特性の一例を示す図である。移動無線通信では帯域外輻射電力に対する制限が厳しく、送信回路に対して高い線形性が求められる。一般に、回路の線形性を示す指標としてＰ１ｄＢ（1dＢ Compression point：１ｄＢ利得圧縮点）がある。図４に示すように理想的な直線状の利得特性に対して１ｄＢ利得が低下した入力レベルをＩＰ１ｄＢ（Input P1dＢ）、出力レベルをＯＰ１ｄＢ（Output P1dＢ）と呼ぶ。Ｐ１ｄＢは通常、ＣＷ（Continuous wave）波で評価される。非線形歪みを持った回路に大きな振幅の信号を入力すると、回路の非線形歪みに起因した帯域外スペクトル放射が発生する。発生した帯域外スペクトル放射は、隣接チャネルへ漏洩して隣接チャネルの干渉波となる。したがって、信号を歪ませることなく伝送するには、入力信号の最大振幅時においても回路が線形増幅可能なように、回路のＰ１ｄＢからＰＡＰＲ程度下げた平均電圧の信号を回路に入力する。送信回路のＰ１ｄＢを変化させない場合、送信モードがＲ９９のときの入力電圧の実効値は図４のＡ１点になり、送信モードがＬＴＥのときの入力電圧の実効値は図４のＡ２点になる。

一般的に送信部において最も消費電流が大きなブロックはＲＦ部の出力段のＲＦ増幅回路であり、後段になるほど高い線形性が要求されるためにより大きな動作電流が必要となる。特にＵＭＴＳ／ＬＴＥ方式の送信機の場合は、送信電力の制御範囲が広いためにＲＦ可変利得増幅回路（ＰＧＡ：Programmable Gain Amplifier）の消費電流が大きい。

図５は、ＲＦＰＧＡの利得と動作電流との関係を示す図である。一般にＲＦＰＧＡでは、利得をlinear-in-dＢで変化させるために、利得に対して動作電流を指数関数的に増加させる必要がある。たとえば、図５において、利得を６ｄＢ増加させたときの消費電流は２倍となる。

互いにＰＡＰＲの異なる複数の信号を扱う送信回路において、どのような信号が入力されても入力信号を歪み無く増幅できるように設計しようとすると、最も高いＰＡＰＲを持つ信号に対して十分なマージンを持った線形性を有するように回路設計を行う必要がある。ＲＦ部の可変利得増幅回路に対してそのように設計すると、送信回路で消費される電流は入力信号のＰＡＰＲによらず常に大きくなってしまい、携帯端末のバッテリ駆動時間を短くしてしまう問題がある。

実施の形態１のＲＦＩＣ１０では、以下に詳しく説明するように、デジタル・アナログ変換器の前段にデジタルプログラマブルゲインアンプを設けることによって、増幅回路の消費電力を低減させるとともに雑音特性を向上させることができる。

［送信部の詳細な構成］
図６は、図１の送信部２２およびＨＰＡモジュール１１の詳細な構成を示すブロック図である。

送信部２２は、各送信モードに応じて図１のベースバンドＩＣ５によって生成されたデジタル送信ベースバンド信号を図１のデジタルＲＦインターフェース２０を介して受ける。送信部２２は、受取ったデジタル送信ベースバンド信号をダイレクトコンバージョン方式でアップコンバートしてＲＦ信号を生成する。

送信部２２は、８００ＭＨｚ〜２．５ＧＨｚの範囲にある複数の周波数帯におけるＲＦ信号の生成を可能とする。その周波数帯（バンド）は規格により定めらており、代表的には“Ｂａｎｄ１”、“Ｂａｎｄ２”、および“Ｂａｎｄ７”が用いられる。“Ｂａｎｄ１”は１９２０ＭＨｚ−１９８０ＭＨｚ帯、“Ｂａｎｄ２”は１８５０ＭＨｚ〜１９１０ＭＨｚ帯、“Ｂａｎｄ７”は２５００ＭＨｚ〜２５７０ＭＨｚ帯である。

図６を参照して、送信部２２は、マルチプレクサ（ＭＰＸ）２３と、２個のデジタルプログラマブルゲインアンプ（ＤＰＧＡ：Digital Programmable Gain Amplifier）２４＿１，２４＿２と、２個の加算器３８＿１，３８＿２と、２個のデジタル・アナログ変換器（ＤＡＣ：Digital to Analog Converter）２５＿１，２５＿２と、ローパスフィルタ（ＬＰＦ：Low Pass Filter）２６＿１，２６＿２と、オートパワーコントローラ（ＡＰＣ）３６とを含む。ＤＡＣ２５（２５＿１，２５＿２）とローパスフィルタ２６（２６＿１，２６＿２）とによってアナログベースバンド回路２７が構成される。以下、各構成要素について説明する。

（マルチプレクサ）
デジタルＲＦインターフェース２０を介してベースバンドＩＣ５から受けたデジタル送信ベースバンド信号（送信データ）には、同相成分信号（Ｉ信号）と直交成分信号（Ｑ信号）とがシリアル転送された１ビットのデータ信号が含まれる。この１ビットのデータ信号に付随して、デジタル送信ベースバンド信号には、１ビットのデータ信号が同期する１ビットのクロック信号と、データの取り込みを許可する１ビットのイネーブル信号とがさらに含まれる。

マルチプレクサ２３は、シリアル転送されたＩ信号およびＱ信号を分離（マルチプレクス）するとともに、シリアルのＩ信号およびＱ信号の各々を複数のビットからなるパラレル信号（Ｉ信号Ｉ＿ｄ１，Ｑ信号Ｑ＿ｄ１）に変換する。

（ＤＰＧＡ）
ＤＰＧＡ２４＿１，２４＿２（総称する場合、ＤＰＧＡ２４とも称する）は、ゲイン（利得）が可変の増幅器である。ＤＰＧＡ２４＿１は、パラレルのデジタル信号であるＩ信号Ｉ＿ｄ１をデジタル処理によって増幅する。すなわち、ＤＰＧＡ２４＿１は、Ｉ信号Ｉ＿ｄ１にゲインを乗算した値にＩ信号Ｉ＿ｄ１の値を変換する。同様に、ＤＰＧＡ２４＿２は、パラレルのデジタル信号であるＱ信号Ｑ＿ｄ１をデジタル処理によって増幅する。各ＤＰＧＡのゲイン（増幅率とも称する）は、ゲイン調整信号ＧＣＳ１に基づいて調整される。このとき、２つのＤＰＧＡ２４＿１，２４＿２の間では同じゲインとなるように調整される。たとえば、ゲイン調整信号ＧＣＳ１がゲインを１ｄＢに調整するように指示する信号である場合、２つのＤＰＧＡ２４＿１，２４＿２のいずれのゲインも１ｄＢに調整される。ゲイン調整信号ＧＣＳ１は、ＡＰＣ３６から供給される。

図７は、ＤＰＧＡ２４の構成の一例を示す図である。図７を参照して、ＤＰＧＡ２４＿１は、マルチプレクサ２３からのＩ信号（デジタル信号）Ｉ＿ｄ１にＡＰＣ３６からのゲイン調整信号ＧＣＳ１を乗算した値を出力するデジタル乗算器である。ＤＰＧＡ２４＿２は、マルチプレクサ２３からのＱ信号（デジタル信号）Ｑ＿ｄ１にＡＰＣ３６からのゲイン調整信号ＧＣＳ１を乗算した値を出力するデジタル乗算器である。ＤＰＧＡ２４＿１，２４＿２で乗算された値が、ＡＰＣ３６によって設定されるゲインでＩ信号Ｉ＿ｄ１およびＱ信号Ｑ＿ｄ１を増幅した信号（デジタル信号）Ｉ＿ｄ２，Ｑ＿ｄ２となり、次段のアナログベースバンド回路２７に送られる。

図７では、ＤＰＧＡ２４＿１，２４＿２は乗算器によって構成されているが、乗算器に代えてルックアップテーブルを用いてもよい。ルックアップテーブルには、入力されるＩ信号Ｉ＿ｄ１およびＱ信号Ｑ＿ｄ１と与えられたゲインとに対応して、出力すべき値（Ｉ信号Ｉ＿ｄ１およびＱ信号Ｑ＿ｄ１の値にゲインを乗算した値）が予め用意される。ＤＰＧＡは、ルックアップテーブルを参照することによって、Ｉ信号Ｉ＿ｄ１およびＱ信号Ｑ＿ｄ１にゲインを乗算した信号Ｉ＿ｄ２，Ｑ＿ｄ２を出力する。

（ＤＡＣ、ローパスフィルタ）
再び図６を参照して、ＤＰＧＡ２４＿１，２４＿２から出力された増幅後のデジタルのＩ信号、Ｑ信号は加算器３８＿１，３８＿２（総称する場合、加算器３８とも記載する）に入力される。加算器３８＿１，３８＿２はデジタルのＩ信号、Ｑ信号に、後述するＤＣオフセットキャンセル回路３７から出力されたＤＣオフセットを補正するための補正信号を加算する。

ＤＡＣ２５＿１は、加算器３８＿１から出力されたデジタルのＩ信号を差動のアナログ信号に変換する。ＤＡＣ２５＿１から出力されたアナログのＩ信号はローパスフィルタ２６＿１によって遮断周波数より高い帯域の周波数が除去される。同様に、ＤＡＣ２５＿２は、加算器３８＿２から出力されたデジタルのＱ信号を差動のアナログ信号に変換する。ＤＡＣ２５＿２から出力されたアナログのＱ信号はローパスフィルタ２６＿２によって遮断周波数より高い帯域の周波数が除去される。

（局部発振器、１／２分周器、および直交変調器）
送信部２２は、さらに、複数の局部発振器３０（３０＿１，３０＿２）、複数の１／２分周器３１（３１＿１，３１＿２）、複数の直交変調器３２（３２＿１，３２＿２）、および複数の無線周波数プログラマブルゲインアンプ（ＲＦＰＧＡ：Radio Frequency Programmable Gain Amplifier）３５（３５＿１，３５＿２）を含む（総称する場合または不特定のものを示す場合に、局部発振器３０、１／２分周器３１、直交変調器３２、およびＲＦＰＧＡ３５と記載する）。局部発振器３０、１／２分周器３１、直交変調器３２は、およびＲＦＰＧＡ３５は、原則的には、各送信モードの周波数帯（バンド）に対応して設けられるが、近接した周波数帯の場合は異なる周波数帯で共用される場合もある。図６には各要素が代表として２個ずつ示されているが実際には２個に限られない。

局部発振器３０は、差動の局部発振信号（周波数は同じで位相差が互いに１８０度のクロック信号）ＬＯを生成する。

１／２分周器３１は、局部発振信号ＬＯの周波数を１／２に分周した局部発振信号ＬＯＩ，ＬＯＱを生成する。局部発振信号ＬＯＩは元の信号ＬＯの立上がりエッジに同期し、局部発振信号ＬＯＱは元の信号ＬＯの立下がりエッジに同期する。これにより、局部発振信号ＬＯＱは、局部発振信号ＬＯＩを９０度移相した信号になる。

直交変調器３２は、対応の１／２分周器３１から出力された局部発振信号ＬＯＩ，ＬＯＱと、ローパスフィルタ２６＿１，２６＿２から出力されたアナログのＩ信号Ｉ＿ａおよびＱ信号Ｑ＿ａとを受ける。直交変調器３２は、Ｉ信号Ｉ＿ａ，Ｑ信号Ｑ＿ａで局部発振信号ＬＯＩ，ＬＯＱを直交変調することによって、Ｉ信号Ｉ＿ａ，Ｑ信号Ｑ＿ａが局部発振信号ＬＯＩ，ＬＯＱの周波数にアップコンバートされたアナログの送信ＲＦ信号を生成する。より詳細には、直交変調器３２は、局部発振信号ＬＯＩとＩ信号Ｉ＿ａとを混合する混合器３３と、局部発振信号ＬＯＱとＱ信号Ｑ＿ａとを混合する混合器３４とを含む。これらの混合器３３，３４の出力は加算され、送信ＲＦ信号として次段のＲＦＰＧＡ３５に出力される。

ＲＦＩＣで送信する信号の周波数帯に応じて、アップコンバートするための直交変調器３２が使い分けされる。例示の直交変調器３２＿１は、２０００ＭＨｚを超える高周波数帯（Ｂａｎｄ７）へのアップコンバートを行ない、直交変調器３２＿２は２０００ＭＨｚ以下の複数の周波数帯（たとえばＢａｎｄ１、Ｂａｎｄ２）へのアップコンバートを行なっているものとする。複数の直交変調器３２は排他的に動作する。すなわち、ＲＦＩＣが使用する周波数帯に対応する１つの直交変調器が動作している間は、他の直交変調器は動作しない。

（ＲＦＰＧＡ）
ＲＦＰＧＡ３５＿１，３５＿２は、直交変調器３２＿１，３２＿２にそれぞれ対応して設けられる。ＲＦＰＧＡ３５は、対応の直交変調器３２から出力された送信ＲＦ信号を増幅するゲイン可変の増幅器であり、対応の直交変調器３２が動作しているときに増幅動作を行なう。ＲＦＩＣが使用する周波数帯に対応する１つのＲＦＰＧＡが動作しているときは、他のＲＦＰＧＡは動作しない。ＲＦＰＧＡ３５のゲインはＡＰＣ３６からのゲイン調整信号ＧＣＳ２に基づいて調整される。ＲＦＰＧＡ３５＿１によって増幅された送信ＲＦ信号は、出力端子Ｔｘ１から出力され、整合回路１６＿１を介して対応のＨＰＡ４０＿１に入力される。ＲＦＰＧＡ３５＿２によって増幅された送信ＲＦ信号は、出力端子Ｔｘ２から出力され、整合回路１６＿２を介して対応のＨＰＡ４０＿２に入力される。各整合回路は、ＲＦＰＧＡの出力インピーダンスとＨＰＡの入力インピーダンスとの整合をとる。

図８は、ＲＦＰＧＡ３５の構成の一例を示す図である。図８を参照して、ＲＦＰＧＡ３５は、抵抗ラダー９０と、電流／電圧変換部９１と、高周波トランス回路９４とを含む。

抵抗ラダー９０は、直交変調器３２から入力された入力電圧Ｖｉｎを分圧する。抵抗ラダー９０は、ネットワーク状に連結された複数の抵抗素子を含む。図８に示すように、ノードＰ０〜Ｐ１３の隣接ノード間と、ノードＮ０〜Ｎ１３の隣接ノード間とには各１個の抵抗素子が設けられる。ノードＰ１〜Ｐ１２，Ｎ１〜Ｎ１２の各々と仮想交流接地線８０との間には直列接続された２個の抵抗素子が設けられる。ノードＰ０，Ｐ１３，Ｎ０，Ｎ１３の各々と仮想交流接地線８０との間には直列接続された２個の抵抗素子が設けられ、この２個の抵抗素子の直列体と並列にさらに直列接続された２個の抵抗素子が設けられる。各抵抗素子の抵抗値はＲである。入力電圧ＶｉｎはノードＰ１３，Ｎ１３間に印加される。

上記の抵抗ラダー９０の構成によれば、ノードＰｉ，Ｎｉ間（ただし、ｉは０以上１２以下の整数）の電圧は、隣接するノードＰｉ＋１，Ｎｉ＋１間の電圧１／２になる。したがって、ノードＰｉ，Ｎｉ間の電圧（ただし、ｉは０以上１２以下の整数）は、入力電圧Ｖｉｎを２の（１３−ｉ）乗で割った値に等しい。

電流／電圧変換部９１は、１８個のトランスコンダクタンスアンプＴＡ０〜ＴＡ１７を含む（総称する場合または不特定のものを示す場合、トランスコンダクタンスアンプＴＡと記載する）。トランスコンダクタンスアンプＴＡ０は、ノードＰ０，Ｎ０間の電圧を抵抗素子によって１／２に分圧した電圧が入力される。同様に、トランスコンダクタンスアンプＴＡｉ（ただし、ｉは０以上１３以下の整数）には、ノードＰｉ，Ｎｉ間の電圧を１／２に分圧した電圧が入力される。したがって、トランスコンダクタンスアンプＴＡｉ（ただし、ｉは０以上１３以下の整数）に入力される電圧は、入力電圧Ｖｉｎを２の（１４−ｉ）乗で割った値に等しい。トランスコンダクタンスアンプＴＡ１４〜ＴＡ１７には、入力電圧Ｖｉｎが入力される。

トランスコンダクタンスアンプＴＡ０〜ＴＡ１７の各々は、入力された電圧を電流に変換して出力信号線９２に供給する。このとき、トランスコンダクタンスアンプＴＡ０〜ＴＡ１４は、互いに等しいトランスコンダクタンスｇｍを有する。トランスコンダクタンスアンプＴＡ１５〜ＴＡ１７のトランスコンダクタンスは、それぞれ、２ｇｍ、４ｇｍ、８ｇｍを有する。

トランスコンダクタンスアンプＴＡ０〜ＴＡ１７の動作は、制御ワードＷＣ＜０＞〜ＷＣ＜１７＞によってそれぞれ制御される。制御ワードＷＣ＜０＞〜ＷＣ＜１７＞は、多ビットのパラレル信号であるゲイン調整信号ＧＣＳ２の各ビットに対応する。各トランスコンダクタンスアンプＴＡは、対応の制御ワードが“１”のとき入力された電圧に応じた電流を出力信号線９２に出力し、対応の制御ワードが“０”のとき出力信号線９２に電流を出力しない。

トランスコンダクタンスアンプＴＡ０〜ＴＡ１７の出力信号は、高周波トランス回路９４を介して図１の出力端子Ｔｘｊ（ｊは１以上ｎ以下の整数）へ伝達される。高周波トランス回路９４は、トランスコンダクタンスアンプＴＡ０〜ＴＡ１７の出力信号の直流成分を分離するともに、インピーダンス変換を行なう。

上記の構成のＲＦＰＧＡ３５によれば、０．１２５ｄＢステップで−６６ｄＢ〜１２ｄＢの範囲のゲイン調整が可能である。ただし、トランスコンダクタンスアンプＴＡ１６のみが動作する場合（すなわち、制御ワードＷＣ＜１６＞のみが“１”の場合）、ＲＦＰＧＡ３５のゲインが０ｄＢになるようにトランスコンダクタンスｇｍが設定されているものとする。最大ゲインの１２ｄＢは、制御ワードの上位８ビット、すなわち、ＷＣ＜１７＞〜ＷＣ＜１０＞の各々が“１”で、他のビット“０”のときに実現される。最小ゲインの−６６ｄＢは、ＷＣ＜５＞のみが“１”で、他のビットが“０”のときに実現される。

（ＤＣオフセットキャンセル回路）
再び図６を参照して、送信部２２は、さらに、ＤＣオフセットキャンセル回路３７を含む。ＤＣオフセットキャンセル回路３７は、直交変調器３２＿１，３２＿２に生じるキャリア信号の漏れ（キャリアリークと呼ばれている）を防ぐため、すなわち、キャリアリークの原因である直交変調器３２に入力されるベースバンド信号の差動信号間でのＤＣレベルを相違（オフセット）をキャンセルするために設けられている。具体的には、ＤＣオフセットキャンセル回路３７は、直交変調器３２＿１，３２＿２からの出力および分周器３１＿１，３１＿２からのローカルキャリア信号ＬＯＩ，ＬＯＱを使って補正量を演算する。ＤＣオフセットキャンセル回路３７は、差動信号間のＤＣレベルのオフセットを小さくするような補正量を算出し、算出した補正量を加算器３８＿１，３８＿２に供給する。加算器３８＿１，３８＿２は、２つのＤＰＧＡ２４＿１，２４＿２の出力するデジタルベースバンド信号に、ＤＣオフセットキャンセル回路３７による演算結果を加算して補正後のデジタルベースバンド信号を出力する。ＤＣオフセットキャンセル回路３７の具体的な構成は、たとえば、特願２００９−２８１３６０号に記載される。

（ＨＰＡモジュール）
図６には、図１に示す出力端子Ｔｘ１〜Ｔｘｎのうちの出力端子Ｔｘ１，Ｔｘ２と整合回路１６＿１，１６＿２を介して接続されたＨＰＡモジュール１１の構成が示される。ＨＰＡ４０＿１，４０＿２は、それぞれ出力端子Ｔｘ１，Ｔｘ２から出力されるＲＦ信号を増幅する、ゲインが可変の高出力増幅器（ＨＰＡ：High Power Amplifier）である。ＲＦＩＣが使用する周波数帯に対応する直交変調器３２およびＲＦＰＧＡ３５が動作しているときに、その周波数帯に対応するＨＰＡが増幅動作を行ない、他のＨＰＡは動作しない。ＨＰＡ４０＿１，４０＿２によって増幅された送信ＲＦ信号は、フロントエンドモジュール１２に送られる。

ＨＰＡモジュール１１は、さらに、ＨＰＡ４０に対応して設けられるカプラ４１および検波器（ＤＥＴ）４２と、スイッチ（ＳＷ）４３と、ＤＣ−ＤＣコンバータ４４とを含む。図６には、ＨＰＡ４０＿１，４１＿２にそれぞれ対応するカプラ４１＿１，４１＿２と、カプラ４１＿１，４１＿２にそれぞれ対応する検波器４２＿１，４２＿２とが示される。

カプラ４１は、対応のＨＰＡ４０から出力されたＲＦ信号を検出する。検波器４２は、対応のカプラ４１の出力波形を検波する。この結果、検波器４２によって対応のＨＰＡ４０の出力電力が検知される。検波器４２として、たとえば、ダイオード検波器が用いられる。スイッチ４３は、複数の検波器４２のうち、増幅動作を行なっているＨＰＡ４０に対応する検波器４２の出力を選択し、選択した出力を制御信号ＣＳ２として送信部２２にフィードバックする。

ＤＣ−ＤＣコンバータ４４は、ＡＰＣ３６から出力されたゲイン調整信号ＧＣＳ３の電圧レベルを変換して各ＨＰＡ４０に供給する。ゲイン調整信号ＧＣＳ３によってＨＰＡ４０のゲインが調整される。

［ＡＰＣの詳細な構成および動作］
（ＡＰＣの動作の概要）
ＣＤＭＡ方式の場合のように複数の移動局（携帯電話機）が同一周波数の搬送波を使用する通信方式の場合には、基地局での受信電力が等しくなるように各移動局の送信電力を調整する必要がある。例えば、移動局が基地局から遠い位置にある場合には送信電力を上げ、移動局が基地局から近い位置にある場合には送信電力を下げるように基地局は移動局に対して指令する。すなわち、基地局は移動局に対して、「送信パワーを増加させる」、「送信パワーを減少させる」、および「送信パワーを増減しない」のいずれかの指令を送信する。以下、この指令を「送信パワー情報」と称する。１回の指令（送信パワー情報）に応答して移動局が増減する送信パワー量は、たとえば、０．５ｄＢずつ増減、１ｄＢずつ増減、２ｄＢずつ増減のように予め決められている。送信パワー情報は、ＬＴＥモードのとき５００μｓごとに、Ｒ９９モードおよびＨＳＵＰＡモードのときに６６７μｓごとに基地局から各移動局（携帯電話機）に送信される。

基地局と移動局との間では、通話データその他各種データを送受するデータチャネルの他に制御チャネルがある。基地局から送信された送信パワー情報を含む各種制御情報は制御チャネルを介して移動局で受信される。受信された各種制御情報は、ＲＦＩＣ１０でダウンコンバートされた後、ベースバンドＩＣ５によってデコード（復調）される。復調の結果得られた送信パワー情報は、ベースバンドＩＣ５からデジタルＲＦインターフェース２０を介して送信部２２のＡＰＣ３６に送られる。したがって、ベースバンドＩＣ５からＡＰＣ３６が受ける送信パワー情報は、「パワー増加」、「増減不要」、「パワー減少」を識別するデジタル信号になる。たとえば、１回の指令で１ｄＢのパワー増加および減少が生じる場合を例にすると、ＡＰＣの受ける送信パワー情報は「パワー増加」＝＋１、「増減不要」＝０、「パワー減少」＝−１を示すデジタル値で表現される。

ＲＦＩＣ１０の送信部２２に設けられたＡＰＣ３６は、送信パワー情報を含む制御信号ＣＳ１を受ける。制御信号ＣＳ１は、送信パワー情報の他に温度情報、周波数情報、および送信モード情報などを含む。ＡＰＣ３６はさらに、検波器４２から出力された制御信号ＣＳ２とを受ける。ＡＰＣ３６は、こられの制御信号ＣＳ１，ＣＳ２に基づいて、各送信モードで設定される規定の時間ごとにＤＰＧＡ２４、ＲＦＰＧＡ３５、およびＨＰＡ４０のゲインを調整する。以下、制御信号ＣＳ１，ＣＳ２に基づいた制御について具体的に説明する。

（送信パワー情報に基づく制御）
図９は、ＡＰＣ３６の構成を示すブロック図である。図９を参照して、ＡＰＣ３６は、第１および第２のレジスタ５０，５１と、加算器４９と、ゲイン設定部５７と、ゲイン制御ロジック回路（Gain control logic）５８と、デジタル・アナログ変換器（ＤＡＣ）５９とを含む。

第１のレジスタ５０は、現在設定されているアンテナ送信パワーの値を保持する。具体的には、送信パワーの設定値は、図１０、図１１などに示された入力コードの形式で保持される。加算器４９は、ベースバンドＩＣ５から送信パワー情報を受け、第１のレジスタ５０に保持されている設定値と加算演算することによって、新たに設定されるべき送信パワーの値を生成する。第１のレジスタ５０の値は、加算器４９から出力された送信パワーの設定値によって所定の時間ごと（ＬＴＥモードは５００μｓごと、ＨＳＵＰＡモードおよびＲ９９モードは６６７μｓごと）に更新される。

第２のレジスタ５１は、第１のレジスタ５０から転送されたアンテナの送信パワーの設定値を保持する。第１のレジスタ５０の内容が更新された場合には更新後の送信パワーの設定値がそのままの値で第２のレジスタ５１に転送される。図９の構成と異なり、第１のレジスタ５０に保持された値が、後述する加算器５２，５３を介して第２のレジスタ５１に転送される構成であってもよい。この場合、転送時には、加算器５２，５３の他方の入力は０になる。

ゲイン設定部５７は、たとえば、ＳＲＡＭ（Static Random Access Memory）を内蔵する。ＳＲＡＭは、ルックアップテーブル（ＬＵＴ：Look Up able）として、アンテナの送信パワーの値に対応して設定すべきＤＰＧＡ２４，ＲＦＰＧＡ３５、およびＨＰＡ４０の制御データを記憶する。ＲＦＩＣ１０の電源がオンされた際に、ＲＦＩＣ１０内のＣＰＵ（図示せず）がＳＲＡＭに制御データを書込んでルックアップテーブルを構築する。ＳＲＡＭに代えて不揮発性メモリが用いられてもよい。不揮発性メモリであれば電源オン時の書込み処理が不要になる。

ルックアップテーブルは複数枚のテーブルから構成される。ゲイン設定部５７は、制御信号ＣＳ１に含まれる温度情報、周波数情報、および送信モード情報に基づいて１枚のテーブルを特定する。そして、ゲイン設定部５７は、第２のレジスタ５１に保持されたアンテナの送信パワーの設定値をアドレス信号として受け、特定された１枚のテーブルに保持された複数の制御データのうちアンテナの送信パワーの設定値により指定された制御データを出力する。

ゲイン設定部５７から出力された制御コードは、ゲイン制御ロジック回路５８によってＤＰＧＡ２４、ＲＦＰＧＡ３５、およびＨＰＡ４０のゲインを調整する制御信号コードに変換され、ゲイン調整信号ＧＣＳ１，ＧＣＳ２，ＧＣＳ３としてＤＰＧＡ２４、ＲＦＰＧＡ３５、およびＨＰＡ４０にそれぞれ出力される。ただし、ゲイン調整信号ＧＣＳ３については、ＤＡＣ５９によってアナログ信号に変換された後、ＤＣ−ＤＣコンバータ４４によって電圧レベルが変換されてから、ＨＰＡ４０に出力される。

図１０は、ゲイン設定部５７に格納されている、ある１枚のテーブルの例を模式的に示す図である。

一般に、アンテナの送信パワー［ｄＢｍ］には、ＤＰＧＡ２４、ＲＦＰＧＡ３５、およびＨＰＡ４０のゲイン［ｄＢ］が関係する。実際には、ＤＰＧＡ２４からＲＦＰＧＡ３５までの経路およびＨＰＡ４０からアンテナまでの経路での電力の減衰も関係するが、以下の説明では簡単のためにこれらの経路上での電力の減衰を無視する。この場合、デジタル送信ベースバンド信号の電圧振幅（実効値）をＶｂｂ［ｄＢＶ］とし、ＤＰＧＡ２４、ＲＦＰＧＡ３５、およびＨＰＡ４０のトータルのゲインをＧａｍｐ［ｄＢ］し、アンテナの入力インピーダンスを５０Ωとすれば、アンテナの送信パワーＰｔ［ｄＢｍ］は、
Ｐｔ＝Ｇａｍｐ＋Ｖｂｂ＋１３．０１ …(1)
と表わされる。図１０〜図１３に示されるテーブルでは、簡単のために、Ｖｂｂ＝−１３．０１［ｄＢＶ］としている。Ｖｂｂの値は、実際には、ベースバンドＩＣ５の設計によって異なる。

図１０に示すように、アンテナの送信パワー（ＨＰＡ４０の出力電力）は、−５０ｄＢ〜２３．８７５ｄＢの範囲で０．１２５ｄＢステップごとに合計５９２ポイントで設定可能である。テーブル中の入力コードは、アンテナの送信パワーの設定値に対応して、Ｈ’０００からＨ’２４Ｆまでの５９２ポイントの値をもつ（「Ｈ’」は１６進数表示であることを表わす）。各入力コードに対応して制御コードが設定される。制御コードは、ＤＰＧＡ２４、ＲＦＰＧＡ３５、およびＨＰＡ４０にそれぞれ設定されるべきゲイン（ｄＢ）値を特定する情報である。ゲイン設定部５７は、第２のレジスタ５１から送信パワーの設定値を受けると、送信パワーの設定値に対応した制御コードを出力する。たとえば、送信パワーが−５０ｄＢｍ（入力コード：Ｈ’０００）の場合に、ＤＰＧＡ２４、ＲＦＰＧＡ３５、およびＨＰＡ４０のゲインが、０ｄＢ、−５０ｄＢ、および０ｄＢにそれぞれ設定される。

ＨＰＡ４０のゲインは、特に、アンテナに高出力の送信パワーが必要な場合に増加するように調整される。低出力時にはゲインは０ｄＢに固定され、設定される送信パワーの上限（２３．８７５ｄＢｍ）より２０〜３０ｄＢｍ低いレベルからゲイン調整される。具体的に、入力コードがＨ’０００からＨ’１８Ｆまで（４００ステップ）は０ｄＢに固定され、Ｈ’１９０からＨ’１ＣＦまで（６４ステップ）は５ｄＢに設定される。Ｈ’１Ｄ０からＨ’２０Ｆまで（６４ステップ）は１０ｄＢに設定される。Ｈ’２１０からＨ’２４Ｆまで（６４ステップ）は１５ｄＢに設定される。

ＲＦＰＧＡ３５のゲインは、入力コードがＨ’０００のとき−５０ｄＢに設定される。
Ｈ’０００からＨ’１８Ｆまでは、入力コード値で１６ステップごとに２ｄＢずつ増加し、Ｈ’１８Ｆでは−２．０ｄＢに設定される。Ｈ’１９０になると３ｄＢ減少して−５．０ｄＢに設定される。Ｈ’１９０からＨ’１ＣＦまでは、入力コード値で１６ステップごとに２ｄＢずつ増加し、Ｈ’１ＣＦでは１．０ｄＢに設定される。Ｈ’１Ｄ０になると３ｄＢ減少して−２．０ｄＢに設定される。Ｈ’１Ｄ０からＨ’２４Ｆまでは、入力コード値で１６ステップごとに２ｄＢずつ増加し、Ｈ’２４Ｆでは７．０ｄＢに設定される。すなわち、Ｈ’０００〜Ｈ’２４Ｆにおいて、ＲＦＰＧＡ３５とＨＰＡ４０とのゲインの合計値（ＲＦＰＧＡ３５の入力電圧からみたＨＰＡ４０の出力電圧のゲイン）は、−５０ｄＢ（Ｈ’０００）〜２２ｄＢ（Ｈ’２４Ｆ）の範囲で入力コード値で１６ステップごとに２ｄＢステップずつ増加することになる。

ＤＰＧＡ２４のゲインは、０ｄＢから１．８７５ｄＢの範囲で変化する。ＤＰＧＡ２４のゲインは、入力コードが１ステップ増えるごとに０．１２５ｄＢずつ増加し、１．８７５ｄＢの次は０ｄＢに戻り再び０．１２５ｄＢずつ増加する。したがって、ＤＰＧＡ２４のゲインは、入力コード値で１６ステップごとに０ｄＢから１．８７５ｄＢまでを繰り返す。

このようにしてＤＰＧＡ２４のゲインが０．１２５ｄＢのステップで調整され、ＲＦＰＧＡ３５のゲインはＤＰＧＡ２４よりも大きいステップ（２．０００ｄＢ）で調整され、ＨＰＡ４０のゲインはＲＦＰＧＡ３５よりもさらに大きいステップ（５．０００ｄＢ）で調整される。すなわち、アンテナの送信パワーの上位の値（２ｄＢ以上の部分）はＨＰＡ４０およびＲＦＰＧＡ３５のゲインで調整され、それより下位の値（０．０００ｄＢ〜１．８７５ｄＢの部分）はＤＰＧＡ２４のゲインで調整される。

ＲＦＰＧＡ３５およびＨＰＡ４０はアナログ回路で構成され、たとえば０．５ｄＢを下回るような微細なステップを精度よくゲインを調整することが難しく、仮に精度よくゲイン調整するためには複雑な回路構成を要するため回路規模を大きくなる。これに対してＤＰＧＡ２４による増幅はデジタル演算で実現されるため、微細なステップでもノイズの影響も少なく精度よくゲイン調整が可能である。０ｄＢｍを超えるような高送信パワーが要求されるレンジでの増幅動作には、相当の電流が要求されるため、ＲＦＰＧＡ３５単独ではなく、ＲＦＩＣ１０とは別チップのＨＰＡ４０と協働してゲインを調整することが望ましい。

（制御信号ＣＳ２に基づく制御）
アンテナの送信パワーに関し、設計上の値（図９の第１のレジスタ５０に保持される値）と実際の送信時の値とでは誤差が生じることが多い。この理由は、アナログ回路であるＲＦＰＧＡ３５およびＨＰＡ４０は、設計どおりのゲインに設定することが難しいからである。その誤差を調整するために、図９に示すように、ＡＰＣ３６は、動作中のＨＰＡ４０の出力を検波器４２で検波した信号（制御信号ＣＳ２）のフィードバックを受けて、ゲインを調整する機構をもつ。

図９を参照して、ＡＰＣ３６は、さらに、ローパスフィルタ５４と、ＡＤコンバータ（ＡＤＣ）５５と、積分器５６と、加算器５２，５３とを含む。

入力された制御信号ＣＳ２は、ローパスフィルタ５４によって遮断周波数を超える高域が除去された後、ＡＤコンバータ５５によってデジタル信号に変換される。ＡＤコンバータ５５の出力信号は、ＨＰＡ４０の送信パワーを表わす。積分器５６は、ＡＤコンバータ５５によってサンプリングされた複数のデジタル値に基づいて、一定時間内の平均電力を算出する。

加算器５２は、第１のレジスタ５０に保持されるアンテナの送信パワーの設定値と積分器５６によって出力される実際の送信パワーとの差を算出する。この差が、設計上の出力電力と実際の出力電力との誤差を示す。加算器５３は、第２のレジスタ５１に保持されたアンテナの送信パワーの設定値に、加算器５２から出力された当該誤差を加算し、加算結果によって第２のレジスタ５１を書き換える。書き換えられた新たなアンテナの送信パワーの設定値で、再度ＤＰＧＡ２４、ＲＦＰＧＡ３５、およびＨＰＡ４０の各ゲインが調整される。このフィードバック制御が所定の時間内（ＬＴＥモードでは５００μｓ以内、Ｒ９９モードおよびＨＳＵＰＡモードでは６６７μｓ以内）に繰返されることによって誤差が調整される。最終的に、第１のレジスタ５０に保持された設定されるべき送信パワーの値に実際のＨＰＡ４０の出力電力が調整される。フィードバック制御している間、第１のレジスタ５０はそのままの値を保持する。

このフィードバック制御は、特に消費電力の高くなる高出力時、たとえば、調整される送信パワーの上限から２０〜３０ｄＢ低いレベル（０ｄＢｍのレベル）から高い送信パワー時において実施されるようにしてもよい。

（送信モード情報に基づく制御）
図９を参照して、ＡＰＣ３６のゲイン設定部５７には、送信モードに応じて異なるテーブルが用意されている。具体的には、送信モードに応じて、ＤＰＧＡ２４のゲインの値を変更したテーブルが用意されている。ゲイン設定部５７は、送信モードを特定する送信モード情報をベースバンドＩＣから受け取り、送信モード情報に対応したテーブルを選択する。以下、具体例を挙げて説明する。

図１１は、ゲイン設定部５７に格納されている、図１０とは異なる送信モードに対応するテーブルの例を模式的に示す図である。図１０は、ＬＴＥモードおよびＨＳＵＰＡモードで送信している場合のテーブル例であり、図１１は、Ｒ９９モードで送信している場合のテーブル例である。図１１のテーブルは、図１０のテーブルと比べて、各入力コードに対するＤＰＧＡ２４のゲインが２ｄＢ大きくなり、ＲＦＰＧＡのゲインが２ｄＢ少なくなっている。すなわち、図１１のテーブルの場合、ＤＰＧＡ２４のゲインは、０．１２５ｄＢを１ステップとして２ｄＢ〜３．８７５ｄＢのレンジで変化することになる。図１１のＨＰＡ４０のゲインの値は、図１０の場合と同じであるので、入力コードに対する送信パワーの値は図１０と図１１とで変わらない。

図１０、図１１の例を一般化すると次のようになる。ＬＴＥモードおよびＨＳＵＰＡモードの場合に設定されるゲインのレンジ［ｄＢ］をＧ１ｍｉｎ〜Ｇ１ｍａｘ（Ｇ１ｍｉｎがレンジの下限で、Ｇ１ｍａｘがレンジの上限）とし、そのステップの幅をΔ１［ｄＢ］とする。ＬＴＥモードおよびＨＳＵＰＡモードの場合よりもＰＡＰＲの小さいＲ９９モードの場合に設定されるゲインのレンジ［ｄＢ］をＧ２ｍｉｎ〜Ｇ２ｍａｘ（Ｇ２ｍｉｎがレンジの下限で、Ｇ２ｍａｘがレンジの上限）とし、そのステップ幅をΔ２［ｄＢ］とする。この場合、
Ｇ１ｍａｘ＜Ｇ２ｍａｘ，Ｇ１ｍｉｎ＜Ｇ２ｍｉｎ …(2)
となるようにゲインが設定される。さらに、
Ｇ１ｍａｘ≦Ｇ２ｍｉｎ …(3)
Ｇ１ｍａｘ−Ｇ１ｍｉｎ＝Ｇ２ｍａｘ−Ｇ２ｍｉｎ …(4)
Δ１＝Δ２ …(5)
であることが望ましい。図１０、図１１の例の場合は、Ｇ１ｍｉｎ＝０ｄＢ、Ｇ１ｍａｘ＝１．８７５ｄＢ、Ｇ２ｍｉｎ＝２ｄＢ、Ｇ２ｍａｘ＝３．８７５ｄＢ、Δ１＝Δ２＝０．１２５ｄＢのように設定される。

上記の設定によれば、デジタル送信ベースバンド信号Ｉ＿ｄ１，Ｑ＿ｄ１のＰＡＰＲが小さいほどＤＰＧＡ２４のゲインが大きくなる。この結果、ＤＡＣ２５から出力されるアナログ送信ベースバンド信号のピーク振幅がなるべく一定となるように制御される。さらに、ＤＰＧＡ２４のゲインの増減分はＲＦＰＧＡ３５のゲインによって調整され、アンテナからの送信電力が一定になるように制御される。具体的には、伝送する信号のＰＡＰＲが小さくなるにつれて、ＤＰＧＡ２４のゲインを上げるとともに、ＲＦＰＧＡ３５のゲインを下げるように制御される。この結果、高速通信が可能なモードにおける高ＰＡＰＲ信号を伝送する場合においても歪み無く送信することができる。低ＰＡＰＲ信号を伝送する場合には、ＤＰＧＡに比べて消費電流が大きいＲＦＰＧＡのゲインを下げることができるので、消費電流を抑制でき、携帯端末の電池を節約できる。ここで、ＤＡＣ２５やローパスフィルタ２６などのアナログベースバンド回路２７の線形性は主に電源電圧や回路構成によって決まるので、信号振幅が増加しても問題とならない。

一般的にＰＡＰＲ値の大小は、変調方式、多重化方式および多元接続方式に依存するので、原理的には、変調方式、多重化方式および多元接続方式のうちの少なくともいずれか１つに応じてＤＰＧＡおよびＲＦＰＧＡのゲインを調整することにより上記メリットが実現できるといえる。たとえば、変調および多重化の処理を行うベースバンドＩＣ５が変調方式、多重化方式および多元接続方式の少なくともいずれかを示す情報を生成し、ＲＦＩＣがその情報を受けてＤＰＧＡおよびＲＦＰＧＡのそれぞれゲインを調整する構成でもよい。しかしＬＴＥ，ＨＳＵＰＡ，Ｒ９９のように、変調方式、多重化方式、多元接続方式の少なくともいずれか１つが異なる複数の送信モード間でＰＡＰＲ値が異なり、本実施の形態のように、その複数の送信モードのうちのいずれかを表わす情報をベースバンドＩＣ５が生成し、ＲＦＩＣがその情報を受けてＤＰＧＡおよびＲＦＰＧＡのそれぞれゲインを調整する構成がより簡易である。

また、実施の形態１のＲＦＩＣ１０によれば、ＤＰＧＡ２４によってデジタル送信ベースバンド信号Ｉ＿ｄ１，Ｑ＿ｄ１の振幅を調整することによって、ＤＡＣ２５のダイナミックレンジを最大限活用することができるので、ＤＡＣ２５の出力の雑音特性（すなわち、ＣＮＲ：Carrier-to-Noise Ratio）を向上させることができる。さらに、ＤＡＣ２５からの出力信号の振幅増加によって、ＤＡＣ２５からＲＦＰＧＡ３５までの雑音特性を向上させることができる。

加えて、ＤＰＧＡ２４でパワー制御の微調整（すなわち、設定すべきパワー値の下位の桁を調整すること）を行う構成となっている。ＤＰＧＡ２４はデジタル処理であるため、ばらつきが少なく精度のよいパワー制御ができる。例えばＲＦＰＧＡはアナログ処理であるためばらつきが大きくなり、そのばらつきを抑えようとするとＲＦＰＧＡの面積が大きくなる。

また、実施の形態１のＲＦＩＣ１０によれば、アンテナ出力のパワー制御をＤＰＧＡ２４とＲＦＰＧＡのゲイン調整で実現している。たとえば特開２００７−５９９６号公報（特許文献３）に記載のＲＦＩＣと比べて、キャリアリークを減少させることができる。この文献に記載されるようにＲＦＰＧＡが複数段の増幅器で構成されている場合、前段の増幅器のゲインを変化させると動作点が変更されるために、キャリアリークの原因であるＤＣオフセットが変化する。実施の形態１のＲＦＩＣ１０では、ＤＰＧＡ２４のゲインを調整しているので、キャリアリークが増加することはない。

なお本実施の形態では、ＬＴＥモードおよびＨＳＵＰＡモードにおけるＤＰＧＡ２４のゲインを同じレンジ（０ｄＢ〜１．８７５ｄＢ）内で変化するように制御していた。さらにＬＴＥモードとＨＳＵＰＡモードとでＤＰＧＡ２４のゲインの変化を異なるようにしてもよい。ＨＳＵＰＡモードにおけるＰＡＰＲがＬＴＥモードよりも小さく、Ｒ９９モードよりも大きいことを考慮して、ＨＳＵＰＡモードにおいてＤＰＧＡ２４のゲインの最小値および最大値をＬＴＥモードの場合よりも大きくし、Ｒ９９モードの場合よりも小さくするようにしてもよい。例えばＨＳＵＰＡモードにおけるＤＰＧＡ２４のゲインのレンジを１ｄＢ〜２．８７５ｄＢとしてもよい。その場合には入力コードに対するＲＦＰＧＡ３５のゲイン設定値を図１０のものとは別の値に調整しなおす必要がある。

他方、本実施の形態では、ＤＰＧＡ２４のゲインがあるレンジ内で変化するように制御していた。これに対して、たとえば、ＬＴＥモードおよびＨＳＵＰＡモードの場合にＤＰＧＡ２４のゲインを０ｄＢに設定し、Ｒ９９モードの場合にＤＰＧＡ２４のゲインを２ｄＢに設定するように、ＤＰＧＡ２４のゲインを送信モードに応じた値に固定してもよい。この場合、ＲＦＰＧＡ３５のゲインを０．１２５ｄＢステップで調整する必要があるが、図８で説明した構成のＲＦＰＧＡ３５を用いれば０．１２５ｄＢステップでゲインを調整することができる。ただし、ＤＰＧＡ２４によって微細なステップを調整したほうが、ノイズの影響も少なく精度よくゲイン調整を行なうことができる。

（温度情報および周波数情報に基づく制御）
実施の形態１のＲＦＩＣ１０は、携帯電話機が使用される環境に応じてＲＦＰＧＡ３５およびＨＰＡ４０のゲインを最適に設定するための機構をもつ。使用環境の典型的なパラメータとして周波数および温度が挙げられる。アナログ回路であるＲＦＰＧＡ３５およびＨＰＡ４０では、使用中の周波数および温度に応じて入力電圧に対する出力電圧のゲイン特性が変化する。たとえば、温度が上がるとＨＰＡのゲインは低下するので、ＨＰＡのゲインの低下をＲＦＰＧＡおよびＤＰＧＡのゲインの設定値の増加によって補う必要がある。特にＨＰＡのゲイン変化に対する大まかな補正はＲＦＰＧＡのゲインの増減で調整し、細かい補正はＤＰＧＡのゲインの増減で調整する。すなわち、ＲＦＰＧＡ３５およびＨＰＡ４０のゲインを送信パワーの設定値に対して一意的に設定するのではなく、周波数および温度に応じてＲＦＰＧＡ３５とＨＰＡ４０との間でゲインの配分を変更することが望ましい。

周波数情報は、携帯電話機が実際の送信時に使用しているキャリアの周波数、すなわち、直交変調器３２が変調に利用する局部発振信号の周波数を特定する情報である。この周波数情報は、ベースバンドＩＣ５からの情報に基づきＲＦＩＣ内で生成される信号であるが、直交変調器３２に入力される局部発振信号ＬＯＩ，ＬＯＱの周波数を設定するための制御情報にも利用される。

温度情報は、使用中のＲＦＩＣ１０の温度を特定する情報である。具体的にはＲＦＩＣの動作保障する温度範囲（たとえば−４０℃〜９０℃）を複数のサブレンジ（たとえば、２５℃ステップで６つのサブレンジ）に分け、ＲＦＩＣがどのサブレンジの温度となっているかを特定する情報である。ＲＦＩＣ１０内には、トランジスタにより構成された温度測定回路（図示せず）が設けられており、温度情報はその測定結果に基づきＲＦＩＣ１０内で生成される。

図９のゲイン設定部５７は、ＬＴＥモードおよびＨＳＵＰＡモードにおいて周波数情報および温度情報に応じた複数枚のテーブルを有し、Ｒ９９モードにおいて同じく周波数情報および温度情報に応じた複数枚のテーブルを有する。

図１２は、ＬＴＥモードまたはＨＳＵＰＡモードにおいて、図１０とは別の温度情報および周波数情報に対応したテーブルの例である。ＨＰＡのゲインが図１０のＨＰＡのゲインよりも０．２５ｄＢだけ大きい値となったとき、ＤＰＧＡのゲインのレンジ（０ｄＢ〜１．８７５ｄＢ）は図１０と同じであるが、入力コードに対応するＤＰＧＡのゲインの値が図１０の場合と異なる。ＤＰＧＡのゲインは、入力コードＨ’０００から１６ステップごとに、０．７５０ｄＢ、０．８７５ｄＢ、１．０００ｄＢ、・・・、１．８７５ｄＢ、０．０００ｄＢ、０．１２５ｄＢ、・・・、０．５００ｄＢ、および０．６２５ｄＢを繰り替えすように設定される。ＲＦＰＧＡのゲインは入力コードＨ’０００で−５１．０ｄＢとなり、それ以降、入力コードがＨ’＊＊Ａ（＊＊は任意の値）で２ｄＢ増える。またＨ’１８ＦからＨ’１９０に移るとき、Ｈ’１ＣＦからＨ’１Ｄ０に移るとき、およびＨ’２０ＦからＨ’２１０に移るときに、それぞれ５ｄＢ増加する。このようなテーブルは、周波数情報および温度情報で特定される条件の数（たとえば、１０００〜２０００）だけ用意される。

図１３は、Ｒ９９モードにおいて、図１１とは別の温度情報および周波数情報に対応したテーブルの例である。図１３のテーブルでは、ＨＰＡのゲインが図１１のＨＰＡのゲインよりも１ｄＢだけ小さい値となったとき、ＤＰＧＡのゲインのレンジ（２ｄＢ〜３．８７５ｄＢ）は図１１と同じであるが、入力コードに対応するＤＰＧＡのゲインの値が図１１の場合と異なる。ＤＰＧＡのゲインは、入力コードＨ’０００から１６ステップごとに、２．５００ｄＢ、２．６２５ｄＢ、２．７５０ｄＢ、・・・、３．８７５ｄＢ、２．０００ｄＢ、２．１２５ｄＢ、２．２５０ｄＢ、および２．３７５ｄＢを繰り替えすように設定される。ＲＦＰＧＡのゲインは入力コードＨ’０００で−５１．５ｄＢとなり、それ以降、入力コードがＨ’＊＊Ｅ（＊＊は任意の値）で２ｄＢ増える。またＨ’１８ＦからＨ’１９０に移るとき、Ｈ’１ＣＦからＨ’１Ｄ０に移るとき、およびＨ’２０ＦからＨ’２１０に移るときに、それぞれ５ｄＢ増加する。このようなテーブルは、周波数情報および温度情報で特定される条件の数（たとえば、１０００〜２０００）だけ用意される。

周波数情報および温度情報以外でＲＦＰＧＡおよびＨＰＡのゲインに影響を与えるパラメータがあればそのパラメータに関する情報に基づいてテーブルを適宜設定してもよいことは言うまでもない。単純な構成として、送信モード情報に応じた２枚のテーブル（たとえば図１０、図１１のテーブル）のみを用意した構成としてもよい。

＜実施の形態２＞
図１４は、この発明の実施の形態２による送信部１２２の構成を示すブロック図である。図１４の局部発振器１３０＿１，１３０＿２は、それぞれ電流調整信号ＣＣＳ１，ＣＣＳ３に応じて動作時に流れる駆動電流の大きさが調整できる点で、図６の局部発振器３０＿１，３０＿２と異なる。図１４の１／２分周器１３１＿１，１３１＿２は、それぞれ電流調整信号ＣＣＳ２，ＣＣＳ４に応じて動作時に流れる駆動電流の大きさが調整できる点で、図６の１／２分周器３１＿１，３１＿２と異なる。図１４のＡＰＣ１３６は、図６のＡＰＣ３６の機能に加えて、送信モード情報に応じた電流調整信号ＣＣＳ１〜ＣＣＳ４を生成して出力する。図１４のその他の点は図６の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

ＬＴＥモードおよびＨＳＵＰＡモードに比べてＲ９９モードの場合は、ＤＰＧＡ２４のゲインを上げることによって雑音特性が向上する。このため、Ｒ９９モードにおいて雑音特性マージンに余裕が生じることがある。その場合、雑音特性のマージンが取れる程度に、局部発振器１３０および１／２分周器１３１の動作時に流す駆動電流の量を減少させることができ、消費電力を低減することができる。

電流調整信号ＣＣＳ１〜ＣＣＳ４は１ビットに限らず多ビットの信号であってもよい。多ビットの電流調整信号ＣＣＳ１〜ＣＣＳ４に応じて多段階的に駆動電流を調整することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

５ ベースバンドＩＣ、１０ ＲＦＩＣ、１１ ＨＰＡモジュール、１２ フロントエンドモジュール、１３ アンテナ、２０ デジタルＲＦインターフェース、２１ 受信部、２２，１２２ 送信部、２４ ＤＰＧＡ、２５ ＤＡＣ、３０，１３０ 局部発振器、３１，１３１ １／２分周器、３２ 直交変調器、３５ ＲＦＰＧＡ、３６，１３６ ＡＰＣ（オートパワーコントローラ）、４０ ＨＰＡ。

Claims (15)

1. 複数の送信モードに従ってそれぞれデータを送信可能とする半導体装置であって、
   第１のデジタルベースバンド信号を受け、前記第１のデジタルベースバンド信号を第１の利得で増幅した第２のデジタルベースバンド信号を生成し、その第１の利得が可変である第１の増幅部と、
   前記第１の増幅部によって生成された前記第２のデジタルベースバンド信号をアナログベースバンド信号に変換するデジタル・アナログ変換部と、
   前記アナログベースバンド信号によって局部発振信号を変調することによって送信信号を生成する変調部と、
   前記送信信号を可変の第２の利得で増幅する第２の増幅部と、
   前記複数の送信モードのいずれかを表わす情報を受け、前記情報に応じて前記第１の利得を調整する制御部とを備えた半導体装置。
2. 前記制御部は、さらに、前記情報に応じて前記第２の利得を調整する、請求項１に記載の半導体装置。
3. 前記制御部は、前記第１の利得の最小の変更幅が前記第２の利得の最小の変更幅よりも小さくなるように前記第１および第２の利得を調整する、請求項２に記載の半導体装置。
4. 前記複数の送信モードのうちの第１の送信モードにおける前記第１のデジタルベースバンド信号のピーク対平均電力比よりも、前記複数の送信モードのうちの第２の送信モードにおける前記第１のデジタルベースバンド信号のピーク対平均電力比が大きく、
   前記第１の増幅部が、前記第１の送信モードにおける前記第１のデジタルベースバンド信号、および、前記第２の送信モードにおける前記第１のデジタルベースバンド信号を受けた場合、前記制御部は、前記第１の送信モードにおける前記第１の利得を前記第２の送信モードにおける前記第１の利得よりも大きくする、請求項１に記載の半導体装置。
5. 前記複数の送信モードのうちの第１の送信モードにおける前記第１のデジタルベースバンド信号のピーク対平均電力比よりも、前記複数の送信モードうちの第２の送信モードにおける前記第１のデジタルベースバンド信号のピーク対平均電力比が大きく、
   前記第１の増幅部は、前記第１の送信モードにおける前記第１のデジタルベースバンド信号、および、前記第２の送信モードにおける前記第１のデジタルベースバンド信号を受け、
   前記制御部は、前記第１の送信モードにおいて前記第１の利得を第１の下限値と第１の上限値との間で変化させ、前記第２の送信モードにおいて前記第１の利得を第２の下限値と第２の上限値との間で変化させ、
   前記第１の下限値は、前記第２の下限値よりも大きく、
   前記第１の上限値は、前記第２の上限値よりも大きい、請求項１に記載の半導体装置。
6. 前記第１の下限値は、前記第２の上限値以上である、請求項５に記載の半導体装置。
7. 前記局部発振信号を生成する局部発振回路をさらに備え、
   前記制御部は、さらに、前記送信モードに応じて前記局部発振回路に供給する駆動電流の大きさを調整する、請求項１に記載の半導体装置。
8. 前記第１のデジタルベースバンド信号は、同相成分信号および直交成分信号を含み、
   前記第１の増幅部は、前記同相成分信号および前記直交成分信号の各々を前記第１の利得で増幅し、
   前記アナログベースバンド信号は、同相成分信号および直交成分信号を含み、
   前記半導体装置は、前記局部発振信号を受けて、互いに位相が９０度異なる第１および第２の局部発振信号を生成する分周回路をさらに備え、
   前記変調部は、前記アナログベースバンド信号の前記同相成分信号および直交成分信号によって、前記第１および第２の局部発振信号を変調することによって前記送信信号を生成し、
   前記制御部は、さらに、前記送信モードに応じて前記分周回路に供給する駆動電流の大きさを調整する、請求項１または７に記載の半導体装置。
9. 前記複数の送信モードは、変調方式、多重化方式および多元接続方式の少なくともいずれか１つがそれぞれで異なっている送信モードである、請求項１〜８のいずれか１項に記載の半導体装置。
10. 第１のデジタルベースバンド信号を受け、前記第１のデジタルベースバンド信号を第１の利得で増幅して第２のデジタルベースバンド信号を生成し、その第１の利得が可変である第１の増幅部と、
    前記第１の増幅部によって生成された前記第２のデジタルベースバンド信号をアナログベースバンド信号に変換するデジタル・アナログ変換部と、
    前記アナログベースバンド信号によって局部発振信号を変調することによって送信信号を生成する変調部と、
    前記送信信号を可変の第２の利得で増幅する第２の増幅部と、
    送信すべきデータからベースバンド処理により前記第１のデジタルベースバンド信号を生成した際の変調方式、多重化方式および多元化方式の少なくともいずれか１つに応じて前記第１の利得を調整する制御部とを備えた半導体装置。
11. 第１のデジタルベースバンド信号を受け、前記第１のデジタルベースバンド信号を第１の利得で増幅した第２のデジタルベースバンド信号を生成する第１の増幅部と、
    前記第１の増幅部によって生成された前記第２のデジタルベースバンド信号をアナログベースバンド信号に変換するデジタル・アナログ変換部と、
    前記アナログベースバンド信号によって局部発振信号を変調することによって送信信号を生成する変調部と、
    前記送信信号を可変の第２の利得で増幅する第２の増幅部と、
    前記送信信号が無線で送信されるときの送信電力を調整する制御信号を受け、その制御信号に応じて前記第１および第２の利得を調整する制御部とを備えた半導体装置。
12. 外部から受信信号を受け、前記受信信号に基づいて前記受信信号の周波数よりも低い周波数のデータ信号を生成する受信回路をさらに備え、
    前記制御信号は、前記データ信号に含まれる情報に基づく信号である、請求項１１に記載の半導体装置。
13. 前記受信回路は、前記データ信号をベースバンド処理回路に供給し、
    前記制御部は、前記制御信号を前記ベースバンド処理回路から受けとる、請求項１２に記載の半導体装置。
14. 前記送信信号は電力増幅器に送信され、
    前記制御部は、さらに前記電力増幅器の出力が検波された検波信号を受信し、その検波信号に応じても前記第１および第２の利得を調整する、請求項１２に記載の半導体装置。
15. 前記制御部は、前記第１の利得の最小の変更幅が前記第２の利得の最小の変更幅よりも小さくなるように前記第１および第２の利得を調整する、請求項１１に記載の半導体装置。

Images