JP5562656B2 - パターン評価システム、パターン評価方法および半導体装置の製造方法 - Google Patents

パターン評価システム、パターン評価方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP5562656B2
JP5562656B2 JP2010002173A JP2010002173A JP5562656B2 JP 5562656 B2 JP5562656 B2 JP 5562656B2 JP 2010002173 A JP2010002173 A JP 2010002173A JP 2010002173 A JP2010002173 A JP 2010002173A JP 5562656 B2 JP5562656 B2 JP 5562656B2
Authority
JP
Japan
Prior art keywords
pattern
image
image processing
evaluation
images
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010002173A
Other languages
English (en)
Other versions
JP2011141206A (ja
Inventor
井 正 三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010002173A priority Critical patent/JP5562656B2/ja
Priority to US12/847,716 priority patent/US8355560B2/en
Publication of JP2011141206A publication Critical patent/JP2011141206A/ja
Application granted granted Critical
Publication of JP5562656B2 publication Critical patent/JP5562656B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/96Management of image or video recognition tasks

Description

本発明はパターン評価システム、パターン評価方法および半導体装置の製造方法に関する。
従来から、パターンの評価、特に半導体の微細パターンの評価には、例えば走査型電子顕微鏡(canning lectron icroscope:SEM)で評価対象のパターンを撮像してSEM像を取得し、このSEM像に対して特定の画像処理を行って計測することにより所望の評価(検査)結果を得るという方法が用いられてきた。通常、評価対象パターン画像の取得とその画像の評価とは、同一の装置で処理される。
近年、半導体の微細化、複雑化が進み、それに対応した高度かつ多様な画像処理が必要になってきている。このため、パターンの評価を画像取得装置とは別個の装置で実施する方法が提案されている(例えば、特許文献1)。特許文献1には、CD(ritical imension)−SEM等で取得された一連の画像を、その取得条件とともに画像DBに登録し、それらの画像を画像処理専用のサーバで高速に処理するシステムが提案されている。このようなシステムでは、大量のパターン画像に対し、高度な画像処理を高速に実施するために、画像処理専用サーバに高速CPUを搭載し、かつ、分散コンピューティングの技術を利用することにより、処理の効率化を図ることが可能である。分散コンピューティングでは一つまたは複数の処理(以下、「Job」という)を、互いにネットワークで接続された複数のコンピュータにより実施する。分散コンピューティングシステムは、通常マスターとして指定された1台のコンピュータと、クラスタと呼ばれる複数のコンピュータとを含む。例えば、1000枚の画像に対し、100台のクラスタにより処理を実行すれば1台当たり10枚の画像を処理すればよいことになり、大幅に処理時間を短縮することが可能になる。このように、一つのJobに対して全てのクラスタを割り当てることができれば最短で画像処理を実施することができる。
しかしながら、画像取得と画像処理とが同時進行する場合に、使用可能なすべてのクラスタを処理に割り当てると、画像処理時間が画像取得時間よりも短くなり、処理終了後にクラスタにおいて次の画像までの待ち時間(アイドリング時間)ができ、このためシステム全体としてCPUリソースが無駄になってしまう場合がある。この一方で、アイドリングを避けるために少ない台数のクラスタを割り当てると、画像処理速度が画像取得速度に追いつかないという事態が発生し、パターン評価のスループット低下を招いてしまう。
このように、従来の技術によれば、特に半導体のパターンを評価する場合など、様々な種類のパターン画像を多様な評価手法で評価する必要がある場合には、画像取得時間や画像処理時間を予知することができないために、クラスタの割り当て台数を最適化することができず、その結果、処理時間が増大したり、サーバの効率が低下したりするという問題があった。
特開2005−317848
本発明の目的は、評価対象パターン画像を高速で処理するとともに、コンピュータ資源の効率をも向上させることができるパターン評価システムおよびパターン評価方法、並びにこのようなパターン評価方法を用いた半導体装置の製造方法を提供することにある。
本発明の第1の態様によれば、
第1の速度で取得される、評価対象パターンの一連の画像を取り込む画像取得手段と、
前記一連の画像を第2の速度で処理して前記評価対象パターンの評価結果を出力する複数の画像処理手段と、
前記複数の画像処理手段を制御するとともに、前記第1および前記第2の速度を取得し、前記複数の画像処理手段のうち、前記一連の画像の取得時間と前記一連の画像の処理時間とが実質的に同一になることを可能にする画像処理手段を推定して前記一連の画像の処理に割り当てる制御手段と、
を備えるパターン評価システムが提供される。
また、本発明の第2の態様によれば、
一連の評価対象パターンの画像を取得する撮像手段と、前記画像を処理して前記評価対象パターンを評価する複数の画像処理手段と、前記複数の画像処理手段を制御する制御手段と、を備えるパターン評価システムを用いたパターン評価方法であって、
前記撮像手段が前記画像を取得する第1の速度を測定する手順と、
画像処理手段が前記画像を処理する第2の速度を測定する手順と、
測定された前記第1および第2の速度から、前記複数の画像処理手段のうち、前記一連の画像の取得時間と前記一連の画像の処理時間とが実質的に同一になることを可能にする画像処理手段を推定して前記画像の処理に割り当てる手順と、
を備えるパターン評価方法が提供される。
本発明によれば、評価対象パターンの画像を高速で処理するとともに、コンピュータ資源の効率をも向上させることができる。
本発明の実施の一形態によるパターン評価システムの概略構成を示すブロック図である。 本発明の実施の一形態によるパターン評価方法の概略を示すフローチャートである。 従来の技術によるパターン評価システムの一例を示すブロック図である。 図3に示すパターン評価システムによる処理ダイアグラムを示す図である。 図1に示すパターン評価システムによる処理ダイアグラムを示す図である。
以下、本発明の実施の一形態について、図面を参照しながら詳細に説明する。以下の説明では評価対象であるパターンの画像データとしてCD−SEMから供給されるSEM画像データを適宜取り上げて説明するが、これはほんの一例にすぎないものであり、例えばデジタルカメラやスキャナ等の光学機器から取得した画像データに対しても勿論本発明を適用することができる。しかしながら、半導体装置の微細パターンの評価に際しては、その解像度の高さからSEM画像を使用することが望ましい。なお、添付図面において、同一の部分には同一の番号を付し、重複説明は必要な場合に限り行う。
(1)パターン評価システム
図1は、本発明の実施の一形態によるパターン評価システムの概略構成を示すブロック図である。本実施形態の特徴は、画像取込装置10による一連の画像Imgの取込における一枚当たりの画像取得時間Tiと、クラスタノードCNによる一枚当たりの画像処理時間Tpとを取得し、上記一連の画像の取得時間と上記一連の画像の処理時間とが実質的に同一になるようにクラスタノードCNの台数を推定して上記一連の画像の処理に割り当てるメインノードMNを備える点にある。この点は後に詳述する。なお、ここで、「実質的に同一」とは、後述する分散処理のオーバーヘッド時間Tohの他、測定誤差等を除いて同一であることを意味する。
図1に示すパターン評価システム1は、分散コンピューティングシステムであり、メインノードMNと、クラスタノードCN1〜CNM(Mは2以上の自然数)と、画像取込装置10と、メモリMR1,MR3と、を備える。
画像取込装置10は、メモリMR1に接続される他、バス配線BUSを介して外部のCD−SEM装置300に接続される。CD−SEM300は、メモリMR200に接続され、例えば半導体基板上に形成された同一形状のパターンについてSEM画像Img1〜Imgn(nは2以上の自然数)を撮像し、それぞれの付帯情報と共にメモリMR200に格納する。ここで、付帯情報には、SEM画像の取得条件の他、製品名、工程名および製造Lot番号など、評価対象パターンの属性を表す情報が含まれ、各SEM画像が取得された時刻もタイムスタンプとして記述されている。画像取込装置10は、予め作成され読み込まれた画像登録プログラムに従って、バス配線BUSを介してCD−SEM300をモニタリングし、SEM画像の撮像が開始されると、バス配線BUSおよびCD−SEM300を介してメモリMR200に格納されたSEM画像Img1〜Imgnおよび付帯情報を引き出し、メモリMR1に格納する。
メインノードMNは、クラスタノードCN1〜CNM(Mは2以上の自然数)、およびメモリMR3に接続される。メモリMR3には、後述するパターン評価方法の具体的手順を記述したレシピファイルが格納され、このレシピファイルをメインノードMNが読み込んで個別の画像処理レシピを作成し、クラスタノードCN1〜CNMのそれぞれに供給した後、処理対象の画像ImgをクラスタノードCN1〜CNm(m≦M)に割り当てて供給し、個別レシピに従ったパターン評価を実行させる。
クラスタノードCN1〜CNMは、メインノードMNから個別の画像処理レシピと割り当てられたSEM画像Imgのデータの供給を受けて画像処理を行い、評価対象パターンの必要な部位を計測し、得られた計測値から評価対象パターンを評価してその結果をメインノードMNに送る。クラスタノードCN1〜CNMはまた、一枚当たりの画像処理時間Tpの情報もメインノードMNに供給する。パターン評価結果の供給を受けたメインノードMNは、図示しないメモリに格納すると共に、例えば液晶表示装置(図示せず)に評価結果を表示させる。
(2)パターン評価方法
図1に示すパターン評価システム1の動作を、本発明に係るパターン評価方法の実施の一形態として図2を参照しながら説明する。
図2は、本実施形態のパターン評価方法の概略手順を示すフローチャートである。
まず、一つのJobに対して分散処理を行う画像単位(以下、「バッジ画像処理枚数n(nは2以上の自然数)」という」を設定する(ステップS1)。バッジ画像処理枚数nは、Job全体の負荷や分散コンピューティングシステムの規模や性能等によって最適な値が選択される。以下では、JobAとして1000枚の画像を処理して評価するものとし、バッジ画像処理枚数を100(n=100)と設定する場合を一例として取り上げる。
次に、評価対象パターンの撮像を開始する(ステップS2)。本実施形態では、図1に示すCD−SEM300により評価対象パターンが撮像され、メモリMR200に格納される。
最初のSEM画像Img1が撮像されてメモリMR200に格納されると、画像取込装置10は画像取込を開始し(ステップS3)、CD−SEM300を介してメモリMR200からSEM画像Img1を取り込んでそれぞれの付帯情報と共にメモリMR1に格納させる。この画像取込処理は、当該バッチ画像処理枚数分だけ、すなわちSEM画像Img100に至るまで順次継続される。
メインノードMNはメモリMR1をモニタリングし、新たなSEM画像ImgがメモリMR1に格納されると、レシピファイルにて予め指定された手順にてクラスタノードCNに画像処理を実行させる。より具体的には、SEM画像Imgの付帯情報から、レシピファイルに記述された個別レシピテーブルを参照し、クラスタノードCNを割り当てて適切な個別レシピとともにSEM画像Imgのデータを供給して画像処理を実行させる。メインノードMNはまた、メモリMR1に2枚目のSEM画像Img2が格納されると、SEM画像Img1およびImg2の付帯情報に含まれる画像取得時刻から画像取得間隔Tiを求める(ステップS4)。この間隔Tiは一枚当たりの画像取得時間となる。メインノードMNはまた、各クラスタノードCNに個別レシピおよびSEM画像Imgのデータを転送する時間を、分散処理オーバーヘッド時間Tohとして計測する(ステップS5)。
メインノードMNにより、最初のSEM画像Img1の処理先として例えばクラスタノードCN1が割り当てられ、クラスタノードCN1によりSEM画像Img1の画像処理が終了すると、クラスタノードCN1は、その処理時間Tpを計測し(ステップS6)、評価結果と共にメインクラスタMNに供給する。
分散処理オーバーヘッド時間Tohは、(システムのネットワークの通信速度やCPU性能等以外にも)一度に処理される画像のサイズと枚数とに依存するが、予め実測により求めておくことが可能である。本実施形態では、これらの実測値がテーブルとしてメモリMR3に予め格納されている。メインクラスタMNは、分散処理オーバーヘッド時間Tohに関するテーブルを参照することにより、次式(1)に従って、割り当てるべきクラスタノードCNの最適台数mを求める(ステップS7)。次式(1)において、左辺は100枚のSEM画像が取得される時間を表し、右辺はそれら100枚のSEM画像の処理に必要な時間を表す。
nTi = Toh + n/m × Tp ・・・・・・・・・・・・・・(1)
ここで、
n:一度に実施される画像処理枚数
m:クラスタノードの最適台数
Ti:1枚あたりのSEM画像取得時間
Toh:分散処理のオーバーヘッド時間
Tp:1枚あたりの画像処理時間
である。本実施形態において、Tiは例えば第1の速度に対応し、Tpは例えば第2の速度に対応する。
このようにしてクラスタノードの最適台数mが決定すると、メインノードMNは、m台のクラスタノードCN1〜CNmに、100枚の画像処理を実行させる(ステップS8)。
上記手順によれば、100枚のSEM画像の処理が完了した時点で、次の100枚の画像がメモリMR1に格納されている。従って、メインノードMNは、直ちにクラスタノードCN1〜CNmに、それら次の100枚のSEM画像の処理を実行させることができる。これにより、必要最小のCPUリソース(クラスタノード台数)で、かつ効率的に一連の画像処理を実施することが可能となる。
ここで、従来技術との対比により、本実施形態によるパターン評価方法の利点・効果についてより具体的に説明する。
図3は、従来の技術によるパターン評価システムの一例を示すブロック図である。図3に示すパターン評価システムは、メインコンピュータMCと、クラスタコンピュータCC1〜CCM(Mは2以上の自然数)と、画像取込装置110と、を備える。画像取込装置110は、バス配線BUSおよびCD−SEM300を介してメモリMR200からSEM画像Img1〜Imgnを取り込んでメモリMR1に格納させる。メインコンピュータMCは、メモリMR1に格納されたSEM画像Imgのデータを個別のレシピと共にクラスタコンピュータCC1〜CCMに順次に供給して画像処理を実行させる。上述した実施形態と同様に、CD−SEM300から1秒間に1枚の割合でSEM画像ImgがメモリMR1に転送され、各クラスタコンピュータCCは1枚当たり5秒でSEM画像Imgを処理するものとし、さらに、JobAとして1000枚、JobBとして300枚の画像処理を行う場合を取り上げる。本例のメインコンピュータMCには、画像Img1〜Imgnの取得時間とこれらの画像の処理時間とが同一になるようにクラスタコンピュータCCの台数を推定して割り当てる機能が備えられていないため、Job毎にオペレータがクラスタコンピュータCCの台数を指定して割り当てていた。このため、以下のような問題が発生した。
すなわち、JobAとして1000枚全ての画像転送を待ってクラスタコンピュータCCに画像処理を開始させるとToh+5000秒の時間がかかることになるため、本例においても画像の取得と同時に画像処理を開始する。1枚の画像が取得される毎に1枚ずつ画像処理を行ったのでは、オーバーヘッド時間Tohは0にはできないため、効率的な処理はできない。そこで、最短時間で画像処理を完了するために、例えば100枚の画像Img1〜Img100が取得された後にそれらの100枚の画像に対して画像処理を開始させる。ここで、オペレータが100台のクラスタコンピュータCC1〜CC100を割り当てると、画像Img1〜Img100の処理はToh+5秒で完了してしまう。しかしながら、次の100枚の画像(Img101〜Img200)が取得されてメモリMR1に転送されて来るのは100秒後であるため、100秒−(Toh+5秒)の間、クラスタコンピュータは、仕事が無いアイドリング状態となる。この状態を図4の処理ダイアグラムに示す。ここではJobAに引き続く別のJobBがあるため、アイドリング状態のクラスタコンピュータCCにそれを割り当てることも可能ではある。しかし、次の画像Img101〜Img200がメモリMR1に転送される前、すなわち100秒−(Toh+5秒)のうちにJobBの画像処理が完了しない場合は、結果としてJobAの処理時間を増大させてしまうことになる。この一方、アイドリング状態を避けるために、少ない台数、例えば5台のクラスタコンピュータCC1〜CC5(m=5,m≦M)だけを割り当てると、クラスタコンピュータ側では、(Toh+100/5×5)秒の処理時間が掛かることになり、今度は画像処理に掛かる時間がJobAの処理時間を律速してしまうことになる。
これとは対照的に、上述した本発明の実施の一形態によれば、画像Img1〜Img100の取得時間と、クラスタノードCN1〜CNmによる画像Img1〜Img100の処理時間とが実質的に同一になるようにクラスタノードCNの台数を推定して割り当てる。このため、推定したJobA用の割り当て台数に応じて、残余のクラスタノードCNの台数を他のJob、例えば本例ではJobBに振り分けられるかどうかを判定することも可能である。他のJobへの振り分けが可能である場合は、例えば図5の処理ダイアグラムに示すように、クラスタノードCN1〜CNMにJobAとJobBとを並行に処理させるように割り当てることも可能であり、JobBの負荷がJobAの負荷よりも軽い場合はJobAの処理完了前にJobBの処理を完了させることができる。
このように、本実施形態によれば、評価対象パターンの一連の画像を高速で処理できるだけでなく、画像処理サーバの効率をも向上させることができる。この結果、パターン評価のコストを削減することが可能になる。
(3)半導体装置の製造方法
上述したパターン評価方法を用いた高効率・低コストの検査工程を含むプロセスで半導体装置を製造することにより、高いスループットおよび歩留まりで半導体装置を製造することが可能になる。
より具体的には、製造ロット単位で基板を抜き出し、抜き出された基板に形成されたパターンを、上述したパターン評価方法により検査する。検査の結果、良品と判定された場合、検査された基板が属する製造ロット全体について、引き続き残余の製造プロセスを実行する。この一方、検査の結果、不良品と判定された場合でリワーク処理が可能な場合には、不良品と判定された基板が属する製造ロットに対してリワーク処理を実行する。リワーク処理が終了すると、その製造ロットから基板を抜き取って再度検査する。抜き取られた基板が再検査により良品と判定されると、リワーク処理を終えたその製造ロットに対し残余の製造プロセスを実行する。また、リワーク処理が不可能な場合には、不良品と判定された基板が属する製造ロットは廃棄し、不良発生原因を解析して設計担当や上流のプロセス担当等へフィードバックする。
(4)その他
以上、本発明の実施の一形態について説明したが、本発明は上記形態に限るものでは決してなく、種々変形して適用することができる。
例えば上述したパターン評価システム1では、画像取込装置10がバス配線BUSを介して外部のCD−SEM300に接続される形態について説明したが、暗号化技術との組合せ等により機密性が保持できるのであれば、バス配線BUSに限ることなく、例えばインターネット等の一般通信回線を経由して接続することとしてもよい。
また、画像取込装置10は、所定の画像登録プログラムにより動作するものを取り上げて説明したが、これに限ることなく、例えばメインノードMNに接続されて制御信号の供給を受け、これに基づいて、上述の通り動作することとしてもよい。さらに、上述した実施の形態では、画像取込装置10をメインノードMNから独立した別個の装置として説明したが、これに限ることなく、メインノードMNが内蔵することとしてもよい。
1:パターン評価システム
10:画像取込装置
300:CD−SEM
CN1〜CNM:クラスタノード
MN:メインノード
Img1〜Imgn:SEM画像
Ti:一枚当たりの画像取得時間
Tp:一枚当たりの画像処理時間

Claims (6)

  1. 第1の速度で取得される、評価対象パターンの一連の画像を取り込む画像取得手段と、
    前記一連の画像を第2の速度で処理して前記評価対象パターンの評価結果を出力する複数の画像処理手段と、
    前記一連の画像の処理に前記複数の画像処理手段の少なくとも一部を割り当てて分散処理させる制御手段と、
    を備え
    一度の分散処理で実施される画像処理枚数をn、前記分散処理のオーバーヘッド時間をToh、前記第1および第2の速度をそれぞれTiおよびTpとすると、前記制御手段は、割り当てるべき画像処理手段の最適台数mを次式
    nTi = Toh + n/m × Tp
    に従って求める、パターン評価システム。
  2. 前記評価対象パターンは複数あり、かつ、処理中の評価対象パターンの処理に割り当てられた画像処理手段の数が画像処理手段の総数を下回る場合に、前記制御手段は、処理中の評価対象パターン以外の評価対象パターンの処理に残余の画像処理手段を割り当てられるかどうかを判定し、割り当て可能なときに前記複数の評価対象パターンについて並行処理を行うことを特徴とする請求項1に記載のパターン評価システム。
  3. 前記画像は、走査型電子顕微鏡(SEM)により取得されたSEM画像である、ことを特徴とする請求項1または2に記載のパターン評価システム。
  4. 像手段と、数の画像処理手段と、御手段と、を備えるパターン評価システムを用いたパターン評価方法であって、
    前記撮像手段が一連の評価対象パターンの画像を取得する第1の速度を測定する手順と、
    画像処理手段が前記画像を処理して前記評価対象パターンを評価する第2の速度を測定する手順と、
    前記一連の画像の処理に前記複数の画像処理手段の少なくとも一部を割り当てて分散処理させる手順と、
    を備え
    一度の分散処理で実施される画像処理枚数をn、前記分散処理のオーバーヘッド時間をToh、前記第1および第2の速度をそれぞれTiおよびTpとすると、割り当てるべき画像処理手段の最適台数mは、次式
    nTi = Toh + n/m × Tp
    に従って求められる、パターン評価方法。
  5. 前記画像は、走査型電子顕微鏡(SEM)により取得されたSEM画像である、
    ことを特徴とする請求項4に記載のパターン評価方法。
  6. パターンが形成された複数の基板でなる製造ロットから任意の基板を抜き取る工程と、 抜き取られた前記基板の前記パターンを、請求項4または5に記載のパターン評価方法により評価する工程と、
    前記パターンが良品であると評価された場合に、前記抜き取られた基板が属する前記製造ロットの基板に半導体装置を製造することと、
    を備える半導体装置の製造方法。
JP2010002173A 2010-01-07 2010-01-07 パターン評価システム、パターン評価方法および半導体装置の製造方法 Expired - Fee Related JP5562656B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010002173A JP5562656B2 (ja) 2010-01-07 2010-01-07 パターン評価システム、パターン評価方法および半導体装置の製造方法
US12/847,716 US8355560B2 (en) 2010-01-07 2010-07-30 Pattern evaluation system, pattern evaluation method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010002173A JP5562656B2 (ja) 2010-01-07 2010-01-07 パターン評価システム、パターン評価方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011141206A JP2011141206A (ja) 2011-07-21
JP5562656B2 true JP5562656B2 (ja) 2014-07-30

Family

ID=44224724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010002173A Expired - Fee Related JP5562656B2 (ja) 2010-01-07 2010-01-07 パターン評価システム、パターン評価方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8355560B2 (ja)
JP (1) JP5562656B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593466B2 (en) 2010-06-08 2013-11-26 Intel Corporation Tile rendering for image processing
JP2012013473A (ja) * 2010-06-30 2012-01-19 Hitachi High-Technologies Corp 半導体検査装置
JP2022042208A (ja) * 2020-09-02 2022-03-14 富士フイルムビジネスイノベーション株式会社 情報処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274608A (ja) * 1993-03-23 1994-09-30 Seiko Epson Corp マルチプロセッサ画像処理装置
US6199093B1 (en) * 1995-07-21 2001-03-06 Nec Corporation Processor allocating method/apparatus in multiprocessor system, and medium for storing processor allocating program
JPH1185967A (ja) * 1997-09-04 1999-03-30 Ricoh Co Ltd 画像処理装置
US6795582B2 (en) * 2001-04-20 2004-09-21 Digital Vision Ab Method for processing a stream of pictures
JP3715623B2 (ja) * 2002-12-25 2005-11-09 株式会社東芝 同期信号検出装置及び同期信号検出方法
JP2005134976A (ja) * 2003-10-28 2005-05-26 Hitachi High-Technologies Corp 外観検査装置用画像処理装置
JP4664618B2 (ja) 2004-04-30 2011-04-06 株式会社東芝 計測システム
JP2006302952A (ja) * 2005-04-15 2006-11-02 Toshiba Corp パターン計測システムおよび半導体装置の製造方法
JP5067282B2 (ja) * 2008-06-27 2012-11-07 ソニー株式会社 物体検出制御装置、物体検出システム、物体検出制御方法およびプログラム
US8074093B1 (en) * 2011-06-03 2011-12-06 Johnson Daniel L Method and system for optimizing the completion of computing operations

Also Published As

Publication number Publication date
JP2011141206A (ja) 2011-07-21
US8355560B2 (en) 2013-01-15
US20110164807A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
TWI782023B (zh) 用於可擴展及彈性工作分佈架構之系統及方法
JP5602771B2 (ja) 欠陥分類における設計情報及び欠陥画像情報の使用
US6987894B2 (en) Appearance inspection apparatus and method in which plural threads are processed in parallel
JP2004012422A (ja) パターン検査装置、パターン検査方法およびプログラム
CN109154575B (zh) 用于基于设计的缺陷检测的系统和方法
JP2004012360A (ja) パターン検査装置、パターン検査方法およびプログラム
JP5562656B2 (ja) パターン評価システム、パターン評価方法および半導体装置の製造方法
JPH10162130A (ja) 並列データ処理装置および方法
JP2002299401A (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
JP4564768B2 (ja) パターン検査方法及びその装置
JP2010034180A (ja) 半導体製造装置の制御方法および半導体装置の製造方法
CN110870053A (zh) 重复缺陷检查
CN109074054B (zh) 作业辅助装置、作业辅助方法以及记录介质
JP4017148B2 (ja) パターン検査装置、歩留管理システム、パターン検査方法、基板製造方法およびプログラム
US20060261268A1 (en) Pattern measuring system and semiconductor device manufacturing method
CN113725112B (zh) 晶圆检测方法、系统和检测机台
US8526708B2 (en) Measurement of critical dimensions of semiconductor wafers
JP2005274157A (ja) 欠陥画像検査装置及びその方法
US20120053855A1 (en) In-line inspection yield prediction system
WO2022052523A1 (zh) 晶圆检测任务的处理方法、装置、系统及存储介质
TWI785065B (zh) 基於妨害地圖之寬帶電漿檢查
US20230393893A1 (en) System and method for distributed processing of large-scale streaming data
JP4889018B2 (ja) 外観検査方法
US7289860B1 (en) Method and apparatus for reserving a processing tool in a semiconductor fabrication facility
CN116465917A (zh) 用于检测缺陷的系统和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140611

R151 Written notification of patent or utility model registration

Ref document number: 5562656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees