CN116465917A - 用于检测缺陷的系统和方法 - Google Patents
用于检测缺陷的系统和方法 Download PDFInfo
- Publication number
- CN116465917A CN116465917A CN202310015707.9A CN202310015707A CN116465917A CN 116465917 A CN116465917 A CN 116465917A CN 202310015707 A CN202310015707 A CN 202310015707A CN 116465917 A CN116465917 A CN 116465917A
- Authority
- CN
- China
- Prior art keywords
- layout
- image
- design layout
- pattern
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 179
- 238000000034 method Methods 0.000 title claims description 44
- 238000013461 design Methods 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 141
- 238000001878 scanning electron micrograph Methods 0.000 claims abstract description 78
- 238000012545 processing Methods 0.000 claims description 21
- 230000011218 segmentation Effects 0.000 claims description 9
- 238000010801 machine learning Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 description 51
- 235000012431 wafers Nutrition 0.000 description 50
- 238000006243 chemical reaction Methods 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 238000012360 testing method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 230000008439 repair process Effects 0.000 description 5
- 238000005389 semiconductor device fabrication Methods 0.000 description 4
- 238000013528 artificial neural network Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000013527 convolutional neural network Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
- G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
- G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
- G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/084—Backpropagation, e.g. using gradient descent
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
- G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- General Engineering & Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Geometry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Databases & Information Systems (AREA)
- Architecture (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Medical Informatics (AREA)
- Chemical & Material Sciences (AREA)
- Multimedia (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Molecular Biology (AREA)
- Mathematical Physics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种用于检测缺陷的系统包括:存储器,被配置为存储指令程序;以及处理器,被配置为执行指令程序以将SEM图像转换为图像布局;基于对图像布局和设计布局执行第一布局匹配来确定搜索空间;基于在搜索空间中执行第二布局匹配来匹配图像布局和设计布局;以及基于检测与所匹配的图像布局和所匹配的设计布局相关联的缺陷来输出缺陷信息。SEM图像是基于使用扫描电子显微镜拍摄在半导体晶片上形成的半导体图案而获得的图像,该半导体图案是使用设计布局形成在半导体晶片上的。
Description
相关申请的交叉引用
本申请要求于2022年1月20日向韩国知识产权局提交的韩国专利申请No.10-2022-0008540和2022年5月11日向韩国知识产权局提交的韩国专利申请No.10-2022-0057791的优先权以及由此产生的所有权益,各申请的全部内容通过引用并入本文。
技术领域
本发明构思涉及用于检测缺陷的系统和方法。
背景技术
半导体是通过多种工艺制造的。随着半导体设计技术的发展,制造半导体的工艺越来越多,每道工艺的复杂度也越来越高。随着半导体的工艺的数量及其复杂性的增加,在半导体制造工艺中可能出现各种各样的缺陷。例如,由于显影后检查(ADI)分散和原子层沉积(ALD)分散,可能出现不期望的图案,并且随着纵横比的增加,存在未形成期望图案的问题。
这些缺陷可能会对半导体器件产生致命影响。因此,缺陷的检测变得很重要。
发明内容
本发明构思通过一些示例实施例所要实现的技术方面提供了用于检测缺陷的系统,能够更快速、更准确地检测缺陷。
本发明构思通过一些示例性实施例所要实现的技术方面还提供了用于检测缺陷的方法,能够更快速、更准确地检测缺陷。
根据一些示例实施例,一种用于检测缺陷的系统可以包括被配置为存储指令程序的存储器和处理器。处理器可以被配置为执行指令程序,以将SEM图像转换为图像布局,其中,SEM图像是基于使用扫描电子显微镜拍摄在半导体晶片上形成的半导体图案而获得的图像,该半导体图案是使用设计布局形成在半导体晶片上的;基于对图像布局和设计布局执行第一布局匹配来确定搜索空间;基于在搜索空间中执行第二布局匹配来匹配图像布局和设计布局;以及基于检测与所匹配的图像布局和所匹配的设计布局相关联的缺陷来输出缺陷信息。
根据一些示例实施例,一种用于检测缺陷的方法可以包括:将SEM图像转换为图像布局,其中,SEM图像是基于使用扫描电子显微镜拍摄在半导体晶片上形成的半导体图案而获得的图像,该半导体图案是使用设计布局形成在半导体晶片上的;基于按搜索单元将图像布局和设计布局重叠来确定搜索空间;在搜索空间中匹配图像布局和设计布局;以及检测所匹配的图像布局和所匹配的设计布局中的缺陷。
根据一些示例实施例,一种用于检测缺陷的系统可以包括被配置为存储指令程序的存储器和处理器。处理器可以被配置为执行指令程序,以将SEM图像转换为图像布局,其中,SEM图像是基于使用扫描电子显微镜拍摄在半导体晶片上形成的半导体图案而获得的图像,该半导体图案是使用设计布局形成在半导体晶片上的;基于对图像布局和设计布局执行第一布局匹配来确定搜索空间;使用随机梯度下降来匹配图像布局和设计布局;以及基于检测所匹配的图像布局和所匹配的设计布局中的缺陷来输出缺陷信息。
本发明构思的技术方面不限于此处阐述的那些,通过参考下面给出的本发明构思的详细描述,本发明构思所属领域的普通技术人员将清楚地理解以及其他未提及的技术方面。
附图说明
通过参照附图详细描述本发明构思的示例实施例,本发明构思的以上和其他方面和特征将变得更清楚,在附图中:
图1是示出了根据一些示例实施例的缺陷检测系统的框图;
图2是示出了根据一些示例实施例的用于检测缺陷的方法的图;
图3、图4、图5和图6是用于说明根据一些示例实施例的将SEM图像转换为图像布局的方法的视图;
图7是示出了根据一些示例实施例的图2中步骤S120的流程图;
图8、图9、图10、图11、图12和图13是示出了根据一些示例实施例的图2中的步骤S120的图;
图14是示出了根据一些示例实施例的缺陷检测系统的框图;
图15和图16是用于说明根据一些示例实施例的用于检测缺陷的方法的图;以及
图17是示出了根据一些示例实施例的用于检测缺陷的方法的效果的图。
具体实施方式
在下文中,将参照附图来描述本发明构思的示例实施例。
如本文所述,当操作被描述为“通过”执行附加操作来执行时,将理解该操作可以“基于”附加操作来执行,这可以包括单独或结合其他进一步的附加操作来执行所述附加操作。
图1是示出了根据一些示例实施例的缺陷检测系统的框图。
参照图1,根据一些示例实施例的缺陷检测系统100可以包括处理器110、存储器130、输入/输出设备150、存储设备170和总线190。缺陷检测系统100可以用例如集成设备来实现。缺陷检测系统100例如可以提供作为用于检测缺陷的专用设备。缺陷检测系统100例如可以是用于驱动各种模块以检测缺陷的计算机。
缺陷检测系统100可以包括、可以被包括在和/或可以由处理电路的一个或多个实例实现,诸如包括逻辑电路的硬件;诸如执行软件的处理器的硬件/软件组合;或其组合。例如,更具体地,处理电路可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)、微型计算机、现场可编程门阵列(FPGA)、可编程逻辑单元、微处理器、专用集成电路(ASIC)、神经网络处理单元(NPU)、电子控制单元(ECU)、图像信号处理器(ISP)和类似设备。在一些示例实施例中,处理电路可以包括:存储指令程序的非暂时性计算机可读存储设备(例如,存储器130),例如固态驱动器(SSD);以及处理器(例如,处理器110),被配置为执行指令程序以实现根据任何示例实施例和/或其任何部分的、由任何设备、封装、系统、电子设备、块、模块、单元、控制器、电路和/或其任何部分中的一些或所有执行的功能和/或方法。
处理器110可以控制缺陷检测系统100。处理器110可以执行用于驱动缺陷检测系统100的操作系统和固件。处理器110可以包括但不限于中央处理器(CPU)、算术逻辑单元(ALU)、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)、微型计算机、现场可编程门阵列(FPGA)、可编程逻辑单元、微处理器、专用集成电路(ASIC)、神经网络处理单元(NPU)、电子控制单元(ECU)、图像信号处理器(ISP)和类似设备。
处理器110可以包括能够执行任何指令的核,诸如微处理器、应用处理器(AP)、数字信号处理器(DSP)或图形处理单元(GPU)。
处理器110可以经由总线190与存储器130、输入/输出设备150和存储设备170通信。处理器110可以驱动加载到存储器130中的转换模块210,并将SEM图像转换为具有布局格式的图像布局。处理器110可以使用加载到存储器130中的匹配模块220来匹配图像布局和设计布局。处理器110可以通过使用加载到存储器130中的检测模块230来检测缺陷。
转换模块210、匹配模块220和检测模块230可以是包括由处理器110执行的多条指令的程序(这里也称为指令程序)或软件模块,并且可以存储在计算机可读存储介质中。例如,处理器110可以被配置为基于执行存储在存储器130中的程序(例如,指令程序)来实现如本文所述的任何模块(例如,转换模块210、匹配模块220和/或检测模块230)。被描述为存储在存储器130中的指令程序可以可互换地称为存储在存储器130处和/或存储在存储器130上。
存储器130可以存储转换模块210、匹配模块220和检测模块230。例如,存储器130可以是存储指令程序的非暂时性计算机可读介质,指令程序在由处理器110执行时使得处理器110实现和/或执行转换模块210、匹配模块220和/或检测模块230中的一个或多个的功能。转换模块210、匹配模块220和检测模块230(例如,可以由处理器110执行以使处理器110实现和/或执行转换模块210、匹配模块220和/或检测模块230中的一个或多个的功能的指令程序)可以例如存储在存储设备170中和/或从存储设备170加载。
存储器130可以是诸如SRAM或DRAM的易失性存储器,或者诸如PRAM、MRAM ReRAM或FRAM NOR闪存的非易失性存储器。存储器130可以包括例如存储卡(MMC、eMMC、SD、MicroSD等)、固态驱动器(SSD)、硬盘驱动器(HDD)和类似设备。
输入/输出设备150可以控制从用户接口设备的用户输入和输出。例如,输入/输出设备150可以包括诸如键盘、鼠标和触摸板的输入设备,并且可以接收不同类型的数据。例如,输入/输出设备150可以包括诸如显示器和扬声器的输出设备以显示不同类型的数据。
与转换模块210、匹配模块220和/或检测模块230相关的所有种类(例如,类型)的数据可以存储在存储设备170中。存储设备170可以存储诸如由处理器110执行的操作系统或固件的代码。
存储设备170可以包括例如存储卡(MMC、eMMC、SD、MicroSD等)、固态驱动器(SSD)、硬盘驱动器(HDD)和类似设备。
图2是示出了根据一些示例实施例的用于检测缺陷的方法的图。如图2所示的方法的一个或多个或所有操作可以由缺陷检测系统100的任何示例实施例例如基于处理器110执行存储在存储器130上(例如,由存储器130存储)的指令程序来实现。例如,这里描述为由模块执行的操作可以理解为基于处理器110执行存储在存储器130处的指令程序以实现该模块而执行的操作。在另一示例中,这里将操作描述为涉及在模块处接收信息,应当理解,可以在执行指令程序以实现模块的处理器处接收该信息。将理解的是,实现模块可以可互换地称为实现模块的功能(例如,处理器110基于执行存储在存储器130处的指令程序来实现模块和/或模块的功能)。
参照图1和图2,转换模块210(例如,执行指令程序以实现转换模块210的处理器110)可以接收扫描电子显微镜(SEM)图像20(例如,经由输入/输出设备150)。SEM图像20可以是通过(例如,基于)使用扫描电子显微镜(SEM)180拍摄在半导体晶片上形成的半导体图案而获得的图像。SEM图像20可以是例如基于SEM 180拍摄包括在晶片中的多个芯片中的至少一个芯片并将该图像发送到缺陷检测系统100而获得的一个图像。如图所示,SEM 180可以经由输入/输出设备150通信地耦合到缺陷检测系统100。在一些示例实施例中,被配置为拍摄半导体晶片上的半导体图案以获得(例如,生成)SEM图像20的SEM 180可以是缺陷检测系统100的一部分并且可以连接到总线190。
转换模块210(例如,执行指令程序以实现转换模块210的处理器110)可以将SEM图像20转换为图像布局30(S110)。转换模块210可以将图像格式的SEM图像20转换为布局格式的图像布局30(例如,将半导体图案的SEM图像20转换为包括表示半导体图案结构的图案在内的图像布局30)。布局格式例如可以是诸如图形设计系统(GDS)、GDS II、开放艺术品系统交换标准(OASIS)之类的格式。将SEM图像20转换为图像布局30可以包括:生成图像布局30作为基于处理SEM图像20(例如,将一种或多种算法应用于SEM图像20的像素值以生成图像布局30的对应像素值)的图像。
转换模块210(例如,执行指令程序以实现转换模块210的处理器110)可以包括(例如,执行)用于将SEM图像20转换为图像布局30的各种算法。转换模块210可以包括(例如,执行)例如降噪、分割和/或轮廓追踪的算法。转换模块210(例如,执行指令程序以实现转换模块210的处理器110)可以使用至少一种算法将SEM图像20转换为图像布局30。
匹配模块220(例如,执行指令程序以实现匹配模块220的处理器110)可以接收设计布局10。设计布局10是用于在半导体晶片上实现半导体图案的布局(例如,设计布局10可以是将布局示出为图案的图像)。SEM图像20可以是通过(例如,基于)使用扫描电子显微镜(SEM)180拍摄在半导体晶片上形成的半导体图案而获得的图像,其中基于使用设计布局10将半导体图案形成在半导体晶片上。例如,形成在半导体晶片上并由SEM 180拍摄的半导体图案可以基于使用设计布局10来形成,使得半导体图案形成为对应于设计布局10。
匹配模块220可以匹配设计布局10和图像布局30(S120)。基于匹配,设计布局10和图像布局30可以彼此重叠。
检测模块230可以基于设计布局10和图像布局30的匹配结果来检测一个或多个缺陷(例如,在SEM图像20中成像的半导体图案中的缺陷)(S130)。检测模块230可以输出(例如,生成和/或发送)包括关于检测到的缺陷的信息在内的缺陷信息40。缺陷信息40可以包括例如指示缺陷存在或不存在、缺陷的类型(例如,每个缺陷的缺陷类型)和缺陷的位置的信息。缺陷信息40可以指示与检测到的缺陷相关联的具体的一个或多个半导体图案、半导体晶片等。
如图所示,缺陷检测系统100可通信地耦合(例如,经由输入/输出设备150)到半导体器件制造系统的一个或多个制造设备182。一个或多个制造设备182可以是在半导体晶片上形成半导体图案的半导体器件制造系统的一部分,并且可以进一步处理半导体晶片以形成半导体器件,并且可以进一步将半导体器件并入制造的电子器件中(例如,至少包括经由总线耦合的处理器和存储器的计算设备、半导体芯片等)。在一些示例实施例中,缺陷检测系统100(例如,执行指令程序的处理器110)可以将缺陷信息40输出(例如,发送)给一个或多个制造设备182,以使得该一个或多个制造装置182在S140处基于缺陷信息40选择性地制造一个或多个半导体器件,包括将一个或多个半导体图案和/或半导体晶片选择性地包括在半导体器件制造工艺中、从半导体器件制造工艺中排除、重定向、修复、丢弃等
例如,缺陷信息40还可以指示缺陷信息与一个或多个具体的半导体图案和/或半导体晶片相关联,上述一个或多个具体的半导体图案和/或半导体晶片可以包括具有在SEM图像中成像的半导体图案的半导体晶片、和/或由在SEM图像中成像的半导体图案/晶片表示的一个或多个半导体图案/晶片。一个或多个制造设备182可以基于指示成像的半导体图案中的缺陷的缺陷信息40,选择性地限制(例如,排除)将形成在半导体晶片上的半导体图案和/或该半导体晶片(例如,在SEM图像20中成像的半导体图案和/或晶片和/或由在SEM图像20中成像的半导体图案和/或晶片表示的一个或多个半导体图案和/或半导体晶片)转发用于制造工艺中的进一步处理和/或制造操作,以制造包括半导体图案和/或晶片的至少一部分的半导体器件。
例如,一个或多个制造设备182可以包括一个或多个致动器、传送器或类似设备,其可以被配置为响应于接收到指示缺陷信息与一个或多个半导体图案和/或半导体晶片相关联的缺陷信息40(例如,缺陷信息指示该一个或多个半导体图案和/或半导体晶片中的缺陷,或者代表包括该一个或多个半导体图案和/或半导体晶片的一批半导体图案和/或半导体晶片的半导体图案和/或晶片中的缺陷),在半导体器件制造工艺中选择性地将一个或多个半导体图案和/或半导体晶片重定向到修复系统。一个或多个制造设备182可以被配置为将重定向的一个或多个半导体图案和/或半导体晶片定向到修复系统,该修复系统被配置为修复一个或多个半导体图案和/或半导体晶片中的一个或多个缺陷,缺陷可以由与一个或多个半导体图案和/或半导体晶片相关联的缺陷信息40所指示,并且随后将修复的一个或多个半导体图案和/或半导体晶片返回到制造工艺。一个或多个制造设备182可以被配置为将重定向的一个或多个半导体图案和/或半导体晶片定向到丢弃系统,该丢弃系统被配置为丢弃该一个或多个半导体图案和/或半导体晶片,从而限制具有缺陷的该一个或多个半导体图案和/或半导体晶片被包括在制造的半导体器件和/或电子设备中。在缺陷检测系统100没有输出与制造工艺中的具体半导体图案和/或晶片相关联的缺陷信息40的情况下,一个或多个制造设备182可以被配置为在制造工艺中选择性地转发该具体半导体图案和/或晶片以制造完成的半导体器件和/或包括该完成的半导体器件的电子设备。
基于使用缺陷信息40来使一个或多个制造设备182在半导体器件制造工艺和/或电子设备制造工艺中选择性地定向或重定向一个或多个半导体图案和/或半导体晶片,可以降低在完成的半导体器件和/或电子设备中包括缺陷的可能性,因此缺陷检测系统可以被配置为使半导体器件和/或电子设备制造系统提供具有改进的可靠性和/或改进的性能的半导体器件和/或电子设备。因此,基于被配置为执行图2所示的至少包括操作S110至S130(并且在一些示例实施例中还包括操作S140)的一些或所有方法操作,缺陷检测系统100可以被配置为能够更高效和准确地制造具有减少的缺陷并因此具有改进的性能、可靠性等的完成的半导体器件和/或电子设备。此外,在一个或多个制造设备182被配置为选择性地重定向与缺陷信息40所指示的缺陷相关联的半导体器件以修复并返回到制造工艺的情况下,缺陷检测系统100可以被配置为能够改进无缺陷的(并因此具有改进的性能和/或改进的可靠性的)半导体器件的制造。
此外,基于被配置为执行图2所示的至少包括操作S110至S130(并且在一些示例实施例中还包括操作S140)的一些或所有方法操作的缺陷检测系统100,可以被配置为例如基于被配置为执行缺陷检测过程,从而以改进的准确度、速度、效率等来检测缺陷(并且输出指示该缺陷的缺陷信息),缺陷检测过程包括:将半导体图案的SEM图像转换为图像布局、执行图像布局与用于形成SEM成像的半导体图案的设计布局的匹配、以及根据匹配的图像和设计布局来检测缺陷。由此,缺陷检测系统100可以被配置为例如基于检测与半导体图案和/或晶片相关联的缺陷来提供在半导体晶片上形成的半导体图案中的缺陷检测的改进的性能(例如,准确度和/或速度)和效率,其中检测与半导体图案和/或晶片相关联的缺陷基于执行半导体图案的SEM图像20到图像布局30的转换、将图像布局30与用于形成半导体图案的设计布局10进行匹配、和/或基于处理所匹配的图像和设计布局来检测缺陷。
在一些示例实施例中,一个或多个制造设备182可以被包括在缺陷检测系统100中和/或可以被配置为由处理器110控制,使得操作S140可以基于处理器110执行存储在存储器130中的指令程序来控制和/或执行。
图3、图4、图5和图6是用于说明根据一些示例实施例的将SEM图像转换为图像布局的方法的视图。
参照图1、图3和图4,转换模块210(例如,执行指令程序以实现转换模块210的处理器110)可以生成第一图像21,其中通过使用(例如,基于)噪声过滤算法从SEM图像20中去除噪声(例如,基于将噪声过滤算法应用于SEM图像20的图像数据以生成第一图像21)。
参照图1、图4和图5,转换模块210(例如,执行指令程序以实现转换模块210的处理器110)可以通过(例如,基于)使用第一图像21的分割算法来生成第二图像22(例如,基于将分割算法应用于第一图像21的图像数据来生成第二图像22)。
分割算法可以是例如用于预测图像的每个像素属于哪个类别的模型。分割模型可以实现为灰度模型或红绿蓝(RGB)模型。在灰度上实现的分割模型可以是二元模型。分割模型可以生成例如以像素单位与背景分离的图案图像。转换模块210(例如,执行指令程序以实现转换模块210的处理器110)可以通过(例如,基于)从第一图像21中分离背景和图案图像来生成第二图像22。
参照图5和图6,转换模块210(例如,执行指令程序以实现转换模块210的处理器110)可以在第二图像22中使用轮廓追踪算法来生成图像布局30(例如,基于将轮廓追踪算法应用于第二图像22的图像数据来生成图像布局30)。
当设计布局10(例如,设计图案,根据其在晶片上形成或制造半导体图案)被转换为图像格式时,如SEM图像20,可以使用按像素单位的图像矩阵处理。然而,由于根据一些示例实施例的转换模块210将SEM图像20转换为布局格式的图像布局30,所以可以以形状为单位处理图像布局30上的所有图案。因此,与将设计布局10转换为图像格式时相比,可以更快地处理图像布局30。因此,被配置为至少部分地基于将SEM图像20转换为图像布局30(然后与设计布局匹配以检测缺陷)来检测与在SEM图像20中成像的半导体图案相关联的缺陷的缺陷检测系统100,可以被配置为更快速地并且以改进的准确度检测缺陷,并且因此可以被配置为提供改进的缺陷检测性能和/或改进的缺陷检测效率,从而能够基于识别与缺陷相关联的半导体图案和/或半导体晶片来改进无缺陷半导体器件和/或电子器件的制造,这基于执行将半导体图案的SEM图像20转换为与设计布局10匹配的图像布局30,以执行在S120至S130处的缺陷检测。
图7是示出了根据一些示例实施例的图2中步骤S120的流程图。图8、图9、图10、图11、图12和图13是示出了图2中步骤S120的示意图。图8、图10、图12、图13是示出了将设计布局图和图像布局重叠的视图,图9是示出了设计布局的视图,并且图11是图10中R区域的放大图。
参照图1和图7,匹配模块220(例如,执行指令程序以实现匹配模块220的处理器110)可以通过(例如,基于)对设计布局10和图像布局30执行第一布局匹配来确定搜索空间(S121)。第一布局匹配可以是粗略匹配。匹配模块220可以按搜索单元匹配(例如,重叠)设计布局10和图像布局30以确定搜索空间,使得成本最低(例如,使得成本降低和/或最小化)。具有最小化成本的设计布局10和图像布局30的重叠可以对应于其中设计布局10的图案和图像布局30的图案重叠的最大化区域。匹配模块220可以按搜索单元将设计布局10和图像布局30重叠(例如,以搜索单元递增地调整设计布局10和图像布局30的重叠,并确定每个调整的重叠的成本以确定设计布局10相对于图像布局30的重叠定位,其降低或最小化相关联的成本)以确定搜索空间,使得成本最低(例如,使得成本降低和/或最小化)。设计布局10和图像布局30的重叠相对定位的成本可以是重叠中设计布局10的图案未出现在图像布局30中的第一劣质图案的数量和/或重叠中不存在于设计布局10中的图案出现在图像布局30中的第二劣质图案的数量的量化(例如,之和)。设计布局10和图像布局30的重叠相对定位的成本可以与设计布局10的图案和图像布局30的图案重叠的区域的大小成反比,使得这样的区域的最大化可以对应于这样的成本的最小化。
具体地,参照图1和图8,匹配模块220(例如,处理器110执行指令程序以实现匹配模块220)可以在设计布局10上按搜索单元移动图像布局30,并计算与得到的图像布局30和设计布局10的重叠相关联的成本。转换模块210可以基于设计布局10的图案P1和图像布局30的图案P2来计算成本。转换模块210可以基于其中设计布局10的图案P1未出现在图像布局30中的第一劣质图案的个数(例如,数量)以及其中不存在于设计布局10中的图案出现在图像布局30中的第二劣质图案的个数(例如,数量)来计算成本。随着第一劣质图案的个数(例如,数量)和第二劣质图案的个数(例如,数量)减少,成本可以更低。例如,匹配模块220可以按搜索单元将设计布局10和图像布局30重叠来确定搜索空间,使得基于确定其中设计布局的图案未出现在图像布局中的第一劣质图案的数量和/或不存在于设计布局中的图案出现在图像布局中的第二劣质图案的数量被最小化(例如,两者数量都可以被最小化)的搜索空间,成本最低。
在一些示例实施例中,匹配模块220可以在图像布局30上按搜索单元移动设计布局10,并计算与设计布局10的与图像布局30重叠的每个相对位置相关联的成本,来确定与最小成本相关联的相对位置作为搜索空间。
参照图1和图10,匹配模块220可以确定设计布局10和图像布局30的搜索空间以具有最低(例如,最小)成本。也就是说,设计布局10和图像布局30可以重叠,使得第一劣质图案的个数(例如,数量)和第二劣质图案的个数(例如,数量)最少(例如,最小化)。
在一些示例实施例中,匹配模块220(例如,执行指令程序以实现匹配模块220的处理器110)可以从设计布局10中确定搜索单元。匹配模块220可以基于设计规则来确定搜索单元(例如,确定搜索单元的大小,经由搜索单元将图像布局和设计布局重叠以确定搜索空间)。也就是说,匹配模块220可以考虑到设计布局10的图案来确定搜索单元。匹配模块220可以基于设计布局10的多个图案放置的间隔来确定搜索单元。匹配模块220可以确定例如在设计布局10中放置的多个图案的最小间隔作为搜索单元。
具体地,参照图9,设计布局10可以包括以不同间隔放置的多个图案。例如,设计布局10的第一区域R1的多个图案可以以第一间隔S1放置,设计布局10的第二区域R2的多个图案可以以第二间隔S2放置,并且设计布局10的第三区域R3的多个图案可以以第三间隔S3放置。在这种情况下,第一间隔S1可以小于第二间隔S2,并且第二间隔S2可以小于第三间隔S3。匹配模块220可以将作为最小间隔的第一间隔S1确定为搜索单元。
由于根据一些示例实施例的匹配模块220基于设计布局10的设计规则来确定搜索单元,因此可以更有效地确定搜索空间。
在一些示例实施例中,匹配模块220可以确定从外部输入的值(例如,在缺陷检测系统100处从缺陷检测系统100外部的源接收的值)作为搜索单元。例如,匹配模块220可以从图1中的输入/输出设备150接收值。
参照图1、图7和图10至图12,匹配模块220可以对设计布局10和图像布局30执行第二布局匹配(S122)。匹配模块220可以通过(例如,基于)在第一布局匹配中所确定的搜索空间中执行第二布局匹配来优化设计布局10与图像布局30之间的匹配。第二布局匹配可以是精细匹配。
匹配模块220可以基于其中设计布局10的图案P1和图像布局30的图案P2重叠的区域S来优化设计布局10与图像布局30之间的匹配。匹配模块220可以优化设计布局10与图像布局30之间的匹配,使得设计布局10的图案P1和图像布局30的图案P2重叠的区域S最大(例如,最大化),这可以对应于设计布局10和图像布局30的重叠的最低(例如,最小化)成本。因此,匹配模块220可以确定设计布局10和图像布局30的匹配坐标。
匹配模块220可以使用例如随机梯度下降(SGD)来执行第二布局匹配。匹配模块220可以使用随机梯度下降来匹配设计布局10和图像布局30,使得设计布局10的图案P1和图像布局30的图案P2重叠的区域是最大的(例如,最大化)。
图13是示出了根据一些示例实施例的用于检测缺陷的方法的视图。
参照图1和图13,检测模块230可以基于匹配的设计布局10和匹配的图像布局30来输出(例如,生成和/或发送)缺陷信息40。缺陷信息可以包括(例如,可以指示)缺陷的位置、缺陷的类型(例如,缺陷类型)和/或缺陷的坐标中的至少一种。检测模块230还可以输出缺陷信息40以包括指示缺陷信息40与一个或多个具体半导体图案和/或其上形成有一个或多个具体半导体图案的半导体晶片相关联的信息。缺陷信息40可以用于(例如,由一个或多个制造设备182)选择性地制造一个或多个半导体器件(例如,在制造半导体器件的制造工艺中选择性地排除与缺陷信息40相关联的具体半导体图案和/或半导体晶片,包括基于确定具体半导体图案和/或半导体晶片与缺陷信息40相关联,选择性地将与缺陷信息40相关联的这些具体半导体图案和/或半导体晶片重定向到修复工艺或丢弃)。
缺陷的类型可以包括例如第一劣质图案D1和第二劣质图案D2。检测模块230可以检测例如其中设计布局10的图案P1未出现在图像布局30中的第一劣质图案D1、以及其中不存在于设计布局10中的图案出现在图像布局30中的第二劣质图案D2。
此外,当设计布局10的图案未完全形成在图像布局30中或设计布局10的图案和图像布局30的图案的尺寸小于设定尺寸时,检测模块230可以将设计布局10的图案检测为劣质图案。
图14是示出了根据一些示例实施例的缺陷检测系统的框图。为了便于描述,下面将主要描述与参照图1至图13描述的不同之处。
参照图14,在根据一些示例实施例的缺陷检测系统100中,处理器110可以使用设计布局、SEM图像和缺陷信息来执行机器学习。因此,处理器110可以生成(例如,可以例如基于执行存储在存储器130中的指令程序来实现)预测模块240。缺陷信息可以包括缺陷的存在或不存在、缺陷的类型和/或缺陷的位置。如本文所述,预测模块240可以互换地称为预测模型,并且生成预测模块240可以互换地称为生成可用于基于接收到的目标SEM图像和设计布局来输出缺陷信息的预测模型。
在一些示例实施例中,缺陷检测系统100还可以包括神经处理单元(NPU)。神经网络处理单元可以根据处理器110的指令执行机器学习并生成(例如,实现)预测模块240。
处理器110可以通过驱动(例如,基于实施)预测模块240来预测缺陷。预测模块240可以是包括由处理器110执行的多个指令的程序或软件模块,并且可以存储在计算机可读存储介质(例如,存储器130)中。
存储器130可以存储预测模块240。预测模块240可以例如从存储设备170加载。
图15和图16是用于描述根据一些示例实施例的用于检测缺陷的方法的示图。
参照图14和图15,根据一些示例实施例的缺陷检测系统100可以使用设计布局10、SEM图像20和缺陷信息40来执行机器学习。因此,可以基于使用设计布局10、SEM图像20和缺陷信息40执行机器学习来生成预测模型,从而生成预测模块240(例如,预测模型),该预测模型被配置为确定(例如,生成)与输入目标SEM图像相关联的缺陷信息,该缺陷信息指示与可以输出(例如,发送)的目标SEM图像中成像的半导体图案相关联的缺陷。重申一下,基于使用设计布局10、SEM图像20和预测模块240(例如,预测模型)执行机器学习而生成的预测模型可以被配置为生成目标SEM图像20′(例如,与在目标SEM图像20′中成像的半导体图案相关联)的(例如与目标SEM图像20′相关联的)缺陷信息40′,从而基于使用预测模型处理目标SEM图像20′来检测目标SEM图像20′中的缺陷(并且在一些示例实施例中,基于将目标SEM图像20′和设计布局10′一起作为预测模型的双重输入来处理)。缺陷信息40′在本文中可以互换地称为目标缺陷信息。
设计布局10可以是用于在晶片上实现半导体图案的布局,并且图像布局30可以是使用设计布局10形成的实际半导体图案的布局。
缺陷检测系统100可以使用例如卷积神经网络(CNN)来生成预测模块240。
参照图16,根据一些示例实施例的预测模块240可以接收设计布局10′(在本文中也可以互换地称为目标设计布局)和目标SEM图像20′。预测模块240可以接收设计布局10′和目标SEM图像20′,并且可以预测缺陷信息40′,例如输出(例如,生成和/或发送)目标SEM图像20′(与目标SEM图像20′相关联)的缺陷信息,在本文中也被称为目标缺陷信息,并因此基于使用预测模块240处理至少目标SEM图像20′(单独地或与设计布局10′一起),与在目标SEM图像20′中成像的半导体图案相关联。
缺陷信息可以包括缺陷的存在或不存在、缺陷的类型和缺陷的位置。缺陷的类型可以包括其中设计布局10′的图案未出现在图像布局中的第一劣质图案、其中不存在于设计布局10′中的图案出现在图像布局中的第二劣质图案、以及其中设计布局10′中的图案仅部分地出现(即,不完整地出现)在图像布局中的第三劣质图案。
图17是示出了根据一些示例实施例的用于检测缺陷的方法的效果的示图。
参照图17,检查员手动匹配SEM图像和设计布局并将SEM图像和设计布局重叠以通过视觉方法检测缺陷的视觉检查可能需要大约0.017小时。当检查员针对大约1500个测试集检测缺陷时,可能需要大约25个小时。一个测试集可以包括一个SEM图像和一个设计布局。
当使用蛮力算法针对单个测试集检测缺陷时,可能需要大约40401次搜索,并且需要0.15小时。当针对大约1500个测试集检测缺陷时,可能需要225小时。例如,可以通过在设计布局上以规则的间隔移动图像布局来匹配设计布局和图像布局。搜索次数可以是指为确定用于将SEM图像与设计布局匹配的搜索空间而执行的搜索的次数(例如,数量)。
当使用蛮力算法和如图7所示的第一布局匹配和第二布局匹配(具有两步的蛮力算法)针对一个测试集检测缺陷时,可能需要大约3200次搜索并且可能需要大约0.0025小时。在这种情况下,图7中的第二布局匹配未能使用随机梯度下降。当针对大约1500个测试集检测缺陷时,可能需要大约3.75小时。
当使用根据参照图1至13描述的一些示例实施例的用于检测缺陷的方法针对一个测试集(具有两步的SGD优化器)检测缺陷时,可能需要大约1630次搜索并且需要大约0.0017小时。当针对大约1500个测试集检测缺陷时,可能需要大约2.5小时。
根据一些示例实施例,根据一些示例实施例,用于检测缺陷的方法(例如,当由根据任何示例实施例的缺陷检测系统100执行时)可以自动将SEM图像转换为图像布局而无需检查员干预(例如,无需人工干预),匹配图像布局和设计布局,并从匹配的图像布局和匹配的设计布局中检测缺陷。因此,基于包括将SEM图像转换为图像布局的方法,该方法可以比通过手动匹配图像布局和设计布局并由检查员手动检测缺陷的方法更快和更准确地检测缺陷。
尽管上面已经参考附图描述了本发明构思的一些示例实施例,但是本发明构思不限于这样的示例实施例,而是可以以各种不同的方式实现,在不改变技术主题和基本特征的情况下,本发明构思可以以许多不同的形式体现,如本领域技术人员所理解的那样。因此,本发明构思不限于这里阐述的这样的示例实施例。
Claims (20)
1.一种用于检测缺陷的系统,所述系统包括:
存储器,被配置为存储指令程序;以及
处理器,被配置为执行所述指令程序以便:
将SEM图像转换为图像布局,其中,所述SEM图像是基于使用扫描电子显微镜拍摄在半导体晶片上形成的半导体图案而获得的图像,所述半导体图案是使用设计布局形成在所述半导体晶片上的,
基于对所述图像布局和所述设计布局执行第一布局匹配来确定搜索空间,
基于在所述搜索空间中执行第二布局匹配来匹配所述图像布局和所述设计布局,和
基于检测与所匹配的图像布局和所匹配的设计布局相关联的缺陷来输出缺陷信息。
2.根据权利要求1所述的系统,其中,所述处理器被配置为执行所述指令程序以基于在所述图像布局上按搜索单元移动所述设计布局来确定所述搜索空间。
3.根据权利要求2所述的系统,其中,
所述设计布局包括以第一间隔布置的第一图案和以大于所述第一间隔的第二间隔布置的第二图案,以及
所述处理器被配置为执行所述指令程序以确定所述第一间隔作为所述搜索单元。
4.根据权利要求2所述的系统,其中,所述处理器被配置为执行所述指令程序以确定输入值作为所述搜索单元。
5.根据权利要求1所述的系统,其中,所述处理器被配置为执行所述指令程序以执行所述第一布局匹配并确定所述搜索空间,使得第一劣质图案的数量或第二劣质图案的数量中的至少一个数量最小化,在所述第一劣质图案中,所述设计布局的图案未出现在所述图像布局中,在所述第二劣质图案中,所述设计布局中不存在的图案出现在所述图像布局中。
6.根据权利要求1所述的系统,其中,所述处理器被配置为执行所述指令程序以执行所述第二布局匹配并匹配所述图像布局和所述设计布局,使得其中所述设计布局的图案和所述图像布局的图案重叠的区域最大化。
7.根据权利要求1所述的系统,其中,所述处理器被配置为执行所述指令程序以使用随机梯度下降来执行所述第二布局匹配。
8.根据权利要求1所述的系统,其中,所述处理器被配置为执行所述指令程序以基于使用噪声去除算法、分割算法和轮廓追踪算法来将所述SEM图像转换为所述图像布局。
9.根据权利要求1所述的系统,其中,所述处理器被配置为执行所述指令程序以检测其中所述设计布局的图案未出现在所述图像布局中的第一劣质图案、以及其中不存在于所述设计布局中的图案出现在所述图像布局中的第二劣质图案,作为所匹配的图像布局和所匹配的设计布局中的缺陷。
10.根据权利要求1所述的系统,其中,所述处理器被配置为执行所述指令程序以便:
基于使用所述SEM图像、所述设计布局和所述缺陷信息执行机器学习来生成预测模型,
使用所述预测模型接收目标SEM图像,以及
基于使用所述预测模型处理所述目标SEM图像来输出所述目标SEM图像的目标缺陷信息。
11.一种用于检测缺陷的方法,所述方法包括:
将SEM图像转换为图像布局,其中,所述SEM图像是基于使用扫描电子显微镜拍摄在半导体晶片上形成的半导体图案而获得的图像,所述半导体图案是使用设计布局形成在所述半导体晶片上的;
基于按搜索单元将所述图像布局和所述设计布局重叠来确定搜索空间;
在所述搜索空间中匹配所述图像布局和所述设计布局;以及
检测所匹配的图像布局和所匹配的设计布局中的缺陷。
12.根据权利要求11所述的方法,其中,所述搜索单元是基于所述设计布局的设计规则来确定的。
13.根据权利要求11所述的方法,其中,确定所述搜索空间包括:
在所述图像布局上按所述搜索单元移动所述设计布局;
计算其中所述设计布局的图案未出现在所述图像布局中的第一劣质图案的数量、以及其中不存在于所述设计布局中的图案出现在所述图像布局中的第二劣质图案的数量;以及
基于所述第一劣质图案的数量和所述第二劣质图案的数量来确定所述搜索空间。
14.根据权利要求11所述的方法,其中,在所述搜索空间中匹配所述图像布局和所述设计布局包括:匹配所述图像布局和所述设计布局,使得在所述搜索空间中所述图像布局的图案和所述设计布局的图案重叠的区域最大化。
15.根据权利要求11所述的方法,其中,在所述搜索空间中匹配所述图像布局和所述设计布局包括:使用随机梯度下降在所述搜索空间中匹配所述图像布局和所述设计布局。
16.根据权利要求11所述的方法,其中,将所述SEM图像转换为所述图像布局包括:使用噪声去除算法、分割算法和轮廓追踪将所述SEM图像转换为所述图像布局。
17.根据权利要求11所述的方法,还包括:
基于使用所述SEM图像、所述设计布局和检测到的缺陷执行机器学习来生成预测模型;以及
使用所述预测模型接收目标SEM图像,并基于使用所述预测模型处理所述目标SEM图像来检测所述目标SEM图像中的缺陷。
18.根据权利要求11所述的方法,其中,检测所述缺陷包括:
检测其中所述设计布局的图案未出现在所述图像布局中的第一劣质图案、以及其中不存在于所述设计布局中的图案出现在所述图像布局中的第二劣质图案,作为所匹配的图像布局和所匹配的设计布局中的缺陷。
19.一种用于检测缺陷的系统,所述系统包括:
存储器,被配置为存储指令程序;以及
处理器,被配置为执行所述指令程序以便:
将SEM图像转换为图像布局,其中,所述SEM图像是基于使用扫描电子显微镜拍摄在半导体晶片上形成的半导体图案而获得的图像,所述半导体图案是使用设计布局形成在所述半导体晶片上的,
基于对所述图像布局和所述设计布局执行第一布局匹配来确定搜索空间,
使用随机梯度下降匹配所述图像布局和所述设计布局,以及
基于检测所匹配的图像布局和所匹配的设计布局中的缺陷来输出缺陷信息。
20.根据权利要求19所述的系统,其中,所述缺陷信息指示所述缺陷的存在或不存在、所述缺陷的位置或所述缺陷的缺陷类型中的至少一种。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2022-0008540 | 2022-01-20 | ||
KR1020220057791A KR20230112520A (ko) | 2022-01-20 | 2022-05-11 | 결함 검출 시스템 및 결함 검출 방법 |
KR10-2022-0057791 | 2022-05-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116465917A true CN116465917A (zh) | 2023-07-21 |
Family
ID=87174101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310015707.9A Pending CN116465917A (zh) | 2022-01-20 | 2023-01-05 | 用于检测缺陷的系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116465917A (zh) |
-
2023
- 2023-01-05 CN CN202310015707.9A patent/CN116465917A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7630535B2 (en) | Die-to-die photomask defect detection using region data to modify inspection thresholds | |
CN110969598A (zh) | 晶圆检查方法以及晶圆检查系统 | |
JP2018533748A (ja) | 単一画像検出 | |
TWI716684B (zh) | 臨界尺寸量測方法及用於量測臨界尺寸的影像處理裝置 | |
TWI662358B (zh) | 缺陷檢測方法與缺陷檢測系統 | |
US7742162B2 (en) | Mask defect inspection data generating method, mask defect inspection method and mask production method | |
US20150110384A1 (en) | Image inspection method of die to database | |
US20090238441A1 (en) | Pattern inspection apparatus, pattern inspection method, and computer-readable recording medium storing a program | |
US7266232B2 (en) | Apparatus and method for inspecting pattern | |
JP4323475B2 (ja) | 試料検査装置、試料検査方法及びプログラム | |
JP6472447B2 (ja) | フォトマスク欠陥性における変化の監視 | |
US20120093392A1 (en) | Reviewed defect selection processing method, defect review method, reviewed defect selection processing tool, and defect review tool | |
KR20190124319A (ko) | 결함 검출을 위한 동적 케어 영역 | |
US8811713B2 (en) | Photomask inspection method, semiconductor device inspection method, and pattern inspection apparatus | |
TW510966B (en) | Straight line defect detection | |
US20060258024A1 (en) | Method of inspecting integrated circuits during fabrication | |
JP2002299401A (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
JP5198397B2 (ja) | フォトマスクの特性検出装置およびフォトマスクの特性検出方法 | |
US9202763B2 (en) | Defect pattern evaluation method, defect pattern evaluation apparatus, and recording media | |
US11144702B2 (en) | Methods and systems for wafer image generation | |
TW202205370A (zh) | 程序控制之晶粒內度量衡方法及系統 | |
US7756318B2 (en) | Pattern inspection apparatus and method with local critical dimension error detectability | |
CN116465917A (zh) | 用于检测缺陷的系统和方法 | |
JP4629086B2 (ja) | 画像欠陥検査方法および画像欠陥検査装置 | |
US20230230226A1 (en) | System and method for detecting defects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |