JP2012013473A - 半導体検査装置 - Google Patents
半導体検査装置 Download PDFInfo
- Publication number
- JP2012013473A JP2012013473A JP2010148491A JP2010148491A JP2012013473A JP 2012013473 A JP2012013473 A JP 2012013473A JP 2010148491 A JP2010148491 A JP 2010148491A JP 2010148491 A JP2010148491 A JP 2010148491A JP 2012013473 A JP2012013473 A JP 2012013473A
- Authority
- JP
- Japan
- Prior art keywords
- image
- distribution
- inspection apparatus
- processing
- distribution control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
- G06T2207/10061—Microscopic image from scanning electron microscope
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
既製のInfiniBand(R)制御を用いる画像分配制御部は、単一CPU上のOSでバッファメモリ制御と分配処理を行うため、競合が発生し分配レイテンシが変動してしまい、半導体外観検査装置には適用不可であった。
【解決手段】
検査部と、検出部と、前記検出部で検出された反射光に基づく画像を処理して該被検査対象の表面を検査する処理部とを備えた半導体検査装置であって、前記処理部は、該画像を分配する画像分配制御部と前記画像分配制御部により分配された画像を処理する画像処理部とを備え、前記画像分配制御部は、該画像の入力画像量をカウントする画像バッファカウンタと、該画像に関する情報を格納する分配制御テーブルと、入力画像量と前記分配制御テーブルからの該画像に関する情報に基づき該画像の分配開始タイミングを決定する分配タイミング制御回路と、を有することを特徴とする半導体検査装置である。
【選択図】 図1
Description
(1)被検査対象の表面を撮像する検査部と、前記検査部により撮像された該被検査対象の表面の反射光を検出する検出部と、前記検出部により検出された該被検査対象の表面からの反射光に基づく画像を処理して該被検査対象の表面を検査する処理部とを備えた半導体検査装置であって、前記処理部は、該画像を分配する画像分配制御部と前記画像分配制御部により分配された画像を処理する画像処理部とを備え、前記画像分配制御部は、該画像の入力画像量をカウントする画像バッファカウンタと、該画像に関する情報を格納する分配制御テーブルと、前記画像バッファカウンタにてカウントされた入力画像量と前記分配制御テーブルからの該画像に関する情報に基づき該画像の分配開始タイミングを決定する分配タイミング制御回路と、を有することを特徴とする半導体検査装置である。
照射系は、電子銃4、電子線5の引き出し電極3、コンデンサレンズ2、ブランキング偏向器6、走査偏向器8、絞り7、対物レンズ13、反射板9、ExB偏向器12とを備えて構成されている。
ステージ系は、被検査対象物である被検査基板16を載置する試料台15と、試料台15の上に搭載されたXステージ17とYステージ18とを備えて構成され、照射系により被検査基板16からの発生した二次電子11を、検出系である二次電子検出器10により検出して二次電子検出部55に送る。
電子線5の加速は、電子銃4に高電圧の負の電位を印加することでなされる。これにより、電子線5はその電位に相当するエネルギーで試料台15の方向に進み、コンデンサレンズ2で収束され、さらに対物レンズ13により細く絞られて試料台15の上のXステージ17、Yステージ18の上に搭載された被検査基板16に照射される。
被検査基板16上に電子線5を照射することによって発生した二次電子11は、被検査基板16に印加された負の電圧により加速される。被検査基板16の上方に、電界と磁界の両方によって電子線5の軌道へは影響を与えずに二次電子の軌道を曲げるためのExB偏向器12が配置され、これにより加速された二次電子11は所定の方向へ偏向される。ExB偏向器12にかける電界と磁界の強度により、この偏向量を調整することができる。ExB偏向器12により偏向された二次電子11は、所定の条件で反射板9に衝突する。
ブランキング偏向器6には、走査信号およびブランキング信号を発生する偏向制御部25が接続される。走査偏向器8による電子ビームの偏向の周波数や偏向幅等は、全体制御部39からの指令に基づいて偏向制御部25により、電子ビーム5を被対象基板16上で2次元走査するよう制御される。なお、電子線5をブランキングする必要があるときには、ブランキング偏向器6により電子線5が偏向されて、電子線が絞り7を通過しないように制御できる。
また、対物レンズ13の開口数等は、全体制御部39からの指令に基づいて対物レンズ制御部26により制御される。
ここで、Xステージ17、Yステージ18は、制御部(全体制御部)39から得られるステージ制御信号を基にx−y軸方向に駆動制御するステージ駆動制御部28によって制御される。
二次電子検出器10の出力信号は、二次電子検出部55のプリアンプ20で増幅され、AD変換器21によりデジタルデータとなる。AD変換器21は、二次電子検出器10が検出したアナログ信号をプリアンプ20によって増幅した後に直ちにデジタル信号に変換して、画像分配制御部60に伝送するように構成されている。
このAD変換されたSEM画像は、画像分配制御部60を介して画像処理手段(画像処理装置)63に送られ、処理される。例えば、測長用SEMの場合には、画像処理部63において、指定された画像中のパターン間の距離の測定を行う。また観察用SEM(SEM画像に基づく外観検査)の場合には、画像処理部63において、画像の強調等の処理が行われる。
そして、取り込まれた電子線画像あるいは光学画像はモニタ53に表示される。
画像分配制御部60は、画像バッファカウンタ32、分配制御テーブル33、分配タイミング制御回路35、ネットワークシーケンス制御回路36、ネットワークインターフェース回路37、ダイレクトメモリアクセス回路38、メモリバス調停回路40、主記憶41とを備えて構成される。
画像分配制御部60は、二次電子検出部55から出力された連続画像データ34を処理単位画像に分割し、画像処理装置63に備えられた所定のプロセッサエレメント48、49、・・・51に分配する機能を有する。
まず、連続画像データ34が画像分配制御部60に入力されると、画像バッファカウンタ32にて入力画像量をカウントする。次に、画像バッファカウンタ32にて入力画像量がカウントされた後の連続画像データ70を分配制御テーブル33に入力する。分配制御テーブル33には、連続画像データ70の分割範囲、分割サイズ、分配先プロセッサエレメントなどがまとめられている。分配制御テーブル33に従い、連続画像データ70を分割し、個々のプロセッサエレメントを示すID番号、画像サイズ、物理アドレスを意味するヘッダ情報を連続画像データ70に付加した後、付加された連続画像データ71はメモリバス調停回路40、メモリバス72を経て、画像分配制御部60内の主記憶41に格納される。ここで、メモリバス調停回路40はバッファリング(書き込み)を行う連続画像データ71、読み出しと書き込みを行う分配データ74からの主記憶41へのアクセスを調停する。調停方法は一例として、それぞれのアクセスを交互に処理するラウンドロビン方式であり、連続画像データ71、分配データ74のそれぞれのバス速度の倍の速さで調停処理を行う。
特許文献2においては、PLCネットワークへのデータ伝送スケジュール(タイミング)をCPUがソフトウェア処理にて生成する。そして、リアルタイム性を維持するためにスケジュール(タイミング)生成を行う際、バス調停回路は優先度をCPU側に一時的に高くする制御を行うと記載がある。この特許文献2のCPUによるスケジューリング(タイミング)生成方式を、仮に本発明の半導体外観検査装置の画像分配に適用した場合を想定する。つまり、二次電子検出部55から出力された連続画像データ34を画像処理装置63に備えられた所定のプロセッサエレメント48、49、・・・51に分配するスケジューリング(タイミング)制御をCPUが行うとする。
この場合、CPUの割込みによるスケジューリング(タイミング)制御が主記憶41のメモリバス調停処理(505)において高い優先度で実行される。つまり、バス調停回路(505)は連続画像データ34を停止し、CPUのスケジューリング(タイミング)制御による主記憶41へのアクセスを優先する。しかし、本発明による半導体外観検査装置においては二次電子検出部55から出力された連続画像データ34を停止することは不可能であり、CPUのスケジューリング処理により画像入力側バスがオーバーフローするため、画像分配処理が不可能となり装置は処理を停止する。
また、スケジューリング(タイミング)制御のCPU処理中は、特許文献2ではPLCネットワークのデータ伝送も行われていないことから、仮に、本発明の半導体外観検査装置の画像分配に適用した場合、プロセッサエレメント48、49、・・・51への分配処理が停止することとなり、分配処理も遅延し分配レイテンシはばらつきが発生する。
画像分配制御部60で連続画像データを基本画像単位への画像切出しを行い、画像処理装置63の複数のプロセッサに割付けることで欠陥検査を行う。
二次電子検出器10で検出された被検査基板16の画像信号は、主記憶41、あるいはプロセッサエレメント48、49、50・・・51に記憶される。
ここでは、ダイ単位入力画像を一定量に分割する処理について示す。
図2においては、5個のプロセッサエレメント410〜414(図1の48・・・51に相当)、各プロセッサエレメント410〜414内の画像データ分配および画像処理のタイミングを表している。
二次電子検出部55から画像分配制御部60に送られる連続画像データ34のダイ(1)における最初の画像415をプロセッサエレメント410に、ダイスキャン連続画像データ(ダイ(1))のうち2番目の画像416をプロセッサエレメント411に、というように、以下同様に、画像417〜419をそれぞれプロセッサエレメント412〜414に順次転送する。ここで、ダイ(1)に関する検出データでプロセッサエレメント410〜414にそれぞれ転送されたデータを第1画像データとする。
次に、被検査対象(ウェーハ)上のスキャンを引き続き行い、次のダイ(2)401のスキャン画像404を、プロセッサエレメント410〜414に転送する。ダイ(1)と同様に、ダイスキャン連続画像データのうち最初の画像420をプロセッサエレメント410に、2番目の画像421をプロセッサエレメント411に、以下同様に、画像422〜424をプロセッサエレメント412〜414まで順に転送する。
プロセッサエレメントでは分配されたデータを画像処理する。例えばプロセッサエレメント410においては、ダイ(2)401の画像420を分配407した後、画像処理408を連続して行う。
ここで、画像検出からプロセッサエレメントへの画像分配の間隔を、画像分配レイテンシ409と呼ぶことにする。
以上が、本発明に係る半導体外観検査装置における画像分割方法である。
図7はInfiniBand(R)ネットワーク制御を用いた従来の半導体外観検査装置の説明図、図8はInfiniBand(R)ネットワーク制御を用いた従来の半導体外観検査装置における画像分配制御の流れの説明図である。
制御の流れを、図8のシーケンス図を用いて説明する。SEM画像検出処理によりウェハ表面画像が検出される(800)。この検出画像データは画像分配制御部200に入力される。データ入力により、ネットワークインタフェース回路を制御するネットワーク通信制御ドライバソフトウェアは、割込みを用いてCPUに通知を行う(802)。
一定サイズの受信データを全て書き込み終了したら(809)、バッファ処理ソフトウェアは分配処理ソフトウェアを起動し、分配処理を開始する(810)。ここでバッファ処理ソフトウェアによる割込みが発生していなければ(812)、分配処理ソフトウェアはネットワーク通信制御ドライバソフトウェアを用い(811)、分配ネットワークを通じた、並列プロセッサへの順次分配を行う。
OSは、ユーザ領域の仮想メモリアドレスから物理メモリアドレスへの変換を行い(807)、所望の画像データを主記憶から読み出す(815)。読み出された画像データはネットワークインタフェース回路を通じ、分配ネットワークを通じで、並列プロセッサに順次分配される。全ての分配画像データを読み出し終了したら(816)、画像分配制御を終了する(817)。
ここで、ネットワークシーケンス制御回路の立ち上がりから各プロセッサエレメントへの分配レイテンシ時間にはばらつきが生じる。この理由を図7を用いて説明する。
1つ目の競合は、バッファメモリ制御に関する。OS204の管理下では、メモリアクセスの際、仮想メモリアドレスと物理メモリアドレスの変換処理205を行うが、分配制御部200においてはバッファ処理と分配処理203でメモリアクセス208が発生するため競合状態となる。分配処理中にバッファ処理によるアドレス変換要求割込みが発生した場合、分配処理が停止し分配レイテンシが変動する。
2つ目の競合は、分配制御とバッファリング処理に関する。分配制御部200において、各プロセッサ48、49、・・・51へデータを順次分配中にも並行して処理データ34をバッファリングするので、ネットワーク通信制御ドライバソフトウェア200がCPU201に割り込みをかけ、タスクをバッファ処理203へ変更する。このため、データ分配が停止しレイテンシが変化する。
構成としては、図1に示す画像分配制御部および図3に示す分配制御テーブルを具備するものとする。
SEM画像検出処理によりウェハ表面画像が検出される(500)。この検出画像データは画像分配制御部60に入力され、画像バッファカウンタを通過する。この際、画像バッファカウンタはカウンタの値を+1する(501)。次に、画像データを分配制御テーブルに送り、分配制御テーブル情報を画像データに付加する(502)のと同時に、分配タイミング制御回路を起動する(504)。分配制御情報を付加した画像データは、メモリバス調停処理(505)を経て、画像データを主記憶に格納する(503)。画像データの主記憶への格納処理は以上である。
SEM画像検出処理により、ダイ(1)の検出データが出力される。この検出画像データは画像分配制御部に入力され画像バッファカウンタを通過する。次に、分配制御データを付加し、メモリバス調停回路に入力、メモリ書込み処理を行う。ここで、メモリバス調停回路は画像データの入力速度に対して倍速のバス速度を持ち、倍速で調停処理を行うものとする。分配タイミング制御回路によりネットワークシーケンス制御が立ち上がり、メモリバス調停回路に対し読み出しリクエストが発行される。メモリバス調停回路は、分配ネットワークの伝送速度の倍速で調停処理を行い、所望の画像データを読み出す。読み出された画像データはネットワークインタフェース回路により各プロセッサエレメントへ分配ネットワークを通じ順次分配される。この処理は、ダイ(1)、ダイ(2)をスキャンするカメラ702の移動に応じ、連続に行われる。
ここで、ネットワークシーケンス制御回路の立ち上がりから各プロセッサエレメントへの分配レイテンシ時間715、716、717、718はそれぞれほぼ同一となる。これを、図1を用いて説明する。
分配タイミング制御回路35が画像バッファカウンタ32と分配制御テーブル33の条件により分配開始を決定したとき、ネットワークシーケンス回路36がネットワークインタフェース回路37を動作させ、分配制御途中であるとする場合、ネットワークシーケンス制御回路36は分配タイミング制御回路35からのリクエストをバッファに保持し、ネットワークインタフェース回路37による分配制御終了の後、新たな分配制御を開始するバススケジューリング機構を備えた半導体検査装置を構成することで、分配レイテンシの一定化を実現することが可能となる。
ネットワークシーケンス制御回路36にタイマを設け、一定間隔でネットワークインタフェース回路37を用いた分配制御を起動する制御を行うバススケジューリング機構を備えた半導体検査装置を構成する。タイマにより一定間隔で分配タイミング制御回路35からの分配起動信号77を待機し、分配起動指示がある場合、ネットワークインタフェース回路37を用い分配制御を行うことで、分配レイテンシの一定化を実現することが可能となる。
また、ネットワークシーケンス制御回路とネットワークインタフェース回路の組み合わせによるInfiniBand(R)ネットワークを具備する構成であってもよい。この場合は、InfiniBand(R)ネットワークで構成される汎用並列処理装置を画像処理装置として用いることが可能となるという効果を得ることができる。
また、InfiniBand(R)ネットワークではなく、ネットワークシーケンス制御回路とネットワークインタフェース回路の組み合わせによりプロトコル処理が必要な汎用のネットワークプロトコルを用いる構成であってもよい。この場合は、汎用のネットワークプロトコルで構成される汎用並列処理装置を画像処理装置として用いることが可能となる。
また、InfiniBand(R)ネットワークを用い、図1においてデータバスの経路をバッファ処理34、70、71と分配処理74、73、61に分離した構造とし、バッファメモリ制御と分配処理からの主記憶アクセスにCPU、OSを不要とし、独立制御を実現する構成であってもよい。この場合は、主記憶へのデータのバッファリングと分配制御に関する競合の解決と、データ伝送スケジュール(タイミング)制御により発生する競合を解決することができる。
また、連続画像データが入力されるポートはネットワークインタフェース回路を介さずに、直接、分配制御部60に画像を入力する構成であってもよい。この場合は、装置の低コスト化と、ネットワークインタフェースを介さないことによる低レイテンシ化を実現することができる。
Claims (8)
- 被検査対象の表面を撮像する検査部と、
前記検査部により撮像された該被検査対象の表面の反射光を検出する検出部と、
前記検出部により検出された該被検査対象の表面からの反射光に基づく画像を処理して該被検査対象の表面を検査する処理部とを備えた半導体検査装置であって、
前記処理部は、該画像を分配する画像分配制御部と前記画像分配制御部により分配された画像を処理する画像処理部とを備え、
前記画像分配制御部は、該画像の入力画像量をカウントする画像バッファカウンタと、該画像に関する情報を格納する分配制御テーブルと、前記画像バッファカウンタにてカウントされた入力画像量と前記分配制御テーブルからの該画像に関する情報に基づき該画像の分配開始タイミングを決定する分配タイミング制御回路と、を有することを特徴とする半導体検査装置。 - 請求項1記載の半導体検査装置であって、
さらに、前記画像分配制御部は、前記分配タイミング制御回路からの分配開始タイミングの指示に基づいて前記画像処理部への該画像の分配処理を行う指示を出すネットワークシーケンス制御回路と、前記ネットワークシーケンス制御回路からの該画像の分配処理に関する指示に基づき前記画像処理部への該データの分配を行うネットワークインターフェース回路と、を有することを特徴とする半導体検査装置。 - 請求項1または2に記載の半導体検査装置であって、
前記ネットワークシーケンス制御回路が前記分配タイミング制御回路からの分配開始タイミングの指示を受けた際に前記ネットワークインターフェース回路において画像の分配制御中であった場合には、前記ネットワークシーケンス制御回路は前記分配タイミング制御回路からの分配開始タイミングをバッファに保持し、前記ネットワークインターフェース回路における画像の分配制御終了後に分配開始タイミングの指示を前記ネットワークインターフェース回路に送信することを特徴とする半導体検査装置。 - 請求項1または2に記載の半導体検査装置であって、
前記ネットワークシーケンス制御回路はタイマを備え、前記タイマにより所定の間隔で前記分配タイミング制御回路からの分配開始タイミングの指示を前記ネットワークインターフェース回路に送信することを特徴とする半導体検査装置。 - 請求項2記載の半導体検査装置であって、
前記分配タイミング制御回路では、前記画像バッファカウンタからのカウンタ値と前記分配制御テーブルからの分配制御テーブルの座標位置とが等しい場合に前記ネットワークシーケンス制御回路を起動するための分配開始タイミングを指示することを特徴とする半導体検査装置。 - 請求項2記載の半導体検査装置であって、
前記検出部で検出された反射光に基づく画像は、前記ネットワークインターフェース回路を介さずに、前記検出部から直接前記画像分配制御部に送信されることを特徴とする半導体検査装置。 - 請求項1乃至6のいずれかに記載の半導体検査装置であって、
前記画像処理部は、前記画像分配制御部から送信される該画像を複数の並列プロセッサで処理することを特徴とする半導体検査装置。 - 請求項7記載の半導体検査装置であって、
前記画像処理部は、前記画像分配制御部により分割された該画像の経路を切替えて前記複数の並列プロセッサのいずれかに送信することを特徴とする半導体検査装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148491A JP2012013473A (ja) | 2010-06-30 | 2010-06-30 | 半導体検査装置 |
PCT/JP2011/002751 WO2012001867A1 (ja) | 2010-06-30 | 2011-05-18 | 半導体検査装置 |
US13/807,707 US20130136334A1 (en) | 2010-06-30 | 2011-05-18 | Semiconductor Inspecting Apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148491A JP2012013473A (ja) | 2010-06-30 | 2010-06-30 | 半導体検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012013473A true JP2012013473A (ja) | 2012-01-19 |
Family
ID=45401617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010148491A Pending JP2012013473A (ja) | 2010-06-30 | 2010-06-30 | 半導体検査装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130136334A1 (ja) |
JP (1) | JP2012013473A (ja) |
WO (1) | WO2012001867A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019144109A (ja) * | 2018-02-21 | 2019-08-29 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム検査方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5722264B2 (ja) * | 2012-03-23 | 2015-05-20 | 株式会社日立ハイテクノロジーズ | データ処理装置、データ容量増加抑制方法 |
KR20170050102A (ko) * | 2015-10-29 | 2017-05-11 | 삼성전자주식회사 | 데이터 처리 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005274172A (ja) * | 2004-03-23 | 2005-10-06 | Hitachi High-Technologies Corp | パターン検査方法及びその装置 |
JP2009031006A (ja) * | 2007-07-24 | 2009-02-12 | Hitachi High-Technologies Corp | 外観検査装置及び方法 |
JP2010140961A (ja) * | 2008-12-09 | 2010-06-24 | Hitachi High-Technologies Corp | 外観検査装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302236A (ja) * | 1994-05-06 | 1995-11-14 | Hitachi Ltd | 情報処理システムおよびその方法並びに情報処理システムにおけるサービス提供方法 |
US6445813B1 (en) * | 1994-08-24 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | System for inspecting an apparatus of a printed circuit board |
US6199093B1 (en) * | 1995-07-21 | 2001-03-06 | Nec Corporation | Processor allocating method/apparatus in multiprocessor system, and medium for storing processor allocating program |
US6831998B1 (en) * | 2000-06-22 | 2004-12-14 | Hitachi, Ltd. | Inspection system for circuit patterns and a method thereof |
JP4038442B2 (ja) * | 2003-02-28 | 2008-01-23 | 株式会社日立ハイテクノロジーズ | 外観検査用画像処理装置 |
US7508973B2 (en) * | 2003-03-28 | 2009-03-24 | Hitachi High-Technologies Corporation | Method of inspecting defects |
JP5067282B2 (ja) * | 2008-06-27 | 2012-11-07 | ソニー株式会社 | 物体検出制御装置、物体検出システム、物体検出制御方法およびプログラム |
JP5562656B2 (ja) * | 2010-01-07 | 2014-07-30 | 株式会社東芝 | パターン評価システム、パターン評価方法および半導体装置の製造方法 |
US9196031B2 (en) * | 2012-01-17 | 2015-11-24 | SCREEN Holdings Co., Ltd. | Appearance inspection apparatus and method |
-
2010
- 2010-06-30 JP JP2010148491A patent/JP2012013473A/ja active Pending
-
2011
- 2011-05-18 WO PCT/JP2011/002751 patent/WO2012001867A1/ja active Application Filing
- 2011-05-18 US US13/807,707 patent/US20130136334A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005274172A (ja) * | 2004-03-23 | 2005-10-06 | Hitachi High-Technologies Corp | パターン検査方法及びその装置 |
JP2009031006A (ja) * | 2007-07-24 | 2009-02-12 | Hitachi High-Technologies Corp | 外観検査装置及び方法 |
JP2010140961A (ja) * | 2008-12-09 | 2010-06-24 | Hitachi High-Technologies Corp | 外観検査装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019144109A (ja) * | 2018-02-21 | 2019-08-29 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム検査方法 |
JP7126355B2 (ja) | 2018-02-21 | 2022-08-26 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム検査方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130136334A1 (en) | 2013-05-30 |
WO2012001867A1 (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4795883B2 (ja) | パターン検査・計測装置 | |
US20130182941A1 (en) | Appearance inspection apparatus and method | |
JP4859340B2 (ja) | 平坦なパターン形成済み媒体検査用の方法と装置 | |
JP2008078352A (ja) | 描画データ処理制御装置、描画方法及び描画装置 | |
JP4764436B2 (ja) | 外観検査方法及び検査装置 | |
WO2012001867A1 (ja) | 半導体検査装置 | |
KR101955870B1 (ko) | 제조된 기판 상에 산재된 핫 스팟 영역들의 검사를 위한 방법 및 장치 | |
KR20160108458A (ko) | 전자 빔 시스템을 이용한 관심 영역들의 검사 | |
JP2023551398A (ja) | Icパッケージ搭載板のマルチスケール外観欠陥検査方法及びその装置、デバイス及び媒体 | |
JP2011028410A (ja) | 外観検査装置 | |
JP2012043052A (ja) | バス帯域モニタ装置およびバス帯域モニタ方法 | |
JP2009031006A (ja) | 外観検査装置及び方法 | |
US7472206B2 (en) | Method and apparatus of communication control using direct memory access (DMA) transfer | |
US20160322195A1 (en) | Inspection of regions of interest using an electron beam system | |
JP5466396B2 (ja) | 外観検査装置 | |
KR20170027000A (ko) | 이미지 분석의 고속화와 고정밀화 장치 및 방법 | |
JP2012253274A (ja) | 検査装置のデータ分配方法及び検査装置 | |
JP4672623B2 (ja) | 半導体検査方法及び装置 | |
JP3375945B2 (ja) | 電子ビーム描画方法及び電子ビーム描画システム | |
JP5302934B2 (ja) | 試料表面検査方法および検査装置 | |
JP2000215843A (ja) | 検査装置および検査方法 | |
US8618497B2 (en) | Drawing apparatus, method of manufacturing article, and information processing apparatus | |
JP2021501886A (ja) | 視野サイズ削減による不要漏洩光低減 | |
JP2004335193A (ja) | 電子線を用いた試料評価方法及び電子線装置 | |
CN115210845A (zh) | 用于多束检测系统的束阵列几何形状优化器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |