JP5561255B2 - 交流電圧検出回路および同検出回路を備えた画像形成装置 - Google Patents

Description

本発明は交流電圧検出回路および同検出回路を備えた画像形成装置に関し、詳しくは、交流入力電圧を検出する技術に関する。

従来、交流入力電圧を検出する技術として、例えば、特許文献１に記載されたものが知られている。その従来技術文献においては、フォトカプラを利用して交流入力電圧を検知する技術が開示されている。

特開２００４−３８１７４号公報

しかしながら、上記従来技術文献のように、フォトカプラを利用した交流入力電圧の検知方法では、好適に交流入力電圧を検知できるものの、フォトカプラの発光ダイオードによる消費電力量が無視できる程度に低くはなかった。そのため、より省電力化が可能な交流入力電圧を検知する技術が切望されていた。
本発明は、より省電力化の可能な、交流入力電圧の検知技術を提供するものである。

本明細書によって開示される交流電圧検出回路は、第１電極および第２電極を有し、前記第１電極が交流電源の一端に接続される第１コンデンサと、第１電極および第２電極を有し、前記第１電極が前記交流電源の他端に接続される第２コンデンサと、前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に直列に接続されるとともに基準電位に接続される電流電圧変換回路であって、前記交流電源から出力される交流電流が前記交流電源に戻る際に前記交流電流を経由させるとともに、前記交流電流を検出用交流電圧に変換する電流電圧変換回路と、前記検出用交流電圧に基づいて、前記交流電源による交流入力電圧を検出する電圧検出部とを備える。

上記交流電圧検出回路では、前記電圧検出部は、前記検出用交流電圧に基づいて、前記交流入力電圧を検出するための電圧検出信号を生成する検出信号生成回路と、前記電圧検出信号に基づいて前記交流入力電圧を算出する演算回路とを含む構成でもよい。

また、上記交流電圧検出回路では、前記検出信号生成回路は、前記電流電圧変換回路から前記検出用交流電圧を受け取り、前記電圧検出信号を生成するボルテージフォロワを含み、前記演算回路は、前記ボルテージフォロワから出力される前記電圧検出信号に基づいて交流入力電圧を算出する構成でもよい。

また、上記交流電圧検出回路では、前記検出信号生成回路は、前記ボルテージフォロワの後段に接続され、前記電圧検出信号をパルス信号に変換する信号変換回路を含み、前記演算回路は、前記パルス信号のパルス周期を用いて前記交流電源のゼロクロス点を検出するとともに、前記ゼロクロス点に基づいて前記交流入力電圧を算出する構成でもよい。

また、上記交流電圧検出回路では、前記演算回路は、前記電流電圧変換回路のインピーダンスを用いて前記交流入力電圧を算出し、前記インピーダンスを、前記パルス信号のパルス周期に応じて変更する構成でもよい。

また、上記交流電圧検出回路では、前記検出信号生成回路は、前記電流電圧変換回路に接続され、前記交流入力電圧をピークホールドするピークホールド回路を含む構成でもよい。

また、上記交流電圧検出回路では、前記検出信号生成回路は、前記ピークホールド回路によってピークホールドされた交流入力電圧に係る電荷を、前記電圧検出部による前記交流入力電圧の検出後において放電する放電回路を含む構成でもよい。

また、上記交流電圧検出回路では、前記電流電圧変換回路は、２個の回路素子から構成される１対の直列回路からなるブリッジ回路を含み、前記ブリッジ回路の一方の直列回路の回路素子間接続点が前記基準電位に接続され、他方の直列回路の回路素子間接続点が前記電圧検出部に接続されている構成でもよい。

本明細書によって開示される画像形成装置は、上記交流電圧検出回路を備える。

本発明によれば、フォトカプラに替えて、第１コンデンサおよび第２コンデンサと、第１コンデンサの第２電極と第２コンデンサの第２電極との間に直列に接続されるとともに基準電位に接続される電流電圧変換回路であって、交流電源から出力される交流電流が交流電源に戻る際に交流電流を経由させるとともに、交流電流を検出用交流電圧に変換する電流電圧変換回路を用いて、交流入力電圧が検出される。そのため、電流電圧変換回路を４個のダイオードから成るブリッジ回路と１個の電流電圧変換抵抗で構成する場合、フォトカプラの駆動電流に比べて、電流電圧変換回路に流れる電流を小さくできる。それにより、フォトカプラを使用して交流入力電圧を検出する場合と比べ、より省電力化が可能となる。

実施形態１に係る画像形成装置の概略構成を示す側断面図 定着器の駆動に係る回路の概略的な構成を示すブロック図 交流電圧検出回路の基本構成を示すブロック図 実施形態１における交流電圧検出回路の構成を示すブロック図 実施形態１における交流電圧検出処理示すフローチャート 実施形態１における交流電圧検出処理示すフローチャート 実施形態１における各信号を示すタイムチャート 実施形態２における交流電圧検出回路の構成を示すブロック図 電流電圧変換回路の別の例を示す回路図

＜実施形態１＞
実施形態１について図１から図７を参照して説明する。
１．レーザプリンタの構成
図１は、実施形態１に係り、画像形成装置の一例であるモノクロレーザプリンタ１の縦断面を概略的に表した図である。なお、画像形成装置はモノクロレーザプリンタに限られず、例えば、カラーレーザプリンタ、カラーＬＥＤプリンタ、複合機等であってもよい。

モノクロレーザプリンタ（以下、単に「プリンタ」という）１では、本体ケーシング２内の下部に配置されたトレイ３または側面のトレイ４から供給される用紙５に対し、画像形成部６にてトナー像を形成した後、定着器７にてそのトナー像を加熱して定着処理を行い、最後にその用紙５を本体ケーシング２内の上部に位置する排紙トレイ８に排紙する。

画像形成部６は、スキャナ部１０、現像カートリッジ１３、感光ドラム１７、帯電器１８、転写ローラ１９等を含む。

スキャナ部１０は、本体ケーシング２内の上部に配置されており、レーザ発光部（図示せず）、ポリゴンミラー１１、複数の反射鏡１２及び複数のレンズ（図示せず）等を含む。スキャナ部１０では、レーザ発光部から発射されたレーザ光を、ポリゴンミラー１１、反射鏡１２、レンズを介して一点鎖線で示すように感光ドラム１７の表面上に高速走査にて照射させる。

現像カートリッジ１３は、その内部には、トナーが収容されている。現像カートリッジ１３のトナー供給口には、現像ローラ１４、供給ローラ１５が互いに対向した状態で設けられ、さらに現像ローラ１４は感光ドラム１７に対向した状態で配置されている。現像カートリッジ１３内のトナーは、供給ローラ１５の回転により現像ローラ１４に供給され、現像ローラ１４に担持される。

感光ドラム１７の上方には、帯電器１８が間隔を隔てて配置されている。また、感光ドラム１７の下方には、転写ローラ１９が感光ドラム１７に対向して配置されている。

感光ドラム１７の表面は回転されつつ、まず帯電器１８によって一様に、例えば、正極性に帯電される。次いで、スキャナ部１０からのレーザ光により感光ドラム１７上に静電潜像が形成され、その後、感光ドラム１７が現像ローラ１４と接触して回転するときに、現像ローラ１４上に担持されているトナーが感光ドラム１７の表面上の静電潜像に供給されて担持されることによってトナー像が形成される。その後、トナー像は、用紙５が感光ドラム１７と転写ローラ１９との間を通る間に、転写ローラ１９に印加される転写バイアスによって、用紙５に転写される。

定着器７は、画像形成部６に対して用紙搬送方向の下流側に配置され、定着ローラ２２、定着ローラ２２を押圧する加圧ローラ２３、および定着ローラ２２を加熱するハロゲンヒータ３３等を含む。ハロゲンヒータ３３は回路基板２５に接続され、回路基板２５からの信号によって通電制御される。

回路基板２５は、図２に示されるように、低圧電源回路（ＡＣ−ＤＣコンバータ）３１、定着リレー３２、定着駆動回路３４、入力電圧検出信号生成部５０、およびＡＳＩＣ（特定用途向け集積回路）６０を含む。

低圧電源回路３１は、例えば、１００Ｖの交流電圧を２４Ｖおよび３．３Ｖの直流電圧に変換し、直流電圧を各部に供給する。ハロゲンヒータ３３は、交流電源ＡＣの通電に応じて発熱する。

定着リレー３２は、交流電源ＡＣとハロゲンヒータ３３との間に設けられ、交流電源ＡＣとハロゲンヒータ３３との接続をオン・オフする。

定着駆動回路３４は、例えばトライアックを含み、ＡＳＩＣ６０から供給されるトリガパルス信号Ｓｔｇに基づいてトライアックの導通角を制御して、ハロゲンヒータ３３を駆動する。

ＡＳＩＣ６０は、タイマ６１、メモリ６２等を含み、交流電源ＡＣの交流入力電圧Ｖａｃを検出する。また、ＡＳＩＣ６０は、交流電源ＡＣのゼロクロス点ＺＰを検出する。そして、ＡＳＩＣ６０は、例えば、ゼロクロス点ＺＰに基づいてゼロクロス信号を生成し、ゼロクロス信号に基づいてトリガパルス信号Ｓｔｇを生成する。ＡＳＩＣ６０は、トリガパルス信号Ｓｔｇを定着駆動回路３４に供給し、定着器７の通電制御を行う。なお、ＡＳＩＣ６０は、その他、画像形成に係る各種の制御も行う。
タイマ６１は、交流入力電圧Ｖａｃを検出するためにゼロクロス点ＺＰを検出する際の時間計測に利用される。メモリ６２は、ＲＯＭおよびＲＡＭを含む。ＲＯＭには、ＡＳＩＣ６０が実行する各種プログラムが格納され、ＲＡＭにはプログラムが実行される際の各種データが格納される。

２．交流電圧検出回路の構成
次に、図３〜図７を参照して、プリンタ１に設けられる交流電圧検出回路１００を説明する。図３は、交流電圧検出回路１００の基本回路構成を示すブロック図である。

交流電圧検出回路１００は、入力電圧検出信号生成部５０およびＡＳＩＣ６０によって構成される。なお、交流電圧検出回路１００はプリンタ１に設けられることには限られない。また、ＡＳＩＣ６０は電圧検出部の演算回路の一例であり、演算回路はＡＳＩＣ６０に限られない。演算回路は、例えば、ＣＰＵによって構成されてもよいし、あるいは個別の論理回路によって構成されてもよい。

入力電圧検出信号生成部（以下、単に、「検出信号生成部」と記す）５０は、図３に示されるように第１コンデンサＣ１、第２コンデンサＣ２、電流電圧変換回路５１および検出信号生成回路５２を含む。

第１コンデンサＣ１は、第１電極Ｃ１ｐ１および第２電極Ｃ１ｐ２を有し、第１電極Ｃ１ｐ１が交流電源ＡＣの一端に接続され、第２電極Ｃ１ｐ２が電流電圧変換回路５１に接続される。なお、図３には、第１コンデンサＣ１の第１電極Ｃ１ｐ１が、交流電源ＡＣの一端として、交流電源ＡＣのライブ側配電線Ｌに接続される例が示される。

第２コンデンサＣ２は、第１電極Ｃ２ｐ１および第２電極Ｃ２ｐ２を有し、第１電極Ｃ２ｐ１が交流電源ＡＣの他端に接続され、第２電極Ｃ２ｐ２が電流電圧変換回路５１に接続される。なお、図３には、第２コンデンサＣ２の第１電極Ｃ２ｐ１が、交流電源ＡＣの他端として、交流電源ＡＣのニュートラル側配電線Ｎに接続される例が示される。ニュートラル側配電線Ｎは接地されている。

電流電圧変換回路５１は、第１コンデンサＣ１の第２電極Ｃ１ｐ２と第２コンデンサＣ２の第２電極Ｃ２ｐ２との間に直列に接続され、交流電源ＡＣから出力される交流電流Ｉａｃが交流電源ＡＣに戻る際に、交流電流Ｉａｃを経由させるとともに、交流電流Ｉａｃを検出用交流電圧Ｖｄｓに変換する。また、電流電圧変換回路５１は、基準電位Ｖｇｄに接続される。なお、ここでは、基準電位Ｖｇｄは０Ｖ（ゼロＶ）とされる。

また、検出信号生成回路５２は、検出用交流電圧Ｖｄｓに基づいて、交流入力電圧Ｖａｃを検出するための電圧検出信号Ｖｄａｃを生成する。ＡＳＩＣ６０は、電圧検出信号Ｖｄａｃに基づいて交流入力電圧Ｖａｃを算出する。検出信号生成回路５２およびＡＳＩＣ６０は、電圧検出部７０を構成する。

このように、本交流電圧検出回路１００では、フォトカプラに替えて、第１コンデンサＣ１および第２コンデンサｃ２と、第１コンデンサＣ１の第２電極Ｃ１ｐ２と第２コンデンサＣ２の第２電極Ｃ２ｐ２との間に直列に接続されるとともに基準電位Ｖｇｄに接続される電流電圧変換回路５１によって交流電流Ｉａｃが検出用交流電圧Ｖｄｓに変換される。電流電圧変換回路５１は、交流電源ＡＣから出力される交流電流Ｉａｃが交流電源ＡＣに戻る際に、交流電流Ｉａｃを経由させるとともに、交流電流Ｉａｃを検出用交流電圧Ｖｄｓに変換する。そのため、電流電圧変換回路５１を、例えば、４個のダイオードから成るブリッジ回路と１個の電流電圧変換抵抗で構成する場合、フォトカプラの駆動電流に比べて、電流電圧変換回路５１に流れる電流を小さくできる。それにより、フォトカプラを使用して交流入力電圧Ｖａｃを検出する場合と比べ、より省電力化が可能となる。

３．交流電圧検出回路
以下、図４〜図７を参照して実施形態１における交流電圧検出回路１００Ａを説明する。なお、以下の説明において、特記しない限り、交流入力電圧Ｖａｃを検出あるいは算出すると言う場合、交流入力電圧Ｖａｃの最大値あるいは実効値を、検出あるいは算出することを意味し、交流入力電圧Ｖａｃの瞬間値を検出あるいは算出することを意味しない。

図４は、実施形態１の交流電圧検出回路１００Ａの構成を示す。図４では、検出信号生成部５０Ａの電源端子Ｔ１に交流電源ＡＣのライブ側配電線Ｌが接続され、電源端子Ｔ２に交流電源ＡＣのニュートラル側配電線Ｎが接続されている例が示される。ニュートラル側配電線Ｎは接地されている。また、図４には、プリンタ１がフレーム接地されており、基準電位Ｖｇｄ（０Ｖ）である交流電圧検出回路１００Ａの基準電位線Ｌｇｄは、接地線ＧＮＤを介して接地されている例が示される。以下、プリンタ１が接地線ＧＮＤを介して接地されている場合を単に「フレーム接地有り」、接地されていない場合を単に「フレーム接地無し」と記す。

また、実施形態１の電流電圧変換回路５１Ａは、ブリッジ回路４１および抵抗Ｒ１を含む。図４に示されるように、ブリッジ回路４１は４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４によって構成される。ダイオードＤ１およびダイオードＤ３のカソードは第１接続点Ｎｄ１において接続され、ダイオードＤ１のアノードは第２コンデンサＣ２の第２電極Ｃ２ｐ２に接続され、ダイオードＤ３のアノードは第１コンデンサＣ１の第２電極Ｃ１ｐ２に接続される。

また、ダイオードＤ２およびダイオードＤ４のアノードは第２接続点Ｎｄ２において接続され、ダイオードＤ２のカソードは第２コンデンサＣ２の第２電極Ｃ２ｐ２に接続され、ダイオードＤ４のカソードは第１コンデンサＣ１の第２電極Ｃ１ｐ２に接続される。第２接続点Ｎｄ２は接地線ＧＮＤを介して接地されている。なお、フレーム接地無しの場合は、第２接続点Ｎｄ２は接地されず、基準電位Ｖｇｄ（０Ｖ）とされる。

この場合、ダイオードＤ２、Ｄ４の直列回路およびダイオードＤ１、Ｄ３の直列回路が、２個の回路素子から構成される１対の直列回路を構成する。また、第１接続点Ｎｄ１および第２接続点Ｎｄ２が、回路素子間接続点に相当する。

また、抵抗Ｒ１の一端は第１接続点Ｎｄ１に接続され、抵抗Ｒ１の他端は基準電位Ｖｇｄ（０Ｖ）に接続される。
なお、ブリッジ回路４１の構成は、図４に示す４個のダイオードの構成に限られない。例えば、ダイオードＤ２、Ｄ４あるいはダイオードＤ１、Ｄ３は抵抗であってもよい。あるいは、ダイオードＤ１、Ｄ４は抵抗であってもよい。また、ダイオードＤ３、Ｄ４はコンデンサであってもよい。

また、この場合、交流入力電圧Ｖａｃの正サイクル時においては、交流電流Ｉａｃは、交流電源ＡＣから、第１コンデンサＣ１、ダイオードＤ３、抵抗Ｒ１、接地線ＧＮＤの順に流れ、交流電源ＡＣに戻る。一方、交流入力電圧Ｖａｃの負サイクル時においては、交流電流Ｉａｃは、交流電源ＡＣから、接地線ＧＮＤ、ダイードＤ４、第１コンデンサＣ１の順に流れ、交流電源ＡＣに戻る。

また、電源端子Ｔ１にニュートラル側配電線Ｎが接続され、電源端子Ｔ２にライブ側配電線Ｌが接続される場合には、交流入力電圧Ｖａｃの正サイクル時においては、交流電流Ｉａｃは、交流電源ＡＣから、第２コンデンサＣ２、ダイードＤ１、抵抗Ｒ１、接地線ＧＮＤの順に流れ、交流電源ＡＣに戻る。一方、交流電圧Ｖａｃの負サイクル時においては、交流電流Ｉａｃは、交流電源ＡＣから、接地線ＧＮＤ、ダイードＤ２、第コンデンサＣ２の順に流れ、交流電源ＡＣに戻る。

これらの場合、すなわち、フレーム接地有りの場合、第１接続点Ｎｄ１の電圧である検出用交流電圧Ｖｄｓの波形は、交流入力電圧Ｖａｃがブリッジ回路４１によって半波整流された波形となる（図７参照）。

さらに、フレーム接地無しの場合で、接地線ＧＮＤが接地されない場合は以下のようになる。
電源端子Ｔ１に交流電源ＡＣのライブ側配電線Ｌが接続され、電源端子Ｔ２に交流電源ＡＣのニュートラル側配電線Ｎが接続される場合においては、交流入力電圧Ｖａｃの正サイクル時において、交流電流Ｉａｃは、交流電源ＡＣから、第１コンデンサＣ１、ダイオードＤ３、抵抗Ｒ１、基準電位線Ｌｇｄ、ダイオードＤ２、第２コンデンサＣ２の順に流れ、交流電源ＡＣに戻る。

一方、交流入力電圧Ｖａｃの負サイクル時においては、交流電流Ｉａｃは、交流電源ＡＣから、第２コンデンサＣ２、ダイオードＤ１、抵抗Ｒ１、基準電位線Ｌｇｄ、ダイオードＤ４、第１コンデンサＣ１の順に流れ、交流電源ＡＣに戻る。

また、電源端子Ｔ１に交流電源ＡＣのニュートラル側配電線Ｎが接続され、電源端子Ｔ２にライブ側配電線Ｌが接続される場合においても、正サイクル時および負サイクル時の電流経路が逆になるだけで、同様に、交流電流Ｉａｃは正サイクル時および負サイクル時において第１接続点Ｎｄ１を経由して流れる。すなわち、フレーム接地無しの場合は、検出用交流電圧Ｖｄｓの波形は、交流入力電圧Ｖａｃがブリッジ回路４１によって全波整流された波形となる（図７参照）。

また、検出信号生成回路５２Ａは、ボルテージフォロワ５３および信号変換回路５４を含む。
ボルテージフォロワ５３はオペアンプＩＣ１によって構成され、ボルテージフォロワ５３は、電流電圧変換回路５１Ａから検出用交流電圧Ｖｄｓを受け取り、検出用交流電圧Ｖｄｓと等しい電圧検出信号Ｖｄａｃを出力する。電圧検出信号ＶｄａｃはＡＳＩＣ６０のＡ／Ｄポートに供給される。

ＡＳＩＣ６０は、ボルテージフォロワ５３から出力される電圧検出信号Ｖｄａｃに基づいて交流入力電圧Ｖａｃを算出する。Ａ／Ｄポートは、アナログ信号である電圧検出信号Ｖｄａｃをデジタル信号に変換するＡ／Ｄ変換回路を含む。このようにボルテージフォロワ５３を使用することによって、電圧検出信号Ｖｄａｃを安定させることができ、それは交流入力電圧Ｖａｃの安定した検出につながる。

信号変換回路５４は、ボルテージフォロワ５３の後段に接続され、電圧検出信号Ｖｄａｃをパルス信号Ｐｚｃに変換する。そして、本実施形態１では、ＡＳＩＣ６０は、パルス信号Ｐｚｃのパルス周期Ｔｐｗを用いて交流電源ＡＣのゼロクロス点ＺＰを検出するとともに、ゼロクロス点ＺＰに基づいて交流入力電圧Ｖａｃを算出する（図７参照）。

信号変換回路５４は、例えば、図４に示されるように、トランジスタＱ１、電流制限抵抗Ｒ２およびプルアップ抵抗Ｒ４を含む。電流分流抵抗Ｒ３はトランジスタＱ１のベース電流調整及び安定動作のため適宜設置される。なお、ここで、トランジスタＱ１はベース電流ＩＢによってスイッチング動作するスイッチングトランジスタとして利用される。また、トランジスタＱ１は、ＮＰＮトランジスタである場合が示されるが、ＮＰＮトランジスタに限られない。また、検出用交流電圧Ｖｄｓをパルス信号Ｐｚｃに変換する信号変換回路５４の構成は、必ずしもトランジスタＱ１および抵抗Ｒ２，Ｒ３，Ｒ４の構成に限られない。

ＮＰＮトランジスタ（以下、単に「トランジスタ」と記す）Ｑ１のコレクタＣは抵抗Ｒ４の一端に接続され、ベースＢが抵抗Ｒ２，Ｒ３の接続点に接続され、エミッタＥは基準電位Ｖｇｄに接続される。抵抗Ｒ１はプルアップ抵抗であり、その他端は３．３Ｖの直流電源ＤＣに接続されている。

トランジスタＱ１はベースＢに供給されるベース電流ＩＢに応じてオン・オフされる。また、パルス信号Ｐｚｃは、トランジスタＱ１のコレクタＣから出力され、トランジスタＱ１がオン時にはゼロＶとなり、トランジスタＱ１がオフ時に３．３Ｖとなる（図７参照）。

４．交流入力電圧の検出処理
次に、図５〜図７を参照して、実施形態１における交流入力電圧Ｖａｃの検出処理を説明する。図５および図６は、交流入力電圧の検出処理を示すフローチャートであり、図７は、交流入力電圧の検出処理に係る各信号のタイムチャートである。なお、交流入力電圧の検出処理は、例えば、プリンタ１の電源投入時に、ＡＳＩＣ６０によって、ＲＯＭ６２に格納された所定のプログラムにしたがって実行される。

処理が開始されると、まず、ＡＳＩＣ６０はタイマ６１のカウント値をリセットする（ステップＳ１０５）。次いで、パルス信号Ｐｚｃのハイ（Ｈ）からロー（Ｌ）への変化、すなわち、３．３Ｖから０．０Ｖへの変化が検出されたかどうかを判定し（ステップＳ１１０）、検出された場合（ステップＳ１１０：ＹＥＳ）、タイマ６１の時間計測を開始させる（ステップＳ１１５）。この時刻は、例えば、図７の時刻ｔ１に相当する。

次いで、ＡＳＩＣ６０は、再びパルス信号ＰｚｃのＨからＬへの変化が検出されたどうかを判定し（ステップＳ１２０）、検出された場合（ステップＳ１２０：ＹＥＳ）、タイマ６１の時間計測を停止させ、この時の計測値をＴｐｗとする（ステップＳ１２５）。この時刻は、例えば、フレーム接地無しの場合は図７の時刻ｔ２に相当し、フレーム接地有りの場合は図７の時刻ｔ３に相当する。次いで、タイマ６１をリセットする（ステップＳ１３０）。

なお、計測値Ｔｐｗは、図７に示されるように、パルス信号Ｐｚｃの周期に相当する。計測値Ｔｐｗは、フレーム接地有りの場合、電圧検出信号Ｖｄａｃは半波整流波であるため、電源周波数ｆが６０Ｈｚの場合は、ほぼ１６．７ｍｓ（ミリ秒）となり、電源周波数ｆが５０Ｈｚの場合は、２０．０ｍｓとなる。一方、計測値Ｔｐｗは、接地無しの場合、検出用交流電圧Ｖｄｓは全波整流波であるため、電源周波数ｆが６０Ｈｚの場合は、ほぼ８．３５ｍｓ（ミリ秒）となり、電源周波数ｆが５０Ｈｚの場合は、１０．０ｍｓとなる。

すなわち、計測値Ｔｐｗの値から、電源周波数ｆおよびフレーム接地の有無を判定することができるとともに、それによって、交流入力電圧Ｖａｃを算出する際の回路インピーダンスを決定することができる。具体的には、第１，第２コンデンサＣ１，Ｃ２による総容量Ｃｔを決定し、総容量ＣｔによるインピーダンスＺｃを決定することができる。

そのため、パルス信号Ｐｚｃの周期Ｔｐｗが、例えば９ｍｓ未満の場合（ステップＳ１３２：ＹＥＳ）は、ＡＳＩＣ６０は、フレーム接地無しと判定し、インピーダンスＺｃを求める際の電源周波数ｆを、６０Ｈｚと判定する。また、フレーム接地無し時、第１，第２コンデンサＣ１，Ｃ２が回路インピーダンスを構成するため、第１，第２コンデンサＣ１，Ｃ２の容量Ｃ１およびＣ２が等しい場合、総容量Ｃｔ＝Ｃ１／２としてインピーダンスＺｃを式１によって算出する（ステップＳ１４２）。

Ｚｃ＝１／（２＊π＊ｆ＊（Ｃ１／２））……式１
また、パルス信号Ｐｚｃの周期Ｔｐｗが、例えば９ｍｓ≦Ｔｐｗ＜１３ｍｓの場合（ステップＳ１３２：ＮＯ，ステップＳ１３４：ＹＥＳ）は、フレーム接地無しと判定し、インピーダンスＺｃを求める際の電源周波数ｆを、５０Ｈｚと判定する。同様に、総容量Ｃｔ＝Ｃ１／２とし、容量インピーダンスＺｃを式１によって算出する（ステップＳ１４４）。

また、パルス信号Ｐｚｃの周期Ｔｐｗが、例えば１３ｍｓ≦Ｔｐｗ＜１８ｍｓの場合（ステップＳ１３４：ＮＯ，ステップＳ１３６：ＹＥＳ）は、接地有りと判定し、インピーダンスＺｃを求める際の電源周波数ｆを、６０Ｈｚと判定する。また、フレーム接地有り時、第１，第２コンデンサＣ１，Ｃ２のいずれか一方が回路インピーダンスを構成するため、第１，第２コンデンサＣ１，Ｃ２の容量Ｃ１およびＣ２が等しい場合、総容量Ｃｔ＝Ｃ１とし、インピーダンスＺｃを式２によって算出する（ステップＳ１４６）。

Ｚｃ＝１／（２＊π＊ｆ＊Ｃ１）……式２
また、パルス信号Ｐｚｃの周期Ｔｐｗが、例えば１８ｍｓ≦Ｔｐｗの場合（ステップＳ１３６：ＮＯ）は、フレーム接地有りと判定し、インピーダンスＺｃを求める際の電源周波数ｆを、５０Ｈｚと判定する。同様に、総容量Ｃｔ＝Ｃ１としインピーダンスＺｃを式２によって算出する（ステップＳ１４８）。

次いで、ＡＳＩＣ６０は、再び、パルス信号ＰｚｃのＨからＬへの変化が検出されたかどうかを判定し（ステップＳ１５０）、検出された場合（ステップＳ１５０：ＹＥＳ）、タイマ６１の時間計測を開始させる（ステップＳ１５５）。この時刻は、例えば、図７の時刻ｔ４に相当する。

次いで、ＡＳＩＣ６０は、パルス信号ＰｚｃのＬからＨへの変化が検出されたどうかを判定し（ステップＳ１６０）、検出された場合（ステップＳ１６０：ＹＥＳ）、タイマ６１の時間計測を停止させ、この時の計測値をＴｋとする（ステップＳ１６５）。この時刻は、例えば、図７の時刻ｔ５に相当する。そして、タイマ６１をリセットする（ステップＳ１７０）。

次いで、ＡＳＩＣ６０は、電圧検出信号Ｖｄａｃが最大値Ｖｄａｃ（ｍａｘ）となる時間を検出するための加算時間Ｔｐｌｓを、Ｔｐｌｓ＝Ｔｋ／２として算出する（ステップＳ１７５）。そして、再び、パルス信号ＰｚｃのＨからＬへの変化が検出されたかどうかを判定し（ステップＳ１８０）、検出された場合（ステップＳ１８０：ＹＥＳ）、タイマ６１の時間計測を開始させる（ステップＳ１８５）。この時刻は、例えば、図７の時刻ｔ６に相当する。

次いで、ＡＳＩＣ６０は、タイマ６１のカウント値がＴｐｌｓかどうか判定し（ステップＳ１９０）、カウント値がＴｐｌｓであると判定した場合（ステップＳ１９０：ＹＥＳ）、その時のＤＡＣ値（Ａ／Ｄポート読取値）を、Ｖｄａｃ（ｍａｘ）とする（ステップＳ１９５）。この時刻は、例えば、図７の時刻ｔ７に相当する。そして、Ｖｄａｃ（ｍａｘ）に基づいて、交流入力電圧Ｖａｃを算出する（ステップＳ２００）。時刻ｔ７は、図７に示されるように、交流入力電圧Ｖａｃのゼロクロス点ＺＰに相当する。すなわち、ＡＳＩＣ６０は、パルス信号Ｐｚｃのパルス周期Ｔｐｗを用いて交流電源のゼロクロス点ＺＰを検出するとともに、ゼロクロス点ＺＰに基づいて交流入力電圧Ｖａｃを算出する。

次いで、交流入力電圧Ｖａｃの所定の算出処理が全て終了したかどうかを判定する（ステップＳ２０５）。所定の算出処理が全て終了していないと判定された場合（ステップＳ２０５：ＮＯ）、処理はステップＳ１５０に戻り、所定の算出処理が全て終了したと判定された場合（ステップＳ２０５：ＹＥＳ）、本交流入力電圧の算出処理を終了する。算出された、交流入力電圧Ｖａｃは、定着器７の温度制御の際に利用される。

以下、ステップＳ２００における交流入力電圧Ｖａｃの算出処理を詳細に説明する。なお、ＡＳＩＣ６０によって認識されるＶｄａｃ（ｍａｘ）は、第１接続点Ｎｄ１の電圧である検出用交流電圧Ｖｄｓの最大値Ｖｄｓ（ｍａｘ）と等しく、第１接続点Ｎｄ１の電圧最大値として、以下に示す式３によって求められる値に相当する。

ここで、抵抗Ｒ１の抵抗値をＲ１とし、交流入力電圧Ｖａｃの実効値をＶａｃ（ｒｍｓ）とする。また、容量インピーダンスＺｃは、抵抗Ｒ１によるインピーダンスＺｒより十分大きく、交流入力電圧Ｖａｃは、各ダイオードの電圧降下Ｖｆより十分大きいため、式３において、ＺｒおよびＶｆは無視される。また、容量インピーダンスＺｃは、１／（ωＣｔ）であり、フレーム接地有り時は、１／（ωＣ１）または１／（ωＣ２）となり、フレーム接地なし時は、１／（ω＊（Ｃ１＊Ｃ２／（Ｃ１＋Ｃ２）））となる。ここでＣｔは、総容量であり、ω＝２πｆである。

Ｖｄａｃ（ｍａｘ）＝（√２＊Ｖａｃ（ｒｍｓ）／Ｚｃ）＊Ｒ１……式３
次いで、ＡＳＩＣ６０は、交流入力電圧Ｖａｃの値、すなわち、交流入力電圧Ｖａｃの実効値Ｖａｃ（ｒｍｓ）を、式３から、
Ｖａｃ（ｒｍｓ）＝Ｖｄａｃ（ｍａｘ）＊Ｚｃ／（√２＊Ｒ１）……式４
として算出する。

なお、図７は、交流入力電圧Ｖａｃ（ｒｍｓ）＝２４０Ｖ、ｆ＝５０Ｈｚ、Ｃ１＝Ｃ２＝１０００ｐＦ（ピコファラッド）、Ｒ１＝２０ｋΩ、とした場合の各波形が示される。この場合、フレーム接地有り時は、Ｖｄａｃ（ｍａｘ）＝２．１３２Ｖとなり、式４から、Ｖａｃ（ｒｍｓ）＝２３９．７Ｖと算出される。一方、フレーム接地無し時は、Ｖｄａｃ（ｍａｘ）＝１．０６７Ｖとなり、式４から、Ｖａｃ（ｒｍｓ）＝２４０．３Ｖと算出される。そのため、いずれの交流入力電圧Ｖａｃ（ｒｍｓ）の算出値も、実際の交流入力電圧Ｖａｃ（ｒｍｓ）にほぼ一致することが確認された。

５．実施形態１の効果
ゼロクロス点ＺＰの検出に基づいて交流入力電圧Ｖａｃを算出することにより、交流入力電圧の最大値Ｖａｃ（ｍａｘ）をリアルタイムで検出できる。また、ゼロクロス点ＺＰの検出がフォトカプラを使用して行われる場合と比べて、交流入力電圧の最大値Ｖａｃ（ｍａｘ）を簡単にかつ省電力で行える。

また、ＡＳＩＣ６０は、パルス信号Ｐｚｃのパルス周期Ｔｐｗに応じて交流入力電圧Ｖａｃを算出する際の回路インピーダンスＺｃを変更する。そのため、電源周波数ｆおよびフレーム接地の有無に係る情報が得られない場合であっても、好適に交流入力電圧Ｖａｃを検出することができる。

なお、本実施形態１では、ゼロクロス点ＺＰの検出に基づいて交流入力電圧Ｖａｃを算出する例を示したがこれに限られない。すなわち、検出信号生成回路５２Ａは、信号変換回路５４を含まない構成であってもよい。この場合であっても、例えば、ＡＳＩＣ６０のＡ／Ｄポートによって交流入力電圧Ｖａｃの周期より十分小さい所定のサンプリング間隔で電圧検出信号Ｖｄａｃをサンプリングすることによって、交流入力電圧Ｖａｃの最大値Ｖａｃ（ｍａｘ）を検出することができる。

さらに、ボルテージフォロワ５３も必ずしも必要でなく省略されてもよい。すなわち、検出用交流電圧Ｖｄｓを直接、ＡＳＩＣ６０のＡ／Ｄポートに入力することによって、交流入力電圧Ｖａｃを検出するようにしてもよい。

＜実施形態２＞
次に、図８を参照して交流電圧検出回路１００の実施形態２について説明する。図８は、実施形態２における交流電圧検出回路１００Ｂの構成を示す。なお、実施形態１とは、主に入力電圧検出信号生成部５０の検出信号生成回路５２の構成が異なるため、その相違点を主に説明し、同一構成には同一符号を付してその説明を省略する。

実施形態２の交流電圧検出回路１００Ｂの検出信号生成回路５２Ｂはピークホールド回路５５および放電回路５６を含むことが、実施形態１の検出信号生成回路５２Ａとは異なる。

ピークホールド回路５５は、オペアンプＩＣ２、抵抗Ｒ５、ダイオードＤ５およびコンデンサＣ３を含む。ピークホールド回路５５は、電流電圧変換回路５１に接続され、検出用交流電圧Ｖｄｓをピークホールドして、検出用交流電圧Ｖｄｓの最大値Ｖｄｓ（ｍａｘ）を示すピーク信号Ｖｈａｃを生成する。ピーク信号Ｖｈａｃは、ＡＳＩＣ６０のＡ／Ｄポートに入力される。

上記したように、検出用交流電圧Ｖｄｓの最大値Ｖｄｓ（ｍａｘ）と電圧検出信号ＶｄａｃのＶｄａｃ（ｍａｘ）とは等しいため、ＡＳＩＣ６０は、検出最大値Ｖｄｓ（ｍａｘ）を式４に代入して、交流入力電圧の実効値Ｖａｃ（ｒｍｓ）を検出することができる。すなわち、ピークホールド回路５５を設けることによっても、交流入力電圧の最大値の検出を簡単にかつ省電力で行える。

また、放電回路５６は、トランジスタＱ２、抵抗Ｒ６，Ｒ７，Ｒ８を含む。放電回路５６は、ＡＳＩＣ６０による交流入力電圧Ｖａｃの検出後において、ピークホールド回路５５によってピークホールドされた交流電圧Ｖｄｓ（ｍａｘ）に係るコンデンサＣ３の電荷を放電する。具体的には、放電回路５６は、ＡＳＩＣ６０からの放電指示信号Ｓｄｉｓによって、トランジスタＱ２をオンさせて、コンデンサＣ３の電荷を放電する。それによって、さらなる、交流入力電圧Ｖａｃの検出を行うことができる。

また、ボルテージフォロワ５３および信号変換回路５４によってパルス信号Ｐｚｃが生成され、パルス信号ＰｚｃがＡＳＩＣ６０に供給される。ＡＳＩＣ６０は、実施形態１と同様に、パルス信号Ｐｚｃの周期Ｔｐｗに基づいてインピーダンスＺｃを算出する。そして、ＡＳＩＣ６０は、ピークホールドされた交流電圧Ｖｄａｃ（ｍａｘ）とインピーダンスＺｃとを式４に代入して交流入力電圧Ｖａｃの実効値Ｖａｃ（ｒｍｓ）を算出する。

また、ＡＳＩＣ６０は、パルス信号Ｐｚｃに基づいて、交流入力電圧Ｖａｃの検出を制御する。すなわち、コンデンサＣ３の電荷を放電後、少なくと１回、電圧検出信号Ｖｄａｃが検出信号生成回路５２Ｂに入力された後に、電圧検出信号Ｖｄａｃのピークがホールドされた電圧Ｖｄａｃ（ｍａｘ）を検出する必要がある。そのタイミングは、例えば、放電後所定時間（半波整流、ｆ＝５０Ｈｚであれば２０ｍｓ）後としてもよいし、あるいは、パルス信号Ｐｚｃを検出して、パルス信号ＰｚｃのレベルのＨからＬへと、ＬからＨへの変化の検出後などであってもよい。
また、ＡＳＩＣ６０は、実施形態１と同様に、パルス信号Ｐｚｃに基づいてゼロクロス点ＺＰを検出する。そして、ＡＳＩＣ６０はゼロクロス点ＺＰに基づいて、定着器７の温度制御等を行う。

なお、本実施形態２において、放電回路５６およびボルテージフォロワ５３は省略されてもよい。すなわち、放電回路５６およびボルテージフォロワ５３が省略されても交流入力電圧Ｖａｃの検出を行うことができる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

（１）上記各実施形態では、電流電圧変換回路５１はブリッジ回路４１を含む例が示されるが、電流電圧変換回路５１はブリッジ回路４１を含む構成に限定されない。例えば、図９に示す電流電圧変換回路５１Ｂのように、ブリッジ回路４１からダイオードＤ４およびＤ３を省略し、ダイオードＤ１のカソードを第１コンデンサＣ１の第２電極Ｃ１ｐ２に接続するように、電流電圧変換回路５１を構成してもよい。なお、ダイオードＤ２は抵抗であってもよい。

電流電圧変換回路５１は、要は、第１コンデンサＣ１の第２電極Ｃ１ｐ２と第２コンデンサＣ２の第２電極Ｃ２ｐ２との間に直列に接続されるとともに基準電位Ｖｇｄに接続される電流電圧変換回路であって、交流電源ＡＣから出力される交流電流Ｉａｃが交流電源ＡＣに戻る際に交流電流Ｉａｃを経由させるとともに、交流電流Ｉａｃを検出用交流電圧Ｖｄｓに変換する構成であればよい。

１…モノクロレーザプリンタ、７…定着器、４１…ブリッジ回路、５１…電流電圧変換回路、５２…検出信号生成回路、５３…ボルテージフォロワ、５４…信号変換回路、５５…ピークホールド回路、５６…放電回路、６０…ＡＳＩＣ、７０…電圧検出部、１００…交流電圧検出回路、Ｃ１…第１コンデンサ、Ｃ２…第２コンデンサ

Claims (4)

1. 第１電極および第２電極を有し、前記第１電極が交流電源の一端に接続される第１コンデンサと、
   第１電極および第２電極を有し、前記第１電極が前記交流電源の他端に接続される第２コンデンサと、
   前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に直列に接続されるとともに基準電位に接続される電流電圧変換回路であって、前記交流電源から出力される交流電流が前記交流電源に戻る際に流れる抵抗を含み、前記抵抗によって前記交流電流を検出用交流電圧に変換する電流電圧変換回路と、
   前記検出用交流電圧に基づいて、前記交流電源による交流入力電圧を検出する電圧検出部と、を備え、
   前記電流電圧変換回路は、２個のダイオードから構成される、１対の直列回路からなるブリッジ回路を含み、
   前記ブリッジ回路の一方の直列回路のダイオード間接続点が前記基準電位に接続され、他方の直列回路のダイオード間接続点が前記抵抗の一端および前記電圧検出部に接続されており、
   前記抵抗の他端は前記基準電位に接続されており、
   前記電圧検出部は、
   前記検出用交流電圧に基づいて、前記交流入力電圧を検出するための電圧検出信号を生成する検出信号生成回路と、
   前記電圧検出信号に基づいて前記交流入力電圧を算出する演算回路とを含み、
   前記検出信号生成回路は、
   前記電流電圧変換回路から前記検出用交流電圧を受け取り、前記電圧検出信号を生成するボルテージフォロワと、
   前記ボルテージフォロワの後段に接続され、前記電圧検出信号をパルス信号に変換する信号変換回路とを、含み、
   前記演算回路は、
   前記パルス信号に基づいて前記交流電源のゼロクロス点を検出し、
   前記ゼロクロス点における前記電圧検出信号の値と、前記第１コンデンサおよび前記第２コンデンサの少なくともいずれか一方によって構成される回路のインピーダンスと、前記抵抗の値とを用いて前記交流入力電圧を算出し、
   前記交流入力電圧の算出の際に、前記インピーダンスを、前記パルス信号のパルス周期に応じて変更する、交流電圧検出回路。
2. 第１電極および第２電極を有し、前記第１電極が交流電源の一端に接続される第１コンデンサと、
   第１電極および第２電極を有し、前記第１電極が前記交流電源の他端に接続される第２コンデンサと、
   前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に直列に接続されるとともに基準電位に接続される電流電圧変換回路であって、前記交流電源から出力される交流電流が前記交流電源に戻る際に流れる抵抗を含み、前記抵抗によって前記交流電流を検出用交流電圧に変換する電流電圧変換回路と、
   前記検出用交流電圧に基づいて、前記交流電源による交流入力電圧を検出する電圧検出部と、を備え、
   前記電圧検出部は、
   前記検出用交流電圧に基づいて、前記交流入力電圧を検出するための電圧検出信号を生成する検出信号生成回路と、
   前記電圧検出信号に基づいて前記交流入力電圧を算出する演算回路とを含み、
   前記検出信号生成回路は、前記電流電圧変換回路に接続されるピークホールド回路であって、一端が前記基準電位に接続され、前記検出用交流電圧をピークホールドするコンデンサを有する、ピークホールド回路を含み、
   前記電流電圧変換回路は、２個のダイオードから構成される、１対の直列回路からなるブリッジ回路を含み、
   前記ブリッジ回路の一方の直列回路のダイオード間接続点が前記基準電位に接続され、他方の直列回路のダイオード間接続点が前記抵抗の一端および前記ピークホールド回路に接続されており、
   前記抵抗の他端は前記基準電位に接続されており、
   前記演算回路は、
   ピークホールドされた前記検出用交流電圧と、前記第１コンデンサおよび第２コンデンサの少なくともいずれか一方によって構成される回路のインピーダンスと、前記抵抗の値とを用いて前記交流入力電圧を算出する、交流電圧検出回路。
3. 請求項２に記載の交流電圧検出回路において、
   前記検出信号生成回路は、前記ピークホールド回路によってピークホールドされた前記交流入力電圧に係る電荷を、前記電圧検出部による前記交流入力電圧の検出後において放電する放電回路を含む、交流電圧検出回路。
4. 請求項１から請求項３のいずれか一項に記載の交流電圧検出回路を備えた画像形成装置。

Images