JP5554784B2 - ダイアモンド層を有する窒化ガリウム層の製造 - Google Patents

ダイアモンド層を有する窒化ガリウム層の製造 Download PDF

Info

Publication number
JP5554784B2
JP5554784B2 JP2011542360A JP2011542360A JP5554784B2 JP 5554784 B2 JP5554784 B2 JP 5554784B2 JP 2011542360 A JP2011542360 A JP 2011542360A JP 2011542360 A JP2011542360 A JP 2011542360A JP 5554784 B2 JP5554784 B2 JP 5554784B2
Authority
JP
Japan
Prior art keywords
layer
gan
diamond
diamond layer
thermal conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011542360A
Other languages
English (en)
Other versions
JP2012513674A (ja
Inventor
コレンスタイン，ラルフ
バーンスタイン，スティーブン・ディー
ペレイラ，スティーブン・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2012513674A publication Critical patent/JP2012513674A/ja
Application granted granted Critical
Publication of JP5554784B2 publication Critical patent/JP5554784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

窒化ガリウム（ＧａＮ）は、その電気的および物理的特性のために、マイクロ波デバイスのような高周波（ＨＦ）デバイスに非常に適するものになっている。ＨＦデバイスは、大量の熱を発生するので、デバイスの障害を回避するために、当該ＨＦデバイスに熱拡散部(heat spreader)を付着させる必要がある。このような熱拡散部の１つにダイアモンドがある。ＧａＮ層上で用いられるダイアモンドを形成するために、ホット・フィラメント化学蒸着（ＣＶＤ：chemical vapor deposition）プロセスが用いられている。一般に、これらのダイアモンド層は直接ＧａＮ層上に堆積されるのではなく、何らかの他の材料（例えば、シリコン、シリコン・カーバイド等）の上に堆積され、この材料が最終的にＧａＮ層と共に処理される。
一態様における方法は、第１熱伝導率を有する第１ダイアモンド層と当該第１熱伝導率よりも高い第２熱伝導率を有する第２ダイアモンド層とを有する窒化ガリウム（ＧａＮ）層を製造するステップを含む。この製造するステップは、第２ダイアモンド層を第１ダイアモンド層上に堆積させるために、マイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることを含む。
他の態様における方法は、第１熱伝導率を有する第１ダイアモンド層と第１熱伝導率よりも高い第２熱伝導率を有する第２ダイアモンド層とを有する窒化ガリウム（ＧａＮ）層を製造するステップを含む。製造するステップは、約２ミルと約４ミルとの間の第２ダイアモンド層を約１ミル未満の第１ダイアモンド層上に堆積させるために、マイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることを含む。
更に別の態様におけるデバイスは、窒化ガリウム（ＧａＮ）層と、ＧａＮ層上に堆積され、第１熱伝導率を有する第１ダイアモンド層と、第１ダイアモンド層上に堆積され、第１熱伝導率の２倍の第２熱伝導率を有する第２ダイアモンド層とを含む。
図１Ａは、第１ダイアモンド層および第２ダイアモンド層を有する窒化ガリウム（ＧａＮ）層の一例の図である。 図１Ｂは、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層の別の例の図である。 図２は、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層を製造するプロセスの一例のフローチャートである。 図３Ａは、図２のプロセスに対応する図である。 図３Ｂは、図２のプロセスに対応する図である。 図３Ｃは、図２のプロセスに対応する図である。 図３Ｄは、図２のプロセスに対応する図である。 図４は、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層を製造するプロセスの別の例のフローチャートである。 図５Ａは、図４のプロセスに対応する図である。 図５Ｂは、図４のプロセスに対応する図である。 図５Ｃは、図４のプロセスに対応する図である。 図５Ｄは、図４のプロセスに対応する図である。 図５Ｅは、図４のプロセスに対応する図である。 図５Ｆは、図４のプロセスに対応する図である。 図５Ｇは、図４のプロセスに対応する図である。 図５Ｈは、図４のプロセスに対応する図である。 図６は、他の表面にダイアモンドを堆積させるプロセスの一例のフローチャートである。 図７Ａは、図６のプロセスに対応する図である。 図７Ｂは、図６のプロセスに対応する図である。 図７Ｃは、図６のプロセスに対応する図である。 図７Ｄは、図６のプロセスに対応する図である。 図７Ｅは、図６のプロセスに対応する図である。 図７Ｆは、図６のプロセスに対応する図である。 図８は、他の表面にダイアモンドを堆積させるプロセスの他の例のフローチャートである。 図９Ａは、図６のプロセスに対応する図である。 図９Ｂは、図６のプロセスに対応する図である。 図９Ｃは、図６のプロセスに対応する図である。 図９Ｄは、図６のプロセスに対応する図である。 図１０は、ダイアモンド層を有するデバイスの一例である。 図１１は、ダイアモンド層を有するデバイスの別の例である。 図１２は、ダイアモンド・コーティングによる熱挙動を表すグラフである。
ホット・フィラメント化学蒸着（ＣＶＤ）プロセスは、窒化ガリウム（ＧａＮ）層上で用いられる１ミル未満のダイアモンド層を形成するために用いられてきた。熱拡散部として有効であるためには、ダイアモンド層は２ミルよりも大きくなければならない。更に、ホット・フィラメントＣＶＤプロセスは、それ自体の本質により、黒っぽい色のダイアモンドを生成する。これは、例えば、タングステンのような、ホット・フィラメントＣＶＤプロセスにおいて用いられる材料が混入されたためである。一般に、これらの「汚れた」ダイアモンド層が生成されると、純粋なダイアモンドよりも熱伝導率が低くなる。一般に、ホット・フィラメントＣＶＤプロセスを用いたダイアモンド層の熱伝導率は、約８００から１０００ワット／メートル−ケルビン（Ｗ／ｍ−Ｋ）である。
マイクロ波プラズマＣＶＤプロセスは、ホット・フィラメントＣＶＤプロセスよりも遙かに厚い４ミルのオーダーのダイアモンド層を、遙かに速い速度で生産することが知られている。更に、このダイアモンド層は、ホット・フィラメントＣＶＤプロセスよりも純粋であり、１５００Ｗ／ｍ−Ｋよりも大きな熱伝導率を有するダイアモンド層を生産する。一例では、マイクロ波プラズマＣＶＤプロセスを用いて生産されたダイアモンドの熱伝導率は、ホット・フィラメント・プロセスを用いて生産されたダイアモンドの熱伝導率の２倍となる。しかしながら、マイクロ波プラズマＣＶＤプロセスを含むＣＶＤプロセスは、ＧａＮ上への直接堆積に関しては比較的知られていない。例えば、ホット・フィラメントＣＶＤを用いたダイアモンドの堆積は、通例、何らかの他の材料（例えば、シリコン、シリコン・カーバイド等）の上に行われ、この他の材料が最終的にＧａＮ層と共に処理される。マイクロ波プラズマＣＶＤプロセスを用いたＧａＮ上へのダイアモンドの直接堆積は比較的知られていないので、ＧａＮ上に直接ダイアモンドを堆積させるためのプロセスを信頼性高くそして首尾良く開発し検査するコストは非常に高くなる。ＧａＮ上に直接ダイアモンドを堆積させるプロセスを開発するコストや出費を迂回する１つの方法は、マイクロ波プラズマＣＶＤプロセスを用いたダイアモンドを、例えば、ホット・フィラメントＣＶＤを用いて製造された劣等ダイアモンド層(inferior diamond layer)上に堆積させることである。
本明細書において用いる場合、ＧａＮ層は、純粋のＧａＮ、ドープＧａＮ(doped GaN)、または他の元素と組み合わされたＧａＮ（例えば、ＡｌＧａＮ）、あるいはそのあらゆる組み合わせを含むことができる。シリコン基板は、純粋なシリコン、ドープ・シリコン、二酸化シリコン、シリコン・カーバイド、またはシリコンと他の元素とのあらゆる組み合わせ、ならびにそのあらゆる組み合わせを含むことができる。
図１Ａおよび図１Ｂを参照すると、一例において、デバイス（例えば、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、マイクロ波デバイス等）を形成する際に用いるための構造１０は、第２ダイアモンド層１２、第２ダイアモンド層に隣接する第１ダイアモンド層１４、そして第１ダイアモンド層に隣接するＧａＮ層１６を含む。この構成では、ＧａＮ層１６によって生成された熱が、第１および第２ダイアモンド層１２、１４によって形成された熱拡散部を通過する。他の例では、デバイス（例えば、高周波デバイス、ＨＥＭＴトランジスタ、マイクロ波デバイス等）を形成するために用いられる構造２０は、構造１０と同様であるが、第１ダイアモンド層とＧａＮ層１６との間に中間層２２を含む。この中間層２２が必要なのは、ＧａＮ上へのダイアモンドの直接製造が容易なプロセスではなく、予測可能性や一貫性が遙かに低いからである。中間層２２は、単に第１ダイアモンド層１４をＧａＮ層に保持する接着性のあるものでよく、またはダイアモンドを容易に堆積させることができるシリコン型構造であってもよい。場合によっては、中間層２２がダイアモンド層１２、１４よりも低い熱伝導率を有するために、中間層２２がより多くの熱を保持することもある。即ち、別の言い方をすれば、ＧａＮ層１６からの熱移転が中間層２２によって妨げられることになる。つまり、中間層２２を最小に抑えること、または構造１０内に中間層を全く有さないことが好ましい。
図２および図３Ａから図３Ｄを参照すると、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層を製造するプロセスの１つが、プロセス１００である。第１ダイアモンド層１４（例えば、厚さが５から２０ミクロンの層）を絶縁物上シリコン（ＳＯＩ）基板１２２（１０２）（図３Ａ）上に堆積させるために、ホット・フィラメントＣＶＤプロセスが用いられる。絶縁体（図示せず）（例えば、二酸化シリコン）が、ＳＯＩ基板１２２から除去されて、シリコン基板１２２’、例えば、（１０４）（図３Ｂ）を残す。第２ダイアモンド層１２を第１ダイアモンド層１４（１０８）（図３Ｃ）上に堆積させるために、マイクロ波プラズマＣＶＤが用いられる。残留するＳＯＩ基板、つまり、シリコン基板１２２（１１２）（図３Ｄ）上にＧａＮを成長させる。
図４および図５Ａから図５Ｈを参照すると、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層を製造する他のプロセスは、プロセス２００である。第１基板２３０（２０２）（図５Ａ）上に、ＧａＮ１６を成長させる。一例では、第１基板は、シリコン・カーバイド、シリコン、またはサファイアとするとよい。シリコン層２３２（例えば、シリコン、シリコン・カーバイド等）を、ＧａＮ（２０４）（図５Ｂ）上に堆積させる。一例では、接着剤を用いて、シリコン層２３２をＧａＮ１６に付着させる。他の例では、ＧａＮ１６上にシリコン層２３２を成長させる。他の例では、ガラスのような他の材料を、シリコン層２３２の代わりに用いることもできる。例えば、エッチングによって、第１基板２３０を除去し（２０８）、ＧａＮ／シリコン構造２５０（図５Ｃ）を残す。ダイアモンドの第１層１４を第２基板２３４（２１２）（図５Ｄ）上に堆積させるために、ホット・フィラメントＣＶＤを用いる。例えば、第２基板２３４は、厚さが５００ミクロンのシリコン基板５００である。第１ダイアモンド層１４（２１８）（図５Ｅ）上に第２ダイアモンド層１２を堆積させるために、マイクロ波プラズマＣＶＤプロセスを用いる。例えば、エッチングによって（図５Ｆ）、第２基板２３４を除去する（２１８）。第１および第２ダイアモンド層１２、１４を、ＧａＮ／シリコン構造２５０（２２４）（図５Ｇ）に付着させる。例えば、接着剤を用いて、第１ダイアモンド層１４をＧａＮ１６に付着させる。例えば、エッチングによって（図５Ｈ）、シリコン層２３２を除去する（２２８）。
図６および図７Ａから図７Ｆを参照すると、ダイアモンド層を有するＧａＮ層を製造する更に別のプロセスは、プロセス３００である。プロセス３００は、第３ダイアモンド層３１６を、第１および第２ダイアモンド層１４、１２を有する第２ＧａＮ面３０４（例えば、下面）（図７Ｆ）とは逆側の第１ＧａＮ面３０２（例えば、上面）(図７Ｆ）上に堆積させることを除いて、プロセス２００と同様である。例えば、処理ブロック２０２、２０４、および２０８は、プロセス２００におけるものと同様に行われる。特に、第１基板２３０（２０２）（図７Ａ）上にＧａＮ１６を成長させ、ＧａＮ１６（２０４）（図７Ｂ）上にシリコン層２３２を堆積させ、例えば、エッチングによって第１基板２３０を除去し（２０８）、ＧａＮ／シリコン構造２５０（図７Ｃ）を残す。
シリコン／ＧａＮ構造２５０を溶液中に浸漬して、超音波を付す（３０２）。堆積（例えば、処理ブロック３１４）の前に表面を処理することによって、堆積中にダイアモンド層３１６がＧａＮ１６上に形成される可能性(chance)が高くなる。一例では、この溶液は、ダイアモンド粒子（例えば、ナノ−ダイアモンド粒子（１０−９ｍ））を含むイソプロピル・アルコール溶液である。
シリコン／ＧａＮ構造２５０（３１４）（図７Ｄ）上に、第３ダイアモンド層３１６を堆積させる。例えば、約６００°Ｃから約６５０°Ｃの温度で、第３ダイアモンド層３１６をＧａＮ２５０に堆積させるために、マイクロ波プラズマＣＶＤプロセスを用いる。例えば、エッチング（図７Ｅ）によって、シリコン層２３２を除去する（２２８）。
プロセス・ブロック２１２、２１４、および２１８を用いて形成した第１および第２ダイアモンド層１４、１２を、残りのＧａＮ／ダイアモンド構造に付着させて、ダイアモンド／ＧａＮ／ダイアモンド／ダイアモンド構造３６０（３３４）（図７Ｆ）を形成する。例えば、接着剤を用いて、第１ダイアモンド層１４をＧａＮ１６に付着させる。第３ダイアモンド層３１６が堆積されている第１面３０２とは逆側の第２面３０４に、第１ダイアモンド層１４を付着させる。ダイアモンド層１２、１４からは逆側の表面にダイアモンド層３１６を堆積させることによって、ダイアモンド／ＧａＮ／ダイアモンド／ダイアモンド構造３６０から形成されたデバイスから、熱を一層効果的に排除する。
図８および図９Ａから図９Ｄを参照すると、ダイアモンド層を有するＧａＮを製造する更に別のプロセスは、プロセス３７０である。シリコン・カーバイド／ＧａＮ構造３８０（図９Ａ）は、ＧａＮ層１６と、当該ＧａＮ１６の第２面に堆積されているシリコン・カーバイド層３８２とを含む。シリコン・カーバイド／ＧａＮ構造３８０を、ナノ−ダイアモンド粒子を有するイソプロピル・アルコール溶液（例えば、処理ブロック３１２において用いた溶液）に浸漬し、超音波を付す（３７２）。ＧａＮ１６（図９Ｂ）上に第３ダイアモンド層３１６を堆積させる（３７４）。例えば、エッチングによってシリコン・カーバイド層３８２を除去する（３７６）（図９Ｃ）。例えば、処理ブロック２１２、２１４、および２１８を用いて、第１および第２ダイアモンド層１４、１２を形成する。第１および第２ダイアモンド層１４、１２をＧａＮ／ダイアモンド３５０に付着させて、ダイアモンド／ＧａＮ／ダイアモンド／ダイアモンド構造３６０を形成する（３３４）（図９Ｄ）。
図１０を参照すると、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、マイクロ波デバイス等のようなデバイスを製造するために、ダイアモンド／ＧａＮ／ダイアモンド／ダイアモンド構造３６０を用いることができる。例えば、ダイアモンド層３１６を直接デバイス内に一体化し、熱を除去するためだけでなく、例えば、容量に用いられる誘電体として機能するために用いることができる。例えば、ダイアモンドの誘電率は約５．７であり、ＧａＮデバイスにおいて広く一般に用いられている窒化シリコンの誘電率である約７に近い。しかしながら、ダイアモンド・フィルムは、窒化シリコン・フィルムよりも熱伝導率が高い。場合によっては、ダイアモンド層３１６の一部を除去し（例えば、酸素プラズマを用いる）、ＧａＮ１６の表面３０２を露出させることもある。
一例では、デバイス４００（例えば、ＨＥＭＴデバイス）は、ソース４０４、ドレイン４０６、およびゲート４０８（例えば、Ｔ−ゲート）を含み、これらはメタライゼーション工程において、ＧａＮ層１６の面３０２上に堆積される。ゲート４０８は、ダイアモンド層の一部を除去することによってＧａＮを露出させた後に、ダイアモンド層３１６内に形成される。この例では、ダイアモンド層３１６の一部を除去することによって、ダイアモンド層を、各々幅Ｗを有する、２つのダイアモンド層３１６ａ、３１６ｂに分割する。この構成では、ダイアモンド層３１６ａ、３１６ｂは、誘電体層および熱拡散部として機能することができ、ゲート４０８から熱を除去する。場合によっては、ダイアモンド層３１６ａ、３１６ｂの幅が等しくなくてもよい場合もある。一例では、ゲート４０８の一部がダイアモンド層３１６ａ、３１６ｂと隣り合ってこれらと接触しており、ゲート４０８の他の部分が、ゲートとダイアモンド層３１６ａ、３１６ｂとの間にギャップ４１０ａ、４１０ｂ（例えば、空気ギャップ）を形成する。一例では、ゲート４０８、ギャップ４１０ａ、４１０ｂ、ダイアモンド層３１６ａ、３１６ｂが、容量構造を形成する。尚、当業者であれば、これらのギャップ４１０ａ、４１０ｂを形成するための様々な方法を知っているであろう。例えば、ゲート４０８を形成するメタライゼーションの前に、ダイアモンド層３１６の表面に、材料（例えば、フォトレジスト）があってもよい。ゲート４０８を形成した後、この材料を除去して、ギャップ４１０ａ、４１０ｂを形成する。他の例では、デバイス４００はギャップ４１０ａ、４１０ｂを含まないので、ゲート４０８が直接ダイアモンド層３１６ａ、３１６ｂの表面上にある。更に別の例では、他の材料がギャップ４１０ａ、４１０ｂを充填してもよい。この材料は、容量に寄与してもしなくてもよい。
図１１および図１２を参照すると、デバイス４００’はデバイス４００と同様であり、ＧａＮ層１６が、ＡｌＧａＮ層４１２および純粋なＧａＮ層４１６を含む。ＡｌＧａＮ４１２以外のＧａＮ型材料をＧａＮ層４１６に追加してもよい。また、ＧａＮ層４１６を、ドープＧａＮまたは他のＧａＮ型材料と置き換えてもよい。第３ダイアモンド層３１６ａ、３１６ｂは、熱をゲートから拡散させることによって、ゲート４０８における温度を大幅に低下させるために用いられる。グラフ５００は、デバイス４００’を用いた熱の効果を、ダイアモンド層３１６ａまたは３１６ｂの幅Ｗの関数として表す。ゲート４０８とソース４０４との間の距離Ｄは、１．８７５ミクロンであり、ダイアモンド層３１６ａ、３１６ｂ間の距離Ｇは、０．２５ミクロンである。曲線５０２は、０．０５ミクロンのダイアモンド層を表し、曲線５０４は、０．２５ミクロンのダイアモンド層を表す。０．２５ミクロンのダイアモンド・コーティングによって、ダイアモンド層３１６ａ、３１６ｂを有さない場合よりも、出力電力の２０％増大が可能となり、熱抵抗を１５％（５Ｗ／ｍｍにおいて＞２５°Ｃ）低減できる。０．０５ミクロンのダイアモンド・コーティングによって、 ダイアモンド層３１６ａ、３１６ｂを有さない場合よりも、 熱抵抗を１０％（５Ｗ／ｍｍにおいて＞２５°Ｃ）低減できる。
本明細書において説明したプロセスは、本明細書において説明した特定の実施形態に限定されるのではない。例えば、プロセスは、図２、図４、図６、および図８におけるプロセス工程の特定の処理順序に限定されるのではない。逆に、図２、図４、図６、および図８の処理工程は、そのいずれでも、以上に明記した結果を達成するために必要に応じて、並び替えること、組み合わせるまたは除去すること、並列または直列に実行することができる。
以上、一定の構成要素を所与の順序で有する例示的な生産物を有する特定の実施形態と結びつけて本発明について示し説明したが、本発明の範囲内で、構成要素の数がそれよりも多いまたは少ない他の実施形態、異なるタイプの構成要素を有する他の実施形態、そして種々の構成で結合されている実施形態も考えられることは言うまでもない。このような実施形態は、当業者には容易に明らかとなるであろう。本明細書において具体的に記載していない他の実施形態も、以下の特許請求の範囲に該当するものとする。

Claims (29)

  1. 第１熱伝導率を有する第１ダイアモンド層と前記第１熱伝導率よりも高い第２熱伝導率を有する第２ダイアモンド層とを有する窒化ガリウム（ＧａＮ）層を製造するステップであって、該製造するステップが、
    前記第１ダイアモンド層を形成するために、ホット・フィラメントＣＶＤプロセスを用いること、および
    前記第２ダイアモンド層を前記第１ダイアモンド層上に堆積させるためにマイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることを含み、
    前記第１ダイアモンド層が２５．４マイクロ・メートル未満であり、第２ダイアモンド層が５０．８マイクロ・メートル以上であることを特徴とする、方法。
  2. 請求項１記載の方法において、前記第２ダイアモンド層を前記第１ダイアモンド層上に堆積させるためにマイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることが、５０．８マイクロ・メートルの前記第２ダイアモンド層を堆積させるためにマイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることを含む、方法。
  3. 請求項１記載の方法において、前記第２ダイアモンド層を前記第１ダイアモンド層上に堆積させるためにマイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることが、１０１．６マイクロ・メートルの前記第２ダイアモンド層を堆積させるためにマイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることを含む、方法。
  4. 請求項１記載の方法において、第１熱伝導率を有する第１ダイアモンド層と前記第１熱伝導率よりも高い第２熱伝導率を有する第２ダイアモンド層とを有する窒化ガリウム（ＧａＮ）層を製造するステップが、 第１熱伝導率を有する第１ダイアモンド層と、前記第１熱伝導率の２倍の第２熱伝導率を有する第２ダイアモンド層とを有する窒化ガリウム（ＧａＮ）層を製造することを含む、方法。
  5. 請求項１記載の方法において、前記製造するステップが、更に、第１基板上に前記ＧａＮ層を成長させることを含む、方法。
  6. 請求項５記載の方法において、第１基板上に前記ＧａＮ層を成長させることが、シリコン・カーバイド、シリコン、またはサファイアの内１つの上に、前記ＧａＮ層を成長させることを含む、方法。
  7. 請求項５記載の方法において、前記製造するステップが、更に、
    前記ＧａＮ層上に材料層を堆積させることと、
    前記第１基板を除去することと、
    を含む、方法。
  8. 請求項７記載の方法において、前記ＧａＮ層上に材料層を堆積させることが、シリコン層またはガラス層の内１つを堆積させることを含む、方法。
  9. 請求項７記載の方法において、前記製造するステップが、更に、
    第２基板上に前記第１ダイアモンド層を堆積させることと、
    前記第２基板を除去することと、
    を含む、方法。
  10. 請求項９記載の方法において、第２基板上に前記第１ダイアモンド層を堆積させることが、シリコン基板上に前記第１ダイアモンド層を堆積させることを含む、方法。
  11. 請求項９記載の方法において、前記製造するステップが、更に、
    前記第１ダイアモンド層および前記第２ダイアモンド層を前記ＧａＮ層に付着させることと、
    前記材料層を除去することと、
    を備えている、方法。
  12. 請求項１記載の方法において、前記製造するステップが、更に、
    絶縁物上シリコン（ＳＯＩ）基板上に前記第１ダイアモンド層を堆積させることと、
    前記ＳＯＩ基板から酸化物を除去することと、
    残留するＳＯＩ基板上に前記ＧａＮ層を成長させることと、
    を含む、方法。
  13. 請求項１記載の方法において、第１ダイアモンド層を有する窒化ガリウム（ＧａＮ）層を製造するステップが、前記ＧａＮの第１表面上に前記第１ダイアモンド層を堆積させることを含み、
    更に、前記ＧａＮ層の第１表面とは逆側の前記ＧａＮ層の第２表面上に、第３ダイアモンド層を堆積させることを備えている、方法。
  14. 請求項１記載の方法において、第１熱伝導率を有する第１ダイアモンド層と、前記第１熱伝導率よりも高い第２熱伝導率を有する第２ダイアモンド層とを有する窒化ガリウム（ＧａＮ）層を製造するステップが、非ドープＧａＮ、ドープＧａＮ、または他の元素と組み合わされたＧａＮの内少なくとも１つを含むＧａＮ層を製造することを含む、方法。
  15. 請求項１記載の方法であって、更に、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、またはマイクロ波デバイスの内少なくとも１つを、前記第１ダイアモンド層および前記第２ダイアモンド層を有する前記窒化ガリウム（ＧａＮ）層から製造することを備えている、方法。
  16. 方法であって、
    第１熱伝導率を有する第１ダイアモンド層と前記第１熱伝導率の２倍の第２熱伝導率を有する第２ダイアモンド層とを有する窒化ガリウム（ＧａＮ）層を製造するステップを含み、前記製造するステップが、
    前記第１ダイアモンド層を形成するために、ホット・フィラメントＣＶＤプロセスを用いること、および
    ５０．８マイクロ・メートルと１０１．６マイクロ・メートルとの間の前記第２ダイアモンド層を２５．４マイクロ・メートル未満の前記第１ダイアモンド層上に堆積させるためにマイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることを備えている、方法。
  17. 請求項１６記載の方法において、前記第２ダイアモンド層を前記第１ダイアモンド層上に堆積させるためにマイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることが、１０１．６マイクロ・メートルの前記第２ダイアモンド層を堆積させるために、マイクロ波プラズマ化学蒸着（ＣＶＤ）プロセスを用いることを含む、方法。
  18. 請求項１６記載の方法において、前記製造するステップが、更に、
    第１基板上に前記ＧａＮ層を成長させることと、
    前記ＧａＮ層上にシリコン層を堆積させることと、
    前記第１基板を除去することと、
    第２基板上に前記第１ダイアモンド層を堆積させることと、
    前記第２基板を除去することと、
    前記第１ダイアモンド層および前記第２ダイアモンド層を前記ＧａＮ層に付着させることと、
    前記シリコン層を除去することと、
    を含む、方法。
  19. 請求項１６記載の方法において、前記製造するステップが、更に、
    絶縁物上シリコン（ＳＯＩ）上に前記第１ダイアモンド層を堆積させることと、
    前記ＳＯＩ基板から酸化物を除去することと、
    残留するＳＯＩ基板上に前記ＧａＮ層を成長させることと、
    を含む、方法。
  20. 請求項１６記載の方法において、第１ダイアモンド層を有する窒化ガリウム（ＧａＮ）層を製造するステップが、前記ＧａＮの第１表面上に前記第１ダイアモンド層を堆積させることを含み、更に、前記ＧａＮ層の第１表面とは逆側の前記ＧａＮ層の第２表面上に、第３ダイアモンド層を堆積させることを備えている、方法。
  21. 請求項１６記載の方法において、第１熱伝導率を有する第１ダイアモンド層と第２熱伝導率を有する第２ダイアモンド層とを有する窒化ガリウム（ＧａＮ）層を製造するステップが、非ドープＧａＮ、ドープＧａＮ、または他の元素と組み合わされたＧａＮの内少なくとも１つを含むＧａＮ層を製造することを含む、方法。
  22. 請求項１６記載の方法であって、更に、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、またはマイクロ波デバイスの内少なくとも１つを、前記第１ダイアモンド層および前記第２ダイアモンド層を有する前記窒化ガリウム（ＧａＮ）層から製造することを備えている、方法。
  23. 窒化ガリウム（ＧａＮ）層と、
    前記ＧａＮ層上に堆積され、第１熱伝導率を有する第１ダイアモンド層であって、ホット・フィラメントＣＶＤプロセスを用いて形成される第１ダイアモンド層と、
    前記第１ダイアモンド層上に堆積され、前記第１熱伝導率よりも高い第２熱伝導率を有する第２ダイアモンド層と、
    を備え、
    前記第１ダイアモンド層が２５．４マイクロ・メートル未満であり、第２ダイアモンド層が５０．８マイクロ・メートル以上であることを特徴とする、デバイス。
  24. 請求項２３記載のデバイスであって、更に、前記第１ダイアモンド層と前記ＧａＮ層との間に配置された中間層を備えている、デバイス。
  25. 請求項２３記載のデバイスにおいて、前記第２ダイアモンド層が、５０．８マイクロ・メートルおよび１０１．６マイクロ・メートルの間である、デバイス。
  26. 請求項２３記載のデバイスにおいて、前記第２ダイアモンド層が１０１．６マイクロ・メートル以上である、デバイス。
  27. 請求項２３記載のデバイスにおいて、このデバイスが、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、またはマイクロ波デバイスの内の１つである、デバイス。
  28. 請求項２３記載のデバイスにおいて、前記第１ダイアモンド層が前記ＧａＮ層の第１表面上に堆積され、前記ＧａＮ層が、更に、前記ＧａＮ層の第１表面とは反対側の前記ＧａＮ層の第２表面上に配置された第３ダイアモンド層を備えている、デバイス。
  29. 請求項２３記載のデバイスにおいて、前記ＧａＮ層が、非ドープＧａＮ、ドープＧａＮ、または他の元素と組み合わされたＧａＮの内少なくとも１つを含む、デバイス。
JP2011542360A 2008-12-22 2009-12-16 ダイアモンド層を有する窒化ガリウム層の製造 Active JP5554784B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/341,191 US7888171B2 (en) 2008-12-22 2008-12-22 Fabricating a gallium nitride layer with diamond layers
US12/341,191 2008-12-22
PCT/US2009/068178 WO2010075124A1 (en) 2008-12-22 2009-12-16 Fabricating a gallium nitride layer with diamond layers

Publications (2)

Publication Number Publication Date
JP2012513674A JP2012513674A (ja) 2012-06-14
JP5554784B2 true JP5554784B2 (ja) 2014-07-23

Family

ID=41559608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011542360A Active JP5554784B2 (ja) 2008-12-22 2009-12-16 ダイアモンド層を有する窒化ガリウム層の製造

Country Status (5)

Country Link
US (2) US7888171B2 (ja)
JP (1) JP5554784B2 (ja)
KR (1) KR101227923B1 (ja)
TW (1) TWI461563B (ja)
WO (1) WO2010075124A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
US20130026492A1 (en) * 2011-07-30 2013-01-31 Akhan Technologies Inc. Diamond Semiconductor System and Method
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
US9196703B2 (en) * 2013-08-22 2015-11-24 Northrop Grumman Systems Corporation Selective deposition of diamond in thermal vias
US10695872B2 (en) * 2015-03-11 2020-06-30 Lockheed Martin Corporation Heat spreaders fabricated from metal nanoparticles
US9876102B2 (en) 2015-07-17 2018-01-23 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple carrier channels
US9583607B2 (en) 2015-07-17 2017-02-28 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple-functional barrier layer
CN107731903A (zh) * 2017-09-14 2018-02-23 西安电子科技大学 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
CN110504229A (zh) * 2018-05-17 2019-11-26 深圳先进技术研究院 一种高导热材料及其制备方法和应用
US10943760B2 (en) * 2018-10-12 2021-03-09 Kla Corporation Electron gun and electron microscope
WO2021142206A1 (en) * 2020-01-08 2021-07-15 The Board Of Trustees Of The Leland Stanford Junior University. Methods and apparatuses involving diamond growth on gan
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
CN111430242B (zh) * 2020-03-10 2022-07-12 杭州电子科技大学 散热集成半导体晶体管及其制备方法
EP4187576A4 (en) * 2020-07-24 2024-05-01 Limited Liability Company Wondercvd Man Services HETERO-EPITAXIAL STRUCTURE WITH DIAMOND HEAT DISSIPATION
US11961837B2 (en) 2021-01-08 2024-04-16 The Board Of Trustees Of The Leland Stanford Junior University Semiconductor apparatuses and methods involving diamond and GaN-based FET structures
CN112736135B (zh) * 2021-01-11 2022-04-19 西安电子科技大学 基于质子辐照处理的金刚石基InAlN/GaN高电子迁移率晶体管及制备方法
CN113224200B (zh) * 2021-05-08 2022-11-04 西北核技术研究所 一种氮化镓半导体辐射探测器及其制备方法和检测设备

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284709A (en) * 1987-03-30 1994-02-08 Crystallume Diamond materials with enhanced heat conductivity
JP2961812B2 (ja) 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5276463A (en) * 1992-09-22 1994-01-04 Xerox Corporation Raster output scanning arrangement for a printing machine
JP3116731B2 (ja) * 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
US5445106A (en) * 1994-10-03 1995-08-29 General Electric Company Method for making high thermal conducting diamond
US5962345A (en) * 1998-07-13 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce contact resistance by means of in-situ ICP
US6255712B1 (en) * 1999-08-14 2001-07-03 International Business Machines Corporation Semi-sacrificial diamond for air dielectric formation
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP2003261399A (ja) * 2002-03-11 2003-09-16 Shin Etsu Chem Co Ltd ダイヤモンド製膜用基材およびダイヤモンド膜
US20060113546A1 (en) * 2002-10-11 2006-06-01 Chien-Min Sung Diamond composite heat spreaders having low thermal mismatch stress and associated methods
KR20060122868A (ko) * 2003-11-25 2006-11-30 스미토모덴키고교가부시키가이샤 다이아몬드 ｎ형 반도체, 그의 제조 방법, 반도체 소자 및전자 방출 소자
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2005210105A (ja) 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4432502B2 (ja) * 2004-01-20 2010-03-17 ソニー株式会社 半導体装置
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
GB0505752D0 (en) * 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
GB0508889D0 (en) 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
WO2007122507A1 (en) 2006-04-24 2007-11-01 Berg Soeren Hybrid wafers
JP5273635B2 (ja) * 2006-08-25 2013-08-28 独立行政法人産業技術総合研究所 高効率間接遷移型半導体紫外線発光素子
EP2015353B1 (en) 2006-12-07 2015-11-18 Kabushiki Kaisha Toshiba Semiconductor device
US7565038B2 (en) * 2007-01-31 2009-07-21 Alcatel-Lucent Usa Inc. Thermo-optic waveguide apparatus
US8455920B2 (en) 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7989261B2 (en) * 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer

Also Published As

Publication number Publication date
US20100155901A1 (en) 2010-06-24
TWI461563B (zh) 2014-11-21
US20100187544A1 (en) 2010-07-29
TW201035360A (en) 2010-10-01
KR101227923B1 (ko) 2013-01-30
WO2010075124A1 (en) 2010-07-01
JP2012513674A (ja) 2012-06-14
US7884373B2 (en) 2011-02-08
KR20110099720A (ko) 2011-09-08
US7888171B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
JP5554784B2 (ja) ダイアモンド層を有する窒化ガリウム層の製造
JP5486610B2 (ja) ダイアモンド層を有する窒化ガリウム・デバイスの製造
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
JP2012513675A5 (ja)
JP2004335715A (ja) シリコン酸化層の形成方法
CN111095480B (zh) 具有iii族氮化物和金刚石层的晶片
JP2007243155A (ja) ＧａＮ半導体装置および多結晶炭化ケイ素基板上のサファイア薄層上のＧａＮを用いる方法
TW201101390A (en) Fabricating a device with a diamond layer
JP5685020B2 (ja) 半導体装置の製造方法
CN1801464A (zh) 半导体装置与半导体装置的制造方法
KR100969608B1 (ko) 질화물 반도체 소자의 누설전류 감소 방법
GB2562918A (en) Semiconductor device and method for producing semiconductor device
KR20070120093A (ko) 좁은 반도체 트렌치 구조
JP6783463B2 (ja) ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法
TWI608116B (zh) 石墨烯場效電晶體及其製造方法
JP6696247B2 (ja) 半導体装置の製造方法
TWI587404B (zh) 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法
Nayfeh et al. Formation of Single Tiers of Bridging Silicon Nanowires for Transistor Applications Using Vapor–Liquid–Solid Growth from Short Silicon‐on‐Insulator Sidewalls
CN111446289B (zh) 基于石墨烯覆盖层的氮化镓器件结构及其制备方法
CN102832127B (zh) 金属源漏soi mos晶体管及其形成方法
JPH08330553A (ja) Ｓｏｉウエハおよびそれを用いた半導体集積回路装置の製造方法
TW202010018A (zh) 半導體裝置結構及其製造方法
JP2006210810A (ja) 半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2009059993A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131001

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140529

R150 Certificate of patent or registration of utility model

Ref document number: 5554784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250