CN102832127B - 金属源漏soi mos晶体管及其形成方法 - Google Patents

金属源漏soi mos晶体管及其形成方法 Download PDF

Info

Publication number
CN102832127B
CN102832127B CN201110161231.7A CN201110161231A CN102832127B CN 102832127 B CN102832127 B CN 102832127B CN 201110161231 A CN201110161231 A CN 201110161231A CN 102832127 B CN102832127 B CN 102832127B
Authority
CN
China
Prior art keywords
semiconductor substrate
dielectric layer
layer
drain
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110161231.7A
Other languages
English (en)
Other versions
CN102832127A (zh
Inventor
赵超
罗军
钟汇才
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu zhongkehanyun Semiconductor Co., Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110161231.7A priority Critical patent/CN102832127B/zh
Publication of CN102832127A publication Critical patent/CN102832127A/zh
Application granted granted Critical
Publication of CN102832127B publication Critical patent/CN102832127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种金属源漏SOI MOS晶体管及其形成方法，所述形成方法包括：提供半导体衬底；在所述半导体衬底中形成介质层，所述介质层嵌入所述半导体衬底且其表面与所述半导体衬底的表面齐平；在所述介质层两侧的半导体衬底上形成金属硅化物层；在所述介质层上形成半导体层；在所述半导体层上形成栅极结构。本发明有利于降低工艺复杂度和生产成本，并克服小尺寸器件的短沟道效应。

Description

金属源漏SOI MOS晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种金属源漏SOIMOS晶体管及其形成方法。
背景技术
随着半导体工艺的不断发展，绝缘体上硅(SOI，SiliconOnInsulator)技术得到了越来越广泛的使用。在SOI技术中，SOI衬底被用来替代传统的硅衬底。使用SOI衬底可以降低器件的寄生电容、削弱短沟道效应，因而能够改善器件的整体性能。SOI衬底是硅-绝缘体-硅的叠层结构，绝缘体的材料一般是氧化硅。SOI技术的第一次工业应用是由IBM在1998年成功实现的。
图1示出了现有技术的一种部分耗尽型(partiallydepleted)SOIMOS晶体管，包括：基底10；覆盖基底10的绝缘层11，其材料一般为氧化硅；覆盖绝缘层11的半导体层12，其材料一般为单晶硅；形成于半导体层12上的栅极结构15，栅极结构15包括栅介质层15a和位于栅介质层15a上的栅电极15b；位于栅极结构15a两侧半导体层14内的源区13和漏区14，以及源区13和漏区14之间的沟道区16。对于部分耗尽型SOIMOS晶体管，沟道区16的深度小于半导体层12的厚度，即在器件导通时，栅极结构15下方的半导体层12部分耗尽。
图2示出了现有技术的一种全耗尽型(fullydepleted)SOIMOS晶体管，其结构与图1所示的部分耗尽型SOIMOS晶体管基本类似，这里不再赘述。区别在于，对于全耗尽型SOIMOS晶体管，其沟道区16的深度等于半导体层12的厚度，即在器件导通时，栅极结构15下方的半导体层12被完全耗尽。
另外，22nm工艺节点以下的半导体工艺中，往往采用金属源漏(metallicsilicideS/D)MOS晶体管，又称为肖特基势垒源漏(SchottkybarrierS/D)MOS晶体管。在金属源漏MOS晶体管中，采用金属或金属硅化物来取代传统的高掺杂的源漏。金属源漏MOS晶体管的加工工艺较简单，而且能够很好的适用于小尺寸器件，因而得到了广泛的关注。
图3示出了现有技术中的一种金属源漏MOS晶体管，包括：半导体衬底20；形成在半导体衬底20上的栅极结构21，包括栅介质层21a和位于栅介质层21a上的栅电极21b；嵌于栅极结构21两侧的半导体衬底20中的源区22和漏区23，源区22和漏区23的材料为金属或金属硅化物。
图4示出了现有技术中的一种金属源漏SOIMOS晶体管，包括：半导体衬底20；覆盖半导体衬底20的绝缘层24；覆盖绝缘层24的半导体层25；位于半导体层25上的栅极结构21，包括栅介质层21a和位于栅介质层21a上的栅电极21b；嵌于栅极结构21两侧的半导体层25中的源区22和漏区23。其中，半导体衬底20、绝缘层24和半导体层25组成了SOI衬底。图4的器件为SOI技术和金属源漏MOS晶体管的结合，兼具二者的优点，有利于改善器件的性能，是半导体工艺发展的重要方向。
但是，现有技术的金属源漏SOIMOS晶体管是形成在SOI衬底上的，而现有技术的SOI衬底的制备方法往往比较复杂，成本较高，如SIMOX技术、晶圆键和技术、智能剥离(smartcut)等，无法满足工业生产的需求。
关于SOI衬底的形成方法的更多详细内容，请参考专利号为5888297、5061642、4771016、5417180的美国专利文献。
发明内容
本发明解决的问题是提供一种金属源漏SOIMOS晶体管及其形成方法，降低其工艺复杂度和生产成本。
为解决上述问题，本发明提供了一种金属源漏SOIMOS晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底中形成介质层，所述介质层嵌入所述半导体衬底且其表面与所述半导体衬底的表面齐平；
在所述介质层两侧的半导体衬底上形成金属硅化物层；
在所述介质层上形成半导体层；
在所述半导体层上形成栅极结构。
可选地，所述在所述介质层两侧的半导体衬底上形成金属硅化物层包括：
形成金属层，所述金属层覆盖所述介质层及其两侧的半导体衬底的表面；
对所述半导体衬底和金属层进行热处理，使所述金属层与半导体衬底反应后生成金属硅化物层；
去除所述介质层上的金属层，暴露出所述介质层。
可选地，所述金属层的材料选自镍、铂、钴或其任意组合。
可选地，所述金属层的材料为镍，其厚度小于等于4nm，所述热处理的温度为500℃至800℃。
可选地，使用湿法刻蚀去除所述介质层上的金属层。
可选地，所述在所述介质层上形成半导体层包括：
以所述金属硅化物层为籽晶层进行外延生长形成半导体层，所述半导体层覆盖所述金属硅化物层和介质层；
去除所述金属硅化物层上的半导体层。
可选地，所述在所述半导体衬底中形成介质层包括：
在所述半导体衬底上形成掩膜层并对其图形化，定义出所述介质层的图形；
以所述图形化后的掩膜层为掩膜，对暴露出的半导体衬底进行氧化，形成所述介质层。
可选地，使用热氧化法对所述暴露出的半导体衬底进行氧化。
本发明还提供了一种金属源漏SOIMOS晶体管，包括：
半导体衬底；
介质层，嵌入所述半导体衬底中，所述介质层的表面与所述半导体衬底的表面齐平；
金属硅化物层，位于所述介质层两侧的半导体衬底上；
半导体层，位于所述介质层上；
栅极结构，位于所述半导体层上。
可选地，所述金属硅化物层的材料为镍、铂、钴其中一种或几种的硅化物。
可选地，所述金属硅化物层的材料为NiSi2-x，其中0≤x＜1。
可选地，所述金属硅化物层中具有掺杂离子。
可选地，所述掺杂离子选自B、Al、S、Cl、F、As、P或In。
可选地，所述金属源漏SOIMOS晶体管为全耗尽型MOS晶体管或部分耗尽型MOS晶体管。
与现有技术相比，本发明的实施例有如下优点：
本发明实施例的金属源漏MOS晶体管及其形成方法中，首先在半导体衬底上形成介质层，之后在介质层两侧的半导体衬底上形成金属硅化物层，再在介质层上形成半导体层并在半导体层上形成栅极结构。由于本发明实施例的技术方案是直接在传统的半导体衬底上进行的，避免了传统的SOI衬底的制备过程，或是不需要使用已经制备好的SOI衬底，因而降低了工艺复杂度和成本。
附图说明
图1是现有技术的一种部分耗尽型SOIMOS晶体管的剖面结构示意图；
图2是现有技术的一种全耗尽型SOIMOS晶体管的剖面结构示意图；
图3是现有技术的一种金属源漏MOS晶体管的剖面结构示意图；
图4是现有技术的一种金属源漏SOIMOS晶体管的剖面结构示意图；
图5是本发明实施例的金属源漏SOIMOS晶体管的形成方法的流程示意图；
图6至图13是本发明实施例的金属源漏SOIMOS晶体管的形成方法的中间结构的剖面结构示意图。
具体实施方式
现有技术中的金属源漏SOIMOS晶体管一般都是形成在SOI衬底上的，而SOI衬底的制备过程较为复杂，成本较高。
本发明实施例的金属源漏MOS晶体管及其形成方法中，首先在半导体衬底上形成介质层，之后在介质层两侧的半导体衬底上形成金属硅化物层，再在介质层上形成半导体层并在半导体层上形成栅极结构。由于本发明实施例的技术方案是直接在传统的半导体衬底上进行的，避免了传统的SOI衬底的制备过程，或是不需要使用已经制备好的SOI衬底，因而降低了工艺复杂度和成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图5示出了本实施例的金属源漏SOIMOS晶体管的形成方法，包括：
步骤S31，提供半导体衬底；
步骤S32，在所述半导体衬底中形成介质层，所述介质层嵌入所述半导体衬底且其表面与所述半导体衬底的表面齐平；
步骤S33，在所述介质层两侧的半导体衬底上形成金属硅化物层；
步骤S34，在所述介质层上形成半导体层；
步骤S35，在所述半导体层上形成栅极结构。
图6至图13示出了本实施例的金属源漏SOIMOS晶体管的形成方法的中间结构的剖面示意图，下面结合图5和图6至图13详细说明。
结合图5和图6，执行步骤S31，提供半导体衬底30。所述半导体衬底30可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或本领域技术人员公知的其他半导体材料衬底，本实施例中为硅衬底。
结合图5和图7，执行步骤S32，在所述半导体衬底30中形成介质层31，所述介质层31嵌入所述半导体衬底30且其表面与所述半导体衬底30的表面齐平。具体的，所述介质层31的形成方法可以包括：在所述半导体衬底30上形成掩膜层(未示出)并对其进行图形化，定义出所述介质层31的图形，所述掩膜层可以是光刻胶层，也可以是氮化硅等硬掩膜层，图形化的方法可以包括光刻、刻蚀等；之后以所述图形化的掩膜层为掩膜，对暴露出的半导体衬底30进行氧化，形成介质层31，所述氧化的方法可以是热氧化、氧离子注入等；之后，将所述图形化的掩膜层去除。由于本实施例中半导体衬底30为硅衬底，因而介质层31的材料相应的为氧化硅。需要说明的是，本文中术语“齐平”指的是两个表面的高度差在工艺误差范围内。
结合图5和图8至图10，执行步骤S33，在所述介质层31两侧的半导体衬底30上形成金属硅化物层33。
具体的，首先参考图8，形成金属层32，金属层32覆盖介质层31及其两侧的半导体衬底30的表面。所述金属层32的材料选自镍、铂、钴或其任意组合，其形成方法可以是物理气相沉积(PVD)、化学气相沉积(CVD)等。本实施例中采用物理气相沉积形成金属层32，其材料为镍，厚度小于等于4nm，当然，在其他具体实施例中，也可以根据所要形成的器件的特征尺寸，对金属层32的厚度进行适当的调整。
之后参考图9，对所述半导体衬底30和金属层32进行热处理，使所述金属层32与半导体衬底30反应后生成金属硅化物层33。本实施例中，半导体衬底30为硅衬底，金属层32的材料为镍，相应的热处理的温度为500℃至800℃，反应形成的金属硅化物层33的材料为NiSi2-x，其中0≤x＜1。在一具体实施例中，所述介质层31两侧的半导体衬底30中可以形成有掺杂离子，如B、Al、S、Cl、F、As、P或In等，因此，形成的金属硅化物层33也可以相应的包括有上述掺杂离子。经过热处理后，与半导体衬底30的表面所接触的金属层与半导体衬底30发生反应，而介质层31上方的金属层32并不与介质层31发生反应。
接下来参考图10，去除所述介质层31上的金属层，暴露出所述介质层31的表面。具体的，使用湿法刻蚀去除所述介质层31上的金属层。当然，在热处理中未与半导体衬底30发生反应的那部分金属层也被一并去除。
结合图5和图11至图12，执行步骤S34，在所述介质层31上形成半导体层34。
具体的，首先参考图11，以所述金属硅化物层33为籽晶层进行外延生长，形成半导体层34，所述半导体层34覆盖所述金属硅化物层33和介质层31。所述半导体层34的材料可以是硅、硅锗、III-V族元素化合物等，本实施例中为硅。在外延生长过程中，金属硅化物层33相当于籽晶层(NiSi2-x的晶格常数与硅的晶格常数大致相等)，半导体层34首先形成于金属硅化物层33；之后横向生长至介质层31上，使得最终形成的半导体层34覆盖介质层31。对于20nm以下的工艺节点，在外延生长过程中，半导体层34可以较优地横向生长来覆盖介质层31。
需要说明的是，在其他实施例中，半导体层34的形成方法还可以是分子束外延(MBE)、PVD、CVD、原子层沉积(ALD)等。
之后参考图12，去除所述金属硅化物层33上的半导体层34，去除的方法可以是化学机械抛光(CMP)等，从而暴露出所述金属硅化物层33的表面。
至此、介质层31与其下方的半导体衬底30以及半导体层34共同形成了SOI结构，由于本实施例中，该SOI结构是通过外延生长在本地生成的，不需要使用传统的SOI衬底，因而避免了传统SOI衬底复杂的形成过程，有利于降低生产成本。
结合图5和图13，执行步骤S35，在所述半导体层34上形成栅极结构35。本实施例中，栅极结构35包括覆盖半导体层34的栅介质层35a、覆盖栅介质层35a的栅电极35b以及位于栅介质层35a和栅电极35b侧壁上的侧墙35c。栅极结构35的形成方法及材料可以是本领域技术人员公知的方法和材料，这里不再赘述。
至此，本实施例形成的金属源漏SOIMOS晶体管的结构如图13所示，包括：半导体衬底30；介质层31，嵌入所述半导体衬底30中，所述介质层31的表面与所述半导体衬底30的表面齐平；金属硅化物层33，位于所述介质层31两侧的半导体衬底30上；半导体层34，位于所述介质层31上；栅极结构35，位于所述半导体层34上。其中，介质层31与其下方的半导体衬底30以及半导体层34共同形成了SOI结构，而半导体层34两侧的金属硅化物层33则作为金属源区和漏区。该金属源漏SOIMOS晶体管可以是全耗尽型MOS晶体管或部分耗尽型MOS晶体管。其中，各层的材料请参见之前的描述，这里不再赘述。
本技术方案能够较优地应用于20nm以下的工艺节点，削弱小尺寸器件的短沟道效应问题，并能以简单的工艺形成SOI结构和金属源漏，降低了工艺复杂度和生产成本。
本发明虽然已以较佳实施例公开如上，但其目的并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种金属源漏SOIMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成介质层，所述介质层嵌入所述半导体衬底且其表面与所述半导体衬底的表面齐平；
在所述介质层两侧的半导体衬底上形成金属硅化物层；
在所述介质层上形成半导体层；
在所述半导体层上形成栅极结构；
其中，所述在所述介质层两侧的半导体衬底上形成金属硅化物层包括：
形成金属层，所述金属层覆盖所述介质层及其两侧的半导体衬底的表面；
对所述半导体衬底和金属层进行热处理，使所述金属层与半导体衬底反应后生成金属硅化物层；
去除所述介质层上的金属层，暴露出所述介质层。
2.根据权利要求1所述的金属源漏SOIMOS晶体管的形成方法，其特征在于，所述金属层的材料选自镍、铂、钴或其任意组合。
3.根据权利要求1所述的金属源漏SOIMOS晶体管的形成方法，其特征在于，所述金属层的材料为镍，其厚度小于等于4nm，所述热处理的温度为500℃至800℃。
4.根据权利要求1所述的金属源漏SOIMOS晶体管的形成方法，其特征在于，使用湿法刻蚀去除所述介质层上的金属层。
5.根据权利要求1所述的金属源漏SOIMOS晶体管的形成方法，其特征在于，所述在所述介质层上形成半导体层包括：
以所述金属硅化物层为籽晶层进行外延生长形成半导体层，所述半导体层覆盖所述金属硅化物层和介质层；
去除所述金属硅化物层上的半导体层。
6.根据权利要求1所述的金属源漏SOIMOS晶体管的形成方法，其特征在于，所述在所述半导体衬底中形成介质层包括：
在所述半导体衬底上形成掩膜层并对其图形化，定义出所述介质层的图形；
以所述图形化后的掩膜层为掩膜，对暴露出的半导体衬底进行氧化，形成所述介质层。
7.根据权利要求6所述的金属源漏SOIMOS晶体管的形成方法，其特征在于，使用热氧化法对所述暴露出的半导体衬底进行氧化。
8.一种金属源漏SOIMOS晶体管，其特征在于，包括：
半导体衬底；
介质层，嵌入所述半导体衬底中，所述介质层的表面与所述半导体衬底的表面齐平；
金属硅化物层，位于所述介质层两侧的半导体衬底上；
半导体层，位于所述介质层上；
栅极结构，位于所述半导体层上；
其中，在所述介质层两侧的半导体衬底上形成金属硅化物层包括：
形成金属层，所述金属层覆盖所述介质层及其两侧的半导体衬底的表面；
对所述半导体衬底和金属层进行热处理，使所述金属层与半导体衬底反应后生成金属硅化物层；
去除所述介质层上的金属层，暴露出所述介质层。
9.根据权利要求8所述的金属源漏SOIMOS晶体管，其特征在于，所述金属硅化物层的材料为镍、铂、钴其中一种或几种的硅化物。
10.根据权利要求8所述的金属源漏SOIMOS晶体管，其特征在于，所述金属硅化物层的材料为NiSi2-x，其中0≤x<1。
11.根据权利要求8所述的金属源漏SOIMOS晶体管，其特征在于，所述金属硅化物层中具有掺杂离子。
12.根据权利要求11所述的金属源漏SOIMOS晶体管，其特征在于，所述掺杂离子选自B、Al、S、Cl、F、As、P或In。
13.根据权利要求8所述的金属源漏SOIMOS晶体管，其特征在于，所述金属源漏SOIMOS晶体管为全耗尽型MOS晶体管或部分耗尽型MOS晶体管。
CN201110161231.7A 2011-06-15 2011-06-15 金属源漏soi mos晶体管及其形成方法 Active CN102832127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110161231.7A CN102832127B (zh) 2011-06-15 2011-06-15 金属源漏soi mos晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110161231.7A CN102832127B (zh) 2011-06-15 2011-06-15 金属源漏soi mos晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN102832127A CN102832127A (zh) 2012-12-19
CN102832127B true CN102832127B (zh) 2016-06-29

Family

ID=47335202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110161231.7A Active CN102832127B (zh) 2011-06-15 2011-06-15 金属源漏soi mos晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN102832127B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764058A (zh) * 2009-12-31 2010-06-30 复旦大学 形成超薄可控的金属硅化物的方法
CN101828260A (zh) * 2007-10-18 2010-09-08 Nxp股份有限公司 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470832B1 (ko) * 2002-08-12 2005-03-10 한국전자통신연구원 두께가 얇은 ｓｏｉ층을 이용한 쇼트키 장벽 관통트랜지스터 및 그 제조방법
US20080128786A1 (en) * 2006-12-04 2008-06-05 Electronics And Telecommunications Research Institute High density semiconductor memory device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101828260A (zh) * 2007-10-18 2010-09-08 Nxp股份有限公司 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
CN101764058A (zh) * 2009-12-31 2010-06-30 复旦大学 形成超薄可控的金属硅化物的方法

Also Published As

Publication number Publication date
CN102832127A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
US11011518B2 (en) Semiconductor device and method of manufacturing the same
TWI545761B (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
KR100867781B1 (ko) 에피택셜 소스 및 드레인 영역들을 구비한 금속 게이트트랜지스터
US10134899B2 (en) Facet-free strained silicon transistor
JP4630728B2 (ja) 半導体装置及びその製造方法
US7723174B2 (en) CMOS device comprising MOS transistors with recessed drain and source areas and a SI/GE material in the drain and source areas of the PMOS transistor
JP5659416B2 (ja) 半導体素子の製造方法
US7226842B2 (en) Fabricating strained channel epitaxial source/drain transistors
JP2010527153A (ja) チップレス・エピタキシャルソース／ドレイン領域を有する半導体デバイス
JP6173083B2 (ja) 電界効果半導体デバイスを製造する方法
US7192856B2 (en) Forming dual metal complementary metal oxide semiconductor integrated circuits
US20110049637A1 (en) Buried etch stop layer in trench isolation structures for superior surface planarity in densely packed semiconductor devices
JP2003197639A (ja) 半導体素子及びその形成方法
US9379020B2 (en) Silicide formation on a wafer
US20070066023A1 (en) Method to form a device on a soi substrate
JP2004134727A (ja) 分離されたパンチスルー防止膜を有する集積回路トランジスタ及びその形成方法
CN102832127B (zh) 金属源漏soi mos晶体管及其形成方法
US20150093914A1 (en) Methods for depositing an aluminum oxide layer over germanium susbtrates in the fabrication of integrated circuits
US9490265B2 (en) Semiconductor device and method for fabricating the same
JP5287539B2 (ja) 半導体装置の製造方法
CN107785312B (zh) 半导体器件及其制备方法
JP4602138B2 (ja) 半導体装置の製造方法
CN103515232B (zh) 半导体结构及其制造方法
TW200807711A (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191204

Address after: 221000 1f-2f, workshop A-2, No.26 Chuangye Road, Xuzhou Economic and Technological Development Zone, Xuzhou City, Jiangsu Province

Patentee after: Jiangsu zhongkehanyun Semiconductor Co., Ltd

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right