JP5550737B2 - 電子回路用の保護素子 - Google Patents

Description

本発明は、電子回路用の保護素子に関する。

多数の電子回路および構成素子に、バッテリーまたはアキュムレータからエネルギーが供給される。多くの適用で、バッテリーまたはアキュムレータが誤った極性で電子回路に接続されることがある。この場合、バッテリーのプラス極が間違って回路のマイナス端子に、マイナス極がプラス端子に接続される。この過程を極性誤りと称する。たとえば自動車のアキュムレータが保守または修理作業の際に過誤で周辺に接続されることがある。これにより、接続された電子回路を通って大きな電流が流れ、この電子回路を損傷することがある。対策として、アキュムレータと電子回路との間に挿入されたｐｎダイオードを用いることができる。バッテリーが正しく接続された際には電流が接続された電子回路にダイオードを通って流れる。誤極性の場合にはダイオードが電流の流れを阻止する。

通例、電子回路と構成素子は、たとえば自動車の運転の際に発生し得る過電圧に対して付加的に保護されている。たとえば自動車には正と負の障害電圧または過電圧が発生し得る。たとえば突然の負荷変化または自動車発電機からの突然の負荷切断では、約９０Ｖまでの正電圧が、約４００ｍｓまでの時間で形成されることがある。したがって電子回路を保護するために付加的なツェナーダイオードが電圧制限のためにしばしば使用される。半導体に集積することのできる通常の保護構成が図１に示されている。このような保護素子は誤極性保護ダイオードＤと過電圧保護のためのツェナーダイオードＺを有する。これは電流供給部、すなわちバッテリーＢまたはアキュムレータと電子回路Ｅとの間に接続される。このとき端子Ａ１がバッテリーＢまたは電圧供給部と、端子Ａ２が電子回路Ｅと接続される。Ａ３はアースに接続される。電流強度に応じて、誤極性保護ダイオードＤを介して約０．８〜１Ｖの電圧降下が生じることは不利である。発生する損失電力の他に、バッテリーから送出される電圧もこの大きさだけ低下する。

ＤＥ６９４２８９９６Ｔ２

独立請求項の特徴を備える本発明の装置ならびに本発明方法は、前記の欠点が発生しないという利点を有する。発生する損失電力または損失電圧を回避または低減するために、ダイオードＤがショットキーダイオードＳにより置換された構成が使用される。ショットキーダイオードの順方向電圧降下は小さいので、保護素子を介する電圧降下も小さくなる。ショットキーダイオードではとりわけ高い漏れ電流または逆方向電流が発生し、これが高温での使用を制限する。ショットキーダイオードの順方向電圧降下がｐｎダイオードより小さいので、その逆方向電流も大きくなる。さらに単純なショットキーダイオードの逆方向電流は逆電圧の増大とともに上昇する。

したがって、逆方向電流の電圧に依存する割合を十分に抑圧することのできるショットキーダイオードを使用することにより、本発明のとくに有利な構成が可能である。そのための例は、トレンチ・ＭＯＳ・バリア・ジャンクション・ダイオードまたはトレンチ・ＭＯＳ・バリア・ショットキーダイオード（ＴＭＢＳダイオード）またはトレンチ・ジャンクション・バリア・ショットキーダイオード（ＴＪＢＳダイオード）である。これらのダイオードのいくつかは基本的に特許文献１から公知である。本発明のとりわけ有利な実施形態では、本発明の保護構成体のショットキーダイオードＳを、逆電圧に依存しない逆方向電流を有するショットキーダイオードにより置換することが提案される。ここでショットキーダイオードとしてはとりわけＴＭＢＳダイオードまたはＴＪＢＳダイオードを使用することができる。これらのショットキーダイオードはとりわけ、過電圧保護ツェナーダイオードとともに半導体に集積することもできる。このような保護素子は有利には、通常のショットキーダイオードを含む請求項１の構成よりも高い使用温度で駆動することができる。温度の上昇が必要ない場合には、択一的にこのような構成の順方向電圧を有利にはさらに小さく選択することもできる。

ｐｎダイオードＤとツェナーダイオードＺを有する従来の保護素子の回路図である。 ショットキーダイオードＳとツェナーダイオードＺを有する本発明の保護素子の回路図である。 ＴＭＢＳ構造体が集積された保護素子の本発明の第１の構成を示す断面図であり、図面は縮尺通りではない。 第２の構成を示す断面図である。 ＴＭＢＳ構造体が集積された保護素子の本発明の第３の構成を示す断面図であり、図面は縮尺通りではない。

図２は、ｐｎダイオードの代わりのショットキーダイオードＳとツェナーダイオードＺを有する本発明の保護素子の回路図を示す。１つの半導体に集積することのできるこの保護構成では、誤極性保護ダイオードとしてショットキーダイオードＳが、過電圧保護のためにツェナーダイオードＺが用いられる。この保護構成体は電流供給部、すなわちバッテリーまたはアキュムレータと電子回路との間に接続される。ここで端子Ａ１は電圧供給部と、端子Ａ２は電子回路Ｅと接続される。Ａ３はアースに接続される。

逆方向電流の電圧依存性を十分に抑圧することのできるショットキーダイオードを使用することもできる。その例はＴＭＢＳダイオード（トレンチ・ＭＯＳ・バリア・ジャンクション・ダイオード）またはＴＪＢＳダイオード（トレンチ・ジャンクション・バリア・ショットキーダイオード）である。

さらに本発明の保護構成体におけるショットキーダイオードＳを、逆電圧に依存しない逆方向電流を有するショットキーダイオードにより置換することができる。ここでショットキーダイオードとしてはとりわけＴＭＢＳダイオードまたはＴＪＢＳダイオードを使用することができる。これらのショットキーダイオードはとりわけ、過電圧保護ツェナーダイオードとともに半導体に集積することもできる。このような保護素子は、通常のショットキーダイオードを含む構成よりも高い使用温度で駆動することができる。温度の上昇が必要ない場合には、択一的にこのような構成の順方向電圧を有利にはさらに小さく選択することもできる。

図３には、本発明の集積構成体の第１実施例の断面が概略的に示されている。ｐドープされたシリコン基板１の上にはｎドープされたシリコン層２があり、このシリコン層には薄い酸化物４とドープされたポリシリコン５が充填されたトレンチ３が少なくとも２つ取り付けられている。さらに少なくとも１つの個所には高濃度のｎドープ領域６がある。領域２と５には金属化層８が、領域６には金属化層９が、領域１には金属化層７が設けられている。

金属化層８は、トレンチ３の間の領域でｎドープされた層２とショットキー接点を形成し、ドープされたポリシリコン層５と付加的にオーム接点を形成する。金属化層８は端子Ａ１として用いられる。金属化層８の金属を適切に選択することにより、ショットキーダイオードＳの順方向電圧が設定される。通例、金属化層８は複数の層からなり、本来のショットキー金属、たとえばアルミニウム製の層の上にある。しかし金属化層８のショットキー金属として、通常は単純な金属層ではなく、ケイ化物層すなわち金属とシリコンとの化合物、たとえばＴｉＳｉ_２が使用される。層９と７は、高濃度にｎドープまたはｐドープされた層６、１とともにオーム接点を形成し、端子Ａ２およびＡ３として用いられる。これらを従来技術による多層金属層から作製することもできる。

幾何形状とドープ濃度は、保護素子の所望の阻止特性に対応して選択される。たとえば２０Ｖ適用のためには、ｎドープ層２の厚さは約３μｍであり、高濃度にｎドープされた層６の深さは２μｍであり、トレンチ３の深さは１〜２μｍであり、トレンチの幅とトレンチ間の間隔はたとえば０．５μｍである。層１、２および６のドープ濃度は、たとえば１・１０^１９、３・１０^１６および１・１０^２０ｃｍ^−３である。トレンチの幅も、有利な阻止電流特性に影響することなく、より大きく選択することができる。

半導体技術の状態に対応する付加的な周辺構造およびパッシベーション構造は実施例には示されていない。同様に、通例はチップ表面にある酸化物層およびその他の誘電層も分かりやすくするため省略してある。

別の実施例が図４に示されている。この場合、ｎドープされた領域２の下部は、高濃度にｎドープされた埋込層（バリア層）２２を有し、この層２２はたとえば５μｍの厚さと約１・１０^１９ｃｍ^−３のドープ濃度を有する。埋込層２２の下方には約２μｍ厚のｎドープされた層２３があり、この層は層２と同じドープ濃度を有する。この層の導電性が高いので、埋込層２２は、ショットキー接点８から高濃度にドープされた領域６に電流が流れるときに発生する回路抵抗を低減する。ツェナーダイオードのブレーク電圧はｐドープ層１とこれに続くｎドープ層のドープ濃度により決定されるから、高濃度のｎドープ層２２と層１との間には低濃度のｎドープ層２３が存在しなければならない。もちろん高濃度のｎドープ層である埋込層２２の厚さをさらに大きくすることもできる。これにより回路抵抗が有利にはさらに低減される。

本発明の新規の製造プロセスでは、埋込層の厚さを２００μｍ以上の値に高めることができる。これにより回路抵抗を、通常の場合を超えてさらに低減することができる。ｎドープ層２をエピタキシャル層としてｎドープ基板１の上に析出する通常の製造方法とは異なり、本発明の新規の製造方法の製造プロセスは、埋込層２２として用いられるたとえば２００μｍ厚の高濃度ｎドープ基板ウェハから開始される。続いて基板２２の両側にｎドープ・エピタキシャル層２または２３が取り付けられる。ｎドープ・エピタキシャル層２３の上には別のエピタキシャル層が析出される。この別のエピタキシャル層は高濃度のｎドープ濃度を有し、ｐドープ層１として用いられる。これに続いて通例のように、トレンチ３と別の構造体が取り付けられる。

択一的に別のｐドープ・エピタキシャル層は、ｐドープ層１の作製のために省略することができる。その代わりにｐドープ層１をイオン打ち込みまたはその他の通常の方法により取り付けることができる。

図５には、図４の実施例とは異なり、ＴＭＢＳダイオードの代わりにＴＪＢＳダイオードが含まれている実施例が示されている。符合と構造は、トレンチ３の領域を除いて対応する。薄い酸化層４の代わりに、トレンチにはｐドープシリコン層５１がある。ｐドープシリコン層５１の代わりに高濃度のｐドープポリシリコン層を使用することもできる。ｐドープ領域がトレンチの上側にあり、金属８またはポリシリコンがトレンチ内にある別の実施形態も考えられる。もちろん埋込層２２を省略することもできる。

図３から５にしたがって集積された保護素子には全体でまたは部分的に導電性金属を設けることができ、たとえば銅の金属本体の上にロウ付けすることができる。熱容量が大きいことにより、短時間の電流パルスでも熱がこの本体に移行し、半導体における許容できないほどの温度上昇を阻止する。とりわけ金属層７と８は金属本体にロウ付けするか、または通常のように接続することができる。

Claims (9)

1. 電流供給部と電子回路との間に接続される少なくとも１つのショットキーダイオード（Ｓ）と、少なくとも１つのツェナーダイオード（Ｚ）と、を有する保護素子であって、
   前記ショットキーダイオード（Ｓ）のアノードが前記電流供給部と接続されており、前記ショットキーダイオード（Ｓ）のカソードが前記電子回路および前記ツェナーダイオード（Ｚ）のカソードと接続されており、前記ツェナーダイオード（Ｚ）のアノードがアースと接続されている保護素子において、
   前記ショットキーダイオード（Ｓ）は、ｎドーピングされたシリコン層（２）に設けられたトレンチ（３）を備えたトレンチ・ＭＯＳ・バリア・ジャンクション・ダイオードまたはトレンチ・ＭＯＳ・バリア・ショットキーダイオード（ＴＭＢＳダイオード）またはトレンチ・ジャンクション・バリア・ショットキーダイオード（ＴＪＢＳダイオード）として半導体に集積されており、
   前記保護素子は、前記ツェナーダイオード（Ｚ）のアノードとして使用されるｐドーピング基板（１）を有しており、
   高濃度にｎドーピングされた埋込層（２２）が、前記ｎドーピング層（２）と前記ｐドーピング基板（１）との間に設けられている、
   ことを特徴とする保護素子。
2. 前記高濃度にｎドーピングされた埋込層（２２）と前記ｐドーピング基板（１）との間に、低濃度にｎドーピングされた層（２３）が設けられている、
   請求項１に記載の保護素子。
3. 前記ｎドーピングされた層（２）の上に金属化部（８）が設けられており、前記金属化部（８）は、前記トレンチ（３）の間で前記ｎドーピングされた層（２）とともに、前記トレンチ・ＭＯＳ・バリア・ジャンクション・ダイオードまたは前記トレンチ・ＭＯＳ・バリア・ショットキーダイオード（ＴＭＢＳダイオード）または前記トレンチ・ジャンクション・バリア・ショットキー・ダイオード（ＴＪＭＳダイオード）を構成する、
   請求項１に記載の保護素子。
4. 前記ｎドーピングされた層（２）の少なくとも１つの箇所において、金属化層（９）と共にオーム接点を形成する高濃度にｎドーピングされた領域（６）が設けられている、
   請求項１に記載の保護素子。
5. 前記トレンチ（３）は長方形またはＵ字形を有する、
   請求項２から４までのいずれか１項に記載の保護素子。
6. 前記トレンチ（３）はストライプ状に、またはアイランドとして配置されており、前記アイランドは円形または六角形に構成されている、
   請求項１から５までのいずれか１項に記載の保護素子。
7. 金属層が設けられており、複数またはすべての金属層はロウ付け可能に構成されており、集積保護素子が金属本体の上、または金属本体の間にロウ付けされている、
   請求項１から６までのいずれか１項に記載の保護素子。
8. 前記高濃度にｎドーピングされた埋込層（２２）として用いられる基板ウェハの両側の上に前記ｎドーピング層（２）および低濃度にｎドーピングされた層（２３）をエピタキシャル成長させ、
   前記低濃度にｎドーピングされた層（２３）の上に前記ｐドーピング基板（１）をエピタキシャル成長させ、
   これに続いて前記トレンチ（３）と別の層または構造体を取り付ける、
   請求項１から７までのいずれか１項に記載の保護素子の製造方法。
9. 前記高濃度にｎドーピングされた埋込層（２２）として用いられる基板ウェハの両側の上に前記ｎドーピング（２）および低濃度にｎドーピングされた層（２３）をエピタキシャル成長させ、
   前記低濃度にｎドーピングされた層（２３）に前記ｐドーピング基板層（１）をイオン打ち込みによって取り付け、
   前記トレンチ（３）および別の層または構造体を取り付ける、
   請求項１から７までのいずれか１項に記載の保護素子の製造方法。

Images