JP5389033B2 - 半導体装置および同半導体装置の製造方法 - Google Patents

半導体装置および同半導体装置の製造方法 Download PDF

Info

Publication number
JP5389033B2
JP5389033B2 JP2010525332A JP2010525332A JP5389033B2 JP 5389033 B2 JP5389033 B2 JP 5389033B2 JP 2010525332 A JP2010525332 A JP 2010525332A JP 2010525332 A JP2010525332 A JP 2010525332A JP 5389033 B2 JP5389033 B2 JP 5389033B2
Authority
JP
Japan
Prior art keywords
doped
type silicon
silicon epitaxial
epitaxial layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010525332A
Other languages
English (en)
Other versions
JP2010539720A (ja
Inventor
クゥ ニン
ゲアラッハ アルフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2010539720A publication Critical patent/JP2010539720A/ja
Application granted granted Critical
Publication of JP5389033B2 publication Critical patent/JP5389033B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はヘテロ接合と埋め込みエミッタとを有するダイオード、とりわけ自動車発電機システムで使用されるＺダイオードとして適したダイオードに関する。降伏電圧は用途に応じておよそ２０Ｖまたは４０Ｖに設計される。これにより、１４Ｖまたは２８Ｖの車載電源での使用が可能になる。
現代の自動車では、益々多くの機能が電気素子によって実現されるようになってきている。このため、電力需要も増大している。この需要を賄うためには、自動車における発電機システムの効率を高めなければならない。今日まで、自動車発電機システムでは、Ｚダイオードとして通常はシリコンダイオードが使用されている。安価なシリコンダイオードの利点は、逆電流が小さいこと、ロバストネスが高いことにある。
シリコンダイオードの欠点は順電圧ＶＦが比較的高いことである。室温では、ＶＦ＝０．７Ｖで漸く電流が流れ始める。正常な動作条件下では、例えば５００Ａ／ｃｍ2の電流密度では、ＶＦは１Ｖを超えて上昇する。この順方向損失が発電機の効率を著しく低下させる。シリコンダイオードの他の欠点は降伏電圧の正の温度係数である。
シリコンダイオードの降伏電圧は電子なだれの発生によって決まり、温度の上昇とともに上昇する。電源電圧を制限するためにＺダイオードを使用すると、周囲温度が高く、特別な動作条件のとき（負荷脱落、負荷遮断）に、場合によっては保護機能を保証できなくなる。その場合、車載電源の電圧は短期的に最大許容値を超えて上昇し、車載電源から供給電圧を得ている電気素子の損傷をもたらす。
順方向損失を少なくするために、DE-OS 102004056663では、シリコンダイオードの代わりにいわゆる高効率ダイオード（ＨＥＤ）を使用することが提案されている。高効率ダイオード（ＨＥＤ）は、従来のショットキーダイオードと違い、逆電圧に起因する障壁低下効果がなく、それゆえに逆電流の小さい、新種のショットキーダイオードである。高効率ダイオード（ＨＥＤ）は、半導体チップ上にモノリシックに集積させた、従来のショットキーダイオードと、フィールドプレート、ｐｎ接合または異なる障壁金属などの他の要素との組合せからなる。トレンチ技術ではよく用いられる。ＨＥＤは少なくとも幾つかの溝またはとレンチ構造を含んでいる。これらの溝は、深さがおよそ１−３μｍ、幅がおよそ０．５−１μｍである。ＨＥＤを用いれば、実質的に、およそ０．５−０．６Ｖの低い順電圧を実現することができる。
ＨＥＤに代わるものは、DE-OS 102006024850で提案されているヘテロ接合ダイオードないしＨＪＤである。例えばシリコンなどの同一の半導体材料からなる異なってドープされた２つの層からなる通常のｐｎ接合とは違い、ヘテロ接合は例えばシリコンゲルマニウム（Ｓｉ1-xＧｅx）からなるｐドープ層とシリコン（Ｓｉ）からなるｎドープ層とから形成される。ここで、添字ｘはゲルマニウムの割合を表している。例えば、ｘ＝０．３はゲルマニウムの割合が３０％であることに相当する。
ヘテロ接合ダイオードＨＪＤの実施例は図１に示されている。図示されたＨＪＤはおよそ２００μｍの厚さの高濃度ｎドープシリコン基板１から成っている。この基板１の上には、厚さがおよそ１．１μで、ドーパント濃度が例えば４．５×１０16ｌ／ｃｍ3のｎドープシリコンエピタキシャル層２がある。この層の上には、ゲルマニウムの割合が１０−４０％のＳｉＧｅ層３がある。このＳｉＧｅ層はおよそ１０−５０ｎｍの厚さであり、１０19ｌ／ｃｍ3を超す濃度のホウ素でドープされている。高濃度ドーピングでは、階段状のｐドーピングプロフィールが有利である。
チップの上側のＳｉＧｅ層３も下側のシリコン基板１も金属コンタクト４または５を備えている。これらのコンタクトは例えばクローム、ニッケルおよび銀の層から成っていてよい。コンタクト４および５はダイオードのアノード電極ないしカソード電極を形成している。ヘテロ接合ダイオードＨＪＤを用いれば、半導体材料のみから成る通常のダイオードの場合よりも低い順電圧ＶＦを達成することができる。
多数の非常に微細な構造（＜μｍ）から成るDE-OS 102004056663の場合とは異なり、ＨＪＤはもっと簡単に製造することができる。ヘテロ接合のエネルギー障壁は印加される逆電圧に依存する度合いが明らかに低い。というのも、ショットキーダイオードの顕著な障壁低下効果が現れないからである。それゆえ、ＨＪＤにおける逆電流は、例えばＨＥＤで使用しなければならないコストのかかる対策がなくても、従来のショットキーダイオードの場合より小さい。
従来のシリコンダイオードにおいても、上記の代替ＨＥＤまたはＨＪＤにおいても、縁部構造が必要である。縁部構造がなければ、磁界の強さはチップ内部でよりもチップ縁部の表面で大きくなってしまう。そうなると、チップ縁部の非常に小さな面積（電流密度が高すぎる）に所望の電圧よりも低い電圧で既に降伏が起こってしまう。素子の縁部領域の磁界の強さは適切な縁部構造によって低減される。その結果、降伏はもはや縁部領域ではなく、素子の中央で生じる。縁部構造の実施例はいわゆるフローティングガードリングである。
図２には、ガードリング縁部構造を有するｐｎダイオードが示されている。図２のシリコンダイオードの例で分かるように、このダイオードの内部構造は、高濃度ｎドープシリコン基板１、その上に配置されたｎドープシリコンエピタキシャル層２、およびｎ型シリコンエピタキシャル層２中に拡散させた少なくとも１つのｐドープウェル６から構成されている。コンタクト４および５はダイオードのアノード電極ないしカソード電極を形成している。縁部構造はｎ型シリコンエピタキシャル層２中に拡散させた少なくとも１つの環状のｐドープウェル６６から成る。素子の縁部領域の上には、シリコン表面を電気的な短絡および様々な汚れから保護するために、酸化物層７がある。ウェル６６は、縁部領域の空乏層を拡大し、以て素子の縁部領域における磁界の強さを低減するために使用される。その結果、ダイオードの降伏電圧は縁部領域によってではなく、ダイオードの中央部分によって決まる。ウェル６６は大電流を通す機能は有していない。それゆえ、環状ウェルはふつう比較的細く設計されるので、「リング」という名前が付けられている。
縁部構造を有するｐｎダイオードの別の例は、図３に示されているフィールドプレート縁部構造を有するｐｎダイオードである。ここで、３も図２に示されているのと同じ構成要素から、すなわち、高濃度ｎドープシリコン基板１、その上に配置されたｎドープシリコンエピタキシャル層２、ｎ型シリコンエピタキシャル層２中に拡散した少なくとも１つのｐドープウェル６および再びダイオードのカソード電極として使用される金属コンタクト５から成るシリコンダイオードである。ダイオードのアノード電極として使用される金属層４４は、縁部のｐドープウェル６を越えて広がっている。金属４４とｐドープウェル６ないしｎドープシリコンエピタキシャル層２との間には酸化物層７がある。この金属-酸化物-Ｓｉ構造がいわゆるフィールドプレートである。このフィールドプレートも、縁部領域の空乏層を拡大し、以て素子の縁部領域における磁界の強さを低減するという役目を持っている。
チップ縁部には金属リング８があり、空乏層がチップ縁部に達するのを防いでいる。このフィールドプレート縁部構造を用いれば、同様に、素子の中央で降伏を生じさせることができる。上に挙げた２つの例の他に、もちろんさらに別の縁部構造が知られている。これらの構造に共通する特徴は、さらにチップ面積を必要とするということである。さらに、大抵はさらなるプロセス工程ないしマスクも必要とする。これは高い欠陥の危険性につながる。結局のところ、これは製造コストの増大につながる。
その上、チップ縁部の表面にさらに構造を付加すると、素子の動作時に品質がある程度損なわれる危険性がある。というのも、表面もチップ縁部も汚れと機械的応力に強くさらされるからである。
発明の開示
本発明の課題は、自動車発電機システムでツェナーダイオード（Ｚダイオード）として使用するのに適した、順電圧が低く、ロバストネスの高いダイオードを実現することを含んでいる。この課題は独立請求項に記載された特徴によって解決される。
順電圧が低いことによって、有利には、ダイオードの電力損失が少なくなり、発電機の効率が上がる。さらに、降伏電圧が温度に依存しない、または弱く依存するだけである。それゆえ、負荷遮断動作時の車載電源電圧の上昇は通常のダイオードを使用した場合よりも小さい。このため、車載電源の負荷が過電圧からより良く保護される。通常のダイオードの製造時の高価で面積集約的な縁部構造はなくすことができる。これにより、特に有利な製造方法が実現される。
本発明の解決手段のダイオードは埋め込みエミッタを有するヘテロ接合ダイオードであり、以下では単に"ＨＪＤ−ＢＥ"と呼ばれる。ＨＪＤ−ＢＥは、降伏が埋め込みエミッタにおいて、つまり半導体の内部で生じ、敏感な表面や縁部では生じないように設計されている。ＨＪＤ−ＢＥの降伏電圧の合計はリーチスルー降伏となだれ降伏の組合せによって決まる。別の利点も得られる。つまり、ＨＪＤ−ＢＥの順電圧は従来のダイオードの場合よりも低い。特に、素子内部で降伏が起こることが有利である。これによって降伏が非常に安定する。なぜならば、降伏が半導体表面の電荷に影響されないからである。
上記の降伏電圧は通常のＺダイオードよりも小さな温度係数を有している、またはもはやそもそも温度に依存しない。また、付加的な縁部構造は有利には省くことができる。
ダイオード特性を有する半導体装置の構造に関する公知の解決手段を示す。 ダイオード特性を有する半導体装置の構造に関する公知の解決手段を示す。 ダイオード特性を有する半導体装置の構造に関する公知の解決手段を示す。 本発明の実施例を示す。 埋め込みエミッタを有するプレーナショットキーダイオードを示す。 埋め込みエミッタを有するヘテロ接合ダイオードに関するシミュレーション結果を示す。
考えられる実施形態に基づく上記構造および機能の詳細な説明
図４に示されているように、本発明のＨＪＤ−ＢＥは、高濃度ｎドープシリコン基板１、第１のｎ型シリコンエピタキシャル層２２、第２のｎ型シリコンエピタキシャル層１２、ＳｉＧｅ層３、少なくとも１つの埋め込みｐドープエミッタウェル９、チップ上面のオーミックコンタクトないしアノード電極としての金属層４、およびチップ下面のオーミックコンタクトないしカソード電極としての金属層５から成っている。第１のｎ型シリコンエピタキシャル層２２は第２のｎ型シリコンエピタキシャル層１２よりも高いドーパント濃度を用いる。ｐドープＳｉＧｅ層３と第２のｎ型シリコンエピタキシャル層１２の間のｐｎ接合の他に、埋め込みｐドープエミッタウェル９と第１のｎ型シリコンエピタキシャル層２２の間にも、埋め込みｐドープエミッタウェル９と第２のｎ型シリコンエピタキシャル層１２の間にもｐｎ接合が形成されている。
ＳｉＧｅ層３は、図１の実施例のように、およそ１０−５０ｎｍの厚さであり、ゲルマニウムの割合が１０−４０％であり、１０19ｌ／ｃｍ3を超す濃度のホウ素でドープされている。高濃度ドーピングでは、階段状のｐドーピングプロフィールが有利である。これにより、半導体材料のみから成る通常のダイオードの場合よりも低い順電圧を達成することができる。ヘテロ接合のエネルギー障壁は、ショットキーダイオードの障壁低減効果の場合とは異なり、印加される逆電圧に依存する度合いが明らかに低い。それゆえ、ＨＪＤにおける逆電流は、例えばＨＥＤで使用されるコストのかかる対策がなくても、ショットキーダイオードの場合より小さい。この発明のＨＪＤ−ＢＥの降伏電圧は２つの部分構造によって決まり、両方の部分構造の降伏電圧の和である。つまり、ＢＶ＝ＢＶ１＋ＢＶ２。
第１のｎ型シリコンエピタキシャル層２２、埋め込みｐドープエミッタウェル９および高濃度ｎドープシリコン基板１から成る第１の部分構造は、その降伏電圧ＢＶ１がなだれ降伏の仕組みによって決まるように設計される。これは、第１のｎ型シリコンエピタキシャル層２２のドーパント濃度、ｐドープエミッタウェル９のドーパント濃度、および高濃度ｎドープシリコン基板１と埋め込みｐドープエミッタウェル９の間の距離を適切に設計することによって達成できる。最も単純なケースでは、ｐドープエミッタウェル９のドーパント濃度は第１のｎ型シリコンエピタキシャル層２２のドーパント濃度よりもずっと高く選ばれる。そうすれば、なだれ降伏電圧は実際上もはやｐドープエミッタウェル９のドーパント濃度に依存しない。これは片側が急峻な接合である。
ｐドープＳｉＧｅ層３、第２のｎ型シリコンエピタキシャル層１２および埋め込みｐドープエミッタウェル９から成る第２の部分構造は、その降伏電圧ＢＶ２がいわゆるリーチスルー効果によって決まるように設計される。これは、第２のｎ型シリコンエピタキシャル層１２のドーパント濃度およびＳｉＧｅ層３と埋め込みｐドープエミッタウェル９の間の距離を適切に設計することによって行われる。第２の部分構造はｐｎｐバイポーラ構造（「埋め込みエミッタ」）である。
ＨＪＤ−ＢＥの降伏のとき、最も電界強度の高い場所は、したがってまた電荷キャリア対のなだれ発生も、素子の表面にではなく、埋め込みｐドープエミッタウェル９と第１のｎ型シリコンエピタキシャル層２２の間のｐｎ接合にある。
図６には、埋め込みエミッタを有するヘテロ接合ダイオードに関するシミュレーション結果の例が示されている。ここで、上にはシミュレーションで使用した構造が、真ん中には電界強度が、下にはＡＢに沿って降伏が開始した時の電界強度Ｅの概略的なプロフィールが示されている。
電界が最も強い場所はチップ縁部でも表面でもなく、半導体の内部にあるので、コストのかかる付加的な縁部構造を省くことができる。これによって、チップ面積の節約だけでなく、製造プロセスの単純化ももたらされる。というのも、付加的なプロセス工程ないしマスクが不要になるからである。降伏が内部で起こる、つまり、ボリューム降伏であるから、素子のロバストネスは縁部構造を備えたエレメントの場合よりも高い。
第１の部分構造の降伏電圧ＢＶ１はなだれ降伏によって決まるので、正の温度係数が用いられる。つまり、降伏電圧ＢＶ１は温度上昇とともに上昇する。第２の部分構造の降伏電圧ＢＶ２はリーチスルー降伏によって決まり、負の温度係数が用いられる。本発明のＨＪＤ−ＢＥの総降伏電圧ＢＶは正の温度係数を有するＢＶ１と負の温度係数を有するＢＶ２との和であるから、降伏電圧ＢＶは通常のアバランシェダイオードよりも明らかに小さい温度係数を有している。ジオメトリとドーパント濃度を適切に設計することにより、降伏電圧ＢＶの温度依存性をさらに抑制することすらできる。これは、自動車発電機において電源電圧を制限するために高温および大電流のもとでダイオードを使用しなければならない場合に、極めて有利である。
上記の構造は原則的には他の電圧向けにも、特に遥かに高い電圧向けにも設計することができる。構成部材は両側半田づけによって公知の圧入ダイオードハウジングの中に取り付けることができる。チップを切り離す際に生じることのある結晶欠陥は通常のようにウェットエッチングまたはドライエッチングによって取り去ることができる。
縁部構造が不要、降伏電圧の温度係数が小さいまたは全く消えるという利点は、もちろん、ヘテロ接合が存在しないホモｐｎ接合の場合でも利用できる。この場合、図４のｐドープ層３はＳｉＧｅから成るのではなく、単純にまたｐドープシリコンから成る。
有利なことに、本発明による解決手段はショットキーダイオードにも適している。ＨＪＤ−ＢＥが示す利点、例えば、
降伏電圧ＢＶ１，ＢＶ２の独立した選択、あるいはＢＶ＝ＢＶ１＋ＢＶ２、
ボリューム降伏による高いロバストネス、
降伏電圧の温度係数の補償
といった利点はショットキーダイオードにおいても実現できる。
図５に示されているように、本発明の埋め込みエミッタを備えたプレーナショットキーダイオードは、高濃度ｎドープシリコン基板１、第１のｎ型シリコンエピタキシャル層２、第２のｎ型シリコンエピタキシャル層１２、少なくとも１つの埋め込みｐドープエミッタウェル９、チップ上面のショットキーコンタクトないしアノード電極としての金属層ｒ４、およびチップ下面のオーミックコンタクトないしカソード電極としての金属層５から成っている。
図４に示されているＨＪＤ−ＢＥの場合と同様に、第１のｎ型シリコンエピタキシャル層２２は第２のｎ型シリコンエピタキシャル層１２よりも高いドーパント濃度を用いる。ショットキーコンタクト４４と第２のｎ型シリコンエピタキシャル層１２の間の障壁の他に、埋め込みｐドープエミッタウェル９と第１のｎ型シリコンエピタキシャル層２２の間にも、埋め込みｐドープエミッタウェル９と第２のｎ型シリコンエピタキシャル層１２の間にもｐｎ接合が形成されている。
図５に示されている埋め込みエミッタを備えたプレーナショットキーダイオードの他に、本発明による解決手段の思想は既に先行技術で挙げたトレンチ構造を有するショットキーダイオードにも適用可能である。
その他の特定の実施形態は次の通り。
ｐドープＳｉＧｅ層３のゲルマニウムの割合が１０−４０％である。
ｐドープＳｉＧｅ層３が１０19ｌ／ｃｍ3を超す濃度のホウ素でドープされている。ここで、ドーピングプロフィールは階段状としてよい。
上記半導体素子を備えた装置が発電機効率を高めるために自動車発電機の整流器で使用される。この装置は大電流下でのツェナー動作における降伏動作に適している、および／または空乏層温度が高いとき、特に２００°Ｃを超すときの動作に適している。
降伏電圧がおよそ２０Ｖまたは４０Ｖであるような実施形態も可能である。他の実施形態では、４０Ｖよりも遥かに高い降伏電圧も可能である。
上記のＨＪＤ−ＢＥは、シリコンの代わりに他の材料、とりわけIII-V族化合物、ＳｉＣ／Ｓｉなどから製造されている。ヘテロ接合は別の実施形態ではホモ接合、とりわけｐ型Ｓｉ／ｎ型Ｓｉに替えてもよい。また、層のドーピングの順序を正確に逆にした（ｐの代わりにｎ、ｎの代わりにｐ）ＨＪＤ−ＢＥも可能である。
別の実施形態では、縁部構造として他の半導体素子が、とりわけダイオード、ＭＯＳＦＥＴ、ＩＧＢＴなどが、縁部に環状に存在する。

Claims (15)

  1. 高濃度ｎドープシリコン基板（１）と第１のｎ型シリコンエピタキシャル層（２２）とから成る半導体装置であって、前記第１のｎ型シリコンエピタキシャル層（２２）は前記高濃度ｎドープシリコン基板（１）に直に接しており、ｐドープＳｉＧｅ層（３）が第２のｎ型シリコンエピタキシャル層（１２）に接し、ｐｎ接合をヘテロ接合ダイオードとして形成しており、当該ヘテロ接合ダイオードは前記第１のｎ型シリコンエピタキシャル層（２２）の上にあり、前記第１のｎ型シリコンエピタキシャル層（２２）は前記第２のｎ型シリコンエピタキシャル層（１２）よりも高いドーパント濃度を有しており、前記２つのｎ型シリコンエピタキシャル層の間には少なくとも１つのｐドープエミッタウェル（９）があって、埋め込みエミッタを形成しており、前記第１のｎ型シリコンエピタキシャル層（２２）と前記第２のｎ型シリコンエピタキシャル層（１２）とへのｐｎ接合が形成されており、前記少なくとも１つのエミッタウェル（９）は前記２つのエピタキシャル層によって完全に包囲されており、
    前記高濃度ｎドープシリコン基板（１）と前記第１のｎ型シリコンエピタキシャル層（２２）と前記埋め込みｐドープエミッタウェル（９）とから成る第１の部分構造は該部分構造の降伏電圧ＢＶ１がなだれ降伏によって決まるように設計されており、前記埋め込みｐドープエミッタウェル（９）と前記第２のｎ型シリコンエピタキシャル層（１２）と前記ＳｉＧｅ層（３）とから成る第２の部分構造は該部分構造の降伏電圧ＢＶ２がリーチスルー効果によって決まるように設計されており、総降伏電圧ＢＶ＝ＢＶ１＋ＢＶ２である、ことを特徴とする半導体装置。
  2. 前記半導体装置全体の降伏電圧ＢＶの温度係数が非常に小さいまたはまったく消えてしまうように、前記第１の部分構造の降伏電圧ＢＶ１は正の温度係数を有しており、前記第２の部分構造の降伏電圧ＢＶ２は負の温度係数を有している、請求項１記載の装置。
  3. 前記ｐドープＳｉＧｅ層（３）のゲルマニウムの割合が１０〜４０％である、請求項１または２記載の装置。
  4. 前記ｐドープＳｉＧｅ層（３）は１０19ｌ／ｃｍ3を超す濃度のホウ素でドープされており、ホウ素のドーピングプロフィールは階段状である、請求項１から３のいずれか１項記載の装置。
  5. 発電機効率を高めるために自動車発電機の整流器で使用される、請求項１から４のいずれか１項記載の装置。
  6. 前記ＳｉＧｅないしＳｉ領域が他の半導体材料に置き換えられている、請求項１から５のいずれか１項記載の装置。
  7. 前記他の半導体材料はIII-V族化合物である、請求項６記載の装置。
  8. 前記降伏電圧が２０Ｖまたは４０Ｖである、請求項１から７のいずれか１項記載の装置。
  9. 前記降伏電圧が４０Ｖよりも高い、請求項１から７のいずれか１項記載の装置。
  10. 前記ヘテロ接合ｐ型ＳｉＧｅ／ｎ型Ｓｉがホモ接合に置き換えられている、請求項１または２記載の装置。
  11. 前記ホモ接合はｐ型Ｓｉ／ｎ型Ｓｉ接合である、請求項１０記載の装置。
  12. 前記半導体装置は縁部構造として他の半導体素子を縁部に環状に有している、請求項１から１１のいずれか１項記載の装置。
  13. 前記他の半導体素子は、ダイオード、ＭＯＳＦＥＴ、ＩＧＢＴである、請求項１２記載の装置。
  14. 前記層のドーピングの順序を正確に逆にした（ｐの代わりにｎ、ｎの代わりにｐ）、請求項１から１３のいずれか１項記載の装置。
  15. 金属層（４４）と前記第２のｎ型シリコンエピタキシャル層（１２）の間の接合がショットキーコンタクトとして形成されており、前記ｐドープＳｉＧｅ層（３）は当該ショットキーコンタクトに置き換えられている、請求項１または２記載の装置。
JP2010525332A 2007-09-21 2008-09-17 半導体装置および同半導体装置の製造方法 Expired - Fee Related JP5389033B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007045184.0 2007-09-21
DE102007045184A DE102007045184A1 (de) 2007-09-21 2007-09-21 Halbleitervorrichtung und Verfahren zu deren Herstellung
PCT/EP2008/062346 WO2009040279A1 (de) 2007-09-21 2008-09-17 Halbleitervorrichtung und verfahren zu deren herstellung

Publications (2)

Publication Number Publication Date
JP2010539720A JP2010539720A (ja) 2010-12-16
JP5389033B2 true JP5389033B2 (ja) 2014-01-15

Family

ID=40256919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010525332A Expired - Fee Related JP5389033B2 (ja) 2007-09-21 2008-09-17 半導体装置および同半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8334179B2 (ja)
JP (1) JP5389033B2 (ja)
CN (1) CN101803029B (ja)
DE (1) DE102007045184A1 (ja)
WO (1) WO2009040279A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569334A (zh) * 2010-12-22 2012-07-11 中国科学院微电子研究所 阻变随机存储装置及系统
US8901647B2 (en) * 2011-12-08 2014-12-02 Infineon Technologies Ag Semiconductor device including first and second semiconductor elements
DE102012103699A1 (de) * 2012-02-15 2013-08-22 First Sensor AG Halbleiterstruktur für einen Strahlungsdetektor sowie Strahlungsdetektor
JP2022044549A (ja) * 2020-09-07 2022-03-17 ロバート ボッシュ （オーストラリア） ピーティーワイ リミテッド 整流素子のパッケージング方法および整流素子
CN115579382A (zh) * 2022-12-12 2023-01-06 深圳市森国科科技股份有限公司 半导体器件的终端结构及其半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
JP3505892B2 (ja) * 1995-12-27 2004-03-15 ソニー株式会社 バイポーラトランジスタの製造方法
JPH10117003A (ja) * 1996-10-14 1998-05-06 Hitachi Ltd 定電圧ダイオード及びその製造方法
JP4006879B2 (ja) * 1999-04-07 2007-11-14 富士電機ホールディングス株式会社 ショットキーバリアダイオードおよびその製造方法
JP2001189320A (ja) * 2000-01-04 2001-07-10 Toshiba Corp 半導体装置およびその製造方法
JP4231987B2 (ja) 2001-06-15 2009-03-04 日本電気株式会社 音声符号化復号方式間の符号変換方法、その装置、そのプログラム及び記憶媒体
JP2003069008A (ja) * 2001-08-23 2003-03-07 Mitsubishi Heavy Ind Ltd 半導体基板、電力変換器、回転機械、及び、半導体基板の製造方法
US20030141565A1 (en) * 2002-01-28 2003-07-31 Fumihiko Hirose Diode
JP3930436B2 (ja) * 2002-03-26 2007-06-13 株式会社東芝 半導体装置
JP2004072055A (ja) * 2002-06-10 2004-03-04 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
JP2005303027A (ja) * 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
DE102004056663A1 (de) 2004-11-24 2006-06-01 Robert Bosch Gmbh Halbleitereinrichtung und Gleichrichteranordnung
DE102005029263B4 (de) * 2005-06-23 2011-07-07 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit
DE102006024850A1 (de) 2006-05-24 2007-11-29 Robert Bosch Gmbh Halbleiterbauelement und Gleichrichteranordnung
US7638816B2 (en) * 2007-08-28 2009-12-29 Littelfuse, Inc. Epitaxial surge protection device
US7943959B2 (en) * 2007-08-28 2011-05-17 Littelfuse, Inc. Low capacitance semiconductor device

Also Published As

Publication number Publication date
JP2010539720A (ja) 2010-12-16
US20100301387A1 (en) 2010-12-02
US8334179B2 (en) 2012-12-18
CN101803029B (zh) 2012-11-28
WO2009040279A1 (de) 2009-04-02
CN101803029A (zh) 2010-08-11
DE102007045184A1 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
CN104576720B (zh) 半导体器件和逆导igbt
JP5453270B2 (ja) 半導体装置
US7902626B2 (en) Semiconductor device and method for its manufacture
US9941381B2 (en) Semiconductor device having a trench MOS barrier Schottky diode
TWI540738B (zh) 半導體裝置（二）
JP5389033B2 (ja) 半導体装置および同半導体装置の製造方法
US9263599B2 (en) Semiconductor system and method for manufacturing same
CN103378093A (zh) 具有相反极性肖特基二极管场保护环的肖特基二极管
US20210036166A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF
US9287416B2 (en) Schottky diode
KR20240078639A (ko) SiC 기반 보호 디바이스를 위한 구조 및 방법
JP5550737B2 (ja) 電子回路用の保護素子
US9748230B2 (en) Semiconductor apparatus having a trench Schottky barrier Schottky diode
KR100898655B1 (ko) 서지 보호용 반도체 장치
US20120187521A1 (en) Schottky diode having a substrate p-n diode
CN219040487U (zh) 非对称双向瞬态电压抑制器件
US8557640B2 (en) Low voltage PNPN protection device
JP4686782B2 (ja) 静電誘導ダイオード
JP2002043586A (ja) 半導体装置
CN117727798A (zh) 双向非对称瞬态电压抑制器器件
JP2007134596A (ja) サージ保護用半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130110

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131008

R150 Certificate of patent or registration of utility model

Ref document number: 5389033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees