JP5529986B1 - 遊技機 - Google Patents

Abstract

【課題】 遊技機の副基板内におけるコマンドの入力端から副制御回路に至るまでの信号経路に対するゴト行為を防止して、セキュリティをより高める。
【解決手段】 本発明の遊技機では、副基板３２は、インターフェイス回路８０と、インターフェイス回路８０に供給される第１電源電圧Ｖｃｃ１とは異なる電圧値の第２電源電圧Ｖｃｃ２で動作し、インターフェイス回路８０を介して所定のデータを受信し、かつ、所定のデータに基づいて報知装置部４３の動作を制御する副制御部７１と、インターフェイス回路８０に印加される第１電源電圧Ｖｃｃ１の変化を監視し、第１電源電圧Ｖｃｃ１に異常が発生した場合には、副制御部７１に割込信号を出力する電圧監視部９３とを有する。
【選択図】 図１１

Description

本発明は、遊技機に関する。

従来、複数の図柄がそれぞれの表面に配された複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと（以下、「開始操作」ともいう）を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと（以下、「停止操作」ともいう）を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。

このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理（以下、「内部抽籤処理」という）が行われ、その抽籤の結果（以下、「内部当籤役」という）と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せが表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体（メダル等）の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技の作動、遊技媒体の払い出し機会が増加するボーナスゲームの作動等を挙げることができる。

上述した遊技機は、通常、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の遊技機の主な遊技動作を制御する回路（主制御回路）が実装された主制御基板と、主に、映像の表示等による演出動作を制御する回路（副制御回路）が実装された副制御基板とを備える。そして、従来、副制御基板の動作を制御するためのコマンドを主制御基板から副制御基板に単方向通信する機能を有する遊技機が知られている（例えば、特許文献１参照）。特許文献１に記載されている遊技機では、副制御基板から主制御基板に対して信号入力が行われないので、副制御基板を介する主制御基板へのゴト行為を防止することができ、セキュリティを高めることができる。

また、従来、主制御基板及び副制御基板間における通信の安全性を高めるため、光ケーブルを用いた光通信が採用されている。この場合、外来ノイズによる制御回路の誤動作を減少させることができ、電波を用いたゴト行為を防止することができる。

特開２０１１−１４６号公報

上述のように、従来、主制御基板及び副制御基板間の通信に対するゴト行為の防止対策は種々提案されている。しかしながら、これまで、副制御基板内におけるコマンドの入力端から副制御回路に至るまでの信号経路に対して行われるゴト行為については、その防止対策がなされていない。

本発明は、上記実情を鑑みなされたものであり、本発明の目的は、副制御基板内におけるコマンドの入力端から副制御回路に至るまでの信号経路に対するゴト行為を防止して、セキュリティをより高めることが可能な遊技機を提供することである。

上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。

複数種の図柄が配置された表示列を複数含み、遊技中に該複数種の図柄を変動表示する変動表示部（例えば、後述の３つのリール３Ｌ，３Ｃ，３Ｒ及び３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒ）と、
前記変動表示部の動作を制御するとともに、遊技中の操作に関する所定のデータ（後述の各種コマンド）を送信する主制御部を有する主基板（例えば、後述の主制御基板３１）と、
前記主制御部から送信された前記所定のデータを受信する副基板（例えば、後述の副制御基板３２）と、
前記副基板に電気的に接続され、遊技中に所定の演出を行う報知装置部（例えば、後述のサブデバイス部４３）と、を備え、
前記主基板及び前記副基板間における前記所定のデータの通信は、前記主基板から前記副基板への一方向の通信であり、
前記副基板は、
前記所定のデータが入力されるインターフェイス回路と、
前記インターフェイス回路に供給される第１電源電圧（例えば、後述の第１電源電圧Ｖｃｃ１＝５Ｖ）とは異なる電圧値の第２電源電圧（例えば、後述の第２電源電圧Ｖｃｃ２＝３．３Ｖ）で動作し、前記インターフェイス回路を介して前記所定のデータを受信し、かつ、前記所定のデータに基づいて前記報知装置部の動作を制御する副制御部と、
前記インターフェイス回路に供給される前記第１電源電圧の変化を監視し、前記第１電源電圧に異常が発生した場合には、前記副制御部に割込信号を出力する第１の電圧監視部（例えば、後述の第３電圧監視回路９３）と、
前記副制御部に供給される前記第２電源電圧の変化を監視する第２の電圧監視部（例えば、後述の第２電圧監視回路９２）と、を有し、
前記副制御部は、前記第１の電圧監視部から前記割込信号が入力された場合には、前記主基板及び前記副基板間の通信状態がエラー状態であると判別し、該エラー状態に対応する特定の処理を行う
ことを特徴とする遊技機。

また、前記本発明の遊技機では、前記特定の処理が、前記報知装置部によりエラーが発生したことを報知する処理であるようにしてもよい。

さらに、前記本発明の遊技機では、前記報知装置部は、複数のサブデバイスを含み、前記複数のサブデバイスのうち、少なくとも一つのサブデバイス（例えば、後述の発光装置２０）は、その動作電圧の供給電源が、前記インターフェイス回路に供給される前記第１電源電圧の供給電源と共用されており、前記第１電源電圧の供給電源を前記インターフェイス回路と共有する前記サブデバイスに対する遊技者の不正行為により、前記第１電源電圧に異常が発生した場合には、前記副制御部は、該不正行為が行われたサブデバイス以外のサブデバイス（例えば、後述の画像表示装置１０、音声出力装置２１Ｌ，２１Ｒ）を制御して、エラーが発生したことを報知するようにしてもよい。

本発明によれば、上述のように、副基板（副制御基板）におけるコマンドの入力端から副制御部（副制御回路）に至るまでの信号経路の通信状況を監視することができるので、該信号経路に対するゴト行為を防止することができ、セキュリティをより高めることができる。

本発明の第１の実施形態における遊技機の機能フローを説明するための図である。 本発明の第１の実施形態における遊技機の外観構造を示す斜視図である。 本発明の第１の実施形態における遊技機の内部構造を示す図である。 本発明の第１の実施形態における遊技機が備える回路の全体構成を示すブロック図である。 本発明の第１の実施形態における副制御回路の内部構成を示すブロック図である。 本発明の第１の実施形態における遊技機の主制御回路の処理例を示すメインフローチャートである。 本発明の第１の実施形態におけるメインＣＰＵ（Central Processing Unit）の制御による割込処理の例を示すフローチャートである。 本発明の第１の実施形態におけるサブＣＰＵにより行われる主基板通信タスクの例を示すフローチャートである。 本発明の第１の実施形態におけるサブＣＰＵにより行われる演出登録タスクの例を示すフローチャートである。 本発明の第１の実施形態における演出内容決定処理の例を示すフローチャートである。 本発明の第１の実施形態における遊技機の主制御基板及び副制御基板の内部構成を示すブロック図である。 本発明の第１の実施形態におけるエラー発生時のサブＣＰＵによる割込処理の例を示すフローチャートである。 本発明の第２の実施形態における遊技機の主制御基板及び副制御基板の内部構成を示すブロック図である。 本発明の第２の実施形態におけるエラー発生時のサブＣＰＵによる割込処理の例を示すフローチャートである。 本発明の第３の実施形態における遊技機の主制御基板及び副制御基板の内部構成を示すブロック図である。

以下では、本発明に係る遊技機の各種実施形態を示すパチスロについて、図面を参照しながら説明する。

＜１．第１の実施形態＞
本発明の第１の実施形態に係るパチスロでは、副制御基板において、主制御基板から送信されるコマンドの入力端から副制御回路（サブＣＰＵ）に至る信号経路に設けられた後述のインターフェイス回路の電源電圧を監視することにより、該信号経路に対するゴト行為を防止する。以下、このような電源電圧の監視機能を備えるパチスロの構成について、図面を参照しながら説明するが、その前に、本実施形態に係るパチスロにおいて、通常時の遊技動作及び演出動作等に関連する構成の概要、並びに、遊技時及び演出時の主要な動作の処理フローの概要について説明する。

［機能フロー］
まず、図１を参照して、本発明の第１の実施形態に係るパチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、例えば、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。

遊技者によりパチスロにメダルが投入され、スタートレバーが操作されると、予め定められた数値の範囲（例えば、０〜６５５３５）の乱数から１つの値（以下、乱数値）が抽出される。

内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。内部当籤役の決定により、後述の入賞判定ラインに沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技の作動、ボーナスゲームの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「ハズレ」に係るものとが設けられる。

また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段及び特別遊技停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。

パチスロでは、基本的に、ストップボタンが押されたときから規定時間（１９０ｍｓｅｃ）内に、該当するリールの回転を停止するように制御される。本明細書では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」と称し、規定期間が１９０ｍｓｅｃ（最大遅延時間）である場合には、その最大数（最大滑り駒数）を図柄４個分に定める。

リール停止制御手段は、入賞に係る図柄の組合せの表示を許可する内部当籤役が決定されているときには、通常、１９０ｍｓｅｃ（図柄４コマ分）の規定時間内に、その図柄組合せが入賞判定ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが入賞判定ラインに沿って表示されないようにリールの回転を停止させる。

上述のようにして、複数のリールの回転が全て停止されると、入賞判定手段は、入賞判定ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。そして、入賞判定手段により入賞に係る図柄の組合せであるとの判定が行われると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れの動作が１回の遊技（単位遊技）として行われる。

また、パチスロでは、上述した一連の動作の中で、液晶表示装置による映像の表示動作、各種ランプによる光の出力動作、スピーカによる音声の出力動作、或いは、これらの動作の組合せを利用して様々な演出が行われる。このような演出動作は次のようにして行われる。

まず、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値（以下、演出用乱数値）が抽出される。演出用乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種の演出内容の中から今回実行する演出内容を抽籤により決定する。

そして、演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動して対応する演出を実行する。このように、パチスロでは、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役（言い換えると、狙うべき図柄の組合せ）を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。

［パチスロの構造］
次に、図２及び図３を参照して、本実施形態におけるパチスロの構造について説明する。なお、図２は、本実施形態のパチスロ１の外部構造を示す斜視図であり、図３は、パチスロ１の内部構造を示す図である。

（１）外観構造
パチスロ１は、図２に示すように、リールや回路基板等を収容したキャビネット１ａと、キャビネット１ａに対して開閉可能に取り付けられたフロントドア１ｂとを備える。キャビネット１ａの内部には、３つのリール３Ｌ，３Ｃ，３Ｒ（変動表示部）が設けられ、該３つのリール３Ｌ，３Ｃ，３Ｒはリールの回転方向と直交する方向（図２に示す例では横方向）に沿って一列に配置される。以下、リール３Ｌ，３Ｃ，３Ｒを、それぞれ左リール３Ｌ、中リール３Ｃ、右リール３Ｒという。

各リール（表示列）は、円筒状のリール本体と、リール本体の周面（周回面）に装着された透光性のシート材とを有する。シート材の表面には、複数（例えば２１個）の図柄がリール本体の周方向に沿って連続的に描かれる。

フロントドア１ｂの略中央には、例えば液晶表示装置等で構成される画像表示装置１０が設けられる。そして、画像表示装置１０は、３つの図柄表示領域４Ｌ，４Ｃ，４Ｒを含む表示画面を備える。本実施形態では、図柄表示領域４Ｌ，４Ｃ，４Ｒを含む表示画面の全体を使って、映像の表示が行われ、所定の演出が実行される。

３つの図柄表示領域４Ｌ，４Ｃ，４Ｒは、それぞれ、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒに対応して設けられる。そして、各図柄表示領域は、図２に示すように、正面（遊技者側）から見て、対応するリールと重畳する位置に設けられ、かつ、対応するリールより手前（遊技者側）に位置するように設けられる。なお、各図柄表示領域は、表示窓としての機能を有し、その背後に設けられた対応するリールに描かれた図柄が、該表示窓を介して目視することができる。以下、図柄表示領域４Ｌ，４Ｃ，４Ｒを、それぞれ左表示窓４Ｌ、中表示窓４Ｃ、右表示窓４Ｒという。

また、本実施形態では、各表示窓は、その背後に設けられた対応するリールの回転が停止したとき、該リールに描かれた複数種類の図柄のうち、連続して配置された３つの図柄を表示できるように構成される。すなわち、各表示窓の枠内には、上段、中段及び下段の各領域が設けられ、各領域に１個の図柄を表示することができる。そえゆえ、本実施形態では、表示画面に、３×３の配列形態で図柄を表示することができる。そして、本実施形態では、３×３の配列形態で表示された図柄において、左表示窓４Ｌから右表示窓４Ｒに渡って設定された擬似的なラインを、入賞か否かの判定を行うライン（以下、入賞判定ラインという）として定義する。

例えば、左表示窓４Ｌの上段領域、中表示窓４Ｃの上段領域及び右表示窓４Ｒの上段領域を繋ぐトップライン、左表示窓４Ｌの下段領域、中表示窓４Ｃの下段領域及び右表示窓４Ｒの下段領域を繋ぐボトムライン、左表示窓４Ｌの中段領域、中表示窓４Ｃの中段領域及び右表示窓４Ｒの中段領域を繋ぐセンターライン等を入賞判定ラインとして設定することができる。また、例えば、左表示窓４Ｌの上段領域、中表示窓４Ｃの中段領域及び右表示窓４Ｒの下段領域を繋ぐクロスダウンライン、左表示窓４Ｌの下段領域、中表示窓４Ｃの中段領域及び右表示窓４Ｒの上段領域を繋ぐクロスアップライン等も入賞判定ラインとして設定することができる。なお、入賞判定ラインの設定は、例えばパチスロ１の機種等に応じて任意に設定される。

画像表示装置１０の表示画面内の側端部付近には、７セグメントＬＥＤ（Light Emitting Diode）からなる７セグ表示器６が設けられる。７セグ表示器６は、今回の遊技に投入されたメダルの枚数（投入枚数）、特典として遊技者に払い出されるメダルの枚数（以下、払出枚数という）、パチスロ１の内部に預けられているメダルの枚数（以下、クレジット枚数という）等の情報をデジタル表示する。

また、フロントドア１ｂには、遊技者の操作対象となる各種装置（メダル投入口１１、ベットボタン１２、精算ボタン１４、スタートレバー１６、ストップボタン１７Ｌ，１７Ｃ，１７Ｒ）が設けられる。

メダル投入口１１は、遊技者によって外部からパチスロ１に投下されるメダルを受け入れるために設けられる。メダル投入口１１を介して受け入れられたメダルは、所定枚数（例えば３枚）を上限として１回の遊技に投入され、該所定枚数を超えた分のメダルは、パチスロ１の内部に預けることができる（いわゆるクレジット機能）。

ベットボタン１２は、パチスロ１の内部に預けられているメダルから１回の遊技に投入する枚数を決定するために設けられる。精算ボタン１４は、パチスロ１の内部に預けられているメダルを外部に引き出すために設けられる。

スタートレバー１６は、全てのリール（３Ｌ，３Ｃ，３Ｒ）の回転を開始するために設けられる。ストップボタン１７Ｌ，１７Ｃ，１７Ｒは、それぞれ、左リール３Ｌ、中リール３Ｃ、右リール３Ｒに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン１７Ｌ，１７Ｃ，１７Ｒを、それぞれ左ストップボタン１７Ｌ、中ストップボタン１７Ｃ、右ストップボタン１７Ｒという。

また、フロントドア１ｂには、図２に示すように、メダル払出口１８、メダル受皿１９等が設けられる。メダル払出口１８は、後述のメダル払出装置３３の駆動により排出されるメダルを外部に導く。また、メダル受皿１９は、メダル払出口１８から排出されたメダルを貯める。

さらに、フロントドア１ｂには、図２に示すように、例えばランプ（ＬＥＤ等）等で構成される発光装置２０、例えばスピーカ等で構成される音声出力装置２１Ｌ，２１Ｒ等が設けられる。発光装置２０は、演出内容に対応するパターンで、光を点消灯する。また、音声出力装置２１Ｌ，２１Ｒは、演出内容に対応する効果音や楽曲等の音を出力する。

（２）内部構造
次に、パチスロ１の内部構造を、図３を参照しながら説明する。なお、図３は、フロントドア１ｂが開放された状態を示す図であり、フロントドア１ｂの裏面側の構造及びキャビネット１ａの内部の構造を示す。

キャビネット１ａ内の上方部分には、後述の主制御回路４１（図４参照）が実装された主制御基板３１（主基板）が設けられる。なお、主制御回路４１は、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の、パチスロ１における遊技の主な動作及び該動作間の流れを制御する回路である。主制御回路４１の具体的な構成については、後で詳述する。

キャビネット１ａ内の略中央部分には、３つのリール（左リール３Ｌ、中リール３Ｃ及び右リール３Ｒ）が設けられる。なお、図３には示さないが、各リールは、所定の減速比を有するギアを介して対応する後述のステッピングモータ（図４中のステッピングモータ６１Ｌ，６１Ｃ，６１Ｒのいずれか）に接続される。

また、キャビネット１ａ内において、左リール３Ｌの中リール３Ｃとは反対側の側部（図３に示す例で左側）には、後述の副制御回路４２（図４及び５参照）が実装された副制御基板３２（副基板）が設けられる。なお、副制御回路４２は、画像表示装置１０、音声出力装置２１Ｌ，２１Ｒ、発光装置２０等による演出動作を制御する回路である。副制御回路４２の具体的な構成については、後で詳述する。

キャビネット１ａ内の下方部分には、多量のメダルを収容可能であり、かつ、それらを１枚ずつ排出可能な構造を有するメダル払出装置３３（以下、ホッパー３３という）が設けられる。また、キャビネット１ａ内における、ホッパー３３の一方の側部（図３に示す例では左側）には、パチスロ１が有する各装置に対して必要な電力を供給する電源装置３４が設けられる。

フロントドア１ｂの裏側部（表示画面側とは反対側の部分）において、表示窓（左表示窓４Ｌ、中表示窓４Ｃ、右表示窓４Ｒ）の配置領域の下方部分には、セレクタ３５が設けられる。セレクタ３５は、メダル投入口１１を介して外部から投入されたメダルの材質や形状等が適正である否かを選別する装置であり、適正であると判定されたメダルをホッパー３３に案内する。さらに、図３には示さないが、セレクタ３５内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ３５Ｓ（後述の図４参照）が設けられる。

［パチスロが備える回路の構成］
次に、図４及び図５を参照して、本実施形態におけるパチスロ１が備える主な回路の構成について説明する。図４は、パチスロ１が備える回路全体のブロック構成図であり、図５は、副制御回路の内部構成を示すブロック構成図である。なお、図４及び図５には示さないが、本実施形態のパチスロ１は、主制御基板及び副制御基板に実装された各種回路の電源電圧を監視するための電圧監視回路（後述の図１１に示す第１電圧監視回路９１〜第３電圧監視回路９３等）も備える。この電圧監視回路の構成については、後で詳述する。

パチスロ１は、図４に示すように、主制御回路４１、副制御回路４２、及び、これらの回路と電気的に接続される周辺装置（アクチュエータ）を備える。

（１）主制御回路
主制御回路４１は、主に、回路基板（主制御基板３１）上に実装されたマイクロコンピュータ５０により構成される。それ以外の構成要素として、主制御回路４１は、図４に示すように、クロックパルス発生回路５４、分周器５５、乱数発生器５６、サンプリング回路５７、表示部駆動回路６４、ホッパー駆動回路６５及び払出完了信号回路６６を含む。

マイクロコンピュータ５０は、ＣＰＵからなる主制御部５１（メインＣＰＵ）、メインＲＯＭ（Read Only Memory）５２及びメインＲＡＭ（Random Access Memory）５３により構成される。

メインＲＯＭ５２には、主制御部５１により実行される各種処理（後述の図６及び図７参照）の制御プログラム、内部抽籤テーブル等のデータテーブル（不図示）、副制御回路４２に対して各種制御指令（コマンド）を送信するためのデータ等が記憶される。メインＲＡＭ５３には、制御プログラムの実行により決定された内部当籤役等の各種データや制御に必要な各種フラグなどを格納する格納領域（不図示）が設けられる。

主制御部５１には、図４に示すように、クロックパルス発生回路５４、分周器５５、乱数発生器５６及びサンプリング回路５７が接続される。クロックパルス発生回路５４及び分周器５５は、クロックパルスを発生する。なお、主制御部５１は、発生されたクロックパルスに基づいて、制御プログラムを実行する。また、乱数発生器５６は、予め定められた範囲の乱数（例えば、０〜６５５３５）を発生する。そして、サンプリング回路５７は、発生された乱数の中から１つの値を抽出する。

マイクロコンピュータ５０の入力ポートには、各種スイッチ及びセンサ等が接続される。主制御部５１は、各種スイッチ等からの入力信号を受けて、ステッピングモータ６１Ｌ，６１Ｃ，６１Ｒ等の周辺装置の動作を制御する。

ストップスイッチ１７Ｓは、左ストップボタン１７Ｌ、中ストップボタン１７Ｃ、右ストップボタン１７Ｒのそれぞれが遊技者により押されたこと（停止操作）を検出する。スタートスイッチ１６Ｓは、スタートレバー１６が遊技者により操作されたこと（開始操作）を検出する。精算スイッチ１４Ｓは、精算ボタン１４が遊技者により押されたことを検出する。

メダルセンサ３５Ｓは、メダル投入口１１に投入されたメダルがセレクタ３５内を通過したことを検出する。また、ベットスイッチ１２Ｓは、ベットボタン１２が遊技者により押されたことを検出する。

また、マイクロコンピュータ５０により動作が制御される周辺装置としては、３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒ（変動表示部）、７セグ表示器６及びホッパー３３がある。また、マイクロコンピュータ５０の出力ポートには、各周辺装置の動作を制御するための駆動回路が接続される。

モータ駆動回路６２は、左リール３Ｌ、中リール３Ｃ、右リール３Ｒに対応してそれぞれ設けられた３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒの駆動を制御する。リール位置検出回路６３は、発光部と受光部とを有する光センサにより、リールが一回転したことを示すリールインデックスをリール毎に検出する。

３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒのそれぞれは、その運動量がパルスの出力数に比例し、回転軸を指定された角度で停止させることが可能な構成を有する。また、各ステッピングモータの駆動力は、所定の減速比を有するギアを介して、対応するリールに伝達される。そして、各ステッピングモータに対して１回のパルスが出力されるごとに、対応するリールは一定の角度で回転する。

主制御部５１は、各リールのリールインデックスを検出してから対応するステッピングモータに対してパルスが出力された回数をカウントすることによって、各リールの回転角度（具体的には、リールが図柄何個分だけ回転したか）を管理する。

ここで、各リールの回転角度の管理を具体的に説明する。各ステッピングモータに対して出力されたパルスの数は、メインＲＡＭ５３に設けられたパルスカウンタ（不図示）により計数される。そして、図柄１個分の回転に必要な所定回数（例えば１６回）のパルスの出力がパルスカウンタで計数されるごとに、メインＲＡＭ５３に設けられた図柄カウンタ（不図示）の値に、「１」が加算される。なお、図柄カウンタは、リール毎に設けられる。そして、図柄カウンタの値は、リール位置検出回路６３によってリールインデックスが検出されるとクリアされる。

すなわち、本実施形態では、図柄カウンタの値を管理することにより、リールインデックスが検出されてから図柄何個分の回転動作が行われたかを管理する。それゆえ、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。

本実施形態では、上述のように、通常遊技中（ボーナス非作動中）の滑り駒数の最大数を図柄４個分に定める。それゆえ、左ストップボタン１７Ｌが押されたときには、左表示窓４Ｌ内の入賞判定ライン上の領域に位置する左リール３Ｌの図柄と、その４個先までの範囲に存在する図柄が、左表示窓４Ｌの該領域に停止可能な図柄となる。

なお、主制御回路４１に含まれる、表示部駆動回路６４は、７セグ表示器６の動作を制御する。ホッパー駆動回路６５は、ホッパー３３の動作を制御する。また、払出完了信号回路６６は、ホッパー３３に設けられたメダル検出部３３Ｓが行うメダルの検出を管理し、ホッパー３３から外部に排出されたメダルが所定の払出枚数に達したか否かをチェックする。

（２）副制御回路
副制御回路４２は、図４及び図５に示すように、主制御回路４１に接続され、主制御回路４１から送信されるコマンド（所定のデータ）に基づいて演出内容の決定や実行等の処理を行う。なお、図４及び図５には示さないが、本実施形態のパチスロ１では、後述の図１１に示すように、副制御回路４２は、副制御基板３２に実装されたインターフェイス回路８０及びレベル変換回路８１を介して主制御回路４１に接続される。

また、本実施形態では、主制御基板及び副制御基板間の通信は、主制御基板から副制御基板への一方向の通信とし、通信方式としては光通信方式を採用する。すなわち、本実施形態では、主制御基板から副制御基板へのコマンド送信は光通信により行われる。

副制御回路４２は、基本的には、図５に示すように、副制御部７１（サブＣＰＵ）、サブ記憶部７２、画像制御部７３及び音声制御部７４を有する。また、サブ記憶部７２は、サブＲＯＭ７２ａ及びサブＲＡＭ７２ｂを含む。画像制御部７３は、レンダリングプロセッサ７３ａ、描画用ＲＡＭ７３ｂ及びドライバ７３ｃを含む。そして、音声制御部７４は、ＤＳＰ（Digital Signal Processor）７４ａ、オーディオＲＡＭ７４ｂ、Ａ／Ｄ（Analog to Digital）変換器７４ｃ及びアンプ７４ｄを含む。

副制御部７１は、ＣＰＵで構成され、主制御回路４１から送信されたコマンドに応じて、サブＲＯＭ７２ａに記憶されている制御プログラムに従い、映像、音、光の出力制御を行う。なお、サブＲＯＭ７２ａは、基本的には、プログラム記憶領域及びデータ記憶領域を有する。

プログラム記憶領域には、副制御部７１（サブＣＰＵ）が実行する各種制御プログラムが記憶される。なお、プログラム記憶領域に格納される制御プログラムには、例えば、主制御回路４１との通信を制御するための主基板通信タスク、演出用乱数値を抽出して演出内容（演出データ）の決定及び登録を行うための演出登録タスク、決定した演出内容に基づいて画像表示装置１０（液晶表示装置）による映像の表示を制御するための描画制御タスク、発光装置２０（ランプ）による光の出力を制御するためのランプ制御タスク、音声出力装置２１Ｌ，２１Ｒ（スピーカ）による音声の出力を制御するための音声制御タスク等のプログラムが含まれる。

データ記憶領域には、例えば、各種データテーブルを記憶する記憶領域、各種演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域、ＢＧＭや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等の各種記憶領域が含まれる。

サブＲＡＭ７２ｂは、決定された演出内容や演出データを登録する格納領域や、主制御回路４１から送信される内部当籤役等の各種データを格納する格納領域などを有する。

また、副制御回路４２には、図５に示すように、画像表示装置１０、音声出力装置２１Ｌ，２１Ｒ及び発光装置２０等を含むサブデバイス部４３（報知装置部）が接続され、サブデバイス部４３内の各装置（サブデバイス）の動作は、副制御回路４２により制御される。

本実施形態では、副制御部７１、レンダリングプロセッサ７３ａ、描画用ＲＡＭ７３ｂ（フレームバッファを含む）及びドライバ７３ｃは、演出内容により指定されたアニメーションデータに従って映像を作成し、該作成された映像は画像表示装置１０（液晶表示装置）により表示される。また、副制御部７１、ＤＳＰ７４ａ、オーディオＲＡＭ７４ｂ、Ａ／Ｄ変換器７４ｃ及びアンプ７４ｄは、演出内容により指定されたサウンドデータに従ってＢＧＭ等の音を音声出力装置２１Ｌ，２１Ｒ（スピーカ）により出力する。さらに、副制御部７１は、演出内容により指定されたランプデータに従って発光装置２０（ランプ）の点灯及び消灯を行う。

［主制御回路の動作説明］
次に、図６及び図７を参照して、主制御回路４１の主制御部５１（メインＣＰＵ）が、プログラムを用いて実行する主な処理の内容について説明する。

（１）主制御部によるパチスロの主要動作処理
まず、主制御部５１により制御されるパチスロ１の主要動作処理の手順を、図６に示すメインフローチャート（以下、メインフローという）を参照しながら説明する。

まず、パチスロ１に電源が投入されると、主制御部５１は、電源投入時の初期化処理を行う（Ｓ１）。この初期化処理では、バックアップが正常に行われたか、設定変更が適切に行われたか等が判定され、その判定結果に対応した初期化が行われる。

次いで、主制御部５１は、一遊技終了時の初期化処理を行う（Ｓ２）。この初期化処理では、メインＲＡＭ５３における指定格納領域のデータをクリアする。なお、ここでいう指定格納領域は、例えば、内部当籤役格納領域や表示役格納領域などの単位遊技（１回の遊技）毎にデータの消去が必要な格納領域である。

次いで、主制御部５１は、メダル受付・スタートチェック処理を行う（Ｓ３）。この処理では、メダルセンサ３５Ｓやスタートスイッチ１６Ｓの入力のチェック等が行われる。

次いで、主制御部５１は、乱数値を抽出し、該抽出した乱数値をメインＲＡＭ５３に設けられた乱数値格納領域に格納する（Ｓ４）。そして、抽出した乱数値が乱数値格納領域に格納されると、主制御部５１は、内部抽籤処理を行う（Ｓ５）。この処理では、乱数値に基づいた抽籤により内部当籤役の決定が行われる。

次いで、主制御部５１は、スタートコマンド送信処理を行う（Ｓ６）。この処理では、スタートコマンドが主制御回路４１から副制御回路４２に送信される。なお、スタートコマンドは、内部当籤役等を特定するパラメータを含んで構成される。

次いで、主制御部５１は、リール回転開始処理を行う（Ｓ７）。この処理において、主制御部５１は、全リールの回転開始を要求する。そして、全リールの回転開始が要求されると、一定の周期（１．１１７３ｍｓｅｃ）で実行される後述の割込処理（図１２参照）により、３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒの駆動が制御され、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒの回転が開始される。このとき、各リールは、その回転速度が所定速度に達するまで加速制御され、その後、該所定速度が維持されるように制御される。

次いで、主制御部５１は、リール停止制御処理を行う（Ｓ８）。この処理では、左ストップボタン１７Ｌ、中ストップボタン１７Ｃ及び右ストップボタン１７Ｒがそれぞれ押されたタイミングと内部当籤役とに基づいて該当するリールの回転が停止される。

次いで、主制御部５１は、入賞検索処理を行う（Ｓ９）。この処理では、主制御部５１は、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒが全て停止した後、入賞判定ライン上に表示された図柄の組合せを検索し、該検索結果に基づいて、メダルの払出枚数等を決定する。具体的には、この処理では、入賞判定ライン上に表示された図柄の組合せが、図柄組合せテーブル（不図示）に規定されている図柄の組合せと照合され、両者が一致する場合には、対応する表示役及び払出枚数が決定される。

次いで、主制御部５１は、表示コマンド送信処理を行う（Ｓ１０）。この処理では、表示コマンドが主制御回路４１から副制御回路４２に送信される。なお、表示コマンドは、表示役やメダルの払出枚数を特定するパラメータを含んで構成される。

次いで、主制御部５１は、メダル払出処理を行う（Ｓ１１）。この処理では、Ｓ１０において決定された表示役の払出枚数に基づいて、ホッパー３３の駆動やクレジット枚数の更新が行われ、メダルの払い出しが行われる。

次いで、主制御部５１は、ボーナス終了枚数カウンタの更新処理を行う（Ｓ１２）。この処理では、Ｓ１０においてメダルの払出枚数として決定された値が、ボーナス終了枚数カウンタから減算される。なお、ボーナス終了枚数カウンタは、ボーナス終了の契機を管理するためのカウンタであり、例えばメインＲＡＭ５３に設けられる。

次いで、主制御部５１は、ボーナス作動中フラグがオンであるか否かを判別する（Ｓ１３）。なお、ボーナス作動中フラグは、例えばメインＲＡＭ５３の所定の格納領域に格納され、ボーナス作動中フラグがオン状態にあるときには、ボーナスゲームが作動中であることを意味する。

Ｓ１３において、主制御部５１が、ボーナス作動中フラグがオンでないと判別したとき（Ｓ１３がＮＯ判定の場合）、主制御部５１は、後述のＳ１５の処理を行う。

一方、Ｓ１３において、主制御部５１が、ボーナス作動中フラグがオンであると判別したとき（Ｓ１３がＹＥＳ判定の場合）、主制御部５１は、ボーナス終了チェック処理を行う（Ｓ１４）。この処理では、主制御部５１は、ボーナスゲームの終了契機を管理するための各種カウンタを参照して、ボーナスゲームの作動を終了するか否かをチェックする。

Ｓ１４の処理後、又は、Ｓ１３がＮＯ判定の場合、主制御部５１は、ボーナス作動チェック処理を行う（Ｓ１５）。この処理では、主に、ボーナスゲームの作動を開始するか否かがチェックされる。そして、ボーナス作動チェック処理が終了すると、主制御部５１は、処理をＳ２に戻し、Ｓ２以降の処理を繰り返す。

（２）主制御部による割込処理（１．１１７３ｍｓｅｃ）
次に、図７を参照して、主制御部５１により定期的に行われる割込処理について説明する。まず、主制御部５１は、レジスタの退避を行う（Ｓ２１）。次いで、主制御部５１は、入力ポートチェック処理を行う（Ｓ２２）。この処理では、ストップスイッチ１７Ｓ等の各種スイッチから入力される信号がチェックされる。

次いで、主制御部５１は、リール制御処理を行う（Ｓ２３）。この処理では、主制御部５１は、全リールの回転開始が要求されたときに、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒの回転を開始し、その後、各リールが一定速度で回転するように、３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒを駆動制御する。また、滑り駒数が決定されたときは、主制御部５１は、該当するリールの図柄カウンタを滑り駒数分だけ更新する。そして、主制御部５１は、更新された図柄カウンタが停止予定位置に対応する値に一致する（停止予定位置の図柄が表示窓の入賞判定ライン上の領域に到達する）のを待って、該当するリールの回転の減速及び停止が行われるように、対応するステッピングモータを駆動制御する。

次いで、主制御部５１は、ランプ・７セグ駆動処理を行う（Ｓ２４）。この処理では、主制御部５１は、７セグ表示器６を駆動制御して、払出枚数やクレジット枚数などを表示する。次いで、主制御部５１は、レジスタの復帰処理を行う（Ｓ２５）。そして、その後、主制御部５１は、割込処理を終了する。

［副制御回路の動作説明］
次に、図８〜図１０を参照して、副制御回路４２の副制御部７１（サブＣＰＵ）が、プログラムを用いて実行する主な処理（タスク）の内容について説明する。

（１）主基板通信タスク
最初に、図８を参照して、副制御部７１により行われる主基板通信タスクについて説明する。

まず、副制御部７１は、主制御回路４１から送信されたコマンドの受信チェックを行う（Ｓ３１）。次いで、副制御部７１は、コマンドを受信した場合、受信したコマンドの種別を抽出する（Ｓ３２）。

次いで、副制御部７１は、前回とは異なるコマンドを受信したか否かを判別する（Ｓ３３）。Ｓ３３において、副制御部７１が前回とは異なるコマンドを受信しなかったと判別したとき（Ｓ３３がＮＯ判定の場合）、副制御部７１は、処理をＳ３１に戻し、Ｓ３１以降の処理を繰り返す。

一方、Ｓ３３において、副制御部７１が前回とは異なるコマンドを受信したと判別したとき（Ｓ３３がＹＥＳ判定の場合）、副制御部７１は、受信したコマンドに基づいて、メッセージキューへメッセージを格納する（Ｓ３４）。なお、メッセージキューとは、プロセス間で情報を交換するための機構である。そして、Ｓ３４の処理後、副制御部７１は、処理をＳ３１に戻し、Ｓ３１以降の処理を繰り返す。

（２）演出登録タスク
次に、図９を参照して、副制御部７１により行われる演出登録タスクについて説明する。

まず、副制御部７１は、メッセージキューからメッセージを取り出す（Ｓ４１）。次いで、副制御部７１は、メッセージキューにメッセージが有るか否かを判別する（Ｓ４２）。Ｓ４２において、副制御部７１が、メッセージキューにメッセージが無いと判別したとき（Ｓ４２がＮＯ判定の場合）、副制御部７１は、後述のＳ４５の処理を行う。

一方、Ｓ４２において、副制御部７１が、メッセージキューにメッセージが有ると判別したとき（Ｓ４２がＹＥＳ判定の場合）、副制御部７１は、メッセージから遊技情報を複写する（Ｓ４３）。この処理では、例えば、パラメータによって特定される、内部当籤役、回転が停止したリールの種別、表示役、遊技状態フラグ等の各種データがサブＲＡＭ７２ｂに設けられた格納領域（不図示）に複写される。

次いで、副制御部７１は、演出内容決定処理を行う（Ｓ４４）。この処理では、副制御部７１は、受信したコマンドの種別に応じて、演出内容の決定や演出データの登録等を行う。なお、演出内容決定処理の詳細については、後述の図１０を参照しながら後で説明する。

Ｓ４４の処理後、又は、Ｓ４２がＮＯ判定の場合、副制御部７１は、アニメーションデータの登録を行う（Ｓ４５）。次いで、副制御部７１は、サウンドデータの登録を行う（Ｓ４６）。次いで、副制御部７１は、ランプデータの登録を行う（Ｓ４７）。なお、これらの登録処理は、Ｓ４４の演出内容決定処理において登録された演出データに基づいて行われる。そして、Ｓ４７の処理後、副制御部７１は、処理をＳ４１に戻し、Ｓ４１以降の処理を繰り返す。

（３）演出内容決定処理
次に、図１０を参照して、演出登録タスクのフローチャート（図９参照）中のＳ４４で行う演出内容決定処理の一例について説明する。なお、演出登録タスクのフローチャートは、図１０に示す例に限定されず、主制御基板３１から副制御基板３２に送信されるコマンドの種類等に応じて適宜変更される。

まず、副制御部７１は、スタートコマンド受信時であるか否かを判別する（Ｓ５１）。

Ｓ５１において、副制御部７１がスタートコマンド受信時であると判別したとき（Ｓ５１がＹＥＳ判定の場合）、副制御部７１は、スタートコマンド受信時処理を行う（Ｓ５２）。この処理では、副制御部７１は、演出用乱数値を抽出し、内部当籤役等に基づいて演出番号を抽籤により決定して登録する。ここで、演出番号は、今回実行する演出内容を指定するデータである。

次いで、副制御部７１は、登録されている演出番号に応じて、スタート時の演出データを登録する（Ｓ５３）。なお、演出データは、アニメーションデータ、サウンドデータ及びランプデータを指定するデータである。それゆえ、演出データが登録されると、対応するアニメーションデータ等が決定され、映像の表示等の演出が実行される。その後、副制御部７１は、演出内容決定処理を終了し、処理を演出登録タスク（図９参照）のＳ４５に移す。

一方、Ｓ５１において、副制御部７１がスタートコマンド受信時でないと判別したとき（Ｓ５１がＮＯ判定の場合）、副制御部７１は、リール停止コマンド受信時であるか否かを判別する（Ｓ５４）。

Ｓ５４において、副制御部７１がリール停止コマンド受信時であると判別したとき（Ｓ５４がＹＥＳ判定の場合）、副制御部７１は、登録されている演出番号及び作動ストップボタンの種別に応じて、停止時の演出データを登録する（Ｓ５５）。その後、副制御部７１は、演出内容決定処理を終了し、処理を演出登録タスク（図９参照）のＳ４５に移す。

一方、Ｓ５４において、副制御部７１がリール停止コマンド受信時でないと判別したとき（Ｓ５４がＮＯ判定の場合）、副制御部７１は、表示コマンド受信時であるか否かを判別する（Ｓ５６）。

Ｓ５６において、副制御部７１が表示コマンド受信時であると判別したとき（Ｓ５６がＹＥＳ判定の場合）、副制御部７１は、登録されている演出番号及び表示役に応じて、表示時の演出データを登録する（Ｓ５７）。その後、副制御部７１は、演出内容決定処理を終了し、処理を演出登録タスク（図９参照）のＳ４５に移す。

一方、Ｓ５６において、副制御部７１が表示コマンド受信時でないと判別したとき（Ｓ５６がＮＯ判定の場合）、副制御部７１は、ボーナス開始コマンド受信時であるか否かを判別する（Ｓ５８）。

Ｓ５８において、副制御部７１がボーナス開始コマンド受信時であると判別したとき（Ｓ５８がＹＥＳ判定の場合）、副制御部７１は、ボーナス開始用の演出データを登録する（Ｓ５９）。その後、副制御部７１は、演出内容決定処理を終了し、処理を演出登録タスク（図９参照）のＳ４５に移す。

一方、Ｓ５８において、副制御部７１がボーナス開始コマンド受信時でないと判別したとき（Ｓ５８がＮＯ判定の場合）、副制御部７１は、ボーナス終了コマンド受信時であるか否かを判別する（Ｓ６０）。Ｓ６０において、副制御部７１がボーナス終了コマンド受信時でないと判別したとき（Ｓ６０がＮＯ判定の場合）、副制御部７１は、演出内容決定処理を終了し、処理を演出登録タスク（図９参照）のＳ４５に移す。

一方、Ｓ６０において、副制御部７１がボーナス終了コマンド受信時であると判別したとき（Ｓ６０がＹＥＳ判定の場合）、副制御部７１は、ボーナス終了時用の演出データを登録する（Ｓ６１）。その後、副制御部７１は、演出内容決定処理を終了し、処理を演出登録タスク（図９参照）のＳ４５に移す。

本実施形態のパチスロ１では、上記図６〜図１０を参照して説明した各種処理手順に従って、主要動作が行われる。

［主制御基板及び副制御基板］
上述のように、本実施形態のパチスロ１では、主制御基板３１及び副制御基板３２に実装された各種回路の電源電圧を監視するための電圧監視回路を設ける。ここで、このような電圧監視回路を含む主制御基板３１及び副制御基板３２の構成例を、図１１を参照しながら説明する。図１１は、本実施形態のパチスロ１における主制御基板３１及び副制御基板３２の概略ブロック構成図である。なお、図１１には、説明を簡略化するため、主に、電源電圧の監視動作に関連する構成部を示す。

（１）主制御基板
主制御基板３１には、図１１に示すように、図４で説明した主制御回路４１だけでなく、第１電圧監視回路９１が実装され、第１電圧監視回路９１は、主制御回路４１内の主制御部５１に電気的に接続される。

第１電圧監視回路９１は、主制御部５１（メインＣＰＵ）の電源電圧（以下、第１電源電圧Ｖｃｃ１という）を監視し、第１電源電圧Ｖｃｃ１に異常が発生した場合には、リセット信号を主制御部５１に出力する。それゆえ、第１電圧監視回路９１は、このような動作を実現するために、機能的には、主に、第１電圧監視部９１ａと、リセット信号出力部９１ｂとで構成される。

第１電圧監視部９１ａは、例えば、比較器等を含み、該比較器により、主制御部５１の第１電源電圧Ｖｃｃ１と所定の閾値電圧（以下、第１閾値電圧Ｖｔｈ１という）とを比較して、主制御部５１の電源電圧を監視する。

なお、本実施形態では、主制御部５１（メインＣＰＵ）の第１電源電圧Ｖｃｃ１（動作電圧）は５Ｖとし、主制御部５１の動作可能な電圧範囲（以下、動作電圧範囲という）は、４．５Ｖ〜５．５Ｖであるとする。そして、本実施形態では、主制御部５１の動作電圧の下限値（４．５Ｖ）を第１閾値電圧Ｖｔｈ１とする。ただし、本発明はこれに限定されず、第１閾値電圧Ｖｔｈ１は、例えば、主制御部５１の動作電圧範囲に応じて適宜変更可能である。また、例えば、第１電源電圧Ｖｃｃ１の監視精度（監視誤差）等を考慮して、第１閾値電圧Ｖｔｈ１を主制御部５１の動作電圧の下限値（仕様値）より若干高い値に設定してもよい。

リセット信号出力部９１ｂは、第１電圧監視部９１ａの監視結果に基づいて、リセット信号を主制御部５１に出力する。具体的には、リセット信号出力部９１ｂは、何らかのエラー事象により第１電源電圧Ｖｃｃ１の値が第１閾値電圧Ｖｔｈ１（４．５Ｖ）以下になった場合（第１電源電圧Ｖｃｃ１に異常が発生した場合）には、主制御部５１のリセット信号用の入力端子（入力ポート）にリセット信号を出力する。これにより、主制御部５１がリセットされる。

なお、第１電圧監視回路９１は、上記動作を可能にする回路であれば任意の回路で構成することができ、例えば、従来市販されている電圧監視用ＩＣ（Integrated Circuit）で構成することができる。

（２）副制御基板
副制御基板３２には、図１１に示すように、図５で説明した副制御回路４２だけでなく、インターフェイス回路８０、レベル変換回路８１、第２電圧監視回路９２及び第３電圧監視回路９３（電圧監視部）が実装される。

副制御基板３２において、インターフェイス回路８０及びレベル変換回路８１は、主制御部５１から送信されるコマンドの入力端から副制御部７１（サブＣＰＵ）に至る信号経路上に設けられる。この際、コマンドの入力端がインターフェイス回路８０の入力端子に接続され、インターフェイス回路８０の出力端子がレベル変換回路８１の入力端子に接続される。また、レベル変換回路８１の出力端子は、副制御部７１の所定のコマンド入力端子に接続される。すなわち、主制御部５１から送信されたコマンドは、インターフェイス回路８０及びレベル変換回路８１を介して副制御部７１に入力される。また、第２電圧監視回路９２は、副制御部７１に電気的に接続され、第３電圧監視回路９３は、インターフェイス回路８０及び副制御部７１に電気的に接続される。

インターフェイス回路８０は、少なくともプルアップ抵抗を含むインターフェイス回路であり、例えば、従来市販されているインターフェイス回路で構成することができる。なお、インターフェイス回路８０としては、プルアップ抵抗だけでなく、ダンピング抵抗を含むインターフェイス回路を用いてもよい。

また、本実施形態では、インターフェイス回路８０を、主制御部５１と同じ電源電圧（第１電源電圧Ｖｃｃ１＝５．０Ｖ）で動作させる。なお、インターフェイス回路８０の駆動電源は、主制御部５１の駆動電源と共通であってもよいし、主制御部５１の駆動電源とは別個に設けてられていてもよい。

レベル変換回路８１は、インターフェイス回路８０の出力電圧の最大値（＝Ｖｃｃ１）を、副制御部７１の動作電圧レベル（後述のＶｃｃ２）に変換する。本実施形態では、後述するように、副制御部７１の動作電圧を３．３Ｖとするので、レベル変換回路８１では、５Ｖの電圧レベルを３．３Ｖの電圧レベルに変換する。レベル変換回路８１は、このような動作を可能にする回路であれば任意の回路で構成することができ、例えば、従来市販されているレベル変換回路で構成することができる。

第２電圧監視回路９２は、副制御部７１（サブＣＰＵ）の電源電圧（以下、第２電源電圧Ｖｃｃ２という）を監視し、第２電源電圧Ｖｃｃ２に異常が発生した場合には、リセット信号を副制御部７１に出力する。それゆえ、第２電圧監視回路９２は、このような動作を実現するために、機能的には、主に、第２電圧監視部９２ａと、リセット信号出力部９２ｂとで構成される。

第２電圧監視部９２ａは、例えば、比較器等を含み、該比較器により、副制御部７１の第２電源電圧Ｖｃｃ２と所定の閾値電圧（以下、第２閾値電圧Ｖｔｈ２という）とを比較して、副制御部７１の電源電圧を監視する。

なお、本実施形態では、副制御部７１（サブＣＰＵ）の第２電源電圧Ｖｃｃ２（動作電圧）は３．３Ｖとし、副制御部７１の動作電圧範囲は、３．０Ｖ〜３．６Ｖであるとする。そして、本実施形態では、副制御部７１の動作電圧の下限値（３．０Ｖ）を第２閾値電圧Ｖｔｈ２とする。ただし、本発明はこれに限定されず、第２閾値電圧Ｖｔｈ２は、例えば、副制御部７１の動作電圧範囲に応じて適宜変更可能である。また、例えば、第２電源電圧Ｖｃｃ２の監視精度（監視誤差）等を考慮して、第２閾値電圧Ｖｔｈ２を副制御部７１の動作電圧の下限値（仕様値）より若干高い値に設定してもよい。

リセット信号出力部９２ｂは、第２電圧監視部９２ａの監視結果に基づいて、リセット信号を副制御部７１に出力する。具体的には、リセット信号出力部９２ｂは、何らかのエラー事象により第２電源電圧Ｖｃｃ２の値が第２閾値電圧Ｖｔｈ２（３．０Ｖ）以下になった場合（第２電源電圧Ｖｃｃ２に異常が発生した場合）には、副制御部７１のリセット信号用の入力端子（入力ポート）にリセット信号を出力する。これにより、副制御部７１がリセットされる。

なお、第２電圧監視回路９２は、上記動作を可能にする回路であれば任意の回路で構成することができ、例えば、従来市販されている電圧監視用ＩＣで構成することができる。

第３電圧監視回路９３は、インターフェイス回路８０の電源電圧（第１電源電圧Ｖｃｃ１）を監視し、第１電源電圧Ｖｃｃ１に異常が発生した場合には、割込信号を副制御部７１に出力する。それゆえ、第３電圧監視回路９３は、このような動作を実現するために、機能的には、主に、第１電圧監視部９３ａと、割込信号出力部９３ｂとで構成される。

第１電圧監視部９３ａは、第１電圧監視回路９１内の第１電圧監視部９１ａと同様に、例えば、比較器等を含み、該比較器により、第１電源電圧Ｖｃｃ１と第１閾値電圧Ｖｔｈ１とを比較して、インターフェイス回路８０の電源電圧を監視する。

割込信号出力部９３ｂは、第１電圧監視部９３ａの監視結果に基づいて、割込信号を副制御部７１に出力する。具体的には、割込信号出力部９３ｂは、何らかのエラー事象（後述のゴト行為を含む）により第１電源電圧Ｖｃｃ１の値が第１閾値電圧Ｖｔｈ１（４．５Ｖ）以下になった場合（第１電源電圧Ｖｃｃ１に異常が発生した場合）には、副制御部７１の割込信号用の入力端子（入力ポート）に割込信号を出力する。この場合、副制御部７１は、例えば、エラーが発生したことを報知する処理や遊技に対してペナルティを与える処理などの特定の割込処理を行う。なお、この特定の割込処理については、後述の第３電圧監視回路９３の動作説明で詳述する。

第３電圧監視回路９３の構成は、機能的には、第１電圧監視回路９１の構成と同様であり、監視する電圧レベルも同じである。それゆえ、本実施形態では、第３電圧監視回路９３を、第１電圧監視回路９１と同じ回路で構成することができ、例えば、従来市販されている電圧監視用ＩＣで構成することができる。なお、本発明はこれに限定されず、例えば、第３電圧監視回路９３を第１電圧監視回路９１と異なる動作特性を有する回路で構成してもよい。例えば、インターフェイス回路８０の動作電圧範囲が主制御部５１の動作電圧範囲と異なっている場合には、第３電圧監視回路９３の第１閾値電圧Ｖｔｈ１を、第１電圧監視回路９１のそれと異なった値に設定してもよい。

［ゴト行為の防止手法］
次に、本実施形態のパチスロ１におけるゴト行為の防止手法について説明する。上記課題で説明したように、従来、副制御基板３２内におけるコマンドの入力端から副制御回路４２に至るまでの信号経路に対して行われるゴト行為については、その防止対策がなされていない。ここで、該信号経路に対して行われるゴト行為の一例を説明する。

いま、本実施形態のパチスロ１では、図１１に示すように、サブデバイス部４３に含まれる各種サブデバイスのうち、発光装置２０（ランプ）の駆動電源がインターフェイス回路８０の駆動電源と共有されている場合を考える。なお、通常、インターフェイス回路８０と同じ駆動電源が使用されるサブデバイスは、発光装置２０に限定されず、例えばパチスロ１の機種等に応じて異なる。

副制御基板３２内におけるコマンドの入力端から副制御回路４２に至るまでの信号経路に対して行われるゴト行為は、例えば、インターフェイス回路８０の第１電源電圧Ｖｃｃ１を短絡させることにより行われる。ただし、パチスロ１の構造上、インターフェイス回路８０に対して直接ゴト行為を行うことは難しいので、駆動電源をインターフェイス回路８０と共通して使用するサブデバイス（本実施形態では発光装置２０）に対してゴト行為が行われる。すなわち、パチスロ１のフロントドア１ｂに取り付けられた発光装置２０の第１電源電圧Ｖｃｃ１を短絡させることにより、コマンドの入力端から副制御回路４２に至るまでの信号経路に対してゴト行為が行われる。

このようなゴト行為が行われた場合の影響を次に説明する。なお、本実施形態のパチスロ１では、副制御部７１（副制御基板３２）が、主制御部５１（主制御基板３１）から「リプレイ」に係る表示役の情報を含むコマンド（表示コマンド）を３回続けて受信した場合、特定の小役の成立をランプ等でナビゲートする機能であるアシストタイム（以下、「ＡＴ」という）の特典が遊技者に付与されるものとする。さらに、このような特典付与を行うパチスロ１において、いま、主制御部５１（主制御基板３１）から、「リプレイ」に係る表示コマンド、「ハズレ」に係る表示コマンド、「リプレイ」に係る表示コマンド、及び、「リプレイ」に係る表示コマンドがこの順で副制御部７１（副制御基板３２）に送信される場合を考える。

このような場合において、「ハズレ」に係る表示コマンドの受信のタイミングで、上記ゴト行為が行われ、インターフェイス回路８０の第１電源電圧Ｖｃｃ１が短絡されると、出力端の電圧レベルが５Ｖから０Ｖになり、インターフェイス回路８０の出力端の電圧レベルの変化が無くなる。この状態は、主制御部５１（主制御基板３１）から副制御部７１（副制御基板３２）にコマンドが送信されていないときの状態と同じになる。すなわち、ゴト行為により、「ハズレ」に係る表示コマンドが副制御部７１で受信されなかった状態（主制御部５１から、「ハズレ」に係る表示コマンドが送信されなかった状態）が生成される。

それゆえ、このようなゴト行為が行われると、副制御部７１は、「リプレイ」に係る表示コマンドを３回続けて受信したと認識し、その結果、遊技者に誤ってＡＴを付与することになる（遊技者に有利な遊技状態となる）。

しかしながら、本実施形態のパチスロ１では、上述のように、インターフェイス回路８０の第１電源電圧Ｖｃｃ１を監視するための第３電圧監視回路９３を設ける。そして、第３電圧監視回路９３により、インターフェイス回路８０の第１電源電圧Ｖｃｃ１（＝５Ｖ）が第１閾値電圧Ｖｔｈ１（＝４．５Ｖ）以下になったか否かを常時監視する。それゆえ、本実施形態では、第３電圧監視回路９３により、インターフェイス回路８０に対してゴト行為が行われた否かを常時判定することができる。

また、本実施形態のパチスロ１では、例えば、インターフェイス回路８０に対してゴト行為が行われ、インターフェイス回路８０の第１電源電圧Ｖｃｃ１が第１閾値電圧Ｖｔｈ１以下になった場合には、第３電圧監視回路９３は、副制御部７１に割込信号を出力する。

そして、第３電圧監視回路９３から副制御部７１に割込信号が入力されると、副制御部７１は、例えば、エラーが発生したことを報知する処理や遊技に対してペナルティを与える処理などの特定の割込処理（エラー時処理）を行う。

ここで、図１２を参照しながら、エラー発生時に、副制御部７１（サブＣＰＵ）が行う割込処理について説明する。なお、図１２には、インターフェイス回路８０に対するゴト行為発生時における副制御部７１の割込処理だけでなく、副制御部７１の第２電源電圧Ｖｃｃ２に異常が発生した場合に行う割込処理のフローも併せて図示する。また、説明を簡略化するため、図１２に示す割込処理のフローでは、第３電圧監視回路９３からの割込信号及び第２電圧監視回路９２からのリセット信号以外のエラー発生に関する信号が副制御部７１に入力された場合に行う副制御部７１の割込処理のフローの図示は省略する。

図１２に示す副制御部７１による割込処理では、まず、副制御部７１（サブＣＰＵ）は、入力されたエラー発生に関する信号が第２電圧監視回路９２から入力されたリセット信号であるか否かを判別する（Ｓ７１）。

Ｓ７１において、副制御部７１が、入力信号がリセット信号であると判別したとき（Ｓ７１がＹＥＳ判定の場合）、副制御部７１は、初期化処理を行う（Ｓ７２）。そして、その後、副制御部７１は、エラー発生時の割込処理を終了する。

一方、Ｓ７１において、副制御部７１が、入力信号がリセット信号でないと判別したとき（Ｓ７１がＮＯ判定の場合）、副制御部７１は、入力されたエラー発生に関する信号が第３電圧監視回路９３から入力された割込信号であるか否かを判別する（Ｓ７３）。

Ｓ７３において、副制御部７１が、入力信号が割込信号でないと判別したとき（Ｓ７３がＮＯ判定の場合）、副制御部７１は、エラー発生時の割込処理を終了する。

一方、Ｓ７３において、副制御部７１が、入力信号が割込信号であると判別したとき（Ｓ７３がＹＥＳ判定の場合）、副制御部７１は、特定のエラー時処理（特定の処理）を行う（Ｓ７４）。そして、その後、副制御部７１は、エラー発生時の割込処理を終了する。

Ｓ７４のエラー時処理では、例えば、ゴト行為等によりエラーが発生した旨の報知（エラーチェックを促すような報知）を行う処理や、ナビ停止等のペナルティを与える処理などが行われる。前者の処理では、報知を所定期間行うようにしてもよいし、パチスロ１に対して何らかの解除操作（例えば、リセット操作、設定変更操作、電源のオン／オフ操作等）が行われるまで、報知し続けるようにしてもよい。なお、ゴト行為等によりエラーが発生した旨の情報を報知し続ける場合には、解除操作が行われるまで、Ｓ７４の処理が続けられる。

また、エラー時処理として報知を行う場合には、該報知は、インターフェイス回路８０と駆動電源を共有していないサブデバイス（ゴト行為が行われたサブデバイス以外のサブデバイス）で行う。それゆえ、本実施形態においてエラー時処理として報知を行う場合には、画像表示装置１０（液晶表示装置）及び／又は音声出力装置２１Ｌ，２１Ｒ（スピーカ）を用いて報知が行われる。

さらに、エラー時処理として報知を行う場合には、同時に、ゴト行為等の操作が行われたことを示すエラー情報を遊技店のホールコンピュータに送信するようにしてもよい。

なお、本実施形態における、第１電圧監視回路９１、第２電圧監視回路９２及び第３電圧監視回路９３による上記電圧監視動作は、パチスロ１の起動後、主制御部５１による遊技の制御動作及び副制御部７１による演出の制御動作、すなわち、通常時の遊技処理と並行して常時行われる。そして、第２電圧監視回路９２から副制御部７１にリセット信号が入力された場合、又は、第３電圧監視回路９３から副制御部７１に割込信号が入力された場合には、図１２で説明した割込処理が、通常時の遊技処理より優先して行われる。

上述のように、本実施形態のパチスロ１では、インターフェイス回路８０の第１電源電圧Ｖｃｃ１を第３電圧監視回路９３で監視し、インターフェイス回路８０、又は、インターフェイス回路８０と駆動電源を共有するサブデバイス（本実施形態では発光装置２０）に対してゴト行為が行われ、第１電源電圧Ｖｃｃ１に異常が発生した場合にはその異常を即座に検出することができる。そして、第１電源電圧Ｖｃｃ１の異常検出時には、副制御部７１により、上述した各種エラー時処理が行われる。それゆえ、本実施形態のパチスロ１では、副制御基板３２内におけるコマンドの入力端から副制御回路４２に至るまでの信号経路に対するゴト行為を防止することができ、セキュリティをより高めることができる。

＜２．第２の実施形態＞
次に、本発明の第２の実施形態に係るパチスロについて説明する。なお、第２の実施形態に係るパチスロでは、その機能フロー、外観及び内部構造、主制御回路、副制御回路及びサブデバイスの構成、並びに、主制御回路及び副制御回路による主要動作の処理フローは、上記第１の実施形態のそれら（図１〜図１０参照）と同様である。それゆえ、ここでは、それらの構成及び処理フロー等についての説明は省略する。

［主制御基板及び副制御基板］
本実施形態のパチスロにおいても、上記第１の実施形態と同様に、主制御基板及び副制御基板の各基板に電源電圧を監視するための各種電圧監視回路を設ける。

図１３は、本実施形態のパチスロにおける主制御基板及び副制御基板の概略ブロック構成図である。なお、図１３には、説明を簡略化するため、主に、電源電圧の監視動作に関連する構成部を示す。また、図１３に示す本実施形態のパチスロにおける主制御基板３１及び副制御基板４４において、図１１に示す上記第１の実施形態のパチスロ１における主制御基板３１及び副制御基板３２と同様の構成には、同じ符号を付して示す。

図１３と図１１との比較から明らかなように、本実施形態では、副制御基板４４の構成が上記第１の実施形態の副制御基板３２の構成と異なる。その他の構成は、上記第１の実施形態の対応する構成と同様である。それゆえ、ここでは、副制御基板４４の構成についてのみ説明し、その他の構成の説明は省略する。

本実施形態の副制御基板４４には、図１３に示すように、図５で説明した副制御回路４２だけでなく、インターフェイス回路８０、レベル変換回路８１、第２電圧監視回路９２（第２の電圧監視部）及び第３電圧監視回路９４（第１の電圧監視部）が実装される。

なお、本実施形態において、副制御回路４２、インターフェイス回路８０、レベル変換回路８１及び第２電圧監視回路９２は、上記第１の実施形態の対応する構成と同様の構成であるので、ここでは、これらの構成についての説明は省略する。また、本実施形態では、第３電圧監視回路９４は、インターフェイス回路８０及び第２電圧監視回路９２に電気的に接続されるが、それ以外の各部の電気的な接続関係は、上記第１の実施形態のそれと同様である。

第３電圧監視回路９４は、上記第１の実施形態と同様に、インターフェイス回路８０の電源電圧（第１電源電圧Ｖｃｃ１）を監視し、何らかのエラー事象（上記ゴト行為を含む）により第１電源電圧Ｖｃｃ１に異常が発生した場合には、リセット信号を、第２電圧監視回路９２を介して、副制御部７１に出力する。それゆえ、第３電圧監視回路９４は、このような動作を実現するために、機能的には、主に、第１電圧監視部９３ａと、リセット信号出力部９４ｂとで構成される。

第１電圧監視部９３ａは、上記第１の実施形態と同様に、例えば、比較器等を含み、該比較器により、第１電源電圧Ｖｃｃ１（５Ｖ）と第１閾値電圧Ｖｔｈ１（４．５Ｖ）とを比較して、インターフェイス回路８０の第１電源電圧Ｖｃｃ１を監視する。

リセット信号出力部９４ｂは、第１電圧監視部９３ａの監視結果に基づいて、リセット信号を、第２電圧監視回路９２を介して、副制御部７１に出力する。具体的には、リセット信号出力部９４ｂは、何らかのエラー事象により第１電源電圧Ｖｃｃ１の値が第１閾値電圧Ｖｔｈ１（４．５Ｖ）以下になった場合には、リセット信号を、第２電圧監視回路９２を介して、副制御部７１のリセット信号用の入力端子に出力する。

なお、本実施形態においても、上記第１の実施形態と同様に、第３電圧監視回路９４の構成は、機能的には、第１電圧監視回路９１の構成と同様であり、監視する電圧レベルも同じである。それゆえ、第３電圧監視回路９４を、第１電圧監視回路９１と同じ回路で構成することができ、例えば、従来市販されている電圧監視用ＩＣで構成することができる。なお、本発明はこれに限定されず、例えば、第３電圧監視回路９４を第１電圧監視回路９１と異なる動作特性を有する回路で構成してもよい。例えば、インターフェイス回路８０の動作電圧範囲が主制御部５１の動作電圧範囲と異なっている場合には、第３電圧監視回路９４の第１閾値電圧Ｖｔｈ１を、第１電圧監視回路９１のそれと異なった値に設定してもよい。

また、本実施形態では、上記第１の実施形態と同様に、第２電圧監視回路９２において、副制御部７１の電源電圧（第２電源電圧Ｖｃｃ２）が監視されており、第２電源電圧Ｖｃｃ２に異常が発生した場合には、第２電圧監視回路９２は、リセット信号を副制御部７１のリセット信号用の入力端子に出力する。すなわち、本実施形態では、インターフェイス回路８０の第１電源電圧Ｖｃｃ１及び／又は副制御部７１の第２電源電圧Ｖｃｃ２に異常が発生した場合には、第２電圧監視回路９２からリセット信号が副制御部７１に出力される。

それゆえ、第２電圧監視回路９２の構成は、実質、内部にＯＲ回路が含まれた構成（不図示）であり、第３電圧監視回路９４から入力されたリセット信号及び第２電圧監視回路９２内のリセット信号出力部９２ｂから出力されたリセット信号の少なくとも一方が該ＯＲ回路に入力された場合には、該ＯＲ回路からリセット信号が副制御部７１に出力される。

上述のように、本実施形態では、上述したゴト行為等により、インターフェイス回路８０の第１電源電圧Ｖｃｃ１に異常が発生した場合には、第３電圧監視回路９４から副制御部７１に、割込信号でなく、リセット信号が出力される。それゆえ、本実施形態では、副制御基板３２内におけるコマンドの入力端から副制御回路４２に至るまでの信号経路に対してゴト行為が行われた場合、副制御部７１は、割込処理として、上述した特定のエラー時処理でなく、初期化処理を行う。

［ゴト行為の防止手法］
次に、本実施形態における、副制御基板３２内のコマンドの入力端から副制御回路４２に至るまでの信号経路に対して行われるゴト行為の防止手法を、図１４を参照しながら説明する。

図１４は、上述したゴト行為等により、エラーが発生した場合に副制御部７１において行う割込処理のフローチャートである。なお、図１４には、上述したゴト行為発生時における副制御部７１の割込処理だけでなく、副制御部７１の第２電源電圧Ｖｃｃ２に異常が発生した場合に行う割込処理のフローも併せて図示する。また、説明を簡略化するため、図１４に示す割込処理のフローでは、第３電圧監視回路９４及び／又は第２電圧監視回路９２からのリセット信号以外のエラー発生に関する信号が副制御部７１に入力された場合に行う副制御部７１の割込処理のフローの図示は省略する。

上述のように、本実施形態では、ゴト行為によりインターフェイス回路８０の第１電源電圧Ｖｃｃ１が短絡されたこと（異常が発生したこと）を、第３電圧監視回路９４で検出した場合には、上記第１の実施形態で行った割込信号に基づく特定のエラー時処理ではなく、リセット信号に基づく初期化処理を行う。それゆえ、図１４に示す本実施形態における副制御部７１の割込処理の処理フローは、図１２に示す上記第１の実施形態の割込処理の処理フローにおいて、割込信号に基づく処理を省略した処理フローになる。

具体的には、本実施形態の割込処理では、まず、副制御部７１（サブＣＰＵ）は、入力されたエラー発生に関する信号が第２電圧監視回路９２から入力されたリセット信号であるか否かを判別する（Ｓ８１）。

Ｓ８１において、副制御部７１が、入力信号がリセット信号でないと判別したとき（Ｓ８１がＮＯ判定の場合）、副制御部７１は、エラー発生時の割込処理を終了する。

一方、Ｓ８１において、副制御部７１が、入力信号がリセット信号であると判別したとき（Ｓ８１がＹＥＳ判定の場合）、副制御部７１は、初期化処理を行う（Ｓ８２）。そして、その後、副制御部７１は、エラー発生時の割込処理を終了する。

本実施形態では、ゴト行為によりエラーが発生した際には、このようにして、副制御部７１による割込処理が行われる。なお、本実施形態においても、第１電圧監視回路９１、第２電圧監視回路９２及び第３電圧監視回路９４による電源電圧の監視動作は、上記第１の実施形態と同様に、パチスロ１の起動後、通常時の遊技処理（主制御部５１による遊技の制御動作及び副制御部７１による演出の制御動作）と並行して常時行われる。そして、第２電圧監視回路９２から副制御部７１にリセット信号が入力された場合、又は、第３電圧監視回路９４から第２電圧監視回路９２を介してリセット信号が入力された場合には、図１４で説明した割込処理が、通常時の遊技処理より優先して行われる。

上述のように、本実施形態のパチスロにおいても、上記第１の実施形態と同様に、インターフェイス回路８０の第１電源電圧Ｖｃｃ１を第３電圧監視回路９４で監視し、例えばゴト行為等により第１電源電圧Ｖｃｃ１に異常（短絡）が発生した場合にはその異常を即座に検出することができる。そして、第１電源電圧Ｖｃｃ１の異常検出時には、副制御部７１により、初期化処理が行われる。それゆえ、本実施形態のパチスロにおいても、上記第１の実施形態と同様に、副制御基板３２内におけるコマンドの入力端から副制御回路４２に至るまでの信号経路に対するゴト行為を防止することができ、セキュリティをより高めることができる。

＜３．第３の実施形態＞
次に、本発明の第３の実施形態に係るパチスロについて説明する。なお、第３の実施形態に係るパチスロでは、その機能フロー、外観及び内部構造、主制御回路、副制御回路及びサブデバイスの構成、並びに、主制御回路及び副制御回路による主要動作の処理フローは、上記第１の実施形態のそれら（図１〜図１０参照）と同様である。それゆえ、ここでは、それらの構成及び処理フロー等についての説明は省略する。

本実施形態のパチスロにおいても、上記第１の実施形態と同様に、主制御基板及び副制御基板の各基板に電源電圧を監視するための各種電圧監視回路を設ける。

図１５は、本実施形態のパチスロにおける主制御基板及び副制御基板の概略ブロック構成図である。なお、図１５には、説明を簡略化するため、主に、電源電圧の監視動作に関連する構成部を示す。また、図１５に示す本実施形態のパチスロにおける主制御基板３１及び副制御基板４５において、図１３に示す上記第２の実施形態のパチスロにおける主制御基板３１及び副制御基板４４と同様の構成には、同じ符号を付して示す。

図１５と図１３との比較から明らかなように、本実施形態では、副制御基板４５の構成が上記第２の実施形態の副制御基板４４の構成と異なる。その他の構成は、上記第２の実施形態の対応する構成と同様である。それゆえ、ここでは、副制御基板４５の構成についてのみ説明し、その他の構成の説明は省略する。

本実施形態の副制御基板４５には、図１５に示すように、図５で説明した副制御回路４２だけでなく、インターフェイス回路８０、レベル変換回路８１、第２電圧監視回路９２（第２の電圧監視部）、第３電圧監視回路９４（第１の電圧監視部）及びＯＲ回路９５（リセット信号出力部）が実装される。

なお、本実施形態において、副制御回路４２、インターフェイス回路８０及びレベル変換回路８１は、上記第１の実施形態と同様の構成であるので、ここでは、これらの構成についての説明は省略する。また、これらの回路間の接続関係も上記第１の実施形態のそれと同様である。

第２電圧監視回路９２は、上記第１の実施形態と同様に、副制御部７１に電気的に接続され、副制御部７１の電源電圧（第２電源電圧Ｖｃｃ２）を監視する。なお、第２電圧監視回路９２の内部構成は、上記第１の実施形態の第２電圧監視回路９２と同様に構成することができ、第２電圧監視回路９２は、例えば、従来市販されている電圧監視用ＩＣで構成することができる。また、第２電圧監視回路９２は、ＯＲ回路９５の一方の入力端子に接続され、何らかのエラー事象により第２電源電圧Ｖｃｃ２の値が第２閾値電圧Ｖｔｈ２以下になった場合には、ＯＲ回路９５の一方の入力端子にリセット信号を出力する。

第３電圧監視回路９４は、上記第１の実施形態と同様に、インターフェイス回路８０に電気的に接続され、インターフェイス回路８０の電源電圧（第１電源電圧Ｖｃｃ１）を監視する。なお、第３電圧監視回路９４の内部構成は、上記第２の実施形態の第３電圧監視回路９４と同様に構成することができ、第３電圧監視回路９４は、例えば、従来市販されている電圧監視用ＩＣで構成することができる。また、第３電圧監視回路９４は、ＯＲ回路９５の他方の入力端子に接続され、何らかのエラー事象（上記ゴト行為を含む）により第１電源電圧Ｖｃｃ１の値が第１閾値電圧Ｖｔｈ１以下になった場合には、ＯＲ回路９５の他方の入力端子にリセット信号を出力する。

ＯＲ回路９５の出力端子は副制御部７１のリセット信号用の入力端子に接続される。そして、ＯＲ回路９５は、第２電圧監視回路９２及び／又は第３電圧監視回路９４からリセット信号が入力された場合に、リセット信号を副制御部７１に出力する。上記第２の実施形態では、第２電圧監視回路９２の内部にＯＲ回路が含まれる構成であるが、本実施形態では、ＯＲ回路が第２電圧監視回路９２の外部に別途設けられた構成である。

上記構成の本実施形態のパチスロにおいて、インターフェイス回路８０の第１電源電圧Ｖｃｃ１及び／又は副制御部７１の第２電源電圧Ｖｃｃ２に異常が発生した場合には、ＯＲ回路９５からリセット信号が副制御部７１に出力される。すなわち、本実施形態では、上記第２の実施形態と同様に、ゴト行為によりインターフェイス回路８０の第１電源電圧Ｖｃｃ１が短絡されたこと（異常が発生したこと）を、第３電圧監視回路９４で検出した場合には、リセット信号を副制御部７１に入力して初期化処理を行う。それゆえ、本実施形態におけるエラー発生時に行う副制御部７１の割込処理の処理フローは、図１４に示す上記第２の実施形態の割込処理のフローと同様になる。

上述のように、本実施形態のパチスロにおいても、上記第１及び第２の実施形態と同様に、インターフェイス回路８０の第１電源電圧Ｖｃｃ１を第３電圧監視回路９４で監視し、例えばゴト行為等により第１電源電圧Ｖｃｃ１に異常（短絡）が発生した場合にはその異常を即座に検出することができる。そして、第１電源電圧Ｖｃｃ１の異常検出時には、副制御部７１により初期化処理が行われる。それゆえ、本実施形態のパチスロにおいても、上記第１及び第２の実施形態と同様に、副制御基板３２内におけるコマンドの入力端から副制御回路４２に至るまでの信号経路に対するゴト行為を防止することができ、セキュリティをより高めることができる。

なお、上記各種実施形態では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されない。本発明の技術は、例えばパチンコや他の遊技機などにも適用可能であり、同様の効果が得られる。

１…パチスロ（遊技機）、３Ｌ…左リール、３Ｃ…中リール、３Ｒ…右リール、４Ｌ…左表示窓、４Ｃ…中表示窓、４Ｒ…右表示窓、１０…画像表示装置、１７Ｌ…左ストップボタン、１７Ｃ…中ストップボタン、１７Ｒ…右ストップボタン、２０…発光装置、２１Ｌ，２１Ｒ…音声出力装置、３１…主制御基板、３２，４４，４５…副制御基板、４１…主制御回路、４２…副制御回路、４３…サブデバイス部、５１…主制御部、７１…副制御部、７２…サブ記憶部、７３…画像制御部、７４…音声制御部、８０…インターフェイス回路、８１…レベル変換回路、９１…第１電圧監視回路、９２…第２電圧監視回路、９３，９４…第３電圧監視回路、９５…ＯＲ回路

Claims (3)

1. 複数種の図柄が配置された表示列を複数含み、遊技中に該複数種の図柄を変動表示する変動表示部と、
   前記変動表示部の動作を制御するとともに、遊技中の操作に関する所定のデータを送信する主制御部を有する主基板と、
   前記主制御部から送信された前記所定のデータを受信する副基板と、
   前記副基板に電気的に接続され、遊技中に所定の演出を行う報知装置部と、を備え、
   前記主基板及び前記副基板間における前記所定のデータの通信は、前記主基板から前記副基板への一方向の通信であり、
   前記副基板は、
   前記所定のデータが入力されるインターフェイス回路と、
   前記インターフェイス回路に供給される第１電源電圧とは異なる電圧値の第２電源電圧で動作し、前記インターフェイス回路を介して前記所定のデータを受信し、かつ、前記所定のデータに基づいて前記報知装置部の動作を制御する副制御部と、
   前記インターフェイス回路に供給される前記第１電源電圧の変化を監視し、前記第１電源電圧に異常が発生した場合には、前記副制御部に割込信号を出力する第１の電圧監視部と、
   前記副制御部に供給される前記第２電源電圧の変化を監視する第２の電圧監視部と、を有し、
   前記副制御部は、前記第１の電圧監視部から前記割込信号が入力された場合には、前記主基板及び前記副基板間の通信状態がエラー状態であると判別し、該エラー状態に対応する特定の処理を行う
   ことを特徴とする遊技機。
2. 前記特定の処理が、前記報知装置部によりエラーが発生したことを報知する処理である
   ことを特徴とする請求項１に記載の遊技機。
3. 前記報知装置部は、複数のサブデバイスを含み、
   前記複数のサブデバイスのうち、少なくとも一つのサブデバイスは、その動作電圧の供給電源が、前記インターフェイス回路に供給される前記第１電源電圧の供給電源と共用されており、
   前記第１電源電圧の供給電源を前記インターフェイス回路と共有する前記サブデバイスに対する遊技者の不正行為により、前記第１電源電圧に異常が発生した場合には、前記副制御部は、該不正行為が行われたサブデバイス以外のサブデバイスを制御して、エラーが発生したことを報知する
   ことを特徴とする請求項２に記載の遊技機。

Images