JP2012143310A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2012143310A
JP2012143310A JP2011002272A JP2011002272A JP2012143310A JP 2012143310 A JP2012143310 A JP 2012143310A JP 2011002272 A JP2011002272 A JP 2011002272A JP 2011002272 A JP2011002272 A JP 2011002272A JP 2012143310 A JP2012143310 A JP 2012143310A
Authority
JP
Japan
Prior art keywords
voltage
power supply
power
control unit
main control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011002272A
Other languages
English (en)
Inventor
Kazuhiro Nakamura
一寛 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Shoji Co Ltd
Original Assignee
Fuji Shoji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Shoji Co Ltd filed Critical Fuji Shoji Co Ltd
Priority to JP2011002272A priority Critical patent/JP2012143310A/ja
Publication of JP2012143310A publication Critical patent/JP2012143310A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Abstract

【課題】突然の停電時にも遊技者の利益を損なわない遊技機を提供する。
【解決手段】遊技用のスイッチ信号に基づいて抽選処理を実行して、遊技者に有利な遊技状態を発生させるか否かを決定する主制御部21と、外部から給電される交流電圧を整流部に供給するか否かを開閉制御する電源スイッチPWと、電源スイッチPWの上流側において交流電圧の給電の有無を検出する給電判定部SUPと、電源スイッチPWの下流側に配置される直流電圧の蓄電部BATTと、交流電圧の給電中は、整流部が出力する直流電圧を主制御部21に供給する一方、交流電圧の給電が途絶えると、蓄電部が出力する直流電圧を主制御部21に供給する切換制御部SWa,SWbと、を有して構成され、主制御部21には、蓄電部BATTから受ける直流電圧を電源電圧として、スイッチ信号を取得して必要な情報を記憶する監視手段ST37が設けられている。
【選択図】図4

Description

本発明は、弾球遊技機やスロットマシンなど、遊技動作に起因する抽選処理によって大当り状態を発生させる遊技機に関し、特に、突然の電源遮断時にも遊技者に不利益を与えないよう構成された遊技機に関する。
パチンコ機などの弾球遊技機は、電動チューリップや図柄始動口などの遊技部品を配置した遊技盤と、中央開口を有する本体枠とに区分されて構成されている。そして、中央開口に遊技盤を嵌合させることで遊技機が完成状態となる。
遊技盤には、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部や、開閉板が開閉される大入賞口などが設けられている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、7−7−7などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な利益状態を発生させている。
この種のパチンコ機では、一般に、遊技動作を中心統括的に制御する主制御基板と、主制御基板から出力される払出動作用の制御コマンドに基づいて遊技媒体を払出す払出制御基板と、主制御基板から出力される演出動作用の制御コマンドに基づいて演出動作を実行する演出制御基板と、遊技機外部から受ける交流電源に基づいて各制御基板で使用される複数種類の直流電圧を生成する電源基板と、を有して構成されている。
そして、遊技者にとって重要度の高い主制御基板と払出制御基板については、バックアップ電源を設けるのが一般的であり、交流電源が遮断された後もRAMの記憶内容を維持している。そして、交流電源が遮断されたことが検出されると、通常の制御動作を中止して所定の処理を実行した上で直流電圧が遮断されるのを待機する一方、交流電源が投入された後は、バックアップ電源で維持されたRAMの内容に基づいて、電源遮断前の遊技動作を再開できるようにしている(特許文献1)。
特開2010−279842号公報
しかしながら、如何にRAMの記憶内容を維持したとしても、その他の電子素子、例えばフリップフロップなどの記憶内容は、直流電圧の遮断と共に消滅するので、突然の停電時などには遊技者の利益を損なう可能性があった。
具体的には、例えば、遊技球の入賞を検出するラッチ回路の記憶内容は、直流電圧の降下によって消滅するので、通常の制御処理が中止された後の遊技球の入賞は無視される。すなわち、交流電源の遮断時に遊技盤上に存在する遊技球が、数秒後にせっかく入賞口に入賞しても、その事実は、遊技機に全く認識されないので、遊技者の利益を損なうことになった。
また、遊技ホールの営業終了後に遊技機が不正改造される可能性もあり、そのような違法行為を確実に排除する構成も望まれる。
本発明は、上記の問題点に鑑みてなされたものであって、突然の停電時にも遊技者の利益を損なわず、また、防犯機能を発揮することもできる遊技機を提供することを目的とする。
上記の目的を達成するため、本発明は、遊技用のスイッチ信号に基づいて抽選処理を実行して、遊技者に有利な遊技状態を発生させるか否かを決定する主制御部と、外部から給電される交流電圧を内部の整流部に伝送するか否かを開閉制御する開閉制御部と、開閉制御部の上流側において交流電圧の給電の有無を検出する給電判定部と、開閉制御部の下流側に配置されて直流電圧を蓄電する蓄電部と、交流電圧の給電中は、前記整流部が出力する直流電圧を前記主制御部に供給する一方、交流電圧の給電が途絶えると、前記蓄電部の直流電圧を前記主制御部に供給する切換制御部と、を有して構成され、前記主制御部には、前記蓄電部から受ける直流電圧を電源電圧として、スイッチ信号を取得して必要な情報を記憶する監視手段が設けられている。
蓄電部は、典型的には、二次電池又は高キャパシタンスのコンデンサで構成される。なお、主制御部が、監視用のスイッチ信号に基づいて異常事態の発生を把握するよう構成されている場合には、防犯機能を高めることができる。
前記切換部は、相補的に動作する2つのスイッチ回路を有して構成されるのが好適である。また、前記開閉制御部は、係員によってON/OFF操作可能な電源スイッチを有して構成されるのが簡易的である。
前記スイッチ信号には、遊技用のスイッチ信号及び/又は監視用のスイッチ信号が含まれ、スイッチ信号のレベルが変化する毎に、RAM領域に順番に記憶される構成を採るのが好ましい。ここで、前記RAM領域の記憶内容は、蓄電部の直流電圧が降下した後も維持されるよう構成されているのが好適である。
前記抽選処理は、遊技用のスイッチ信号のレベル変化検出時の乱数値に基づいて実行され、前記監視手段は、スイッチ信号のレベル変化検出時の乱数値を、前記必要な情報として記憶するよう構成されるのが好ましい。
前記給電判定部は、好適には、外部から供給される交流電圧の整流回路と、整流回路の出力を受けて定電圧を出力する定電圧回路と、定電圧回路の出力電圧に基づいて通電されるフォトカプラとを有して構成されている。この場合、前記切換制御部は、前記定電圧回路の出力で駆動される駆動コイルの通電に対応して開閉制御されるのが典型的である。
前記切換部は、また、第1と第2の分圧回路と、第1と第2の分圧回路の出力電圧を受けて比較結果を出力する比較回路と、比較回路の出力を入力端子に受けて動作するフリップフロップとを有して構成され、各分圧回路は、各々、分圧比を規定する2つの抵抗と、2つの抵抗に並列接続される単一のコンデンサとを有し、2つの抵抗とコンデンサとで規定される時定数が、第1分圧回路と第2分圧回路とで、相違しているのも好適である。この場合、前記フリップフロップは、比較回路の出力に基づいて、交流電源の遮断時にセット又はリセットされるのが好ましい。これに対応して、前記フリップフロップは、交流電源の通電開始時にリセット又はセットされるのが好適である。なお、本発明の遊技機は、典型的には、弾球遊技機または回胴遊技機(スロットマシン)である。
上記した本発明によれば、突然の停電時にも遊技者の利益を損なわず、また、防犯機能を発揮することもできる遊技機を実現することができる。
実施例に示すパチンコ機の斜視図である。 図1のパチンコ機の遊技盤を詳細に図示した正面図である。 図1のパチンコ機の全体構成を示すブロック図である。 電源基板の回路構成を示す回路図である。 電源基板の動作を示すタイムチャートである。 主制御部と払出制御部の電源リセット回路の回路図である。 主制御部のシステムリセット処理を説明するフローチャートである。 主制御部のタイマ割込み処理を説明するフローチャートである。 タイマ割込み処理の一部を詳細に説明するフローチャートである。 給電判定部の変形例を例示刷る回路図である。 図10の回路動作を説明するタイムチャートである。
以下、本発明の実施例について詳細に説明する。図1は、本実施例のパチンコ機GMを示す斜視図である。このパチンコ機GMは、島構造体に着脱可能に装着される矩形枠状の木製外枠1と、外枠1に固着されたヒンジ2を介して開閉可能に枢着される前枠3とで構成されている。この前枠3には、遊技盤5が、裏側からではなく表側から着脱自在に装着され、その前側には、ガラス扉6と前面板7とが夫々開閉自在に枢着されている。
ガラス扉6の外周には、LEDランプなどによる電飾ランプが、略C字状に配置されている。前面板7には発射用の遊技球を貯留する上皿8が装着され、前枠3の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射ハンドル10とが設けられている。発射ハンドル10は発射モータと連動しており、発射ハンドル10の回動角度に応じて動作する打撃槌によって遊技球が発射される。
上皿8の外周面には、チャンスボタン11が設けられている。このチャンスボタン11は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル10から右手を離すことなくチャンスボタン11を操作できる。このチャンスボタン11は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。
上皿8の右部には、カード式球貸し機に対する球貸し操作用の操作パネル12が設けられ、カード残額を3桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。
図2に示すように、遊技盤5には、金属製の外レールと内レールとからなるガイドレール13が環状に設けられ、その内側の遊技領域5aの略中央には、液晶カラーディスプレイである表示装置DISPが配置されている。また、遊技領域5aの適所には、図柄始動口15、大入賞口16、複数個の普通入賞口17(大入賞口16の左右に4つ)、通過口であるゲート18が配設されている。これらの入賞口15〜18は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。
表示装置DISPは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する。この表示装置DISPは、中央部に特別図柄表示部Da〜Dcと右上部に普通図柄表示部19を有している。そして、特別図柄表示部Da〜Dcでは、大当り状態の招来を期待させるリーチ演出が実行されたり、特別図柄表示部Da〜Dc及びその周りでは、当否結果を不確定に報知する予告演出などが実行される。
普通図柄表示部19は普通図柄を表示するものであり、ゲート18を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート18の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。
図柄始動口15は、左右1対の開閉爪15aを備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部19の変動後の停止図柄が当り図柄を表示した場合には、開閉爪15aが所定時間だけ、若しくは、所定個数の遊技球を検出するまで開放されるようになっている。
図柄始動口15に遊技球が入賞すると、特別図柄表示部Da〜Dcの表示図柄が所定時間だけ変動し、図柄始動口15への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。なお、特別図柄表示部Da〜Dc及びその周りでは、一連の図柄演出の間に、予告演出が実行される場合がある。
大入賞口16は、例えば前方に開放可能な開閉板16aで開閉制御されるが、特別図柄表示部Da〜Dcの図柄変動後の停止図柄が「777」などの大当り図柄のとき、「大当りゲーム」と称する特別遊技が開始され、開閉板16aが開放されるようになっている。
大入賞口16の開閉板16aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞すると開閉板16aが閉じる。このような動作は、最大で例えば15回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Da〜Dcの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。
図3は、上記した各動作を実現するパチンコ機GMの全体回路構成を示すブロック図である。図中の一点破線は、主に、直流電圧ラインを示している。
図示の通り、このパチンコ機GMは、外部から交流電源の給電を受けて各種の直流電圧や、電源異常信号ABN1、ABN2やシステムリセット信号(電源リセット信号)SYSなどを出力する電源基板20と、遊技制御動作を中心統括的に担う主制御基板21と、主制御基板21から受けた制御コマンドCMDに基づいてランプ演出及び音声演出を実行する演出制御基板22と、演出制御基板22から受けた制御コマンドCMD’に基づいて表示装置DISPを駆動する画像制御基板23と、主制御基板21から受けた制御コマンドCMD”に基づいて払出モータMを制御して遊技球を払い出す払出制御基板24と、遊技者の操作に応答して遊技球を発射させる発射制御基板25と、を中心に構成されている。
この実施例は、電源基板20の構成に一つの特徴があり、電源スイッチPWがON状態で、交流電源(AC24V)の給電が途絶えても、主制御基板21の直流電源Vccは維持されて制御動作を継続できるよう構成されている。そのため、突然の停電時にも、遊技球の入賞などが読み飛ばされるおそれはない。一方、電源スイッチPWがOFF操作された場合には、主制御基板21も、他の制御基板22〜24と同様に制御動作を終了する。なお、これらの構成については後で詳述する。
図3に示す通り、主制御基板21が出力する制御コマンドCMDは、コマンド中継基板26と演出インタフェイス基板27とを経由して、演出制御基板22に伝送される。また、演出制御基板22が出力する制御コマンドCMD’は、演出インタフェイス基板27を経由して、画像制御基板23に伝送され、主制御基板21が出力する制御コマンドCMD”は、主基板中継基板28を経由して、払出制御基板24に伝送される。
これら主制御基板21、演出制御基板22、画像制御基板23、及び払出制御基板24には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板21〜24に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部21、演出制御部22、画像制御部23、及び払出制御部24と言うことがある。なお、演出制御部22、画像制御部23、及び払出制御部24の全部又は一部がサブ制御部である。
ところで、このパチンコ機GMは、図3の破線で囲む枠側部材GM1と、遊技盤5の背面に固定された盤側部材GM2とに大別されている。枠側部材GM1には、ガラス扉6や前面板7が枢着された前枠3と、その外側の木製外枠1とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材GM2は、機種変更に対応して交換され、新たな盤側部材GM2が、元の盤側部材の代わりに枠側部材GM1に取り付けられる。なお、枠側部材1を除く全てが、盤側部材GM2である。
図3の破線枠に示す通り、枠側部材GM1には、電源基板20と、払出制御基板24と、発射制御基板25と、枠中継基板32とが含まれており、これらの回路基板が、前枠3の適所に各々固定されている。一方、遊技盤5の背面には、主制御基板21、演出制御基板22、画像制御基板23が、表示装置DISPやその他の回路基板と共に固定されている。そして、枠側部材GM1と盤側部材GM2とは、一箇所に集中配置された接続コネクタC1〜C4によって電気的に接続されている。
電源基板20は、接続コネクタC2を通して、主基板中継基板28に接続され、接続コネクタC3を通して、電源中継基板30に接続されている。そして、主基板中継基板28は、電源基板20から受けた電源異常信号ABN1、バックアップ電源BAK、及びDC5V,DC12V,DC32Vを、そのまま主制御部21に出力している。一方、電源中継基板30は、電源基板20から受けたシステムリセット信号SYSや、交流及び直流の電源電圧を、そのまま演出インタフェイス基板27に出力している。なお、演出インタフェイス基板27は、受けたシステムリセット信号SYSを、そのまま演出制御部22と画像制御部23に出力している。
一方、払出制御基板24は、中継基板を介することなく、電源基板20に直結されており、主制御部21が受けると同様の電源異常信号ABN2や、バックアップ電源BAKを、その他の電源電圧と共に直接的に受けている。
電源基板20が出力するシステムリセット信号SYSは、電源スイッチPWのON状態で交流電源が投入されたか、或いは、交流電源が投入されている給電状態で電源スイッチがOFF→ON操作されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部22と画像制御部23のワンチップマイコンは、その他のIC素子と共に電源リセットされるようになっている。
但し、このシステムリセット信号SYSは、主制御部21と払出制御部24には、供給されておらず、各々の回路基板21,24の電源リセット回路RSTにおいて電源リセット信号(CPUリセット信号)が生成されている。そのため、例えば、接続コネクタC2がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部21や払出制御部24のCPUが異常リセットされるおそれはない。なお、演出制御部22と画像制御部23は、主制御部21からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板20から出力されるシステムリセット信号SYSを利用している。
また、この実施例では、RAMクリア信号CLRは、主制御部21で生成されて主制御部21と払出制御部24のワンチップマイコンに伝送されている。ここで、RAMクリア信号CLRは、各制御部21,24のワンチップマイコンの内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチSWのON/OFF状態に対応した値を有している。
主制御部21及び払出制御部24が、電源基板20から受ける電源異常信号ABN1,ABN2は、(a)電源スイッチPWがOFF操作されたか、或いは、(b)電源スイッチPWがON状態で交流電源(AC24V)が途絶えたことを示す信号である。そこで、払出制御部24は、電源異常信号ABN2を受けると、停電や営業終了に先立って、必要な終了処理を開始するようになっている。
一方、主制御部21は、(a)電源スイッチPWがOFF操作された場合には、電源異常信号ABN1を受けて、必要な終了処理を開始するが、(b)電源スイッチPWがON状態で交流電源が途絶えた場合には、電源異常信号ABN1に拘らず省電力モードの制御動作を継続する。これは、電源スイッチPWがON状態で交流電源が途絶えても、主制御基板21の直流電源Vccが、第2蓄電部(二次電池又はコンデンサ)からの給電によって引き続き維持されるためである。
上記のような動作内容の相違はあるものの、主制御部21と払出制御部24には、バックアップ電源BAKが供給されている。バックアップ電源BAKは、営業終了や停電により交流電源24Vが遮断された後も、主制御部21と払出制御部24のワンチップマイコンの内蔵RAMのデータを保持するDC5Vの直流電源である。したがって、主制御部21と払出制御部25は、電源遮断前の遊技動作を電源投入後に再開できることになる(電源バックアップ機能)。このパチンコ機では少なくとも数日は、各ワンチップマイコンのRAMの記憶内容が保持されるよう設計されている。
図3に示す通り、主制御部21は、主基板中継基板28を経由して、払出制御部25に制御コマンドCMD”を送信する一方、払出制御部25からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号CONを受信している。ステイタス信号CONには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。
また、主制御部21は、遊技盤中継基板29を経由して、遊技盤5の各遊技部品に接続されている。そして、遊技盤上の各入賞口16〜18に内蔵された検出スイッチのスイッチ信号を受ける一方、電動チューリップなどのソレノイド類を駆動している。ここで、ソレノイド類は、主制御部21から給電された電源電圧VB(12V)で動作するよう構成されている。
一方、図柄始動口15への入賞状態などを示す各スイッチ信号は、電源電圧Vcc(5V)で動作するインタフェイスICを経由して、主制御部21に伝送される。本実施例では、交流電源の遮断後も電源電圧Vccが維持されるので、入賞スイッチ信号のON/OFF状態は、交流電源の遮断後も引き続き検出可能となる。
また、本実施例では、ガラス扉6や前面板7などの開閉を監視する監視スイッチが主制御部21に接続されており、各監視スイッチの検出出力は、電源電圧Vcc(5V)で動作するインタフェイスICを経由して主制御部21に伝送される。
図4は、電源基板20の電源回路を示す回路図である。この電源回路は、演出インタフェイス基板27に供給される直流電圧を生成する第二電源部SDと、主制御部21と払出制御部24に供給される直流電圧を生成する第一電源部FRと、電源投入と電源遮断とを監視する電源監視部MNTと、過大な交流電圧を受けるとグランドラインを遮断する電源遮断部CUTと、交流電源であるAC24Vの給電状態を監視する給電判定部SUPと、を有して構成されている。なお、払出制御部24に供給される他の直流電圧(DC32V)や、演出インタフェイス基板27に供給される他の直流電圧(DC32V,DC15V)については、図示を省略している。
<給電判定部SUP>
給電判定部は、電源スイッチPWの上流側から交流電圧AC24Vを受ける全波整流回路と、全波整流回路の出力を受ける低キャパシタンスの平滑コンデンサCsと、平滑コンデンサCsに並列接続されるバイアス抵抗R30及びツェナーダイオードVZの直列回路と、バイアス抵抗R30に流れるベース電流に基づいて動作するトランジスタTr1と、トランジスタTr1のエミッタ端子とフレームグランドFG間に接続されるリレーコイルRLと、ダンピング用のダイオードD30と、トランジスタTr1のエミッタ端子とフレームグランドFG間に接続されるフォトダイオードD31及び電流制限抵抗R31の直列回路と、フォトトランジスタTr2と、を有して構成されている。
ここで、バイアス抵抗R30と、ツェナーダイオードVZと、トランジスタTr1とで定電圧回路を構成しており、トランジスタTr1のエミッタ端子には、AC24Vの入力電圧が維持されている限り、直流の定電圧VEが出力される。なお、定電圧VEは、ツェナーダイオードVZの降伏電圧より約0.6V降下した電圧値である。
リレーコイルRLは、主制御基板21に供給される電源電圧Vcc(=5V)の給電ラインLNを接断するリレー接点SWa,SWbを開閉制御している。リレー接点SWaは、リレーコイルRLの通電時にON動作するA接点であり、リレー接点SWbは、リレーコイルRLの通電時にOFF動作するB接点である。
上記した給電判定部SUPの回路構成において、AC24Vが維持される定常状態(給電状態)では、リレーコイルRLに定電圧VEが供給されるので、リレー接点SWaのON状態とリレー接点SWbのOFF状態が維持される。逆に、AC24Vが遮断される電断状態では、リレー接点SWaのOFF状態とリレー接点SWbのON状態が維持される。したがって、電断状態では、給電ラインLNには、電源電圧(Vcc)として二次電池BATTの出力電圧が供給されることになる。
また、給電判定部SUPにおいて、フォトダイオードD31とフォトトランジスタTr2とでフォトカプラを構成している。そして、フォトトランジスタTr2のコレクタ出力は、主制御基板21に配置されたプルアップ抵抗RpでHレベルにプルアップされ、NOTゲートGTを経由して、電断信号SNSとして、主制御部21のワンチップマイコン21aの入力ポートINPに供給されている(図6(a)参照)。
そのため、AC24Vが維持される定常状態では、フォトトランジスタTr2がON動作することに対応して、電断信号SNSがHレベルとなる。逆に、AC24Vが遮断される電断状態では、フォトトランジスタTr2がOFF動作することに対応して、電断信号SNSがLレベルとなる。なお、電断状態でも、主制御部21の電源電圧(Vcc)が、二次電池BATTによって維持される。
<第二電源部SD>
第二電源部SDは、ダイオードD1〜D4による全波整流回路と、平滑コンデンサC1と、直流電圧VB(12V)を生成するDC−DCコンバータと、直流電圧Vcc(5V)を生成するDC−DCコンバータと、平滑コンデンサC2,C3とを有して構成されている。2つのDC−DCコンバータは、何れもチョッパ型であり、平滑コンデンサC1を共通的に受けて動作している。第二電源部SDで生成された直流電圧は、演出インタフェイス基板27に伝送された後、適宜に降圧されて、演出インタフェイス基板27と、演出制御基板22と、画像制御基板23とで使用される。
<第一電源部FR>
第一電源部FRは、ダイオードD1,D2,D5,D6による全波整流回路と、平滑コンデンサC4と、直流電圧VB(12V)を生成するDC−DCコンバータと、直流電圧Vcc(5V)を生成するDC−DCコンバータと、平滑コンデンサC5,C6と、ダイオードD7及びコンデンサCbとで構成された第1蓄電部BKとを有して構成されている。この2つのDC−DCコンバータも、チョッパ型であり、平滑コンデンサC4を共通的に受けて動作している。また、第1蓄電部BKで生成された直流電圧は、主制御部21と払出制御部24のワンチップマイコンの内蔵RAMのデータを保持するバックアップ電源BAKとなる。
第一電源部FRで生成された直流電圧VBは、主制御部21と払出制御部24に直接的に供給される。一方、直流電圧Vccは、払出制御部24には直接的に供給されるが、主制御部21には、リレー接点SWaを経由して供給される。先に説明した通り、リレー接点SWaは、リレーコイルRLのA接点であるので、定常時にはON状態であるが、電断時にはOFF状態となる。
リレー接点SWaの下流側には、電源電圧Vccの給電ラインLNとグランド間に、ダイオードDと二次電池BATTとを直列接続した第2蓄電部が配置されている。ダイオードDは、二次電池BATTからの放電を阻止する方向に配置され、ダイオードDのカソード端子と給電ラインLNとの間には、リレー接点SWbが接続されている。なお、二次電池BATTとしては、過充電・過放電・過電流の保護回路を内蔵した5V電池パックが好適に使用される。但し、第2蓄電部として、第1蓄電部BKのコンデンサCbと同等又はそれ以上のキャパシタンス値を有するコンデンサを使用しても良いのは勿論である。
何れにしても、リレー接点SWbは、リレーコイルRLのB接点であるから、定常時にはOFF状態であって、電断時にはON状態となる。そのため、電断時には、二次電池BATTから主制御部21に電源電圧Vccが供給される。なお、電断時にはリレー接点SWaがOFF状態であるから、払出制御部24に電源電圧Vccが供給されることはない。
<電源遮断部CUT>
電源遮断部CUTは、交流電圧AC24Vから所定レベルの直流電圧を生成する整流部51と、交流電源ラインLN1,LN2の過電圧時にON動作する交流監視部52と、交流監視部52のON動作に対応してOFF動作するスイッチ回路53と、を有して構成されている。
整流部51は、交流電源ラインLN2から交流電圧を受けるダイオードD12と、電流制限抵抗R1と、コンデンサC8及びツェナーダイオードZD2の並列回路と、が直列に接続されて構成されている。そして、正常時には、コンデンサC8の両端電圧は、ツェナーダイオードZD2の降伏電圧に一定化されている。
スイッチ回路53は、大電流容量のMOSトランジスタQ2と、コンデンサC8に並列接続されたバイアス抵抗R5と、を有して構成されている。ここで、トランジスタQ2は、コンデンサC8の両端電圧が所定レベルである限り、ON状態であって、遊技機の全回路のグランドラインとフレームグランドFGとを接続状態にしている。
交流監視部52は、交流電源ラインLN1,LN2に接続された2つのダイオードD8,D9と、ダイオードD8,D9の接続点に接続されたツェナーダイオードZD1と、バイアス抵抗R2,R3及びコンデンサC7の並列回路と、バイアス抵抗R3の両端電圧が上昇するとON動作するトランジスタQ1と、トランジスタQ1の電流制限抵抗R4とを有して構成されている。
ツェナーダイオードZD1は、通常は、OFF状態であるが、交流電源ラインLN1,LN2に過大な交流電圧(例えばAC100V)が加わると、降伏状態となる。この降伏状態では、バイアス抵抗R3の両端電圧が上昇してトランジスタQ1がON動作することでコンデンサC8の両端電圧が降下する。
すると、それまでON状態であったトランジスタQ2がOFF遷移することで、回路グランドとフレームグランドFGとが非接続となって、全ての遊技機の全ての電源電圧が遮断状態となる。電源遮断部CUTの動作内容は、以上の通りであり、交流電源ラインLN1,LN2の両端電圧が限界値を超えると、全ての遊技機の全ての電源電圧を一気に遮断する機能を果たしている。
<電源監視部MNT>
次に、電源監視部MNTについて説明する。電源監視部MNTは、交流電源ラインLN1,LN2の電圧レベルを監視する給電監視部54と、電源電圧Vccを受けて比較基準電圧Voを出力する比較電圧部55と、給電監視部54と比較電圧部55の出力電圧を対比して電源異常を検出する異常検出部56と、システムリセット信号SYSを生成する電源リセット部57と、を有して構成されている。
[給電監視部54]
給電監視部54は、交流電源ラインLN1,LN2に接続された2つのダイオードD10,D11と、ダイオードD10,D11の接続点に接続された抵抗R6及びツェナーダイオードZD3の直列回路と、ツェナーダイオードZD3に並列接続されたダイオードD13及び平滑コンデンサC9の直列回路と、平滑コンデンサC9に並列接続された抵抗R7,R8の直列回路と、抵抗R8を短絡させるコンパレータA3と、を有して構成されている。
この実施例では、ツェナーダイオードZD3の降伏電圧が5.1V程度であり、ツェナーダイオードZD3は、電流制限抵抗R6を通して、交流電圧AC24Vを受けている。そのため、交流電源の給電状態であれば、平滑コンデンサC9の両端電圧は、4.5V程度の一定値となる。また、2つの抵抗R7,R8は、その抵抗値がR8>>R7に設定されているので、抵抗R8の両端電圧Vsは、正常レベルの交流電圧AC24Vに対応して約4.5Vとなる。但し、コンパレータA3の出力がLレベルであると、これに対応して、抵抗R8の両端電圧Vsは、ほぼ0Vとなる。なお、抵抗R7は、Lレベル出力時のコンパレータA3に対する電流制限抵抗として機能する。
コンパレータA3は、他のコンパレータA1〜A4と共に、QUADコンパレータ(NJM2901)で構成されている。このQUADコンパレータには、4つのコンパレータA1〜A4が内蔵されているが、何れのコンパレータA1〜A4も、オープンコレクタタイプとなっている(図5(i)参照)。
そして、コンパレータA3のマイナス端子には、比較電圧部55の出力電圧Voが供給され、プラス端子には、定常状態では2.8V程度の比較電圧V1が供給されている。この比較電圧V1は、第一電源部FRが生成した二種類の電源電圧Vcc,VBを抵抗で分圧して生成されている。
後述するように、電源投入時には、比較電圧部55の出力電圧Voは、レベル上昇中の電源電圧Vccに対応したレベルとなる(Vo=Vcc−Vf−Δ)。なお、VfとΔは、ダイオードD14,D15と、抵抗R9における電圧降下である。
一方、比較電圧V1は、電源電圧Vcc,VBを分圧して生成されるので、電源投入直後は、比較電圧部55の出力電圧Voより低い。そのため、電源投入直後の過渡状態では、コンパレータA3の出力がLレベルとなって抵抗R8を短絡させ、その結果、給電監視部54の出力電圧Vsがほぼ0Vとなる。
一方、電源電圧Vcc,VBが所定レベルに達した定常状態では、比較電圧V1が、2.8V程度となる一方、比較電圧部55の出力電圧Voは2.5V程度に一定化される。つまり、コンパレータA3は、[プラス入力への入力電圧]>[マイナス端子への入力電圧]の大小関係となるが、コンパレータA3の出力部がオープンコレクタであり(図5(i)参照)、図4に示す通り、その出力端子がプルアップされていないので、コンパレータA3の出力部は開放状態となって他の回路に影響を与えない。
以上説明した給電監視部54の動作を整理すると以下の通りである。
(1)交流電源AC24Vが投入された電源投入直後は、抵抗R8がコンパレータA3の
出力部によって短絡されるので、抵抗R8の両端電圧Vsがほぼ0Vとなる。
(2)その後、電源電圧Vccが正常レベル近くまで増加すると、コンパレータA3の出力部が開放状態となるので、抵抗R8の両端電圧Vsは、ツェナーダイオードZD3の両端電圧に対応してほぼ4.5Vとなる。
(3)交流電源AC24Vが遮断状態となると、抵抗R8の両端電圧Vsは、素早く0Vまで降下する。しかし、交流電源AC24Vが遮断されても、しばらくは、電源電圧Vcc,VBが所定レベルを維持するので、コンパレータA3の出力部は、そのまま開放状態を維持する。
[比較電圧部55]
比較電圧部55は、第一電源部FRと第二電源部SDとで別々に生成された2つの電源電圧Vcc,Vccを各アノード端子に受けるダイオードD14,D15と、ダイオードD14,D15の各カソード端子に接続される電流制限抵抗R9と、電圧生成部GNと、が直列に接続されて構成されている。この実施例では、電圧生成部GNとして、シャントレギュレータ(HA17431:RENESAS)を使用している。
このシャントレギュレータは、アノード端子Aとカソード端子Kと比較端子REFとを有するが、アノード端子Aとカソード端子Kとを接続した図示の状態では、ツェナーダイオードと同等に機能して、降伏動作時には、アノード・カソード端子間に一定の基準電圧Vo(2.5V)を出力する(図5(h)参照)。一方、非降伏動作時には、内部回路がOFF動作して、アノード・カソード端子間が開放状態となる。
したがって、電源投入時、電源電圧Vccが所定レベルに達するまでは、比較電圧部55(電圧生成部GN)の出力電圧Voは、レベル上昇中の電源電圧Vccに対応して、Vo=Vcc−Vf−Δとなる。一方、電源電圧Vccが所定レベルに達すると、比較電圧部55の出力電圧Voは、一定の比較基準電圧(2.5V)となる。
[異常検出部56]
異常検出部56は、主制御部21への電源異常信号ABN1を生成するコンパレータA1と、払出制御部24への電源異常信号ABN2を生成するコンパレータA2と、各コンパレータA1,A2のプルアップ抵抗R10,R11と、各コンパレータA1,A2の入力端子間に接続されたコンデンサCsとを有して構成されている。各コンパレータA1,A2のマイナス端子には、比較電圧部55の出力電圧Voが供給され、プラス端子には、抵抗R8の両端電圧Vsが供給されている。なお、コンパレータA1,A2は、先に説明したQUADコンパレータ(NJM2901)に内蔵されている。
図示を省略しているが、コンパレータA1,A2から出力される電源異常信号ABN1、ABN2は、主制御部21と払出制御部24の入力ポートに供給されている。そして、各入力ポートの入力端子とグランド間には、適宜なコンデンサを接続されており、各入力ポートが、適宜な抵抗を経由して電源異常信号を受けることで耐ノイズ性を確保している。また、適宜なソフトウェア処理によって、スパイクノイズの影響を排除している。
給電監視部54が前記した(1)〜(3)の通りに動作するので、これに対応して異常検出部56は、以下の通りに動作する。
(1)交流電源AC24Vが投入された電源投入直後は、抵抗R8の両端電圧Vsがほぼ0Vであり、一方、比較電圧部55の出力電圧Voは、レベル上昇中の電源電圧Vccに対応して、Vcc−Vf−Δとなる。そのため、コンパレータA1,A2が出力する電源異常信号ABN1,ABN2は、レベル変動することなく、Lレベルを安定的に維持す
る。図5(c)のタイミングT0〜T1は、この電源投入時の安定したLレベル状態を示している。
(2)その後、レベル上昇中の電源電圧Vccが所定レベルを超えた後は、比較電圧部55の出力電圧Voは、2.5Vを維持する。また、電源電圧Vccが正常レベル近くまで増加すると、コンパレータA3の出力部が開放状態となるので、抵抗R8の両端電圧Vsは、ツェナーダイオードZD3の両端電圧に対応してほぼ4.5Vとなる。
そのため、コンパレータA1,A2が出力する電源異常信号ABN1,ABN2がHレベルに遷移して、その後は、正常状態を示すHレベルを定常的に維持する。図5(c)のタイミングT1以降は、正常レベルの電源異常信号ABN1,ABN2を示している。
(3)その後、何らかの理由で交流電源AC24Vが遮断状態となると、抵抗R8の両端電圧Vsは、素早く0Vまで降下する。しかし、電源電圧Vcc,VBは、しばらく所定レベルを維持するので、コンパレータA3や比較電圧部55は、それまでの動作を維持する。
したがって、図5(a)のタイミングT7において、交流電源AC24Vが遮断状態になると、コンパレータA1,A2が出力する電源異常信号ABN1,ABN2は、直ちに、HレベルからLレベルに遷移して異常事態の発生を示す。なお、主制御部21と払出制御部24では、この電源異常信号ABN1,ABN2を定時的にチェックしており、電源異常信号ABN1,ABN2がLレベルに遷移したことを確認すると、直ちにバックアップ処理を開始するようになっている。
[電源リセット部57]
次に、コンパレータA4で構成された電源リセット部57について説明する。図示の通り、コンパレータA4の出力端子には、プルアップ抵抗R12が接続され、出力端子とプラス端子との間には、抵抗RfとコンデンサCfの直列回路が接続されている。また、コンパレータA4のマイナス端子には、比較電圧部55の出力電圧Voが供給され、プラス端子には、定常状態では2.95V程度の比較電圧V2が供給されている。この比較電圧V2は、第二電源部SDが生成した二種類の電源電圧Vcc,VBを抵抗で分圧して生成されている。
電源リセット部57は、上記の通りに構成されているので、以下の通りに動作する。
(1)交流電源AC24Vが投入された電源投入直後は、比較電圧部55の出力電圧Voは、レベル上昇中の電源電圧Vccに対応して、Vcc−Vf−Δとなる。一方、比較電圧V2は、第二電源部SDの電源電圧Vcc,VBを分圧して生成されるので、レベル上昇中の出力電圧Voより低い。そのため、このような過渡状態では、コンパレータA4から出力されるシステムリセット信号SYSがLレベルとなる(図5(a)参照)。
(2)その後、レベル上昇中の電源電圧Vccが所定レベルに達した後は、比較電圧部55の出力電圧Voは、2.5Vを維持する。また、電源電圧Vcc,VBが正常レベル近くまで増加すると、比較電圧V2が定常値2.95Vに近づく。そのため、コンパレータA4から出力されるシステムリセット信号SYSは、適宜なタイミングで、LレベルからHレベルに遷移する。
このようにして生成されたシステムリセット信号SYSは、演出インタフェイス基板27を経由して、演出制御部22と画像制御部23に伝送されるが、各制御部22,制御部23に設けられた遅延回路を経由してCPUやその他のICを電源リセットしている。なお、抵抗RfとコンデンサCfの直列回路も、遷移動作を遅延させる機能を発揮する。
図6(a)は、電源電圧Vccの給電ラインLNについて、電源基板20の出力部と、コンパレータCOMを中心に構成される主制御部21の電源監視回路とを図示したものである。図示の通り、給電ラインLNとグランドとの間には、分圧抵抗r1及び分圧抵抗r2の直列回路と、電流制限抵抗r3及びツェナーダイオードZ3の直列回路とが接続されている。
そして、コンパレータCOMの非反転端子(+)は、分圧抵抗r1,r2の接続点の電圧Vを受けている。一方、コンパレータCOMの反転端子(−)は、ツェナーダイオードZ3のカソード端子の電圧Vを受け、コンパレータCOMの出力端子は、ワンチップマイコン21aの入力ポートINPに接続されて電圧降下信号DOWNを供給している。
非反転端子の電圧Vは、Vcc×r2/(r1+r2)であり、Vcc=5Vの条件で、例えば、給電ラインの80%値として4Vに設定されている。一方、ツェナーダイオードZ3の降伏電圧は、例えば、給電ラインの70%値として、3.5Vに設定されている。
先に説明した通り、定常時にはリレー接点SWaがON状態、リレー接点SWbがOFF状態であり、電断時にはリレー接点SWaがOFF状態、リレー接点SWbがON状態であるので、何れの状態でも給電ラインLNは、所定レベル(=5V)を維持する。そのため、定常時及び電断時とも、コンパレータCOMの出力(電圧降下信号DOWN)は、Hレベルを維持する。
しかし、二次電池BATTの放電によって、給電ラインLNの電圧Vxが降下して、Vx×0.8<3.5となると(Vx<4.375)、コンパレータCOMは、Lレベルの電圧降下信号DOWNを出力する。したがって、ワンチップマイコン21aは、電圧降下信号DOWNのレベルに基づいて、二次電池BATTの出力電圧Vxが規定値(この例では4.4V)を下回ったことを把握することができる。そして、二次電池BATTの出力電圧Vxが規定値を下回ると、制御動作を停止して、電源電圧の降下を待つようにしている(図9(b)参照)。
次に、図6(b)は、主制御部21と払出制御部24に配置された電源リセット回路RSTを例示する回路図である。この実施例では、電源電圧監視用IC1(MB3771富士通マイクロエレクトロニクス)を使用して電源リセット回路RSTを構成している。
但し、主制御部21については、交流電源(AC24V)の遮断後も二次電池BATTによって電源電圧Vccが維持されるので、主制御部21の電源リセット回路RSTが機能するのは、電源スイッチPWがOFF操作された後に、電源スイッチPWがON操作される場合が典型的である。すなわち、二次電池BATTが正常に機能している限り、交流電源が復帰しても、主制御部21のCPUは、電源リセットされることはない。但し、払出制御部24のCPUは、交流電源復帰時に電源リセット回路RSTによって電源リセットされる。
以上を踏まえて説明を続けると、図6(c)の等価回路を示す通り、電源電圧監視用IC1は、2つのコンパレータCompACompBを内蔵して構成されている。そして、2つのコンパレータCompACompBのプラス端子は、内蔵回路によって1.24V程度に設定される。
また、実施例の回路構成では、Vsa端子がコンデンサC11を経由してグランドに接続されているので、コンパレータCompAのマイナス端子の電位は、内蔵された抵抗で分圧されて1.4V程度となる。一方、Vsb端子は、電源ラインに接続されている。
電源電圧監視用IC1は、図6(c)の内部回路を有しているので、電源電圧Vccが所定レベルまで上昇すると(図5(d)のタイミングT2参照)、内蔵された定電流源によって、遅延コンデンサC10の充電が開始される。そして、遅延コンデンサC10が所定レベルまで充電されるまでの間は(図5(e)のT3参照)、リセット端子から出力されるリセット信号RS1がLレベルに維持される。なお、このリセットホールド時間Tpo[S]は、外付けコンデンサC10の容量に対応してTpo[S]=105*C10[F]となっている。
このようにして、タイミングT3でHレベルとなったリセット信号RS1は、電源電圧Vccが降下しない限り、そのレベルを維持する。しかし、Vsa端子の電位は、内蔵抵抗40kΩ、100kΩに対応して、Vcc*40/(40+100)であって、このVsa端子において電源電圧Vccのレベルを監視している。
そのため、電源スイッチPWのOFF操作などによって、電源電圧Vccの電圧レベルが降下すると(図5(d)のタイミングT8参照)、内蔵コンパレータCompAの出力端子がHレベルに遷移する。すると、内蔵されたフリップフロップがセットされて、リセット端子から出力されるリセット信号RS1が、直ちにLレベルに降下する(図5(e)のタイミングT8参照)。なお、二次電池BATTの出力電圧が降下した場合にも同様の動作となる。
本実施例では、Vsa端子とグランド間には、コンデンサC11が接続されている。図6(b)の等価回路から明らかな通り、コンデンサC11は、内部回路の動作を遅延させる機能を果しており、電源電圧Vccが短時間だけ、例えば4V以下に低下して回復する瞬低状態や瞬断状態では、リセット信号RS1が出力されることはない。
続いて、遊技動作を統括的に制御する主制御部21のプログラムの概要を説明する。図7〜図9は、主制御部21の制御プログラムを示すフローチャートである。主制御部21の制御プログラムは、CPUがリセットされて起動されるシステムリセット処理(図7)と、所定時間毎(2mS)に起動されるマスク可能なタイマ割込み処理(図8)とで構成されている。なお、払出制御部24の動作内容も、システムリセット処理とタイマ割込み処理の基本構成において共通している。
以下、図7を参照しつつ、システムリセット処理プログラム(メイン処理)について説明する。本実施例において、メイン処理が開始されるのは、電源スイッチPWがOFF操作された後に、ON操作される場合が典型例であり、停電状態からの復帰時には、メイン処理は実行されない。それは、交流電源(AC24V)が遮断状態となった後は、二次電池BATTが機能して、主制御部21が省電力モードで制御動作を継続するからである。
もっとも、二次電池BATTの出力電圧が降下すると、CPUの制御動作が停止されるので、その後に交流電源(AC24V)が復帰すると図7のメイン処理の実行が開始される。この場合、初期化スイッチSWがOFF状態で交流電源が投入される場合と、初期化スイッチSWがON操作されて交流電源が投入される場合とがある。なお、交流電源の正常な給電状態において、制御プログラムが暴走したことにより、CPUに内蔵されたウォッチドッグタイマが機能してCPUが強制的にリセットされる場合も、このメイン処理が実行される。
何れの場合でも、Z80CPUは、最初に自らを割込み禁止状態に設定すると共に(ST1)、割込みモード2に設定する(ST2)。また、CPU内部のスタックポインタSPの値を、スタック領域の最終アドレスに初期設定すると共に(ST3)、ワンチップマイコンの各部を含めて内部レジスタの値を初期設定する(ST4)。
続いて、入力ポートから電源異常信号ABN1を取得し、これが正常レベルに変化するまで、同一の処理を繰返す(ST5〜ST6)。これは、電源スイッチPWのOFF操作時などに、図9(a)のST47〜ST61の処理を終えた後でも、電源電圧Vccが降下し切らない場合もあることを考慮したものである。すなわち、図9に示すST47〜ST61の処理を終えて、無限ループ処理を繰返しているタイミングで、ウォッチドッグタイマ機能が発揮されてCPUがリセットされることがあっても、その後の処理は、ステップST7以降に進むことはない。
ステップST6の処理において、電源異常信号ABN1が正常レベルであることが確認されたら、続いて、入力ポートからRAMクリア信号CLRを取得する(ST7)。先に説明した通り、RAMクリア信号CLRとは、ワンチップマイコンの内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチSWのON/OFF状態に対応した値を有している。
次にRAMクリア信号のレベルが判定されるが(ST8)、RAMクリア信号がON状態であったと仮定すると、内蔵RAMの全領域がゼロクリアされる(ST12)。したがって、図9(a)のステップST47の処理でセットされたバックアップフラグBFLの値は、他のチェックサム値などと共にゼロとなる。
次に、RAM領域がゼロクリアされたことを報知するための電源投入コマンドが出力され(ST13)、タイマ割込み動作(図8)を起動する割込み信号INTを出力するCTCを初期設定する(ST14)。そして、CPUを割込み禁止状態にセットした状態で(ST15)、各種のカウンタついて更新処理を実行し(ST16)、その後、CPUを割込み許可状態に戻してステップST15に戻る。なお、ステップST16で更新されるカウンタには、外れ図柄用カウンタが含まれているが、この外れ図柄用カウンタは、図8の特別図柄処理(ST30)における大当り抽選処理の結果が外れ状態となった場合に、どのような態様の外れゲームを演出するかを決定するためのカウンタである。
さて、ステップST8の判定処理に戻って説明すると、CPUがウォッチドッグタイマによって強制的にリセットされた場合や、通常の電源スイッチPWのON操作時には、RAMクリア信号はOFF状態である。そして、このような場合には、ステップST8の判定に続いて、バックアップフラグBFLの内容が判定される(ST9)。バックアップフラグBFLとは、図9のST47〜ST51の動作が実行されたことを示すデータであり、この実施例では、電源スイッチPWのOFF操作時のステップST47の処理でバックアップフラグBFLが5AHとされ、電源スイッチPWのON操作後のステップST43の処理でゼロクリアされる。
本来、電源スイッチPWのON操作時には、バックアップフラグBFLの内容が5AHの筈である。但し、何らかの理由でプログラムが暴走状態となり、ウォッチドッグタイマによるCPUリセット動作が生じたような場合には、バックアップフラグBFL=00Hである。したがって、BFL≠5AH(通常はBFL=00H)となる場合には、ステップST9からステップST12の処理に移行させて遊技機の動作を初期状態に戻す。
一方、バックアップフラグBFL=5AHであれば、チェックサム値を算出するためのチェックサム演算を実行する(ST10)。ここで、チェックサム演算とは、内蔵RAMのワーク領域を対象とする8ビット加算演算である。そして、チェックサム値が算出されたら、この演算結果を、RAMのSUM番地の記憶値と比較をする(ST11)。
SUM番地には、電源スイッチPWのOFF操作時に実行される同じチェックサム演算(図9(a)のST48)によるチェックサム値が記憶されている。そして、記憶された演算結果は、内蔵RAMの他のデータと共に、バックアップ電源によって維持されている。したがって、本来は、ステップST11の判定によって両者が一致する筈である。
しかし、電源スイッチPWのOFF操作時にチェックサム演算(ST48)の実行できなかった場合や、実行できても、その後、メイン処理のチェックサム演算(ST10)の実行時までの間に、ワーク領域のデータが破損している場合もあり、このような場合にはステップST11の判定結果は不一致となる。判定結果の不一致によりデータ破損が検出された場合には、ステップST12の処理に移行させてRAMクリア処理を実行し、遊技機の動作を初期状態に戻す。一方、ステップST9の判定において、チェックサム演算(ST10)によるチェックサム値と、SUM番地の記憶値とが一致する場合には、ステップST14の処理に移行する。
続いて、上記したメイン処理を中断させて、2mS毎に開始されるタイマ割込み処理プログラム(図8)を説明する。タイマ割込みが生じると、先ず、電断信号SNSが取得される(ST21)。先に説明した通り、電断信号SNSは、電源スイッチPWの上流側において交流電源(AC24V)が維持されているか否かを示す信号である。そして、交流電源が遮断されると電断信号SNSがLレベルとなるが、交流電源が遮断されない限り、電源スイッチPWのON/OFF状態に拘らず、電断信号SNSはHレベルである。
したがって、通常は、電断信号SNSがHレベルであり、そのような定常状態では、続いて、電源スイッチPWの監視処理が実行される(ST23)。
図9(a)は、電源スイッチPWの監視処理を示すフローチャートである。スイッチ電源監視処理(ST23)では、先ず、電源基板20から供給される電源異常信号ABN1を、入力ポートINP(図6)を通して取得し(ST41)、それが異常レベルでないか判定する(ST42)。そして、異常レベルでない場合には、異常回数カウンタとバックアップフラグBFLをゼロクリアして処理を終える(ST43)。
一方、電源異常信号ABN1が異常レベルである場合には、異常回数カウンタをインクリメント(+1)して(ST44)、計数結果が上限値MAXを超えていないかを判定する(ST45)。これは、入力ポートINPからの取得データが、ノイズなどの影響でビット化けしている可能性があることを考慮したものであり、所定回数(例えば、上限値MAX=2)連続して異常レベルを維持する場合には、電源スイッチPWが現にOFF操作されたと判定する。
そして、ステップST45の判定の結果、異常回数カウンタの計数値が上限値MAXに一致した場合には、異常回数カウンタをゼロクリアすると共に、サブ制御部(具体的には演出制御部22)に対して電断コマンドを送信する(ST46)。電断コマンドは、主制御部21の電源スイッチPWがOFF操作されたことを示すもので、このコマンドを受けたサブ制御部22,23では、やがて電源電圧Vccが降下することに備えて、適宜な電断処理を実行する。
電断処理としては、例えば、(a)演出動作用の可動物を原点位置に復帰させる、(b)ランプ演出を実行するLEDなどのランプを消灯させる、(c)音声演出を実行する各種ICの動作を停止させる、などの動作が例示される。そして、必要な処理が終われば、図9(a)のステップST49〜ST51と同様の処理を経て、無限ループ処理を繰り返す。
なお、演出制御部22が受けた電断コマンドは、画像制御部23にも転送されるので、画像制御部23でも適宜な電断処理が実行される。電断処理としては、液晶表示画面を黒画面に制御して電力消費を抑制し、図9(a)のステップST49〜ST51と同様の処理を経て、無限ループ処理を繰り返す動作が例示される。
以上の電断処理を可能にする電断コマンドの送信処理(ST46)が終わると、主制御部21は、バックアップフラグBFLに5AHを設定し(ST47)、メインルーチンのステップST10の場合と、全く同じ演算を、全く同じ作業領域(ワークエリア)に対して実行し、その演算結果を記憶する(ST48)。なお、実行される演算は、典型的には8ビット加算演算である。
そして、その後はワンチップマイコンをRAMアクセス禁止状態に設定すると共に(ST49)、全ての出力ポートの出力データをクリアする(ST50)。以上のバックアップ処理が終われば、CTCに対する設定処理によって割込み信号INTの生成を禁止すると共に、無限ループ処理を繰り返しつつ直流電源電圧が降下するのを待つ(ST51)。
以上、電源スイッチPWの監視処理について説明したが、電源スイッチPWがOFF操作されていない場合の動作については、図8に戻って説明を続ける。電源スイッチPWがOFF操作されていない場合には、普通図柄処理(図8のST29)における抽選動作で使用される当り用カウンタRGと、特別図柄処理(ST30)における抽選動作で使用される大当り判定用の乱数値RNDとが更新される(ST24)。
2つのカウンタRG,RNDの更新処理(ST24)が終わると、各遊技動作の時間を管理しているタイマについて、タイマ減算処理が行なわれる(ST25)。ここで減算されるタイマは、主として、電動チューリップや大入賞口の開放時間やその他の遊技演出時間を管理するために使用される。
続いて、図柄始動口15や大入賞口16の入賞検出スイッチを含む各種スイッチ類のON/OFF信号が入力され、ワーク領域にON/OFF信号レベルや、その立上り状態が記憶される(ST26)。次に、エラー管理処理が行われる(ST27)。エラー管理処理は、遊技球の補給が停止したり、遊技球が詰まっていないかなど、機器内部に異常が生じていないかの判定を含んでいる。
次に、図柄始動口や大入賞口などからの検出信号に基づく管理処理を実行した後(ST28)、普通図柄処理を行う(ST29)。普通図柄処理とは、電動チューリップなど、普通電動役物を作動させるか否かの判定を意味する。具体的には、ステップST26のスイッチ入力処理で、遊技球がゲートを通過していると判定された場合に、乱数更新処理(ST24)で更新された当り用カウンタRGを、当り当選値と対比して行われる。そして、対比結果が当選状態であれば当り中の動作モードに変更する。また、当り中となれば、電動チューリップなど、普通電動役物の作動に向けた処理を行う。
続いて、特別図柄処理を行う(ST30)。特別図柄処理とは、大入賞口16など特別電動役物を作動させるか否かの判定であり、ステップST26のスイッチ入力処理で、図柄始動口に遊技球が入賞したと判定された場合には、乱数更新処理(ST24)で更新された乱数値RNDに使用して大当り抽選処理を実行する。そして、図示省略しているが、抽選結果が当選状態であれば大当り中の動作モードに変更する。また、大当り中となれば、大入賞口など特別電動役物の作動に向けた処理を行う。
このような特別図柄処理(ST30)の後、主制御部21で管理するLEDについて点灯動作を進行させると共に(ST31)、電動チューリップや大入賞口などの開閉動作を実現するソレノイド駆動処理を実行した後(ST32)、CPUを割込み許可状態EIに戻してタイマ割込みを終える(ST33)。その結果、割込み処理ルーチンからメイン処理の無限ループ処理(図7)に戻り、ステップST15〜ST17の処理が実行される。
以上、交流電源が維持されている定常状態(電断信号SNS=Hレベル)の遊技制御動作について説明したが、交流電源が遮断された後の動作については、ステップST22に戻って説明する。
交流電源(AC24V)が遮断されると、フォトトランジスタTr2(図4)がOFF動作するので、電断信号SNSがHレベルからLレベルに変化する。そのため、ステップST22の判定の後に、電圧降下監視処理が実行される(ST34)。
図9(b)に示すように、電圧降下監視処理では、最初に判定フラグFLGの値が判定され、判定フラグFLGが初期値(=0)のままであれば、判定フラグFLGを1に設定すると共に、電断コマンドをサブ制御部22,23に送信する(ST62)。これは、交流電源(AC24V)が遮断されると、主制御部21以外の電源電圧Vccは、その後に遮断状態となるので、演出制御部22や画像制御部23にその事態を事前通知するためである。そのため、ステップST46と同様の送信処理が実行され(ST62)、電断コマンドを受けたサブ制御部22,23では、先に例示したような、適宜な電断処理を実行する。なお、判定フラグFLGを使用するのは、電断コマンドの送信回数を1回に限るためである。
したがって、2回目以降の電圧降下監視処理(ST34)では、ステップST61からステップST63に処理が移行して、電圧降下信号DOWNが取得される(ST63)。図6(a)に関して説明した通り、電圧降下信号DOWNは、コンパレータCOMの出力であり、二次電池BATTの出力電圧Vxが所定値(例えば4.4V)を下回らない限り、Hレベルを維持する。したがって、電圧降下信号DOWNがHレベルであれば、異常回数カウンタをクリアして処理を終える(ST65)。
一方、電圧降下信号DOWNがLレベルであれば、ノイズ対策として、その異常回数をカウントし、カウント結果が基準回数を超えまで、監視処理を繰り返す(ST66〜ST67)。
そして、異常回数が基準回数を超えると、異常回数カウンタをクリアして、ステップST47の処理に移行する(ST68)。これは、二次電池BATTの出力電圧が降下したために、省電力モードの遊技制御であっても継続できないためである。したがって、その後は、電源スイッチPWのOFF操作時と同様に、バックアップフラグBFLを所定値に設定すると共に、チェックサム値を記憶して電源遮断を待機する(ST47〜ST51)。
このようにして制御動作を終えた場合、主制御部21のCPUは、交流電源(AC24V)の復帰時に、電源リセット回路RSTによって電源リセットされ、図7のメイン処理を実行する。この点は、電源スイッチPWがOFF操作された後にON操作される場合と同じである。
次に、電圧降下監視処理(ST34)において電圧降下信号DOWNがHレベルであると判定された電断状態での動作を図8に基づいて説明する。この電断状態では、ステップST24と同様に乱数値RG,RNDを更新した後(ST35)、入賞検出スイッチやドア開閉スイッチを含む各種スイッチ類のON/OFF信号を入力し(ST36)、スイッチ信号のレベル変化から判定される入賞状態や異常状態を、RAMの特別保存領域に順番に記憶する(ST37)。なお、異常事態には、遊技球の球詰まりなどの他、ドア開閉スイッチの異常反応なども含んでいる。
ここで、遊技球の入賞状態を検出した場合には、入賞種別に対応する乱数値RG,RNDを、RAMの特別保存領域に記憶する。それは、電断状態では、遊技球の払出動作や抽選動作を実施しないので、その後、定常状態に移行した段階で、払出動作や抽選動作を実行するためである。本実施例では、このような構成を採るので、停電直後に生じた入賞状態が読み飛ばされるおそれがない。
なお、このような動作を実現するため、定常状態では、特別記憶領域に有意な情報が記憶されているか否かを判定し、必要時には、遊技球を払出すための払出制御部24へのコマンド送信処理や、乱数値RGに基づく当り抽選処理や、乱数値RNDに基づく大当り抽選処理が実行される。なお、必要な処理が終われば、特別記憶領域がクリアされるのは勿論である。
また、ステップST37の処理で検出された異常状態は、異常事態が検出される毎に、特別記憶領域に順番に記憶される。そして、重大な異常については、遊技ホールを管理するホールコンピュータに通報する(ST38)。したがって、深夜の異常事態についても、ホールコンピュータで確実に把握することができる。異常事態としては、例えば、ガラス扉6や前面板7の開放を例示することができる。
以上の通り、電断状態では必要最小限の制御動作だけを実行するので、消費電力が低く、遊技ホールが営業を終了した後も、省電力モードで監視処理を継続することができる。なお、このような防犯機能を確実化するためには、省電力モードで12時間以上電池寿命が維持される二次電池BATTを使用するのが好ましい。
以下、確認的に、本実施例の遊技機の動作内容を整理しておく。
(1)交流電源が維持されている場合(電断信号SNSはHレベル)
電源スイッチPWがOFF操作されると、主制御部21及び払出制御部24は、電源異常信号ABN1,ABN2に基づいて必要なバックアップ処理(ST47〜ST51)を実行する。また、演出制御部22や画像制御部23は、主制御部21から受ける電断コマンドに基づいて、必要な緊急動作を実行する。
必要な動作を終えると、主制御部21を含む全ての制御部21〜24の電源電圧Vccが遮断状態となり、全ての制御動作が終了する。但し、主制御部21と払出制御部24のRAMの記憶内容は、バックアップ電源BAKによって維持される。
その後、OFF状態の電源スイッチPWがON操作されると、電源電圧Vccの復旧に対応して、主制御部21と払出制御部24は、電源リセット回路RSTによって電源リセットされ、その他の制御部22〜23は、システムリセット信号SYSによって電源リセットされる。その後は、適宜な初期動作を経て、全ての制御部21〜24において定常動作が開始される。この場合、初期化スイッチSWがON操作されない限り、主制御部21と払出制御部24では、電源スイッチPWのOFF操作前の動作が再開される。
(2)電源スイッチPWのON状態が維持される場合(営業終了時や停電時など)
電源スイッチPWがON状態を維持している状態で、交流電源が遮断されると、主制御部21を除く制御部22〜24では、電源スイッチPWのOFF操作時の場合と同じ動作をする。
一方、主制御部21では、電断信号SNSのレベル降下に対応して省電力モードの制御動作が開始される。そして、その後は、二次電池BATTの電圧降下を繰り返しチェックし(ST34)、もし、二次電池BATTの電圧降下が認められると、必要なバックアップ処理(ST47〜ST51)を実行して制御動作を終える。
その後、営業開始時や停電復旧時などであって、交流電源が復旧すると、主制御部21を除く制御部22〜24では、電源スイッチPWのON操作時の場合と同じ動作をする。一方、主制御部21では、電断信号SNSがHレベルであることに対応して、省電力モードから通常モードの制御動作に移行する。なお、通常モードの制御動作を開始する点は、二次電池BATTの電圧降下によって、制御動作を終えている場合も同じである。
また、何れの場合にも、交流電源が復旧したことに対応して、リレー接点SWa,SWbの開閉状態が切り替わり、給電ラインLNには、二次電池BATTではなく、交流電源を整流した電源電圧Vccが供給される。
以上、本発明の実施例を具体的に説明したが、具体的な記載内容は何ら本発明を限定するものではなく、各種の改変が可能である。例えば、上記の実施例では、主制御部21だけに二次電池BATT(又は大容量コンデンサ)を配置したが、払出制御部24にも同様の構成を設けても良い。
なお、上記の実施例では、主制御部21が、監視スイッチのスイッチ信号を直接的に受けて異常事態の発生を把握しているが、この種のスイッチ信号を主制御部21で取得することは、必ずしも必須ではない。
また、給電判定部SUPは、必ずしも、図4の回路構成に限定される必要はなく、適宜に変更しても良い。
図10は、電源スイッチPWの上流側に配置される第1分圧回路DV1と、電源スイッチPWの下流側に配置される第2分圧回路DV2と、システムリセット信号SYSの立上り時に1ショットマルチバイブレータとして機能するパルス発生部FF2と、2つの分圧回路DV1,DV2の出力値(VA,VB)を比較するコンパレータCOM2と、コンパレータCOM2の出力に基づいてセット動作し、パルス発生部FF2の出力に基づいてリセット動作をするRSフリップフロップFF1と、を有して構成されている。
ここで、パルス発生部FF2、コンパレータCOM2、及び、フリップフロップFF1は、これらに関連する電子素子も含め、バックアップ電源BAK又は二次電池BATTに基づいて動作している。
2つの分圧回路DV1,DV2は、整流ダイオードD50,D60とコンデンサC50,C60とで構成された半波整流回路の出力電圧を受けて動作している。そして、交流電源が維持される定常状態では、VA>VBとなるよう分圧比が設定されている。したがって、定常状態では、コンパレータCOM2の出力はLレベルを維持する。
また、各々の放電時定数は、下流側の方が大きく、つまり、C50×(R50+R51)<C60×(R60+R61)に設定されている。そのため、電源スイッチPWのON状態において、交流電源が遮断されると、第1分圧回路の出力電圧VAの方が、第2分圧回路の出力電圧VBより素早く降下する(図11(a)参照)。
すなわち、図11(a)に示す通り、電源スイッチPWがON状態を維持している状態で、交流電源(AC24V)が遮断されると、出力電圧VAが、出力電圧VBより素早く降下する。そのため、VA<VBとなると、コンパレータCOM2の出力がLレベルからHレベルに遷移し、この遷移に対応してRSフリップフロップFF1がセットされて、接点SWaがON状態からOFF状態に遷移する一方で、接点SWbがOFF状態からON状態に遷移する。その結果、電断後は、二次電池BATTなどに基づいて主制御部21の省電力モードの動作が開始される。なお、CPUは、電断状態での動作遷移を、フリップフロップFF1の出力に基づいて把握して省電力モードの動作を開始する。
その後、交流電源が投入されると、システムリセット信号SYSに基づいて、RSフリップフロップFF1がリセットされて、接点SWaがOFF状態からON状態に遷移する一方で、接点SWbがON状態からOFF状態に遷移する。そのため、電源スイッチPWがON状態である限り、交流電源を整流した直流電源Vccに基づいて主制御部21の定常動作が開始される。この場合も、CPUは、フリップフロップFF1の出力に基づいて、交流電源の投入状態を把握して定常動作を開始する。
図11(b)は、交流電源が維持されている状態で、電源スイッチPWが開閉された場合の動作を示している。電源スイッチPWがOFF操作されると、電源スイッチPWの下流側は電断状態となるので、VB=0となる。しかし、もともと、VA>VBに設定されているので、コンパレータCOM2の出力に変化はなく、フリップフロップFF1の出力は変化しない。したがって、接点SWaのON状態と、接点SWbのOFF状態は引き続き維持される。
但し、電源電圧Vccの降下を監視する電源監視部の出力(電源異常信号ABN1)が変化することで、主制御部21は、直流電圧Vccが遮断され終わるまでに、必要なバックアップ処理(ST47〜ST51)を実行することができる。
GM 遊技機
21 主制御部
20 電源部
PW 開閉制御部
SUP 給電判定部
BATT 蓄電部
SWa,SWb 切換制御部
ST38 監視手段

Claims (11)

  1. 遊技用のスイッチ信号に基づいて抽選処理を実行して、遊技者に有利な遊技状態を発生させるか否かを決定する主制御部と、
    外部から給電される交流電圧を内部の整流部に伝送するか否かを開閉制御する開閉制御部と、
    開閉制御部の上流側において交流電圧の給電の有無を検出する給電判定部と、
    開閉制御部の下流側に配置されて直流電圧を蓄電する蓄電部と、
    交流電圧の給電中は、前記整流部が出力する直流電圧を前記主制御部に供給する一方、交流電圧の給電が途絶えると、前記蓄電部の直流電圧を前記主制御部に供給する切換制御部と、を有して構成され、
    前記主制御部には、前記蓄電部から受ける直流電圧を電源電圧として、スイッチ信号を取得して必要な情報を記憶する監視手段が設けられている
    ことを特徴とする遊技機。
  2. 前記切換部は、相補的に動作する2つのスイッチ回路を有して構成されている請求項1に記載の遊技機。
  3. 前記開閉制御部は、係員によってON/OFF操作可能な電源スイッチを有して構成されている請求項1又は2に記載の遊技機。
  4. 前記スイッチ信号には、遊技用のスイッチ信号及び/又は監視用のスイッチ信号が含まれ、スイッチ信号のレベルが変化する毎に、RAM領域に順番に記憶される請求項1〜3の何れかに記載の遊技機。
  5. 前記RAM領域の記憶内容は、蓄電部の直流電圧が降下した後も維持されるよう構成されている請求項4に記載の遊技機。
  6. 前記抽選処理は、遊技用のスイッチ信号のレベル変化検出時の乱数値に基づいて実行され、
    前記監視手段は、スイッチ信号のレベル変化検出時の乱数値を、前記必要な情報として記憶するよう構成されている請求項1〜5の何れかに記載の遊技機。
  7. 前記給電判定部は、
    外部から供給される交流電圧の整流回路と、整流回路の出力を受けて定電圧を出力する定電圧回路と、定電圧回路の出力電圧に基づいて通電されるフォトカプラとを有して構成されている請求項1〜6の何れかに記載の遊技機。
  8. 前記切換制御部は、前記定電圧回路の出力で駆動される駆動コイルの通電に対応して開閉制御される請求項7に記載の遊技機。
  9. 前記切換部は、第1と第2の分圧回路と、第1と第2の分圧回路の出力電圧を受けて比較結果を出力する比較回路と、比較回路の出力を入力端子に受けて動作するフリップフロップとを有して構成され、
    各分圧回路は、各々、分圧比を規定する2つの抵抗と、2つの抵抗に並列接続される単一のコンデンサとを有し、2つの抵抗とコンデンサとで規定される時定数が、第1分圧回路と第2分圧回路とで、相違している請求項1〜6の何れかに記載の遊技機。
  10. 前記フリップフロップは、比較回路の出力に基づいて、交流電源の遮断時にセットされる請求項9に記載の遊技機。
  11. 前記主制御部は、監視用のスイッチ信号に基づいて異常事態の発生を把握するよう構成されている請求項1〜10の何れかに記載の遊技機。
JP2011002272A 2011-01-07 2011-01-07 遊技機 Withdrawn JP2012143310A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011002272A JP2012143310A (ja) 2011-01-07 2011-01-07 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011002272A JP2012143310A (ja) 2011-01-07 2011-01-07 遊技機

Publications (1)

Publication Number Publication Date
JP2012143310A true JP2012143310A (ja) 2012-08-02

Family

ID=46787538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011002272A Withdrawn JP2012143310A (ja) 2011-01-07 2011-01-07 遊技機

Country Status (1)

Country Link
JP (1) JP2012143310A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5529987B1 (ja) * 2013-02-04 2014-06-25 株式会社ユニバーサルエンターテインメント 遊技機
JP5529986B1 (ja) * 2013-02-04 2014-06-25 株式会社ユニバーサルエンターテインメント 遊技機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5529987B1 (ja) * 2013-02-04 2014-06-25 株式会社ユニバーサルエンターテインメント 遊技機
JP5529986B1 (ja) * 2013-02-04 2014-06-25 株式会社ユニバーサルエンターテインメント 遊技機
JP2014147625A (ja) * 2013-02-04 2014-08-21 Universal Entertainment Corp 遊技機
JP2014147626A (ja) * 2013-02-04 2014-08-21 Universal Entertainment Corp 遊技機

Similar Documents

Publication Publication Date Title
JP2012143309A (ja) 遊技機
JP4531844B1 (ja) 遊技機
JP4880737B2 (ja) 遊技機
JP4938121B2 (ja) 遊技機
JP2012040129A (ja) 遊技機
JP5502916B2 (ja) 遊技機
JP4545218B1 (ja) 遊技機
JP5603463B2 (ja) 遊技機
JP5296858B2 (ja) 遊技機
JP2012143310A (ja) 遊技機
JP4726861B2 (ja) 遊技機
JP5250606B2 (ja) 遊技機
JP5665934B2 (ja) 遊技機
JP5356296B2 (ja) 遊技機
JP6149136B2 (ja) 遊技機
JP4681678B2 (ja) 遊技機
JP5603464B2 (ja) 遊技機
JP4531845B1 (ja) 遊技機
JP4545220B1 (ja) 遊技機
JP5665935B2 (ja) 遊技機
JP5356295B2 (ja) 遊技機
JP5612723B2 (ja) 遊技機
JP2010279682A (ja) 遊技機
JP4987138B2 (ja) 遊技機
JP4836880B2 (ja) 弾球遊技機

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140401