JP5498312B2 - インバータ装置 - Google Patents

Description

本実施形態は、インバータ装置に関する。

従来より、インバータ装置は、例えば誘導電動機を可変速駆動するためのインバータ回路を備えると共にそのインバータ回路の制御や操作入力機能を実現する制御部を備えており、加速時間や減速時間、上限周波数、下限周波数等の各種のパラメータ値を設定できるようになっている。

この点、インバータ装置の制御用電源は、当該インバータ装置内の電圧変更手段によって、商用電源から生成されるもので、例えば、商用電源電圧を整流した直流電圧でコンデンサを充電し、このコンデンサに充電された電圧をトランジスタにてオンオフ制御し、このオンオフ制御による電圧を電源トランスを介して降圧することで得られる（例えば、特許文献１参照）。こうして、制御用電源が各制御部に供給されることで、制御部は予め記憶された制御プログラムに従って動作し、メモリに記憶されたパラメータの読出しや書込み等が可能となる。

制御用電源は、上記のようにインバータ装置内にて商用電源から生成されるため、パラメータの設定等を行う場合には、インバータ回路を駆動させる必要がなくても、インバータ本体への商用電源の接続が必要になる。従って、インバータ装置に商用電源を接続できない場合、パラメータの設定等を行うには、外部から制御用電源を別途供給することが考えられる。

特許第４３３５２０８号公報

しかしながら、インバータ装置に対して商用電源のみならず外部からの制御用電源も供給できない状況にあっては、インバータ制御に係るパラメータ等の情報の閲覧や設定はもちろん、当該情報の妥当性の検証も行うことができない。また、インバータ装置が梱包されている場合には、当該梱包を開梱したうえで、前記の商用電源或は制御用電源への接続作業を行う必要がある。

そこで、インバータ装置の信頼性を高めると共に、梱包の開梱や電源への接続を要することなくインバータ装置に係る情報を設定したり確認することができる利便性に優れたインバータ装置を提供する。

本実施形態のインバータ装置は、負荷を駆動するインバータ回路と当該インバータ回路を制御する制御部とを備えたものであり、電波を授受するアンテナと、不揮発性の第１記憶手段及び第２記憶手段と、前記第１記憶手段の記憶内容の更新を検知する比較手段とを具備する。前記第１記憶手段は、前記アンテナと電気的に接続され、当該アンテナで受信した電波をエネルギー源として動作する。前記第２記憶手段は、前記制御部の制御に用いられる情報であって前記第１記憶手段に予め記憶された情報に対応する情報を記憶する。前記比較手段は、前記インバータ装置の起動時において前記第１記憶手段に記憶されている情報と前記第２記憶手段に記憶されている情報とを比較することで、前記アンテナで受信した電波に含まれる情報に基づく前記第１記憶手段の記憶内容の更新を検知する。

第１実施形態を示すインバータ装置の内部構造を説明するための模式図 （ａ）及び（ｂ）は第１及び第２記憶手段のそれぞれの記憶領域を説明するための概念図、（ｃ）は第１及び第２の記憶手段を単一の記憶手段で構成した場合の概念図 インバータ装置における電源投入時の処理の流れを示すフローチャート 第２実施形態を示す図３相当図 第３実施形態を示す図１相当図 図３相当図

＜第１実施形態＞
以下、本実施形態について図１から図３を参照して説明する。インバータ装置１０は、例えば、図示しない交流電源装置から電源が与えられ、その電源（商用電源）に基づいて図示しない誘導電動機を駆動するようになっている。

図１に模式的に示すように、インバータ装置１０は、例えばＭＯＳＦＥＴやＩＧＢＴ等のスイッチング素子を３相ブリッジ接続して構成されるインバータ回路１１（インバータ主回路）、インバータ回路１１を制御する第１制御部１２、不揮発性の記憶手段としての第１記憶手段１３及び第２記憶手段１４、アンテナ１５等を備えている。このインバータ装置１０では、第１制御部１２や各記憶手段１３，１４等に対して、例えば５Ｖに降圧した制御電源を供給するための電圧変更手段１６（制御用電源生成手段）を有する。即ち、電圧変更手段１６により供給される制御電源は、インバータ装置１０において前記商用電源に基づき生成されるもので、図１の符号１６ａは、その制御電源ラインを示している。

第１制御部１２は、マイクロコンピュータで構成されており、例えば、ＣＰＵ、フラッシュメモリ１２ａ（第３記憶手段）、ＲＡＭ等を備えている。前記ＲＡＭは、ＣＰＵが処理を実行する場合のワークエリアとして使用される。第１制御部１２には、インバータ装置１０に対する各種の入力操作を行うための操作パネル部（図示せず）が接続されると共に、当該操作パネル部に設けられた表示器１７（表示手段）が接続されている。

また、第１制御部１２に対して、個別の第１記憶手段１３及び第２記憶手段１４が接続（外付け）されている。第１記憶手段１３は、例えば不揮発性の記憶手段としてのＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）１３ａ、図示しない制御回路、無線通信部等を備え、前記アンテナ１５で受けた電波をエネルギー源として動作するように構成されている。即ち、第１記憶手段１３では、図１に示すリーダ／ライタ装置１８（外部処理装置）から送信された電波をアンテナ１５で受信することで、前記制御電源によらずに、当該電波から電力と各種情報を得るようになっている。前記無線通信部は、アンテナ１５で受信した電波に含まれるデータ信号が配線１５ａを介して伝達されると、そのデータ信号を元のデータに復調する処理を行う。第１記憶手段１３の制御回路は、そのデータ（リーダ／ライタ装置１８からの指示データ）の内容に従って、ＥＥＰＲＯＭ１３ａの記憶内容の書込み等を行う。また、前記制御回路は、リーダ／ライタ装置１８からの指示データに基づいて、ＥＥＰＲＯＭ１３ａに保存しているデータを送信するための制御を前記無線通信部に対して行い、ＥＥＰＲＯＭ１３ａから取出されたデータは、前記無線通信部において所定の周波数帯に変調され、配線１５ａを介してアンテナ１５からリーダ／ライタ装置１８側に送信される。尚、アンテナ１５は、電波を送受信するループ状をなすもので、配線１５ａを介して第１記憶手段１３の無線通信部に接続される。

ＥＥＰＲＯＭ１３ａには、例えば、製造業者により設定される製造業者設定情報、ユーザにより設定されるユーザ設定情報、製造履歴、運転履歴等、インバータ装置１０に係る複数のパラメータを含む各種情報が予め記憶されている。具体的には、図２（ａ）の概念図に示すように、ＥＥＰＲＯＭ１３ａには、例えば、誘導電動機の可変速駆動に係る加速時間や減速時間、上限周波数、下限周波数等の複数のパラメータの設定値が、夫々のアドレス（パラメータアドレス）と共に記憶されるパラメータ情報記憶領域１３１ａ、インバータの形式ごとに付与される（機種を識別するための）インバータ形式情報が記憶される形式情報記憶領域１３２ａ等の複数の記憶領域が設けられている。

一方、第２記憶手段１４は、例えばＥＥＰＲＯＭからなる。この第２記憶手段１４（以下、ＥＥＰＲＯＭ１４と称す）には、上記ＥＥＰＲＯＭ１３ａに対応する情報を含む各種情報が予め記憶されている。具体的には、図２（ｂ）に示すように、前記パラメータ情報記憶領域１３１ａにおける複数のパラメータの設定値及びパラメータアドレスに一致する情報が記憶されるパラメータ情報記憶領域１４１、前記形式情報記憶領域１３２ａのインバータ形式情報と一致するインバータ形式情報が記憶される形式情報記憶領域１４２等の複数の記憶領域が設けられている。

尚、ＥＥＰＲＯＭ１３ａとＥＥＰＲＯＭ１４は、夫々の記憶領域が同一の記憶手段の記憶領域を分割して設定したものであってもよい。つまり、図２（ｃ）は変更形態を示すもので、１つの不揮発性の記憶手段（例えばＥＥＰＲＯＭ５０）において第１記憶領域（５０１、５０２、…）に記憶された前記複数のパラメータ、パラメータアドレス、インバータ形式情報等を、当該ＥＥＰＲＯＭ５０の第２記憶領域（５１１、５１２、…）に複製しておく。こうして、ＥＥＰＲＯＭ１３ａとＥＥＰＲＯＭ１４に代えて単一のＥＥＰＲＯＭ５０を用いることで、安価で簡単な構成にすることができると共にコンパクトな構成にすることができる。

次に、本実施形態の作用について図３も参照しながら説明する。図３は、インバータ装置１０に電源が投入されて起動する場合に、第１制御部１２により実行される処理内容を示すフローチャートである。尚、図３に示す不揮発性メモリ１３ａはＥＥＰＲＯＭ１３ａに相当し、不揮発性メモリ１４はＥＥＰＲＯＭ１４に相当する。

図３に示すように、電源が投入されると、第１制御部１２は、第１記憶手段１３のＥＥＰＲＯＭ１３ａに記憶されているインバータ形式情報と、第２記憶手段としてのＥＥＰＲＯＭ１４に記憶されているインバータ形式情報とを読込んで、双方のインバータ形式情報が一致するか否かを判断する（ステップＳ１，Ｓ２）。

ここで、電源投入前にリーダ／ライタ装置１８によりＥＥＰＲＯＭ１３ａの記憶内容が更新されていて、双方のインバータ形式情報が一致しない場合には（ＮＯ）、表示器１７にインバータ形式情報が異なる旨を表示すると共に（ステップＳ３）、その表示器１７の表示によりユーザにパラメータの書換えの可否を問う（ステップＳ４）。そして、ユーザによる前記操作パネル部を介した「書換え」の指示が無い場合（即ち、書換え不可の場合、ステップＳ５にてＮＯ）、ＥＥＰＲＯＭ１４内の全てのパラメータに係る情報とインバータ形式情報とをＥＥＰＲＯＭ１３ａへ複写する（ステップＳ６）。この複写、つまり元の情報に戻すための上書き更新により、ＥＥＰＲＯＭ１３ａとＥＥＰＲＯＭ１４には、リーダ／ライタ装置１８によるデータ更新前の同一のパラメータ、パラメータアドレス及びインバータ形式情報が保持される。

また、前記ステップＳ２で、第１制御部１２によりインバータ形式情報が一致すると判断された場合（ＹＥＳ）にも、ユーザにパラメータの書換えの可否を問い（ステップＳ４）、書換え不可であればＥＥＰＲＯＭ１４内の全てのパラメータに係る情報とインバータ形式情報とをＥＥＰＲＯＭ１３ａへ複写する（ステップＳ６）。こうして、インバータ装置１０において通常動作が行われ、第１制御部１２は後述の制御プログラムに基づきＥＥＰＲＯＭ１４のパラメータの値を用いて動作する。

一方、ユーザにより前記操作パネル部を介してパラメータの「書換え」の指示がなされると（ステップＳ５にてＹＥＳ）、第１制御部１２は、同一のパラメータアドレスを持った、ＥＥＰＲＯＭ１３ａ内のパラメータとＥＥＰＲＯＭ１４内のパラメータとを順次比較する（ステップＳ７）。これにより、異なる設定値のパラメータが検出された場合には、ＥＥＰＲＯＭ１３のパラメータを表示器１７に表示して（ステップＳ８）、ユーザに当該パラメータの書換えの可否を問う（ステップＳ９）。この場合、当該パラメータは、書換えが指示された時点で（ＹＥＳ）ＥＥＰＲＯＭ１３ａからＥＥＰＲＯＭ１４へ複写され（ステップＳ１０）、書換え不可の時には（ＮＯ）ＥＥＰＲＯＭ１４のパラメータがＥＥＰＲＯＭ１３ａへ複写される（ステップＳ１１）。

次いで、第１制御部１２は、全てのパラメータの比較が終了していない場合（ステップＳ１２にてＮＯ）、以降のパラメータについても上記と同様の比較を行うと共に（ステップＳ１３，Ｓ７）、異なる設定値のパラメータが検出される度に、ユーザの書換え指示に基づくデータの更新Ｓ８，Ｓ９，Ｓ１０，Ｓ１１を行う。そして、全てのパラメータの比較が終了した後に（ステップＳ１２にてＹＥＳ）、インバータ装置１０において通常動作が行われる。

上記実施形態と異なり、本来ならば、インバータ装置への電源の供給ができない状態では、記憶手段に記憶された情報の読出しや書込みはもちろん、当該情報の妥当性の検証も行うことができない。これに対し、本実施形態のインバータ装置１０は、前記アンテナ１５で受信した電波をエネルギー源として動作する第１記憶手段を備えることから、電源の供給ができない状態、或はインバータ装置１０が梱包されている状態であっても当該梱包を開梱することなく、リーダ／ライタ装置１８を用いて電波（無線）によりＥＥＰＲＯＭ１３ａに記憶された情報の読出しや書込みを行うことができる。

特に、本実施形態の第１制御部１２は、インバータ装置１０の起動時において第１記憶手段としてのＥＥＰＲＯＭ１３ａに記憶されている情報と前記第２記憶手段としてのＥＥＰＲＯＭ１４に記憶されている情報とを比較することで、アンテナ１５で受信した電波に含まれる情報に基づくＥＥＰＲＯＭ１３ａの記憶内容の更新を検知する比較手段として構成されている。これによれば起動時に、第１制御部１２によって、電波によるＥＥＰＲＯＭ１３ａの記憶内容の更新を確実に検知することができる。従って、リーダ／ライタ装置１８等によりＥＥＰＲＯＭ１３ａに誤った情報が書込まれたとしても、不適切なデータ（パラメータの値など）が用いられることを回避することができ、インバータ装置１０の信頼性を高めることができる。

前記ＥＥＰＲＯＭ１３ａの記憶内容の更新が検知された場合に、その更新された情報が第１制御部１２の制御に反映することが可能な情報か否かを判断するための判断手段を備える。具体的には、判断手段は、その更新された情報をＥＥＰＲＯＭ１４に書込んで更新するか否かを判断するものであり、第１制御部１２は、前記判断手段の判断結果を参照して更新前あるいは更新後の情報に基づく制御を行う。

これによれば、インバータ装置１０の制御において対応できないデータが設定されることを判断手段により確実に回避することができ、より信頼性を高めることができる。また、本実施形態の判断手段は、第１制御部１２の制御に反映するか否かをユーザにより選択可能とした選択入力手段（前記操作パネル部及び第１制御部１２）である。これによれば、前記比較手段によりＥＥＰＲＯＭ１３ａ，１４間のデータの相違を検知した上で、誤データが無いことをユーザにおいて確認することができ、誤データに基づくインバータ装置１０の誤動作を確実に防止することができる。

前記比較手段によりＥＥＰＲＯＭ１３ａの記憶内容の更新が検知された場合に、その更新に係る情報を表示するための表示器１７を備える。これによれば、ＥＥＰＲＯＭ１３ａの記憶内容の更新を容易に把握することができ、利便性を向上させることができる。

前記比較手段によりＥＥＰＲＯＭ１３ａの記憶内容の更新が検知された場合に、ＥＥＰＲＯＭ１３ａに記憶されているパラメータのうちＥＥＰＲＯＭ１４に記憶されているパラメータと異なるパラメータを表示器１７に順次表示し、その表示されたパラメータごとに、前記選択入力手段によって第１制御部１２の制御に反映するか否かを選択することが可能に構成されている。これによれば、異なるパラメータ毎にユーザの意思を反映させることができると共に、誤データに基づくインバータ装置１０の誤動作を確実に防止することができる。

前記比較手段は、ＥＥＰＲＯＭ１３ａに記憶されているパラメータの設定値及びパラメータアドレスと、ＥＥＰＲＯＭ１４に記憶されているパラメータの設定値及びパラメータアドレスとを比較することで、前記第１記憶手段において更新されたパラメータを検知する。これによれば、ＥＥＰＲＯＭ１３ａと１４との間で、同一のパラメータアドレスを有するパラメータを比較することで、設定値の異なるパラメータを確実に検知することができる。

前記比較手段は、ＥＥＰＲＯＭ１３ａに記憶されているインバータ形式情報と、ＥＥＰＲＯＭ１４に記憶されているインバータ形式情報とを比較することで、ＥＥＰＲＯＭ１３ａにおいて電波により更新されたインバータ形式情報を検知する。これによれば、インバータ形式情報の相違を検知することができ、上記と同様の効果を得ることができる。

前記第１制御部１２による比較処理を、上記実施形態ではインバータ装置１０の電源投入時の起動の際に行うものとしたが、当該起動後に定期的に行うようにしてもよい。また、第１制御部１２による処理内容としては、前記ステップＳ１〜Ｓ６を省略し、前記ステップＳ７〜Ｓ１３を実行するようにしてもよい。

以下、図４〜図６は、他の実施形態を示すものであり、既述の部分と同一部分には同一符号を付す等して説明を省略し、異なる点につき説明する。
＜第２実施形態＞
第２実施形態のＥＥＰＲＯＭ１４には、ＥＥＰＲＯＭ１３ａに記憶されたパラメータに対応する情報として、当該パラメータが記憶されたアドレスの範囲（有効アドレス範囲）と、第１制御部１２による適正な制御が可能なパラメータの設定値の範囲（有効設定値範囲）とが予め記憶されている。

図４に示すように、電源が投入されると、第１制御部１２は、ＥＥＰＲＯＭ１３ａに記憶されている複数のパラメータと、ＥＥＰＲＯＭ１４に記憶されている前記有効アドレス範囲及び有効設定値範囲とを読込んで、双方を比較する（ステップＳ２１，Ｓ２２）。より具体的には、第１制御部１２は、ＥＥＰＲＯＭ１３ａの各パラメータについて、夫々のアドレスが前記有効アドレス範囲内に在り且つ夫々の設定値が前記有効設定値範囲内に在るかを判断する。そして、第１制御部１２は、ＥＥＰＲＯＭ１３ａの複数のパラメータの内、１つでも前記有効アドレス範囲外、又は前記有効設定値範囲外のパラメータが有ると判断した場合には（ステップＳ２３にてＮＯ）、表示器１７にパラメータの設定異常を表示する（ステップＳ２４）。このように、リーダ／ライタ装置１８等によりＥＥＰＲＯＭ１３ａに不適切な情報が書込まれている場合、ＥＥＰＲＯＭ１４内の全てのパラメータがＥＥＰＲＯＭ１３ａに複写され（ステップＳ２５）、インバータ装置１０における動作が停止されることとなる。

一方、前記ステップＳ２３で、ＥＥＰＲＯＭ１３ａのパラメータの全てが前記有効アドレス範囲内に在り且つ前記有効設定値範囲内に在ると判断された場合には、続いて、同一のパラメータアドレスを持ったＥＥＰＲＯＭ１３ａ内のパラメータとＥＥＰＲＯＭ１４内のパラメータとを順次比較する（ステップＳ２６）。この比較において、全てのパラメータがＥＥＰＲＯＭ１３ａとＥＥＰＲＯＭ１４とで一致する場合には（ステップＳ２７にてＮＯ）、インバータ装置１０において通常動作が行われる。

また、第１制御部１２は、異なる設定値のパラメータを検出した場合には、ＥＥＰＲＯＭ１３のパラメータを表示器１７に表示して（ステップＳ２８）、ユーザに当該パラメータの書換えの可否を問う（ステップＳ２９）。この場合、当該パラメータは、書換えが指示された時点で（ＹＥＳ）ＥＥＰＲＯＭ１３ａからＥＥＰＲＯＭ１４へ複写され（ステップＳ３０）、書換え不可の時には（ＮＯ）ＥＥＰＲＯＭ１４のパラメータがＥＥＰＲＯＭ１３ａへ複写される（ステップＳ３１）。

本第２実施形態において、第１制御部１２は、ＥＥＰＲＯＭ１３ａのパラメータの設定値とＥＥＰＲＯＭ１４の前記有効設定値範囲とを照合することでＥＥＰＲＯＭ１３ａにおいて電波により更新された前記有効設定値範囲外のパラメータを検知すると共に、ＥＥＰＲＯＭ１３ａのパラメータのアドレスとＥＥＰＲＯＭ１４の前記有効アドレス範囲とを照合することでＥＥＰＲＯＭ１３ａにおいて電波により更新された前記有効アドレス範囲外のパラメータを検知する。従って、第１制御部１２による適正な制御ができない可能性のあるパラメータを事前に確実に検知することができる。尚、前記有効設定値範囲と前記有効アドレス範囲とのうち少なくとも一方を、ＥＥＰＲＯＭ１４に記憶させるようにしてもよい。

本第２実施形態では、前記有効設定値範囲外或は前記有効設定値範囲外のパラメータが検知された場合に、ＥＥＰＲＯＭ１３ａ内の全てのパラメータに関して制御への反映を禁止するように構成したが、当該有効設定値範囲外或は当該有効設定値範囲外のパラメータに関して制御への反映を禁止するように構成してもよい。何れの構成であっても、誤データに基づくインバータ装置１０の誤動作を確実に防止することができる。

また、本第２実施形態では、前記設定値範囲外或は前記アドレス範囲外のパラメータを検知した場合には、その旨を表示器１７に表示してインバータ装置１０における動作が停止されることから、誤データに基づくインバータ装置１０の誤動作を、より確実に防止することができる。更には、本第２実施形態の判断手段は、前記選択入力手段と第１制御部１２（ステップＳ２２、Ｓ２３）とで構成されているため、双方の判断結果が相俟ってインバータ装置１０の信頼性を極力高めることができる。

尚、ＥＥＰＲＯＭ１３ａ及びＥＥＰＲＯＭ１４とは異なる不揮発性の第３記憶手段（例えば、図１に示すフラッシュメモリ１２ａ）に、その第１制御部１２による適正な制御が可能なパラメータの有効設定値範囲、又はパラメータの有効アドレス範囲を記憶させてもよい。この場合、第１制御部１２は、ＥＥＰＲＯＭ１３ａのパラメータについて、夫々の設定値がフラッシュメモリ１２ａの前記有効設定値範囲外に在るか否か、又は夫々のアドレスがフラッシュメモリ１２ａの前記有効アドレス範囲外に在るか否かを判断することで、上記と同様の効果を得ることができる。

＜第３実施形態＞
図５は、第３実施形態を示すものであり、インバータ装置１０´は、同図に示す複数の制御部１２，２０が協働して、それぞれにより実行される制御プログラムに基づきインバータ回路１１を制御するようになっている。

詳細には、ＥＥＰＲＯＭ１３ａには、例えば、第１制御部１２のＣＰＵにより実行される第１制御部１２用の第１制御プログラムと、当該プログラムのバージョン情報（例えばバージョンを識別するためのコード）と、この第１制御部１２との協働が可能な第２制御部２０用の第２制御プログラムのバージョン情報（例えば当該バージョンの範囲）とが記憶されている。一方、ＥＥＰＲＯＭ１４には、第２制御部２０のＣＰＵにより実行される第２制御部２０用の第２制御プログラムが、当該プログラムのバージョン情報（例えばバージョンを識別するためのコード）と共に記憶されている。この第２制御部２０には、図５に示すように、電圧変更手段１６から制御電源が供給される。また、第２制御部２０は、通信線２１を介して第１制御部１２と通信を行う。

第１記憶手段１３の前記制御部は、自身（ＥＥＰＲＯＭ１３ａ）への書込みを禁止するための書込禁止機能を有する第１書込制御手段として構成されている。即ち、第１記憶手段１３は、例えば、インバータ装置１０´の起動の度に書込み禁止を設定するようになっており、リーダ／ライタ装置１８により新たな情報をＥＥＰＲＯＭ１３ａに書込む際には、予め設定された暗証コード（パスワード）と一致するパスワードの入力が必要となる。従って、リーダ／ライタ装置１８を用いて電波によりパスワードを送信し、書込み禁止を解除することを条件に、ＥＥＰＲＯＭ１３ａに記憶されている第１制御プログラムの書換えが行われる。

上記構成において、例えば第１制御部１２がマスタ、第２制御部２０がスレーブとなることで、マスタ側がインバータ回路１１を制御するための複数のタスクの処理を分散させるように切り分けを行い、それぞれに実行させるなどする。すると、前記のプログラムの書換えにより、第１制御部１２用の第１制御プログラムと、第２制御部２０用の第２制御プログラムとの間で、互いにバージョンが異なることも想定される。そこで、本第３実施形態では、図６に示す処理が行われることで、当該第１制御プログラムと予め記憶されている第２制御プログラムとが、第１制御部１２と第２制御部２０との協働が可能な組み合わせか否かを検知する。

即ち、電源が投入されると、第１記憶手段１３の前記制御回路は、ＥＥＰＲＯＭ１３ａへの書込み禁止を設定する（ステップＳ４１）。次いで、第１制御部１２は、ＥＥＰＲＯＭ１３ａに記憶されている第２制御プログラムのバージョン範囲と、ＥＥＰＲＯＭ１４に記憶されている第２制御プログラムのバージョンとを読出して（ステップＳ４２，Ｓ４３）、これら読出した第２制御プログラムのバージョンがそのバージョン範囲内に在るか比較する（ステップＳ４４）。

ここで、第１制御部１２は、ステップＳ４３で読出したバージョンがステップＳ４２で読出したバージョン範囲内に在ると判断した場合には（ステップＳ４５にてＹＥＳ）、ＥＥＰＲＯＭ１３ａに記憶された第１制御プログラムに基づいて通常動作を開始する（ステップＳ４６）。一方、第１制御部１２は、前記ステップＳ４５にてＮＯと判断した場合、換言すれば当該第１制御部１２と第２制御部２０との協働が不能な組み合わせを検知した場合、その組み合わせ異常を表示器１７に表示して、インバータ装置１０´における動作が停止されることとなる（ステップＳ４７）。

上記構成によれば、両ＥＥＰＲＯＭ１３ａ，１４が記憶している第２制御プログラムのバージョン情報を比較することに基づき、第１制御プログラムと第２制御プログラムとが、第１制御部１２と第２制御部２０との協働が可能な組み合せか否かを検知することができる。従って、インバータ装置１０´の信頼性を高めることができる等、第１実施形態と同様の効果を奏する。

第１制御部１２と第２制御部２０との協働が不能な組み合せが検知された場合、その組み合せ異常を表示器１７に表示させるため、ユーザに対してプログラムの更新による異常を起動時に報知することができる。また、第１制御部１２によって第２制御プログラムのバージョンがそのバージョン範囲内に在るか否かを判断するため、利便性を向上させることができる。

第１記憶手段１３は、第１書込制御手段としてインバータ装置の起動の度に書込み禁止を設定し、予め設定されたパスワードと一致するパスワードが外部から入力されることにより書込み禁止を解除する。これによれば、リーダ／ライタ装置１８等による不用意なプログラムの書換えを防止することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

第１記憶手段、第２記憶手段及び第３記憶手段は、ＥＥＰＲＯＭやフラッシュメモリを備えたものに限定するものではなく、各種の不揮発性の記憶手段を用いることができる。図２（ｃ）の如く第１記憶手段及び第２記憶手段を一体化させた１つの記憶手段を使用する場合、所謂オンチップメモリでも、外付けメモリの何れであっても良い。

第２記憶手段への書込みを禁止するための第２書込制御手段を備えた構成としてもよい。具体的には、第１制御部１２を、ＥＥＰＲＯＭ１３ａの記憶内容にＥＥＰＲＯＭ１４への書込み禁止に関する情報が含まれる場合に、ＥＥＰＲＯＭ１４に対する書込み禁止を設定する第２書込制御手段としてもよい。これによれば、不用意な情報の書換えを防止することができる等、第３実施形態と同様の効果を奏する。

第１実施形態のインバータ形式情報と同様に、第１制御部１２により実行される第１制御プログラムのバージョン情報について、ＥＥＰＲＯＭ１３ａ，１４間での相違を検知するように構成してもよい。即ち、ＥＥＰＲＯＭ１３ａに、第１制御プログラムを当該プログラムのバージョン情報と共に記憶させ、第１制御部１２を、ＥＥＰＲＯＭ１３ａに記憶されている第１制御プログラムのバージョン情報と、ＥＥＰＲＯＭ１４に記憶されている第１制御プログラムのバージョン情報とを比較することで、当該バージョンの相違を検知するように構成する。これによれば、不適切なプログラムの書換えに基づくインバータ装置１０の誤動作を確実に防止することができる。

第３実施形態において、インバータ装置１０´に制御部が３つ以上内蔵されていても良い。前記インバータ形式情報に代えて、容量形式（例えば２００Ｖ，３．７ｋＷなど）を示すコード等を用いてもよい。
インバータ装置１０，１０´の駆動対象は誘導電動機に限らず、ブラシレス直流電動機やＩＰＭ（Interior Permanent Magnet）電動機等の永久磁石型電動機であっても良い。

図面中、１０，１０´はインバータ装置、１０はインバータ回路、１２は第１制御部（比較手段、判断手段、選択入力手段）、１２ａは第３記憶手段、１３は第１記憶手段（第１書込制御手段）、１４は第２記憶手段、１５はアンテナ、１７は表示手段、２０は第２制御部、を示す。

Claims (17)

1. 負荷を駆動するインバータ回路と当該インバータ回路を制御する制御部とを備えたインバータ装置において、
   電波を授受するアンテナと、
   情報を記憶する不揮発性の記憶手段であって、前記アンテナと電気的に接続され、当該アンテナで受信した電波をエネルギー源として動作する第１記憶手段と、
   前記制御部の制御に用いられる情報であって前記第１記憶手段に予め記憶された情報に対応する情報を記憶した不揮発性の第２記憶手段と、
   前記インバータ装置の起動時において前記第１記憶手段に記憶されている情報と前記第２記憶手段に記憶されている情報とを比較することで、前記アンテナで受信した電波に含まれる情報に基づく前記第１記憶手段の記憶内容の更新を検知する比較手段と、
   を具備することを特徴とするインバータ装置。
2. 前記比較手段により前記第１記憶手段の記憶内容の更新が検知された場合に、その更新された情報が前記制御部の制御に反映することが可能な情報か否かを判断するための判断手段を備え、
   前記制御部は、前記判断手段の判断結果を参照して更新前あるいは更新後の情報に基づく制御を行うように構成されていることを特徴とする請求項１記載のインバータ装置。
3. 前記比較手段により前記第１記憶手段の記憶内容の更新が検知された場合に、その更新された情報を前記第２記憶手段に書込んで更新するか否かを判断するための判断手段を備え、
   前記制御部は、前記判断手段の判断結果を参照して更新前あるいは更新後の情報に基づく制御を行うように構成されていることを特徴とする請求項１又は２記載のインバータ装置。
4. 前記判断手段は、前記比較手段により前記第１記憶手段の記憶内容の更新が検知された場合に、その更新された情報を前記制御部の制御に反映するか否かをユーザにより選択可能とした選択入力手段であることを特徴とする請求項２又は３記載のインバータ装置。
5. 前記比較手段により前記第１記憶手段の記憶内容の更新が検知された場合に、その更新に係る情報を表示するための表示手段を備えたことを特徴とする請求項１から４の何れかに記載のインバータ装置。
6. 前記第１記憶手段には、インバータ装置に係る複数のパラメータが記憶され、
   前記比較手段により前記第１記憶手段の記憶内容の更新が検知された場合に、前記第１記憶手段に記憶されているパラメータのうち前記第２記憶手段に記憶されているパラメータと異なるパラメータを前記表示手段に順次表示し、その表示されたパラメータごとに、前記選択入力手段によって前記制御部の制御に反映するか否かを選択することが可能に構成されていることを特徴とする請求項５記載のインバータ装置。
7. 前記第１記憶手段には、インバータ装置に係るパラメータの設定値及び当該パラメータのアドレスが記憶され、
   前記比較手段は、前記第１記憶手段に記憶されている前記パラメータの設定値及び前記アドレスと、前記第２記憶手段に記憶されている前記パラメータの設定値及び前記アドレスとを比較することで、前記第１記憶手段において更新されたパラメータを検知するように構成されていることを特徴とする請求項１から６の何れかに記載のインバータ装置。
8. 前記第１記憶手段には、インバータ装置の形式に係る形式情報が記憶され、
   前記比較手段は、前記第１記憶手段に記憶されている前記形式情報と、前記第２記憶手段に記憶されている前記形式情報とを比較することで、前記第１記憶手段において更新された形式情報を検知するように構成されていることを特徴とする請求項１から７の何れかに記載のインバータ装置。
9. 前記第１記憶手段には、前記制御部により実行される制御プログラムが、当該プログラムのバージョン情報と共に記憶され、
   前記比較手段は、前記第１記憶手段に記憶されている制御プログラムのバージョン情報と、前記第２記憶手段に記憶されている制御プログラムのバージョン情報とを比較することで、前記第１記憶手段と前記第２記憶手段との間における当該バージョンの相違を検知するように構成されていることを特徴とする請求項１から８の何れかに記載のインバータ装置。
10. 前記第２記憶手段には、前記制御部による適正な制御が可能なパラメータの設定値範囲、又はパラメータのアドレス範囲が記憶され、
    前記比較手段は、
    前記第１記憶手段に記憶されているパラメータの設定値と前記第２記憶手段に記憶されている前記設定値範囲とを照合することで前記第１記憶手段において更新された前記設定値範囲外のパラメータを検知し、
    又は、前記第１記憶手段に記憶されているパラメータのアドレスと前記第２記憶手段に記憶されている前記アドレス範囲とを照合することで前記第１記憶手段において更新された前記アドレス範囲外のパラメータを検知するように構成されていることを特徴とする請求項１から９の何れかに記載のインバータ装置。
11. 前記第１記憶手段及び第２記憶手段とは異なる不揮発性の第３記憶手段を備え、
    第３記憶手段には、前記制御部による適正な制御が可能なパラメータの設定値範囲、又はパラメータのアドレス範囲が記憶され、
    前記比較手段は、
    前記第１記憶手段に記憶されているパラメータの設定値と前記第３記憶手段に記憶されている前記設定値範囲とを照合することで前記第１記憶手段において更新された前記設定値範囲外のパラメータを検知し、
    又は、前記第１記憶手段に記憶されているパラメータのアドレスと前記第３記憶手段に記憶されている前記アドレス範囲とを照合することで前記第１記憶手段において更新された前記アドレス範囲外のパラメータを検知するように構成されていることを特徴とする請求項１から９の何れかに記載のインバータ装置。
12. 前記制御部は、
    前記比較手段により前記設定値範囲外のパラメータが検知された場合に、前記第１記憶手段内の全てのパラメータ或は当該設定値範囲外のパラメータに関して制御への反映を禁止し、又は、前記比較手段により前記アドレス範囲外のパラメータが検知された場合に、前記第１記憶手段内の全てのパラメータ或は当該アドレス範囲外のパラメータに関して制御への反映を禁止するように構成されていることを特徴とする請求項１０又は１１記載のインバータ装置。
13. 前記インバータ装置は、前記制御部が複数搭載され、当該複数の制御部が協働して前記インバータ回路を制御すると共に、前記複数の制御部のそれぞれにより実行される制御プログラムを、各プログラムのバージョン情報と共に個別の記憶手段に記憶させるように構成した場合、
    前記第１記憶手段には、前記複数の制御部のうちの第１制御部用の第１制御プログラムと、前記第１制御部との協働が可能な第２制御部用の第２制御プログラムのバージョン情報とが記憶され、
    前記比較手段は、前記第１記憶手段に記憶されている前記第２制御プログラムのバージョン情報と前記第２記憶手段に記憶されている前記第２制御プログラムのバージョン情報とを比較することで、これら第１制御プログラムと第２制御プログラムとが、前記第１制御部と前記第２制御部との協働が可能な組み合わせか否かを検知するように構成されていることを特徴とする請求項１から１２の何れかに記載のインバータ装置。
14. 前記第１制御プログラム及び前記第２制御プログラムについて前記比較手段により前記第１制御部と前記第２制御部との協働が不能な組み合わせが検知された場合、その組み合わせ異常を前記表示手段に表示することを特徴とする請求項１３記載のインバータ装置。
15. 前記第１記憶手段と前記第２記憶手段は、夫々の記憶領域が同一の記憶手段の記憶領域を分割して設定されたものであることを特徴とする請求項１から１４の何れかに記載のインバータ装置。
16. 前記第１記憶手段への書込みを禁止するための第１書込制御手段を備え、
    前記第１書込制御手段は、前記インバータ装置の起動の度に書込み禁止を設定し、予め設定された暗証コードと一致する暗証コードが外部から入力されることにより書込み禁止を解除することを特徴とする請求項１から１５の何れかに記載のインバータ装置。
17. 前記第２記憶手段への書込みを禁止するための第２書込制御手段を備え、
    前記第２書込制御手段は、前記第１記憶手段の記憶内容に前記第２記憶手段への書込み禁止に関する情報が含まれる場合に、当該第２記憶手段に対する書込み禁止を設定することを特徴とする請求項１から１６の何れかに記載のインバータ装置。

Images