JP5488916B2 - 半導体面発光素子及びその製造方法 - Google Patents

半導体面発光素子及びその製造方法 Download PDF

Info

Publication number
JP5488916B2
JP5488916B2 JP2010172580A JP2010172580A JP5488916B2 JP 5488916 B2 JP5488916 B2 JP 5488916B2 JP 2010172580 A JP2010172580 A JP 2010172580A JP 2010172580 A JP2010172580 A JP 2010172580A JP 5488916 B2 JP5488916 B2 JP 5488916B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
hole
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010172580A
Other languages
English (en)
Other versions
JP2012033748A (ja
Inventor
和義 廣瀬
慎一 古田
明佳 渡邉
貴浩 杉山
公督 柴田
剛孝 黒坂
進 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Kyoto University NUC
Original Assignee
Hamamatsu Photonics KK
Kyoto University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK, Kyoto University NUC filed Critical Hamamatsu Photonics KK
Priority to JP2010172580A priority Critical patent/JP5488916B2/ja
Publication of JP2012033748A publication Critical patent/JP2012033748A/ja
Application granted granted Critical
Publication of JP5488916B2 publication Critical patent/JP5488916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体面発光素子及びその製造方法に関する。
フォトニック結晶は、屈折率が周期的に変化するナノ構造体であり、これを通過する光の波長を制御することができる。次世代の半導体面発光素子として、2次元フォトニック結晶(以下2DPCと称す)を用いたフォトニック結晶面発光レーザ(以下PCSELと称す)が提案されている。PCSELは、その光学特性が微細構造の寸法・形状により決まり、材料に依らないという特徴を持ち、大面積・単一モード、2次元的な偏光制御、出射角度の制御といった、従来の半導体発光素子単体では実現困難な新しい特性を有し、高出力半導体レーザの可能性を切り拓くポテンシャルを有している。
実際の2DPCの作製では、ウェハ貼合わせ技術を用いており、次の問題点(1)〜(3)を有している。
(1)大面積の2DPC作製が困難である。すなわち、貼合わせるウェハが反りを有している場合、ウェハ間にゴミがある場合、ウェハ表面に大きな凹凸がある場合などの場合には、これらのウェハを上手く貼り合わせることができない。
(2)2DPC層に空洞を含んでおり、結合係数κが大きく、大面積化に不向きである。その理由は、2DPC層に均一に光を分布させるために、電極長Lに対して面内方向の規格化結合係数κLを1〜2程度とすることが望ましいが、2DPC層に空洞を含む場合、κの値が1000cm−1以上の値となり、Lの値が数十μmに制限されるからである。
(3)貼り合わせられたウェハ間の界面に欠陥が形成されるため、寿命・信頼性に難点がある。
上記問題点を解決するための2DPC作製手段として、結晶再成長を利用する再成長型PCSELがあり、これには次の利点がある。
(1)大面積の2DPC作製が容易である。すなわち、再成長を用いた場合、結晶を貼り合わせる必要がない。
(2)2DPC層を完全に埋込んだ場合、その結合係数κはウェハを貼合せた場合の結合係数の1/10程度に小さくなるため、大面積化が容易である。
(3)2DPC層界面をエピ層で埋め込むため、欠陥が少なく、信頼性が改善する。
(4)2DPC層に空洞を含まないので、放熱性に優れ、大出力化に向いている。
上記の観点から、高出力PCSELの実用化を目指す上では、再成長型PCSELが、貼り合わせ型のPCSELよりも優位である。
特許文献1は、結晶の再成長において空洞を生じないフォトニック結晶として、六角形の凸部を半導体層内に埋め込むことを提案している。この場合、凸部の主表面(0001)面に対して、側面を(1−100)面としている。
特許文献2では、極性面を有する(111)基板または、半極性面を有する(n11)基板(2≦n≦6が望ましい)を用いた閃亜鉛構造(zinc blende structure)の結晶成長において、再成長埋込みを行っており、その手段としてラテラル成長を用いている。
特開2009−206157号公報 特開2010−114384号公報
しかしながら、本願発明者らが閃亜鉛構造の半導体層に穴を開けて、穴内で結晶の再成長を行った場合、その上に形成される化合物半導体層の表面モフォロジーが十分でなく、結晶内部に大きな転位が発生していることを発見した。すなわち、形成された半導体層の結晶性は十分ではないため、半導体面発光素子の特性が十分ではない。
本発明は、このような課題に鑑みてなされたものであり、特性が改善可能な半導体面発光素子及びその製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係る半導体面発光素子は、閃亜鉛構造の第1化合物半導体からなる基本層内に複数の穴を周期的に形成し、前記穴内に、閃亜鉛構造であって第2化合物半導体からなる埋め込み層を成長させてなるフォトニック結晶層と、前記フォトニック結晶層に対して光を供給する活性層と、を備え、前記基本層の主表面は(001)面であり、前記穴の側面は、異なる2つの{100}面を含んでいる、又は、これらの面を前記主表面の法線の回りに±15度以下の回転角度で回転させた面を含んでいることを特徴とする。
穴の側面が4つの異なる{110}面によって形成されている場合、(110)および(−1−10)の側面に垂直に成長した埋め込み層には(110)および(−1−10)Facetが出現し、これらのFacetが中央部で接触するとき、結晶に乱れが生じ、最終的な結晶性が劣化することが判明した。すなわち、フォトニック結晶層上に形成された半導体層の表面モフォロジーは荒れており、内部に多くの転位が発生している。また、穴の側面に(110)、(-1-10)を含む場合、再成長埋め込み過程の初期に現れるFacet(一例として(113)、(-1-13)、すなわち(113)A面)上で複数のFacetの競合が生じ、部分的に不均一に再成長される。この領域が転位形成の核となるという機構も存在する。
一方、穴の側面形状が、本発明のものの場合、側面に(110)と(-1-10)の露出の割合が減り、上述のように、転位形成機構が抑制されるため、理論的に内部の半導体層の結晶性が改善すると考えられる。このように半導体層の結晶性が改善すると、温度や熱による耐性が高くなるため、寿命を増加させることができ、リーク電流や内部抵抗が低くなるため、発光効率を改善することが可能となる。すなわち、穴の形状を本発明のものとすることで、半導体面発光素子の特性を改善することができる。
また、前記第1化合物半導体はGaAsであり、前記第2化合物半導体はAlGaAsである。これらの閃亜鉛構造の化合物半導体を用いた場合、材料特性がよく知られているので、その形成が容易である。
なお、上述の半導体面発光素子を製造する半導体面発光素子の製造方法は、前記穴を形成する工程と、前記埋め込み層の成長を行う工程と、を備えることを特徴とする。なお、前記成長を行う工程の前に、エッチングにより{110}面、又は{110}を前記主表面の法線回りに±10度以内の回転角度で回転させた面を含むアライメントマークを、前記基本層の形成される半導体基板に形成する工程を含んでも良い。この方法によれば、上述の素子を形成する場合において、前記アライメントマークの再成長層に転位が形成されることで再成長表面が荒れ、光学露光の基準位置として利用することができる。
本発明の半導体面発光素子によれば、これを構成する半導体層の結晶性が改善されているため、発光出力や寿命などの特性を改善することが可能となる。
半導体面発光素子を一部破断して示す半導体面発光素子の斜視図である。 ウェハ上に形成された基本層6Aの平面図である。 ウェハの正面図である。 穴の形状の構成を示す図である。 半導体面発光素子の断面図である。 比較例に係るウェハ上に形成された基本層6Aの平面図である。 結晶性劣化の概念を示す図である。 穴の形状の詳細構成を示す図である。 様々な穴の形状について示す図である。 フォトニック結晶層の第1の製造方法について説明するための図である。 フォトニック結晶層の第2の製造方法について説明するための図である。
以下、実施の形態に係る半導体面発光素子及びその製造方法について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
図1は、半導体面発光素子を一部破断して示す半導体面発光素子の斜視図である。
半導体面発光素子は、半導体基板1上に順次形成された下部クラッド層2、下部光ガイド層3、活性層4、上部光ガイド層5、フォトニック結晶層6、上部クラッド層7、コンタクト層8を備えている。半導体基板1の裏面側には、電極E1が全面に設けられており、コンタクト層8の中央部には電極E2が設けられている。
これらの化合物半導体層の材料/厚みは以下の通りである。なお、導電型の記載のないものは不純物濃度が1015/cm以下の真性半導体である。なお、不純物が添加されている場合の濃度は、1017〜1020/cmである。また、下記は本実施の形態の一例であって、活性層4およびフォトニック結晶層6を含む構成であれば、材料系、膜厚、層の構成には自由度を持つ。なお、括弧内の数値は、後述のアライメントマーク作成時の実験で用いた数値であり、MOCVD法によるAlGaAsの成長温度は500℃〜850℃であって、実験では550〜700℃を採用し、成長時におけるAl原料としてTMA(トリメチルアルミニム)、ガリウム原料としてTMG(トリメチルガリウム)およびTEG(トリエチルガリウム)、As原料としてはAsH3(アルシン)、N型不純物用の原料としてSi26(ジシラン)、P型不純物用の原料としてDEZn(ジエチル亜鉛)を用いた。
・コンタクト層8:P型のGaAs/50〜500nm(200nm)
・上部クラッド層7:P型のAlGaAs(Al0.4Ga0.6As)/1.0〜3.0μm(2.0μm)
・フォトニック結晶層6:
基本層6A:GaAs/50〜200nm(100nm)
埋め込み層6B:AlGaAs(Al0.4Ga0.6As)/50〜200nm(100nm)
・上部光ガイド層5:
上層:GaAs/10〜200nm(50nm)
下層:p型または真性のAlGaAs/10〜100nm(50nm)
・活性層4(多重量子井戸構造):
AlGaAs/InGaAs MQW/10〜100nm(30nm)
・下部光ガイド層3:AlGaAs/0〜300nm(150nm)
・下部クラッド層2:N型のAlGaAs/1.0〜3.0μm(2.0μm)
・半導体基板1:N型のGaAs/80〜350μm(150μm)
上下の電極E1,E2間に電流を流すと、電極E2の直下の領域Rを電流が流れ、この領域が発光して、レーザ光LBが基板に垂直な方向に向かって出力される。
図2は、ウェハ上に形成された基本層6Aの平面図である。なお、平面図では、理解の明確化を目的として、実際のスケールよりも格段に大きく、複数の穴Hを記載しており、また、その数も実際よりは少ない。また、図3は、ウェハの正面図である。
ウェハ(基板)の主表面は(001)面であり、同図では、基本層6Aの主表面(001)が表面に露出している状態が示されている。なお、閃亜鉛構造の結晶のa軸、b軸、c軸は、それぞれX軸、Y軸、Z軸として、図面に示されている。X軸、Y軸、Z軸の方向は、それぞれ[100]、[010]、 [001]である。
ウェハの一端には、オリエンテーションフラット(以下、オリフラと称す)OFが形成されており、オリフラOFは[110]方向に垂直である。オリフラOFは(−1−10)面を有している。基本層6Aには、複数の穴H(H1〜H10)が形成されており、それぞれの穴Hは、半導体基板の厚み方向に深さを有する。
穴Hの平面形状における輪郭は、三角形であり、三角形の各辺はオリフラOFの延びた方向[1−10]に対して、45度傾斜している。すなわち、穴Hの3つの側面は、それぞれ、(−100)面、(010)面、(hk0)面を有している。なお、結晶学的に等価な面として、(−100)面、(010)面は、{100}面として表すことができる。
なお、図4は、穴Hの形状を示す図である。
(0−10)面と(hk0)面のなす角度(鋭角)をθとする。図では(hk0)面の面方位は、h1=−sinθ、k1=cosθとして、ベクトルV[h1,k1,0]に平行な面方位となっている。
図2の平面図において、XY平面内における穴Hの重心位置は、[1-10]方向に沿って、等間隔に並んでおり、また、[110]方向に沿っても等間隔に沿って並んでいる。同図では前者の間隔(例えばH1とH2の間)が、後者の間隔(例えばH1とH6の間)より短い場合が示されているが、本発明は、これに限定されるものではない。また、前者の間隔(例えばH1とH2の間)の中点位置の[110]方向に沿った延長線上に、別の穴H4が位置する配置になっている。
なお、実施の形態における穴Hの重心の[1-10]方向の間隔は、335nmであり、[110]方向の間隔は、580nmである。また、穴の形状は三角形であって、各辺の長さはそれぞれ120nm、160nm、200nm、面積は9.6×10nmである。なお、穴Hの重心位置を結ぶ線群は、正方格子、長方格子、三角格子を構成することができ、ランダムな配置であってもよい。
図1に示した埋め込み層6Bは、基本層6Aの穴Hの内部に埋め込まれるため、その側面は穴Hの側面に接触し、その面方位は、穴Hの側面の面方位に一致している。
このように、上述の半導体面発光素子は、閃亜鉛構造の第1化合物半導体(GaAs)からなる基本層6A内に複数の穴Hを周期的に形成し、穴H内に、閃亜鉛構造であって第2化合物半導体(AlGaAs)からなる埋め込み層6Bを成長させてなるフォトニック結晶層6を備えている。もちろん、フォトニック結晶を構成するため、第1化合物半導体と、第2化合物半導体の屈折率は異なる。
図5は、半導体面発光素子の断面図である。本例は、オリフラに平行な断面を示している。
上述のように、半導体面発光素子は、半導体基板1上に順次形成された下部クラッド層2、下部光ガイド層3、活性層4、上部光ガイド層5、フォトニック結晶層6、上部クラッド層7、コンタクト層8を備えている。ここで、活性層4は、フォトニック結晶層6に対して光を供給するものであり、上下の半導体層4A,4Cと、これらに挟まれた中央の半導体層4Bとを有している。これらのエネルギーバンドギャップの関係は、通常のレーザと同じであり、4BのQW(量子井戸)層を4A、4Cのガイド層で挟んだ多重量子井戸構造となるように設定されている。フォトニック結晶層6は、光の共振によってレーザ光を生成するために用いられる。すなわち、この半導体面発光素子は、フォトニック結晶面発光レーザであるが、レーザ発振が起きなければ当該構造は、発光ダイオードとして用いることもできる。
図6は、比較例に係るウェハ上に形成された基本層6Aの平面図である。図1〜図5において示した半導体面発光素子を実施例とすると、比較例の素子は、穴H(H1〜H10)の形状のみが、実施例と異なる。すなわち、穴Hの側面は、それぞれ、{110}面によって構成されている。詳説すれば、それぞれの側面は、(110)、(1-10)、(-1-10)、(-110)である。
図7は、結晶性劣化の概念を示す図である。
比較例において、側面(110)、(-1-10)に垂直に成長した埋め込み層は上述の転位発生機構により、結晶性が劣化している。すなわち、フォトニック結晶層上に形成された半導体層の表面モフォロジーは荒れており、内部に多くの転位が発生している。
一方、本発明では、基本層6Aの主表面は(001)面であって、穴Hの側面のうち2つは、{100}面であり、側面に(110)、(-1-10)面の露出の割合が減少する。したがって、上述の転位発生機構が抑制されるため、理論的には結晶性が良好となると考えられる。
図8は、穴の形状の詳細構成を示す図である。
XY平面内において、穴Hの輪郭に外接する三角形において、直交する2辺の寸法をL1、L2とする。この三角形に相似の三角形を仮定し、1つの角部を内接させる。内接した三角形は、外接する三角形と重心Gを共通とし、XY平面内の回転位置も同一であるとする。この場合、それぞれ対応辺の三角形の直交する一辺((010)面)に平行な方向の離間距離をΔL11、ΔL12、他の一辺(−100)面)に平行な方向の離間距離をΔL21、ΔL22とする。
(ΔL11+ΔL12)/L1が29%未満であり、かつ、(ΔL21+ΔL22)/L2が29%未満の場合であり、且つ、XY平面内における穴の面積の最大値(最表面の面積)が、これに外接する三角形の面積の50%以上である場合、穴の形状を三角形と認定し、穴Hの側面が2つの{100}面を含むものと認めることとする。
図9は、様々な穴の形状について示す図である。
図中の点線は、{100}面を示している。図9(A)は、上述の実施形態の穴の形状である。(B)は、(A)の1辺の一部が欠けて埋め込み層6Bが凹部(凹面)を有しているものである。(C)は、(A)の2辺の一部が欠けて埋め込み層6Bが凹部(凹面)を有しているものである。(D)は、(A)の3辺の一部が欠けて埋め込み層6Bが凹部(凹面)を有しているものである。なお、(B)〜(D)に示した凹部は複数であっても、また、凹部を凸部に置き換えてもよい。(E)は、(A)の埋め込み層6Bの中央の一部が欠けている場合である。(E)の欠けた領域は複数であってもよい。
(F)は、(A)の斜辺が曲線(曲面)となったものである。
これらの場合においても、上記のような(110)、(-1-10)に起因する転位形成の機構が抑制されるため、結晶性が良好となると考えられる。
(G)は、穴の平面形状が四角形(台形)であり、側面が2つの{100}面を有するが、これらの{100}面が、対向しており、平行である場合を示している。(H)は、穴の平面形状が平行四辺形であり、側面が2つの{100}面を有するが、これらの{100}面が、対向しており、平行である場合を示している。(I)は、(G)に示した台形の底辺の一部が欠けて、埋め込み層6Bの一部がV溝を有する場合を示している。
これらの場合においても、上記のような(110)、(-1-10)に起因する転位形成の機構が抑制されるため、結晶性が良好となると考えられる。
以上、説明したように、上述の実施形態では、穴Hの側面が、異なる2つの{100}面を含んでいる。穴の側面形状が、本発明のものの場合、側面に(110)、(-1-10)面の露出の割合が減少し、上述の転位発生機構が抑制されるため、理論的に内部の半導体層の結晶性が改善すると考えられる。このように半導体層の結晶性が改善すると、温度や熱による耐性が高くなるため、寿命を増加させることができ、リーク電流や内部抵抗が低くなるため、発光効率を改善することが可能となる。すなわち、穴の形状の上述の実施形態のものとすることで、半導体面発光素子の特性を改善することができる。
なお、上述の第1化合物半導体はGaAsであり、前記第2化合物半導体はAlGaAsである。これらの閃亜鉛構造の化合物半導体を用いた場合、材料特性がよく知られているので、その形成が容易である。
なお、上述の穴Hは、XY平面内において、主平面(001)の法線回りに±15度以内の回転角度で回転させた場合においても、同様の効果が得られると考えられる。この場合、穴Hの側面は、異なる2つの{100}面を主表面(001)の法線の回りに±15度以下の回転角度で回転させた面を含んでいることになる。
図10は、フォトニック結晶層の第1の製造方法について説明するための図である。
N型(第1導電型とする)の半導体基板(GaAs)1上に、N型のクラッド層(AlGaAs)2、ガイド層(AlGaAs)3、多重量子井戸構造(InGaAs/AlGaAs)4、光ガイド層(GaAs/AaGaAs)又はスペーサ層(AlGaAs)5、フォトニック結晶層となる基本層(GaAs)6Aを、MOCVD(有機金属気相成長)法を用いて順次、エピタキシャル成長させる。
エピタキシャル成長後のアライメントをとるため、PCVD(プラズマCVD)法により、SiN層AGを基本層6A上に形成しI(B)、次に、レジストRを、SiN層AG上に形成する(C)。更に、レジストRを露光・現像し(D)、レジストRをマスクとしてSiN層AGをエッチングし、SiN層AGを一部残留させて、アライメントマークを形成する(E)。残ったレジストは除去する(F)。
次に、基本層6AにレジストR2を塗布し、レジストR2上に電子ビーム描画装置で2次元微細パターンを描画し、現像することでレジストR2上に2次元微細パターンを形成する(H)。その後、レジストR2をマスクとして、ドライエッチングにより100nm程度の深さを持つ2次元微細パターンを基本層6A上に転写し(穴Hを形成する)(I)、レジストを除去する(J)。穴Hの深さは、100nmである。
その後、MOCVD法を用いて再成長を行う。
再成長工程では、埋め込み層(AlGaAs)6Bが穴H内に成長し、続いて、P型のクラッド層(AlGaAs)7、P型のコンタクト層(GaAs)8が順次エピタキシャル成長する(K)。次に、P型コンタクト8上に正方形の孔Hを持つレジストR3を形成し(L)、レジストR3をパ゜ターニングして(M)、電極EをレジストR3の上から蒸着し(N)、リフトオフにより電極(Cr/Au)E2のみを残して、電極材を除去する(O)。そして、N型の半導体基板1の裏面を研磨し、N型の電極(AuGe/Au)E1を形成する(P)。
図11は、フォトニック結晶層の第2の製造方法について説明するための図である。
N型(第1導電型とする)の半導体基板(GaAs)1上に、N型のクラッド層(AlGaAs)2、ガイド層(AlGaAs)3、多重量子井戸構造(InGaAs/AlGaAs)4、光ガイド層(GaAs/AaGaAs)又はスペーサ層(AlGaAs)5、フォトニック結晶層となる基本層(GaAs)6Aを、MOCVD(有機金属気相成長)法を用いて順次、エピタキシャル成長させる。
次に、基本層6A上にレジストR2を塗布し(B)、電子ビーム描画装置で2次元微細パターンを描画し、現像することでレジスト上に2次元微細パターンを形成する(C)。このとき、使用するフォトマスクのアライメントマーク位置に(110)面で囲まれた1辺120nmの正方形を330nm間隔で配置し、領域全体の面積を100μm×100μmとする。後述するが、このパターンは再成長後の光学露光の位置合わせの基準として利用する。
その後、ドライエッチングにより100nm程度の深さを持つ2次元微細パターンを基本層6A上に転写し(D)、レジストを除去する(E)。目印の位置もエッチングされるため、この位置にパターン(アライメントマーク)が形成される。このパターンは4つの{110}面で囲まれた側面を有するが、若干の回転(±10度以内)をさせてもよい。このパターンは、再成長によっても転位が形成されるため、再成長表面が荒れることが観察された。したがって、荒れた表面を再成長後の光学露光における位置合わせの基準として利用することが出来る。その後、MOCVD法を用いて再成長を行う。このように、埋め込み層の再成長を行う工程の前に、エッチングにより{110}面、又は{110}を前記主表面(001)の法線回りに±10度以内の回転角度で回転させた面を含むアライメントマークを、基本層6Aの形成される半導体基板の適当な箇所(発光素子形成予定領域の外側領域)に形成しておくことで、通常のアライメントマーク形成工程を省略することができる。
再成長工程では、埋め込み層(AlGaAs)6Bが穴H内に成長し、続いて、P型のクラッド層(AlGaAs)7、P型のコンタクト層(GaAs)8が順次エピタキシャル成長する(F)。次に、P型コンタクト8上に正方形の孔Hを持つレジストR3を形成し(G)、レジストR3を光学露光によりパターニングして(H)、電極EをレジストR3の上から蒸着し(I)、リフトオフにより電極(Cr/Au)E2のみを残して、電極材を除去する(J)。そして、N型の半導体基板1の裏面を研磨し、N型の電極(AuGe/Au)E1を形成する(K)。この方法によれば、上述の素子を形成する場合において、再成長前に{110}面で囲まれたパターンを形成しておくことで、これを再成長後の光学露光の位置合わせの基準位置として利用することができる。
なお、穴Hの深さは、基本層6Aよりも浅くてもよく、若干深くてもよい。また、(001)ウェハはオフ基板であってもよい。
なお、穴Hの作製方法として、実施の形態では電子ビーム露光法による作製法を説明したが、ナノインプリント、干渉露光、FIB、ステッパなどの光学露光といった、その他の微細加工技術を用いてもよい。
6A・・・基本層、6B・・・埋め込み層、H・・・穴。

Claims (4)

  1. 閃亜鉛構造の第1化合物半導体からなる基本層内に複数の穴を周期的に形成し、前記穴内に、閃亜鉛構造であって第2化合物半導体からなる埋め込み層を成長させてなるフォトニック結晶層と、
    前記フォトニック結晶層に対して光を供給する活性層と、
    を備え、
    前記基本層の主表面は(001)面であり、
    前記穴の側面は、異なる2つの{100}面を含んでいる、又は、これらの面を前記主表面の法線の回りに±15度以下の回転角度で回転させた面を含んでいる、
    ことを特徴とする半導体面発光素子。
  2. 前記第1化合物半導体はGaAsであり、
    前記第2化合物半導体はAlGaAsである、
    ことを特徴とする請求項1に記載の半導体面発光素子。
  3. 請求項1又は2に記載の半導体面発光素子を製造する半導体面発光素子の製造方法において、
    前記穴を形成する工程と、
    前記埋め込み層の成長を行う工程と、
    を備えることを特徴とする半導体面発光素子の製造方法。
  4. 前記成長を行う工程の前に、エッチングにより{110}面、又は{110}を前記主表面の法線回りに±10度以内の回転角度で回転させた面を含むアライメントマークを、前記基本層の形成される半導体基板に形成する工程を備えることを特徴とする請求項3に記載の半導体面発光素子の製造方法。


JP2010172580A 2010-07-30 2010-07-30 半導体面発光素子及びその製造方法 Active JP5488916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010172580A JP5488916B2 (ja) 2010-07-30 2010-07-30 半導体面発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010172580A JP5488916B2 (ja) 2010-07-30 2010-07-30 半導体面発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012033748A JP2012033748A (ja) 2012-02-16
JP5488916B2 true JP5488916B2 (ja) 2014-05-14

Family

ID=45846795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010172580A Active JP5488916B2 (ja) 2010-07-30 2010-07-30 半導体面発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP5488916B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490979B2 (en) 2017-12-27 2019-11-26 Kabushiki Kaisha Toshiba Substrate including photonic crystal and method for manufacturing the same, and surface emitting quantum cascade laser

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677103B2 (ja) * 1986-08-29 1994-09-28 株式会社コプテイツク ソフト・フオ−カス・レンズ
JP6213915B2 (ja) 2013-03-04 2017-10-18 国立大学法人京都大学 半導体レーザ素子
JP6651144B2 (ja) * 2014-08-29 2020-02-19 国立大学法人京都大学 2次元フォトニック結晶面発光レーザ
US10938177B2 (en) 2014-08-29 2021-03-02 Kyoto University Two-dimensional photonic crystal surface emitting laser

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594814B2 (ja) * 2004-10-25 2010-12-08 株式会社リコー フォトニック結晶レーザ、フォトニック結晶レーザの製造方法、面発光レーザアレイ、光伝送システム、及び書き込みシステム
JP4748646B2 (ja) * 2005-03-16 2011-08-17 株式会社リコー フォトニック結晶レーザおよび光伝送システム
JPWO2007072807A1 (ja) * 2005-12-20 2009-05-28 日本電気株式会社 半導体素子、および半導体素子の製造方法
JP5266789B2 (ja) * 2008-02-26 2013-08-21 住友電気工業株式会社 半導体レーザ素子およびその製造方法
JP5087482B2 (ja) * 2008-07-07 2012-12-05 サンデン株式会社 冷却加熱装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490979B2 (en) 2017-12-27 2019-11-26 Kabushiki Kaisha Toshiba Substrate including photonic crystal and method for manufacturing the same, and surface emitting quantum cascade laser

Also Published As

Publication number Publication date
JP2012033748A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5549011B2 (ja) 半導体面発光素子及びその製造方法
TWI381602B (zh) Semiconductor laser element and manufacturing method thereof
JP4513446B2 (ja) 半導体結晶の結晶成長方法
JP3571641B2 (ja) 窒化物半導体素子
CN100435436C (zh) 半导体基板的制造方法
US6469320B2 (en) Semiconductor light emitting device
JP2003332618A (ja) 半導体発光素子
JP5488916B2 (ja) 半導体面発光素子及びその製造方法
JPH1117275A (ja) 窒化ガリウム系半導体レーザおよびその製造方法
JP5140962B2 (ja) 窒化物半導体基板の製造方法
JP5488917B2 (ja) 半導体面発光素子及びその製造方法
JP2004165550A (ja) 窒化物半導体素子
JP2001156403A (ja) Iii族窒化物系化合物半導体レーザダイオード
JP4623799B2 (ja) 半導体発光素子の製法および半導体レーザ
JP5492117B2 (ja) 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置
JP2012238835A (ja) 半導体発光素子、ウェーハ及び半導体発光素子の製造方法
JP4844086B2 (ja) 半導体製造方法及びサテライト
KR20100063058A (ko) 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법
JP4000172B2 (ja) GaN系半導体発光素子の製造方法
JP2004007009A (ja) 窒化物半導体素子の製造方法
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP3645995B2 (ja) GaN系半導体発光素子
JP2009182340A (ja) 半導体素子及び結晶成長基板
JP4560885B2 (ja) 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法
KR101471620B1 (ko) 산화아연 박막 구조체 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

R150 Certificate of patent or registration of utility model

Ref document number: 5488916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250