JP5483481B2

JP5483481B2 - 半導体装置の製造方法

Info

Publication number: JP5483481B2
Application number: JP2011257062A
Authority: JP
Inventors: 哲也小川; 俊明北野; 裕之巳浪
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-11-25
Filing date: 2011-11-25
Publication date: 2014-05-07
Anticipated expiration: 2025-03-02
Also published as: JP2012044221A

Description

本発明は、半導体装置の製造方法に関し、特に、高周波で動作するトランジスタの製造方法に関する。

近年、携帯電話等に代表される移動体通信機器市場の世界的な拡大、及び衛星通信サービスの急速な普及により、高周波で動作する電子回路の需要が飛躍的に増加している。さらに、伝送される情報量の増大に伴い、より高い周波数での通信が必要とされている。このような要求に応えるために、マイクロ波領域の高い周波数で動作する、化合物半導体基板上に形成されるＭＭＩＣ（Monolithic Microwave Integrated Circuit）の開発が盛んに行われている。

ＭＭＩＣの中でも特に重要な素子はトランジスタであるが、化合物半導体は電子移動度が高いため、トランジスタは非常に高速で動作する。このようなトランジスタの一つとして、高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）と呼ばれているものがある。

以下、従来のＨＥＭＴの構造について説明する。化合物半導体基板上に電子走行層が形成されており、電子走行層上に電子供給層が形成されている。電子供給層上には、第１〜第３の高濃度ドープ層が部分的に形成されている。第１の高濃度ドープ層上には第１のソース電極が形成されており、第２の高濃度ドープ層上にはドレイン電極が形成されており、第３の高濃度ドープ層上には第２のソース電極が形成されている。第１の高濃度ドープ層と第２の高濃度ドープ層との間における電子供給層上には、オーバーハング形状の第１のゲート電極が形成されている。第２の高濃度ドープ層と第３の高濃度ドープ層との間における電子供給層上には、オーバーハング形状の第２のゲート電極が形成されている。第１及び第２のゲート電極を覆って、比誘電率が４〜５程度の樹脂が形成されている。樹脂上には、金属配線が形成されている。金属配線は、樹脂内に形成された第１及び第２のコンタクトホールを介して、第１及び第２のソース電極に接続されている。

第１及び第２のゲート電極に印加するゲート電圧によって、電子供給層から電子走行層へ供給される電子の量を調整することにより、ソース電極とドレイン電極との間を流れる電流量が制御される。

なお、ＨＥＭＴのゲート電極の周囲に空気層を形成する技術が、下記特許文献１〜３に開示されている。

特開２００１−１１８８５９号公報特開平６−１４０４４０号公報特開２００２−２９９４４３号公報

上記したＨＥＭＴの構造では、第１及び第２の高濃度ドープ層と第１のゲート電極との間、並びに、第２及び第３の高濃度ドープ層と第２のゲート電極との間に、本質的で避けられないキャパシタが存在する。従来のＨＥＭＴでは、比誘電率が４〜５程度の樹脂が第１及び第２のゲート電極を覆って形成されているため、これらのキャパシタは比較的大きな寄生容量となる。その結果、従来のＨＥＭＴには、この寄生容量に起因して、高周波領域におけるデバイスの電気的特性が低下するという問題がある。

本発明はかかる問題を解決するために成されたものであり、高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得ることを目的とする。

本発明に係る半導体装置の製造方法は、（ａ）第１のソース電極、ゲート電極、ドレイン電極、及び第２のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する工程と、（ｂ）犠牲層を、前記トランジスタを覆って前記半導体基板の前記上面上に形成する工程と、（ｃ）前記犠牲層を部分的に除去することにより、前記第１のソース電極及び前記第２のソース電極を露出する工程と、（ｄ）前記工程（ｃ）よりも後に実行され、前記第１のソース電極及び前記第２のソース電極に接続され、前記所定方向に沿って延在する配線を、前記犠牲層の上面上に形成する工程と、（ｅ）前記工程（ｄ）よりも後に実行され、前記犠牲層を除去する工程と、（ｆ）上面が開口した枠体を、前記トランジスタの周囲を取り囲んで、前記半導体基板の前記上面上に形成する工程と、（ｇ）前記枠体上に高分子系の材質のテープを貼り付けることにより、前記枠体及び前記テープによって前記トランジスタ及び前記配線を覆う工程とを備える。

本発明によれば、寄生容量が低減され、高周波領域において優れた電気的特性を示す半導体装置を得ることができる。

本発明の実施の形態１に係る半導体装置の構造を示す上面図である。図１に示したラインII−IIに沿った位置に関する断面構造を示す断面図である。図１に示したラインIII−IIIに沿った位置に関する断面構造を示す断面図である。図２に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図２に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図２に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図２に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図３に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図３に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図３に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図３に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図３に対応させて、本発明の実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。図２に対応させて、本発明の実施の形態２に係る半導体装置の構造を示す断面図である。図３に対応させて、本発明の実施の形態２に係る半導体装置の構造を示す断面図である。本発明の実施の形態３に係る半導体装置の製造方法を工程順に示す模式図である。本発明の実施の形態３に係る半導体装置の製造方法を工程順に示す模式図である。図２に対応させて、本発明の実施の形態３に係る半導体装置の構造を示す断面図である。図３に対応させて、本発明の実施の形態３に係る半導体装置の構造を示す断面図である。図１に対応させて、本発明の実施の形態４に係る半導体装置の構造を示す上面図である。図１９に示したラインXX−XXに沿った位置に関する断面構造を示す断面図である。図１に対応させて、本発明の実施の形態５に係る半導体装置の構造を示す上面図である。図２１に示したラインXXII−XXIIに沿った位置に関する断面構造を示す断面図である。本発明の実施の形態６に係る半導体装置の構造を示す上面図である。本発明の実施の形態６に係る半導体装置の構造を示す上面図である。図２４に示したラインXXV−XXVに沿った位置に関する断面構造を示す断面図である。図２４に示したラインXXVI−XXVIに沿った位置に関する断面構造を示す断面図である。図２６に対応させて、本発明の実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。図２６に対応させて、本発明の実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。図２６に対応させて、本発明の実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。本発明の実施の形態７に係る半導体装置の構造を示す上面図である。本発明の実施の形態７に係る半導体装置の構造を示す上面図である。図３１に示したラインXXXII−XXXIIに沿った位置に関する断面構造を示す断面図である。本発明の実施の形態８に係る半導体装置の構造を示す上面図である。図３３に示したラインXXXIV−XXXIVに沿った位置に関する断面構造を示す断面図である。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の構造を示す上面図であり、図２，３は、それぞれ図１に示したラインII−II，III−IIIに沿った位置に関する断面構造を示す断面図である。

図２を参照して、本実施の形態１に係るＨＥＭＴは、ＧａＡｓ基板等の化合物半導体基板１、電子走行層２、電子供給層３、高濃度ドープ層４ａ，４ｂ，５、ソース電極６ａ，６ｂ、ドレイン電極７、及びオーバーハング形状のゲート電極８ａ，８ｂを有している。電子走行層２は、化合物半導体基板１上に全面的に形成されている。電子供給層３は、電子走行層２上に全面的に形成されている。高濃度ドープ層４ａ，４ｂ，５は、互いに離間しつつ電子供給層３上に部分的に形成されている。以下の説明では、化合物半導体基板１、電子走行層２、電子供給層３、及び高濃度ドープ層４ａ，４ｂ，５をまとめて、「半導体基板」と称する場合もある。

ソース電極６ａは高濃度ドープ層４ａ上に形成されており、ソース電極６ｂは高濃度ドープ層４ｂ上に形成されており、ドレイン電極７は高濃度ドープ層５上に形成されている。ゲート電極８ａは、高濃度ドープ層４ａと高濃度ドープ層５との間における電子供給層３上に形成されており、ゲート電極８ｂは、高濃度ドープ層４ｂと高濃度ドープ層５との間における電子供給層３上に形成されている。ソース電極６ａ，６ｂには、金属配線９が接続されている。

図３を参照して、半導体基板上には、側壁１１ａ，１１ｂが形成されている。側壁１１ａ，１１ｂの材質は、ポリイミド系樹脂、エポキシ系樹脂、又はフッ素系ポリマー樹脂等の、感光性樹脂である。側壁１１ａ，１１ｂの高さは、ゲート電極８ａの高さよりも高い。金属配線９は、側壁１１ａ，１１ｂに接触して形成されている。金属配線９には、金属配線９の上面から底面まで貫通するスリット１２が形成されている。

図２，３を参照して、ゲート電極８ａ，８ｂの周囲には、空気層１０が形成されている。空気層１０は、金属配線９と、側壁１１ａ，１１ｂと、半導体基板の上面とによって規定されている。

図１を参照して、ソース電極６ａ、ゲート電極８ａ、ドレイン電極７、ゲート電極８ｂ、及びソース電極６ｂは、紙面の横方向（以下「第１方向」と称す）に沿ってこの順に並んで形成されている。側壁１１ａ，１１ｂ及び金属配線９は、第１方向に沿って延在して形成されている。側壁１１ａ，１１ｂは、紙面の縦方向（以下「第２方向」と称す）に関して両側からＨＥＭＴを挟んでいる。金属配線９には、複数個の開口部（図１に示した例では６個のスリット１２）が形成されている。スリット１２の寸法は、例えば、幅が１μｍであり、長さが２０μｍである。但し、長方形状のスリット１２の代わりに、正方形状又は円形状の小孔を形成してもよい。

図４〜７は、図２に対応させて、本実施の形態１に係る半導体装置の製造方法を工程順に示す断面図であり、図８〜１２は、図３に対応させて、本実施の形態１に係る半導体装置の製造方法を工程順に示す断面図である。

図４，８を参照して、まず、周知のＨＥＭＴ製造プロセスを経ることにより、化合物半導体基板１、電子走行層２、電子供給層３、高濃度ドープ層４ａ，４ｂ，５、ソース電極６ａ，６ｂ、ドレイン電極７、及びゲート電極８ａ，８ｂを有するＨＥＭＴを形成する。

図９を参照して、次に、写真製版法によって、半導体基板上に側壁１１ａ，１１ｂを形成する。

図５，１０を参照して、次に、写真製版法によって、側壁１１ａ，１１ｂが形成されていない部分の半導体基板上に、側壁１１ａ，１１ｂの材質とは異なる感光性樹脂から成る犠牲層１５を形成する。図５に示すように、犠牲層１５は、ＨＥＭＴを覆って形成されている。

図６を参照して、次に、犠牲層１５を部分的に露光した後に現像処理を行うことにより、犠牲層１５内にコンタクトホール１６ａ，１６ｂを形成する。これにより、ソース電極６ａ，６ｂの各上面が露出する。

図７，１１を参照して、次に、蒸着法によって、金等の金属膜を犠牲層１５及び側壁１１ａ，１１ｂ上に全面的に形成する。次に、その金属膜をパターニングすることにより、金属配線９を形成する。

図１２を参照して、次に、写真製版法及びエッチング法によって金属配線９を部分的に除去することにより、スリット１２を形成する。これにより、犠牲層１５の上面が部分的に露出する。

その後、側壁１１ａ，１１ｂを溶解せず犠牲層１５を溶解する有機アミン系の溶剤を用いて、犠牲層１５を溶解する。次に、溶解された犠牲層１５を、スリット１２を介して外部に排出する。犠牲層１５が除去された結果、空気層１０が形成され、これにより、図２，３に示した構造が得られる。犠牲層１５を除去した後にスリット１２は塞がれるが、その方法については後述の実施の形態２〜５において説明する。

本実施の形態１に係るＨＥＭＴによると、図２に示したように、ゲート電極８ａ，８ｂの周囲に空気層１０が形成されている。空気層１０の比誘電率は１程度である。従って、比誘電率が４〜５程度の樹脂によってゲート電極が覆われている従来のＨＥＭＴと比較すると、ゲート電極８ａ，８ｂと高濃度ドープ層４ａ，４ｂ，５との間に形成される寄生容量を、７０〜８０％程度低減することができる。その結果、高周波領域におけるデバイスの電気的特性を大幅に向上することが可能となる。

また、半導体基板上に側壁１１ａ，１１ｂが形成されており、空気層１０の上面及び側面は、金属配線９と側壁１１ａ，１１ｂとによって完全に密閉されている。従って、後工程で半導体装置を樹脂封止する際に、封止用の樹脂が空気層１０内に流入してくることを回避できる。

実施の形態２．
図１３，１４は、それぞれ図２，３に対応させて、本発明の実施の形態２に係る半導体装置の構造を示す断面図である。Ｔａ₂Ｏ₅，ＢＳＴ，ＳＴＯ等の絶縁膜２０が金属配線９上に形成されており、スリット１２は絶縁膜２０によって塞がれている。

図２，３に示した構造を得た後、ＣＶＤ法又は蒸着法によって、絶縁膜２０を金属配線９上に全面的に堆積又は蒸着する。スリット１２の寸法は、例えば、幅が１μｍ、長さが２０μｍであり、絶縁膜２０の膜厚は、例えば３μｍである。スリット１２の幅が非常に狭いため、絶縁膜２０の形成工程において、堆積又は蒸着される絶縁膜２０はスリット１２の内部には侵入せず、スリット１２を跨いで形成される。その結果、絶縁膜２０によってスリット１２が塞がれ、空気層１０が密閉される。

本実施の形態２に係る半導体装置の製造方法によると、スリット１２を塞ぐにあたり、成膜技術として一般的に広く用いられているＣＶＤ法又は蒸着法を転用できるため、絶縁膜２０を容易に形成できるという効果が得られる。

実施の形態３．
図１５，１６は、本発明の実施の形態３に係る半導体装置の製造方法を工程順に示す模式図である。

図１５を参照して、液槽２４内には、ポリイミド等の粘度の高い樹脂液２３が貯留されている。図２，３に示した構造が形成されたウェハ２５を、金属配線９を下に向けた状態（つまり、図２，３に示した構造を上下に反転した状態）で、支持棒２６によって支持する。そして、その状態でウェハ２５を樹脂液２３中へディップする。これにより、金属配線９の表面に樹脂液２３が塗布される。なお、樹脂液２３中へディップする代わりに、スピンコートによって樹脂液２３を塗布してもよい。

図１６を参照して、次に、樹脂液２３からウェハ２５を取り出した後、同じく金属配線９を下に向けた状態（つまり、樹脂液２３が塗布された面を下に向けた状態）で、ウェハ２５をホットプレート２７に対面させることにより、キュアベークを行う。

図１７，１８は、それぞれ図２，３に対応させて、本実施の形態３に係る半導体装置の構造を示す断面図である。樹脂液２３をキュアベークすることによって得られた樹脂膜２８が金属配線９上に形成されており、スリット１２は樹脂膜２８によって塞がれている。高粘度の樹脂液２３が用いられるため、樹脂膜２８の形成工程において、塗布される樹脂液２３はスリット１２の内部には侵入せず、スリット１２を跨いで形成される。その結果、樹脂膜２８によってスリット１２が塞がれ、空気層１０が密閉される。

本実施の形態３に係る半導体装置の製造方法によると、スリット１２を塞ぐにあたり、一般的に広く用いられている塗布装置を転用できるため、樹脂膜２８を容易に形成できるという効果が得られる。

また、スリット１２を塞ぐにあたり、真空装置を使用する必要がないため、上記実施の形態２に係る半導体装置の製造方法と比較すると、コストの低減を図ることができる。

さらに、樹脂液２３が塗布された面を下に向けた状態でキュアベークを行うため、樹脂液２３がスリット１２を介して空気層１０内へ侵入することを、より確実に防止することができる。

実施の形態４．
図１９は、図１に対応させて、本発明の実施の形態４に係る半導体装置の構造を示す上面図であり、図２０は、図１９に示したラインXX−XXに沿った位置に関する断面構造を示す断面図である。

図１〜３に示した構造を得た後、スリット１２が形成されている部分の金属配線９の上面上に、高分子系の粘着可能な材質（ポリイミド、ポリエチレンテレフタレート、カーボン等）から成るテープ３０を粘着する。その結果、テープ３０によってスリット１２が塞がれ、空気層１０が密閉される。

本実施の形態４に係る半導体装置の製造方法によると、スリット１２を塞ぐにあたり、真空装置を使用する必要がないため、上記実施の形態２に係る半導体装置の製造方法と比較すると、コストの低減を図ることができる。

実施の形態５．
図２１は、図１に対応させて、本発明の実施の形態５に係る半導体装置の構造を示す上面図であり、図２２は、図２１に示したラインXXII−XXIIに沿った位置に関する断面構造を示す断面図である。

図１〜３に示した構造を得た後、スリット１２が形成されている部分の金属配線９の上面上に、ポリイミド等の粘度の高い樹脂インク３１をボンディングする。高粘度の樹脂インク３１が用いられるため、樹脂インク３１はスリット１２の内部には侵入せず、スリット１２を跨いで形成される。その結果、樹脂インク３１によってスリット１２が塞がれ、空気層１０が密閉される。

通常、トランジスタの製造プロセスにおいては、トランジスタの電気的特性の検査工程が実行される。そして、検査によって不適格と判定されたトランジスタには、適格と判定されたトランジスタと区別するために、樹脂インクをボンディングすることによって所定の印が付される。スリット１２を塞ぐための樹脂インク３１のボンディング工程は、不適格なトランジスタへの樹脂インクのボンディング工程と併せて実行することが望ましい。これにより、スリット１２を塞ぐための樹脂インク３１のボンディング工程を独立の工程として実行する場合と比較すると、コストの低減を図ることができるとともに、全体として、半導体装置の製造に要する時間を短縮することができる。

本実施の形態５に係る半導体装置の製造方法によると、スリット１２を塞ぐにあたり、真空装置を使用する必要がないため、上記実施の形態２に係る半導体装置の製造方法と比較すると、コストの低減を図ることができる。

実施の形態６．
図２３，２４は、本発明の実施の形態６に係る半導体装置の構造を示す上面図であり、図２５，２６は、それぞれ図２４に示したラインXXV−XXV，XXVI−XXVIに沿った位置に関する断面構造を示す断面図である。但し、図２３では、図２４に示したシート３５の記載を省略している。

図２３を参照して、本実施の形態６に係る半導体装置は、同一の化合物半導体基板１上に行列状に形成された複数個のＨＥＭＴを備えている。図２３では、代表的に４個のＨＥＭＴのみを示している。各ＨＥＭＴの構造は、上記実施の形態１に係るＨＥＭＴの構造と同様である。

図２４〜２６を参照して、本実施の形態６に係る半導体装置は、ＨＥＭＴ及び金属配線９を覆う形状に加工されたシート３５を備えている。シート３５は、例えば高分子系の材質（ポリイミド、ポリエチレンテレフタレート、カーボン等）を用いて形成されている。図２４を参照して、各ＨＥＭＴを覆うシート３５が連結部３６によって互いに連結されることにより、全体として１枚のシートが構成されている。図２５，２６を参照して、シート３５は、半導体基板上に貼り付けられている。ＨＥＭＴがシート３５によって覆われることにより、ゲート電極８ａ，８ｂの周囲には空気層１０が形成されている。空気層１０は、シート３５と、半導体基板の上面とによって規定されている。

図２７〜２９は、図２６に対応させて、本実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。

まず、上記実施の形態１と同様の方法によって、図８に示した構造を得る。図２７を参照して、次に、半導体基板上に犠牲層１５を形成する。図２７に示すように、犠牲層１５は、ＨＥＭＴを覆って形成されている。次に、犠牲層１５内にコンタクトホール１６ａ，１６ｂ（図２７には表れない）を形成する。

図２８を参照して、次に、犠牲層１５上に金属膜を形成した後、その金属膜をパターニングすることにより、金属配線９を形成する。次に、金属配線９内にスリット１２（図２８には表れない）を形成する。但し、本実施の形態６（及び後述の実施の形態７，８）では、スリット１２の形成工程は省略しても構わない。

図２９を参照して、次に、犠牲層１５を溶解する溶剤を用いて犠牲層１５を溶解した後、溶解された犠牲層１５を外部に排出する。

その後、シート３５とＨＥＭＴとを互いに位置合わせして、シート３５を、ＨＥＭＴ及び金属配線９を覆って半導体基板上に貼り付けることにより、図２６に示した構造が得られる。

本実施の形態６に係るＨＥＭＴによると、図２５に示したように、ゲート電極８ａ，８ｂの周囲に空気層１０が形成されている。従って、上記実施の形態１と同様の理由により、高周波領域におけるデバイスの電気的特性を大幅に向上することが可能となる。

また、半導体基板上にシート３５が形成されており、空気層１０の上面及び側面は、シート３５によって完全に密閉されている。従って、後工程で半導体装置を樹脂封止する際に、封止用の樹脂が空気層１０内に流入してくることを防止できる。なお、寄生容量を低減するためには、シート３５の形状は少なくともゲート電極８ａ，８ｂの周囲を覆う形状であれば足りるが、図２４〜２６に示したようにＨＥＭＴ全体をシート３５によって覆うことにより、空気層１０内への樹脂の流入を防止する効果を高めることができる。

さらに、図２４に示したように、各ＨＥＭＴを覆うシート３５が連結部３６によって互いに連結されることにより、全体として１枚のシートが構成されている。従って、化合物半導体基板１上に形成された複数個のＨＥＭＴを１枚のシートによって同時に覆うことができるため、スループットの向上を図ることができる。

実施の形態７．
図３０，３１は、本発明の実施の形態７に係る半導体装置の構造を示す上面図であり、図３２は、図３１に示したラインXXXII−XXXIIに沿った位置に関する断面構造を示す断面図である。但し、図３０では、図３１に示したテープ４１の記載を省略している。

図３０〜３２を参照して、本実施の形態７に係る半導体装置は、上面が開口した枠状の壁４０と、壁４０の開口上面を塞ぐように壁４０上に貼り付けられたテープ４１とを備えている。壁４０は、ＨＥＭＴの周囲を取り囲むように半導体基板上に形成されている。壁４０の材質はポリイミド等であり、テープ４１は、例えば高分子系の材質を用いて形成されている。図３２に示すように、壁４０の高さは、半導体基板の上面から金属配線９の上面までの高さよりも高い。ＨＥＭＴが壁４０及びテープ４１によって取り囲まれることにより、ゲート電極８ａ，８ｂの周囲には空気層１０が形成されている。空気層１０は、壁４０と、テープ４１と、半導体基板の上面とによって規定されている。

図２９に示した構造を得た後、写真製版法によって、半導体基板上に壁４０を形成する。その後、壁４０上にテープ４１を貼り付けることにより、図３２に示した構造が得られる。

本実施の形態７に係るＨＥＭＴによると、図３１，３２に示したように、ゲート電極８ａ，８ｂの周囲に空気層１０が形成されている。従って、上記実施の形態１と同様の理由により、高周波領域におけるデバイスの電気的特性を大幅に向上することが可能となる。

また、半導体基板上に壁４０が形成されており、壁４０上にテープ４１が貼り付けられているため、空気層１０の上面及び側面は完全に密閉されている。従って、後工程で半導体装置を樹脂封止する際に、封止用の樹脂が空気層１０内に流入してくることを回避できる。本実施の形態７ではＨＥＭＴ全体が壁４０及びテープ４１によって覆われるため、この効果は高い。

実施の形態８．
図３３は、本発明の実施の形態８に係る半導体装置の構造を示す上面図であり、図３４は、図３３に示したラインXXXIV−XXXIVに沿った位置に関する断面構造を示す断面図である。

図２３と同様に、本実施の形態８に係る半導体装置は、同一の化合物半導体基板１上に行列状に形成された複数個のＨＥＭＴを備えている。また、図３３，３４を参照して、本実施の形態８に係る半導体装置は、ＨＥＭＴ及び金属配線９を覆う形状に加工された壁部４６を有する基板４５を備えている。基板４５は、絶縁基板、又はＧａＡｓ基板等の化合物半導体基板である。但し、基板４５の代わりに、高分子系の材質によって形成されたテープを用いてもよい。

図３４を参照して、基板４５は、半導体基板上に貼り付けられている。ＨＥＭＴが基板４５によって覆われることにより、ゲート電極８ａ，８ｂの周囲には空気層１０が形成されている。空気層１０は、基板４５と、半導体基板の上面とによって規定されている。

上記実施の形態６と同様の方法によって図２３に示した構造を得た後、互いに隣接するＨＥＭＴ同士の間に壁部４６が挿入されるように基板４５を位置合わせして、基板４５を半導体基板上に貼り付けることにより、図３３，３４に示した構造が得られる。

本実施の形態８に係るＨＥＭＴによると、図３４に示したように、ゲート電極８ａ，８ｂの周囲に空気層１０が形成されている。従って、上記実施の形態１と同様の理由により、高周波領域におけるデバイスの電気的特性を大幅に向上することが可能となる。

また、半導体基板上に基板４５（又はテープ）が形成されており、空気層１０の上面及び側面は、基板４５によって完全に密閉されている。従って、後工程で半導体装置を樹脂封止する際に、封止用の樹脂が空気層１０内に流入してくることを防止できる。本実施の形態８ではＨＥＭＴ全体が基板４５によって覆われるため、この効果は高い。

さらに、化合物半導体基板１上に形成された複数個のＨＥＭＴを１個の基板４５によって同時に覆うことができるため、スループットの向上を図ることができる。

１化合物半導体基板、２電子走行層、３電子供給層、４ａ，４ｂ，５高濃度ドープ層、６ａ，６ｂソース電極、７ドレイン電極、８ａ，８ｂゲート電極、９金属配線、１０空気層、１１ａ，１１ｂ側壁、１２スリット、１５犠牲層、１６ａ，１６ｂコンタクトホール、２０絶縁膜、２８樹脂膜、３０，４１テープ、３１樹脂インク、３５シート、４０壁、４５基板。

Claims

（ａ）第１のソース電極、ゲート電極、ドレイン電極、及び第２のソース電極が、所定方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する工程と、
（ｂ）犠牲層を、前記トランジスタを覆って前記半導体基板の前記上面上に形成する工程と、
（ｃ）前記犠牲層を部分的に除去することにより、前記第１のソース電極及び前記第２のソース電極を露出する工程と、
（ｄ）前記工程（ｃ）よりも後に実行され、前記第１のソース電極及び前記第２のソース電極に接続され、前記所定方向に沿って延在する配線を、前記犠牲層の上面上に形成する工程と、
（ｅ）前記工程（ｄ）よりも後に実行され、前記犠牲層を除去する工程と、
（ｆ）上面が開口した枠体を、前記トランジスタの周囲を取り囲んで、前記半導体基板の前記上面上に形成する工程と、
（ｇ）前記枠体上に高分子系の材質のテープを貼り付けることにより、前記枠体及び前記テープによって前記トランジスタ及び前記配線を覆う工程と
を備える、半導体装置の製造方法。