JP5476023B2 - 電界効果トランジスタ及び電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタ及び電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5476023B2 JP5476023B2 JP2009092109A JP2009092109A JP5476023B2 JP 5476023 B2 JP5476023 B2 JP 5476023B2 JP 2009092109 A JP2009092109 A JP 2009092109A JP 2009092109 A JP2009092109 A JP 2009092109A JP 5476023 B2 JP5476023 B2 JP 5476023B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- protective film
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
以下、図面を参照して本発明の実施の形態1について説明する。図1は本実施の形態にかかる電界効果トランジスタを示す図である。
本実施の形態にかかる電界効果トランジスタは、第1の半導体層(以下、電子供給層ともいう)6と、当該第1の半導体層とヘテロ接合した第2の半導体層(以下、チャネル層ともいう)4と、を含む半導体構造を有する。また、第1の半導体層6上に形成されたソース電極8、ドレイン電極10、及びゲート電極9を有する。更に、第1の半導体層6上に形成された、金属を内包したフラーレンを少なくとも含む保護膜11を有する。以下、本実施の形態にかかる電界効果トランジスタについて詳細に説明する。
基板上に、第1の半導体層(電子供給層)6と、当該第1の半導体層とヘテロ接合した第2の半導体層(チャネル層)4と、を含む半導体構造を形成するステップ。
前記第1の半導体層6上に、ソース電極8、ドレイン電極10、及びゲート電極9を形成するステップ。
前記第1の半導体層6上に、金属を内包したフラーレンを少なくとも含む保護膜11を形成するステップ。
次に、本発明の実施の形態2について、図2を用いて説明する。なお、図1に示す実施の形態1と同様の構成部分については同一の符号を付し、重複した説明を省略する。
次に、本発明にかかる電界効果トランジスタの実施例1について説明する。
まず、本実施例で保護膜として用いた金属内包フラーレンについて説明する。本実施例では、保護膜として金属内包フラーレンであるLa内包フラーレン(La@C82)薄膜を用いた。La内包フラーレン薄膜は、アーク放電法を用いて合成し、高速液体クロマトグラフィー法により精製した。また、蒸着して保護膜を形成する前に、環境温度150℃、2×10−6Torrの高真空下で24時間かけて脱気した。
さらに、試料をレジストでパターニングし、NiAuを真空蒸着し、リフトオフすることでゲート電極を形成した。
一方、保護膜として金属内包フラーレンを用いた試料1では、耐圧BVgdは45Vと少々低下したが、コラプス量は5%と減少し、線形利得gmは100mS/mmと向上し、オン抵抗は1.67Ωと低減した。
次に、本発明にかかる電界効果トランジスタの実施例2として、サブ電極を用いた場合について説明する。
図4にフィールド・プレート構造を適用した場合の電界効果トランジスタのデバイス構造を示す。ここで、図4乃至6に示した符号は実施の形態で説明した符号と同様である。図4のように、ゲート電極9のドレイン側の部分が、保護膜11の上をドレイン電極10側に向かって張り出した部分をフィールド・プレート(FP)15と呼んでいる。図4においてLFPで示した長さがフィールド・プレート長である。
上記Cの構造に相当する構造のデバイスを試作したところ、オン抵抗は1.55Ωと良好な値を保ったうえ、耐圧BVgdは300Vに向上し、コラプス量は0.8%に減少し、線形利得gmは270mS/mmと大幅に向上した。
2 核生成層
3 バッファ層
4 チャネル層、あるいは電子走行層(第2の半導体層)
5 ヘテロ接合、2次元電子ガス層(2DEG)
6 電子供給層(第1の半導体層)
7 キャップ層
8 ソース電極
9 ゲート電極
10 ドレイン電極
11 保護膜
12 金属内包フラーレンの単分子
13 界面
14 分極電荷
15 フィールド・プレート(FP)部分
16 チャネル領域(ヘテロ接合部とその上層)
17 空乏層
18 ゲート埋め込み深さ(tr)
19 ファラデーシールド電極
Claims (16)
- 有極性半導体材料を含む第1の半導体層と、当該第1の半導体層とヘテロ接合した、有極性半導体材料を含む第2の半導体層と、を含む半導体構造と、
前記第1の半導体層上に形成されたソース電極、ドレイン電極、及びゲート電極と、
前記第1の半導体層上に形成された、金属を内包したフラーレンを少なくとも含む保護膜と、を有する電界効果トランジスタ。 - 前記保護膜の材料は、金属を内包したフラーレンと絶縁材料とが混合した材料である、請求項1に記載の電界効果トランジスタ。
- 前記保護膜の材料は、金属を内包したフラーレンと金属を内包しないフラーレンとが混合した材料である、請求項1に記載の電界効果トランジスタ。
- 前記保護膜は、前記ソース電極と前記ゲート電極の間、または、前記ドレイン電極と前記ゲート電極の間の少なくとも一部に形成されている、請求項1乃至3のいずれか一項に記載の電界効果トランジスタ。
- 前記第1及び第2の半導体層はIII族窒化物半導体、またはII族酸化物半導体を含む、請求項1乃至4のいずれか一項に記載の電界効果トランジスタ。
- 前記第1及び第2の半導体層は互いに電子親和力の異なる半導体材料であり、当該第1及び第2の半導体層をヘテロ接合したときに生成する2次元電子ガスをチャネルとして用いる、請求項1乃至5のいずれか一項に記載の電界効果トランジスタ。
- 前記ゲート電極の一部が前記第1の半導体層に埋め込まれた構造を有する、請求項1乃至6のいずれか一項に記載の電界効果トランジスタ。
- 前記ゲート電極は、前記保護膜上あるいは前記保護膜中において前記ドレイン電極側に向かって延びるフィールド・プレート構造を有する、請求項1乃至7のいずれか一項に記載の電界効果トランジスタ。
- 前記ゲート電極と前記ドレイン電極との間の保護膜上あるいは保護膜中に、前記ソース電極と同電位であるファラデーシールド電極を有する、請求項1乃至8のいずれか一項に記載の電界効果トランジスタ。
- 基板上に、有極性半導体材料を含む第1の半導体層と、当該第1の半導体層とヘテロ接合した、有極性半導体材料を含む第2の半導体層と、を含む半導体構造を形成し、
前記第1の半導体層上に、ソース電極、ドレイン電極、及びゲート電極を形成し、
前記第1の半導体層上に、金属を内包したフラーレンを少なくとも含む保護膜を形成する、電界効果トランジスタの製造方法。 - 前記第1の半導体層上に、金属を内包したフラーレンと絶縁材料とが混合した材料を含む保護膜を形成する、請求項10に記載の電界効果トランジスタの製造方法。
- 前記第1の半導体層上に、金属を内包したフラーレンと金属を内包しないフラーレンとが混合した材料を含む保護膜を形成する、請求項10に記載の電界効果トランジスタの製造方法。
- 前記保護膜を、前記ソース電極と前記ゲート電極の間、または、前記ドレイン電極と前記ゲート電極の間の少なくとも一部に形成する、請求項10乃至12のいずれか一項に記載の電界効果トランジスタの製造方法。
- 前記ゲート電極の一部を前記第1の半導体層に埋め込まれるように形成する、請求項10乃至13のいずれか一項に記載の電界効果トランジスタの製造方法。
- 前記ゲート電極を前記保護膜上あるいは前記保護膜中において前記ドレイン電極側に向かって延びるように形成する、請求項10乃至14のいずれか一項に記載の電界効果トランジスタの製造方法。
- 前記ゲート電極と前記ドレイン電極との間の保護膜上あるいは保護膜中に、前記ソース電極と同電位であるファラデーシールド電極を形成する、請求項10乃至15のいずれか一項に記載の電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092109A JP5476023B2 (ja) | 2009-04-06 | 2009-04-06 | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092109A JP5476023B2 (ja) | 2009-04-06 | 2009-04-06 | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245268A JP2010245268A (ja) | 2010-10-28 |
JP5476023B2 true JP5476023B2 (ja) | 2014-04-23 |
Family
ID=43097968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009092109A Expired - Fee Related JP5476023B2 (ja) | 2009-04-06 | 2009-04-06 | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5476023B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101364029B1 (ko) * | 2012-10-11 | 2014-02-17 | 엘지전자 주식회사 | 질화물 반도체 소자 및 이의 제조 방법 |
CN108597997B (zh) | 2018-02-28 | 2021-03-23 | 中国电子科技集团公司第十三研究所 | GaN基器件欧姆接触电极的制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004172270A (ja) * | 2002-11-19 | 2004-06-17 | Sony Corp | 内包フラーレンによる分子及び薄膜トランジスタ |
JP4773689B2 (ja) * | 2004-04-27 | 2011-09-14 | 株式会社イデアルスター | 記憶装置 |
JP4970814B2 (ja) * | 2006-03-22 | 2012-07-11 | 国立大学法人 筑波大学 | 金属内包フラーレン伝導材料及びその製造方法 |
JP5120588B2 (ja) * | 2006-07-10 | 2013-01-16 | 独立行政法人科学技術振興機構 | 分子素子 |
JP2008034438A (ja) * | 2006-07-26 | 2008-02-14 | Sanken Electric Co Ltd | 半導体装置 |
JP2008277604A (ja) * | 2007-05-01 | 2008-11-13 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
-
2009
- 2009-04-06 JP JP2009092109A patent/JP5476023B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010245268A (ja) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9490356B2 (en) | Growth of high-performance III-nitride transistor passivation layer for GaN electronics | |
US10446542B1 (en) | GaN structures | |
US10756207B2 (en) | Lateral III-nitride devices including a vertical gate module | |
JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JP4940557B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
JP4022708B2 (ja) | 半導体装置 | |
US10249727B2 (en) | Semiconductor device with silicon nitride film over nitride semiconductor layer and between electrodes | |
JP5051980B2 (ja) | 半導体装置 | |
JP2006245317A (ja) | 半導体装置およびその製造方法 | |
JP5126733B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2007035905A (ja) | 窒化物半導体素子 | |
WO2004061978A1 (ja) | 電界効果トランジスタ | |
KR20110005775A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2008306130A (ja) | 電界効果型半導体装置及びその製造方法 | |
JP2008235613A (ja) | 半導体装置 | |
US9484429B2 (en) | High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same | |
JP5071761B2 (ja) | 窒化物半導体電界効果トランジスタ | |
CN115084232B (zh) | 异质结横向双扩散场效应晶体管、制作方法、芯片及电路 | |
JP5055737B2 (ja) | 2次元キャリアガス層を有する電界効果トランジスタ | |
CN107068748B (zh) | 半导体功率元件 | |
JP6253927B2 (ja) | 半導体装置 | |
CN108807500B (zh) | 一种具有高阈值电压的增强型高电子迁移率晶体管 | |
Lu et al. | GaN power electronics | |
JP5476023B2 (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120307 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476023 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |