JP5458534B2

JP5458534B2 - 低周波透過回路、通信回路、通信方法、通信回路のレイアウト方法

Info

Publication number: JP5458534B2
Application number: JP2008231638A
Authority: JP
Inventors: 圭市沼田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-09-10
Filing date: 2008-09-10
Publication date: 2014-04-02
Anticipated expiration: 2028-09-10
Also published as: JP2010068165A

Description

本発明は、低周波透過回路、通信回路、通信方法、通信回路のレイアウト方法に関する。

近年、無線通信技術の進歩と普及は目覚しく、より高速な通信速度を、低消費電力かつ低価格に実現することが望まれている。そのため、最新ＣＭＯＳプロセスでの無線ＬＳＩ開発が進んでいる。また、高速通信用の周波数帯域も広がってきており、広帯域なフィルタ、とりわけ低周波透過フィルタが、ＣＭＯＳ無線ＬＳＩ実現のキーコンポーネントの１つとなっている。

従来の通信において必要とされた低周波透過フィルタは、１００ＭＨｚ以下の遮断周波数を有する。このような低い周波数では、トランジスタを用いた能動的なフィルタで良好な特性が得られるものが知られている。他方、さらなる広帯域化が進む無線通信用ＬＳＩでは、数１００ＭＨｚ〜１ＧＨｚ以上の周波数で遮断特性を有する低周波透過フィルタのオンチップ化が可能となる。ＬＳＩ上に形成可能なサイズのインダクタ素子や容量素子により、受動的なフィルタを構成できるからである。

また、通信に用いる周波数帯域を有効利用するために、変調方式は複雑化し、隣接チャネルとの間隔も非常に狭くなってきている。そのため、低周波透過フィルタには、通過周波数範囲における平坦な周波数特性と、遮断周波数における急峻な信号抑圧あるいは遮断とが同時に求められている。

数１００ＭＨｚ〜１ＧＨｚでの遮断特性を持つ低周波透過フィルタは、図２８に示すように、信号の通過方向にインダクタ素子を接続し、容量素子を介して接地したものが一般的である。このような受動型低周波透過フィルタでは、図６６に示すように、遮断周波数より低い周波数で損失が増加する。これは、低周波透過フィルタに用いているインダクタ素子の配線抵抗によるものである。配線抵抗低減のために配線幅を太くすると、インダクタンスが下がり、それを補うために配線長を長く取ると結果的には配線抵抗また大きくなるため、ＬＳＩ上の面積が著しく増大する。また、遮断周波数以上での信号抑圧量を十分に高くしようとすると、フィルタの次数を上げる必要がある。これは信号が通過するインダクタ素子を増やすことになるので、前記同様配線抵抗が高くなり、遮断周波数以下での損失が著しく増加する。同時に、著しい面積増加も招く。

遮断周波数より低い周波数で損失が増加する問題を解決するため、特許文献１には、遮断周波数付近になると、周波数特性を持ち上げる回路が付加された低周波透過フィルタが開示されている。

特許第３９７０３９３号公報（図１、図７〜１０）

しかしながら、特許文献１では、回路全体としての損失が増加する問題がある。同時に、持ち上げ回路は遮断周波数以上の周波数も透過するため、帯域外の抑圧比が悪化するという問題も有している。

本発明の目的は、透過周波数域における利得が一定かつ遮断周波数域への遷移における利得変化が急峻であって、帯域外抑圧比の大きい低周波透過回路を提供することである。

本発明の一態様は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を備える低周波透過回路である。

本発明の一態様は、
受信信号を選別する受信用の低周波透過回路と、
送信信号の不要信号を除去する送信用の低周波透過回路とを備え、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路である。

本発明の一態様は、
受信用の低周波透過回路を介して受信信号を選別するステップと、
送信用の低周波透過回路を介して送信信号の不要信号を除去するステップとを含み、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信方法である。

本発明の一態様は、
受信ミキサと送信ミキサとの間に局所発振器を配置し、
送信信号デジタル／アナログ変換部を前記受信ミキサと対向して配置し、
受信信号アナログ／デジタル変換部を前記送信ミキサと対向して配置し、
前記送信信号デジタル／アナログ変換部と受信信号アナログ／デジタル変換部との間に、送信用と受信用とが兼用された低周波透過回路を配置し、
前記低周波透過回路は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含むことを特徴とする通信回路のレイアウト方法である。

本発明によれば、透過周波数域における利得が一定かつ遮断周波数域への遷移における利得変化が急峻であって、かつ、帯域外抑圧比の大きい低周波透過回路を提供することができる。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。

実施の形態１
次に、本発明の第１の実施の形態について図面を参照して詳細に説明する。図１は、本発明の第１の実施の形態に係る低周波透過回路を示すブロック図である。図１に示すように、実施の形態に係る低周波透過回路は、２端子対増幅器１００及び２端子対低周波フィルタ１０１を備える。そして、両者が縦続接続されている。もちろん、図２に示すように、１端子対増幅器１００及び１端子対低周波フィルタ１０１から構成することもできる。また、２端子対増幅器１００は、図３に示すように、２つの高周波透過フィルタ（ＨＰＦ：High-Pass Filter）ＨＰＦ１及びＨＰＦ２を備えており、２つ出力信号をそれぞれフィードバックしている。

図４は、図１に示した低周波透過回路の詳細な回路図である。図４では、図１の増幅器１００に図８の回路構成が、低周波透過フィルタ１０１に図４４の回路構成が適用されている。図４に示すように、増幅器１００は、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭ５、抵抗素子Ｒ１〜Ｒ４、容量素子Ｃ１、Ｃ２を備えている。

ここで、ＮチャネルＭＯＳトランジスタＮＭ１、ＮＭ２は駆動トランジスタ、ＮチャネルＭＯＳトランジスタＮＭ３、ＮＭ４はタカスコードトランジスタ、ＮチャネルＭＯＳトランジスタＮＭ５は電流源トランジスタである。また、抵抗素子Ｒ１、Ｒ２は、それぞれ出力負荷ＺＬ１、ＺＬ２である。そして、抵抗素子Ｒ３、Ｒ４及び容量素子Ｃ１、Ｃ２は、２組のハイパスフィルタＨＰＦ１及びＨＰＦ２を構成している。

駆動トランジスタＮＭ１、ＮＭ２は増幅用の差動対を構成している。駆動トランジスタＮＭ１のゲートには入力端子ＩＮ１が接続され、駆動トランジスタＮＭ２のゲートには入力端子ＩＮ２が接続されている。各入力端子ＩＮ１、ＩＮ２には、互いに逆位相の信号が入力される。

また、カスコードトランジスタＮＭ３、ＮＭ４のソースは、それぞれ駆動トランジスタＮＭ１、ＮＭ２のドレインに接続され、カスコードアンプを構成している。駆動トランジスタＮＭ１のソースと駆動トランジスタＮＭ２のソースとは接続され、そこに電流源トランジスタＮＭ５のドレインが接続されている。電流源トランジスタＮＭ５のゲートには、バイアス端子７から定電流源用バイアスが入力される。電流源トランジスタＮＭ５のソースは接地されている。

カスコードトランジスタＮＭ３のソースは、駆動トランジスタＮＭ１のドレインに接続されている。カスコードトランジスタＮＭ３のドレインは、出力負荷ＺＬ１となる抵抗素子Ｒ１の一方の端子に接続されている。ここが、低周波透過フィルタ１０１の入力端子ＬＰＦ＿ＩＮ１へ接続された増幅器１００の出力端子ＡＭＰ＿ＯＵＴ１となる。

一方、カスコードトランジスタＮＭ４のソースは、駆動トランジスタＮＭ２のドレインが接続されている。カスコードトランジスタＮＭ４のドレインは、出力負荷ＺＬ２となる抵抗素子Ｒ２の一方の端子に接続されている。ここが、低周波透過フィルタ１０１の入力端子ＬＰＦ＿ＩＮ２へ接続された増幅器１００の出力端子ＡＭＰ＿ＯＵＴ２となる。出力負荷となる抵抗素子Ｒ１、Ｒ２の他方の端子は電源端子Ｔ５に接続されている。増幅器１００の出力端子ＡＭＰ＿ＯＵＴ１及びＡＭＰ＿ＯＵＴ２からは互いに逆位相の信号が出力される。

ハイパスフィルタＨＰＦ１を構成している抵抗素子Ｒ３と容量素子Ｃ１とは、直列に接続されている。容量素子Ｃ１の他方の端子は、増幅器１００の第１の出力端子ＡＭＰ＿ＯＵＴ１に接続されている。抵抗素子Ｒ３の他方の端子は、バイアス端子Ｔ６に接続されている。また、抵抗素子Ｒ３と容量素子Ｃ１との間のノードはハイパスフィルタＨＰＦ１の出力としてカスコードトランジスタＮＭ４のゲートに接続されている。

一方、ハイパスフィルタＨＰＦ２を構成している抵抗素子Ｒ４と容量素子Ｃ２とは、直列に接続されている。容量素子Ｃ２の他方の端子は、増幅器１００の第２の出力端子ＡＭＰ＿ＯＵＴ２に接続されている。抵抗素子Ｒ４の他方の端子はバイアス端子Ｔ６に接続されている。また、抵抗素子Ｒ４と容量素子Ｃ２との間のノードは、ハイパスフィルタＨＰＦ２の出力として、カスコードトランジスタＮＭ３のゲートに接続されている。

ここで、ハイパスフィルタＨＰＦ１、ＨＰＦ２の通過周波数は容量素子Ｃ１、Ｃ２の容量値及び抵抗素子Ｒ３、Ｒ４の抵抗値によって決まる。この周波数は差動増幅器の利得低下の始まる周波数付近であり、かつ、利得変動幅がシステムに影響を及ぼさない、およそ３ｄＢ程度以下に収まるように設定されている。

差動対を構成する駆動トランジスタＮＭ１、ＮＭ２のゲートに入力された差動入力信号は、駆動トランジスタＮＭ１、ＮＭ２及びカスコードトランジスタＮＭ３、ＮＭ４、出力負荷である抵抗素子Ｒ１、Ｒ２によって増幅される。カスコードトランジスタＮＭ３、ＮＭ４のドレインである出力端子ＡＭＰ＿ＯＵＴ１及びＡＭＰ＿ＯＵＴ２から差動出力信号が出力される。この差動信号は低周波透過フィルタ１０１の入力端子ＬＰＦ＿ＩＮ１及びＬＰＦ＿ＩＮ２に入力される。

低周波透過フィルタ１０１は、４つのインダクタ素子Ｌ１１〜Ｌ１４、７つの容量素子Ｃ１１、Ｃ１３〜Ｃ１５、Ｃ１７〜Ｃ１９を備えている。低周波透過フィルタ１０１の第１の入力端子ＬＰＦ＿ＩＮ１は、インダクタ素子Ｌ１１の一方の端子に接続されている。インダクタ素子Ｌ１１の他方の端子は、インダクタ素子Ｌ１３の一方の端子に接続されている。インダクタ素子Ｌ１３の他方の端子は、低周波透過フィルタ１０１の第１の出力端子ＯＵＴ１に接続されている。

低周波透過フィルタ１０１の第２の入力端子ＬＰＦ＿ＩＮ２は、インダクタ素子Ｌ１２の一方の端子に接続されている。インダクタ素子Ｌ１２の他方の端子は、インダクタ素子Ｌ１４の一方の端子に接続されている。インダクタ素子Ｌ１４の他方の端子は、低周波透過フィルタ１０１の第２の出力端子ＯＵＴ２に接続されている。

容量素子Ｃ１１の一方の端子は、低周波透過フィルタ１０１の第１の入力端子ＬＰＦ＿ＩＮ１に接続されている。容量素子Ｃ１１の他方の端子は、低周波透過フィルタ１０１の第２の入力端子ＬＰＦ＿ＩＮ２に接続されている。

容量素子Ｃ１５の一方の端子は、インダクタ素子Ｌ１１とインダクタ素子Ｌ１３との間のノードに接続されている。容量素子Ｃ１５の他方の端子は、インダクタ素子Ｌ１２とインダクタ素子Ｌ１４との間のノードに接続されている。

容量素子Ｃ１９の一方の端子は、低周波透過フィルタ１０１の第１の出力端子ＯＵＴ１に接続されている。容量素子Ｃ１９の他方の端子は、低周波透過フィルタ１０１の第２の出力端子ＯＵＴ２に接続されている。

容量素子Ｃ１３の一方の端子は、低周波透過フィルタ１０１の第１の入力端子ＬＰＦ＿ＩＮ１に接続されている。容量素子Ｃ１３の他方の端子は、インダクタ素子Ｌ１１とインダクタ素子Ｌ１３との間のノードに接続されている。

容量素子Ｃ１７の一方の端子は、インダクタ素子Ｌ１１とインダクタ素子Ｌ１３との間のノードに接続されている。容量素子Ｃ１７の他方の端子は、低周波透過フィルタ１０１の第１の出力端子ＯＵＴ１に接続されている。

容量素子Ｃ１４の一方の端子は、低周波透過フィルタ１０１の第１の入力端子ＬＰＦ＿ＩＮ１に接続されている。容量素子Ｃ１４の他方の端子は、インダクタ素子Ｌ１１とインダクタ素子Ｌ１３との間のノードに接続されている。

容量素子Ｃ１８の一方の端子は、インダクタ素子Ｌ１１とインダクタ素子Ｌ１３との間のノードに接続されている。容量素子Ｃ１８の他方の端子は、低周波透過フィルタ１０１の第２の出力端子ＯＵＴ２に接続されている。

次に、周波数特性を示した図６４〜６６を用いて、本発明の実施の形態１により、遮断周波数より低い範囲では平坦な周波数特性を有し遮断周波数で急峻に帯域外の抑圧へと遷移し、大きな帯域外抑圧比が得られる理由について説明する。

まず、インダクタ素子を含む回路で構成された関連技術の低周波透過フィルタを用いた場合、図６６のように、１ＧＨｚの遮断周波数の手前で１００ＭＨｚあたりから通過損失の悪化が見られる。これは、インダクタ素子の配線抵抗によるものであり、インダクタ素子を多段に接続するような次数の高いフィルタを構成する際に顕著に現れる。また、次数の高くないフィルタでは、遮断周波数からの抑圧へ遷移がなだらかであると同時に、帯域外の抑圧比は決して大きくはない。なお、図６４における２本の曲線の相違は、低周波透過フィルタを構成するインダクタコイルの太さすなわち配線抵抗の相違によるものであるが、同様の傾向を示している。

実施の形態１では、例えば、図６６に示した周波数特性を有する低周波透過フィルタ１０１に、図６４に示す特性を有する増幅器１００を接続する。この増幅器１００は、低周波透過フィルタ１０１の損失悪化領域で利得が盛り上がっている。この増幅器１００を低周波透過フィルタ１０１に縦続接続することにより、図６６に示すように、回路全体で透過周波数範囲では非常に平坦な周波数特性であり、遮断周波数域への遷移は極めて急峻で、遮断周波数以上では増幅器の利得が負になることから、帯域外抑圧比の向上も得られる。なお、図６６における２本の曲線の相違は、低周波透過フィルタを構成するインダクタコイルの太さすなわち配線抵抗の相違によるものであるが、同様の傾向を示している。

なお、以上の説明では、図８の回路構成を有する増幅器１００を用いた場合について説明したが、これに限定されるものではない。例えば、図８を含め図５〜１０に示すような増幅器１００であれば、いずれでもよい。また、これらの増幅器を多段に従属接続したものを増幅器１００として用いてもよい。

図５の増幅器１００は、図８の増幅器１００を上位概念化した図である。図５では、出力負荷ＺＬ１、ＺＬ２及び高周波透過フィルタＨＰＦ１、ＨＰＦ２について、具体的な回路構成を示していない。すなわち、出力負荷ＺＬ１、ＺＬ２及び高周波透過フィルタＨＰＦ１、ＨＰＦ２の回路構成は図８に限定されるものではない。

図６の増幅器１００は、図５の増幅器１００と比較して、カスコードトランジスタＮＭ３、ＮＭ４がない構成である。また、高周波透過フィルタＨＰＦ１の出力が出力負荷ＺＬ２へ入力され、高周波透過フィルタＨＰＦ２の出力が出力負荷ＺＬ１へ入力されている。そのため、図５の出力負荷ＺＬ１、ＺＬ２が２端子であるのに対し、図６の出力負荷ＺＬ１、ＺＬ２は３端子である

図９の増幅器１００は、図６の増幅器１００における出力負荷ＺＬ１、ＺＬ２及び高周波透過フィルタＨＰＦ１、ＨＰＦ２を具体化したものである。図９の増幅器１００における出力負荷ＺＬ１は、図１２に示す３端子出力負荷ＺＬ１であって、並列接続された抵抗素子Ｒ１及び負荷トランジスタであるＰチャネルＭＯＳトランジスタＰＭ１から構成されている。高周波透過フィルタＨＰＦ１は、図８と同様に、直列接続された抵抗素子Ｒ３及び容量素子Ｃ１から構成されている。そして、抵抗素子Ｒ３と容量素子Ｃ１との間のノードがＰチャネルＭＯＳトランジスタＰＭ１のゲートに接続されている。

同様に、出力負荷ＺＬ２は並列接続された抵抗素子Ｒ２及びＰチャネルＭＯＳトランジスタＰＭ２から構成されている。高周波透過フィルタＨＰＦ２は、直列接続された抵抗素子Ｒ４及び容量素子Ｃ２から構成されている。そして、抵抗素子Ｒ４と容量素子Ｃ２との間のノードがＰチャネルＭＯＳトランジスタＰＭ２のゲートに接続されている。その他の構成は図８と同様である。

図７の増幅器１００は、図５の増幅器１００と比較して、高周波透過フィルタＨＰＦ１ｂ、ＨＰＦ２ｂをさらに備えた構成である。高周波透過フィルタＨＰＦ１ｂの出力が出力負荷ＺＬ２へ入力され、高周波透過フィルタＨＰＦ２ｂの出力が出力負荷ＺＬ１へ入力されている。そのため、図５の出力負荷ＺＬ１、ＺＬ２が２端子であるのに対し、図７の出力負荷ＺＬ１、ＺＬ２は３端子である。すなわち、図７の増幅器１００は、図５及び図６の増幅器１００を複合した構成を有する。

図１０の増幅器１００は、図７の増幅器１００における出力負荷ＺＬ１、ＺＬ２及び高周波透過フィルタＨＰＦ１ａ、ＨＰＦ１ｂ、ＨＰＦ２ａ、ＨＰＦ２ｂを具体化したものである。図１０の増幅器１００における出力負荷ＺＬ１及びＺＬ２は、図９の出力負荷ＺＬ１及びＺＬ２と同様である。また、図９の高周波透過フィルタＨＰＦ１及びＨＰＦ２と同様に、高周波透過フィルタＨＰＦ１ｂは直列接続された抵抗素子Ｒ５及び容量素子Ｃ３から、ＨＰＦ２ｂは直列接続された抵抗素子Ｒ６及び容量素子Ｃ４から構成されている。一方、高周波透過フィルタＨＰＦ１ａ及びＨＰＦ２ａは、図８の高周波透過フィルタＨＰＦ１及びＨＰＦ２と同様である。その他の構成も図８と同様である。

また、３端子出力負荷ＺＬ１及びＺＬ２としては、図１２以外にも、例えば、図１１や図１３などの回路構成が考えられ得る。図１１の３端子出力負荷ＺＬ１は、ＰチャネルＭＯＳトランジスタＰＭ１のみから構成されている。また、図１３の３端子出力負荷ＺＬ１では、図１２における抵抗素子Ｒ１に代えて、インダクタ素子Ｌ１が用いられている。

一方、２端子出力負荷ＺＬ１及びＺＬ２としては、図８においてＺＬ１として用いられている図１４に示す抵抗素子Ｒ１のみからなる構成以外にも、例えば、図１５〜１８などの回路構成でもよい。図１５はインダクタ素子Ｌ１、図１６は抵抗素子Ｒ１とインダクタ素子Ｌ１の並列回路、図１７は抵抗素子Ｒ１とインダクタ素子Ｌ１の直列回路、図１８は抵抗素子Ｒ１とインダクタ素子Ｌ１との直列回路と容量素子Ｃ５との並列回路から構成されている。

ハイパスフィルタＨＰＦ１及びＨＰＦ２は、図８においてＨＰＦ１として用いられている図１９に示す抵抗素子Ｒ３と容量素子Ｃ１とからなる構成以外にも、例えば、図２０、２１などの回路構成でもよい。図２０は容量素子Ｃ１とインダクタ素子Ｌ２とから構成される回路、図２１は直列接続された抵抗素子Ｒ３及びインダクタ素子Ｌ２に容量素子Ｃ１が接続された回路である。

また、低周波透過フィルタ１０１も図４４の回路構成に限定されるものではない。例えば、図４４を含め図２２〜５７に示すような低周波透過フィルタ１０１やこれらを組み合わせたものを低周波透過フィルタ１０１として用いてもよい。

図２２の低周波透過フィルタ１０１は、２つのインダクタ素子Ｌ１１、Ｌ１２及び２つの容量素子Ｃ１１、Ｃ１２を備えている。インダクタ素子Ｌ１１及びＬ１２の一方の端子同士が、直列接続された容量素子Ｃ１１、Ｃ１２を介して接続されている。そして、容量素子Ｃ１１とＣ１２との間のノードが接地されている。
図２３の低周波透過フィルタ１０１は、２つのインダクタ素子Ｌ１１、Ｌ１２及び１つの容量素子Ｃ１１を備え、２つのインダクタ素子Ｌ１１及びＬ１２の一方の端子同士が、容量素子Ｃ１１を介して接続されている。
図２４の低周波透過フィルタ１０１は、インダクタ素子Ｌ１１及び容量素子Ｃ１１を備え、インダクタ素子Ｌ１１が容量素子Ｃ１１を介して接地されている。

図２５の低周波透過フィルタ１０１は、図２２の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２のそれぞれに並列接続された容量素子Ｃ１３、Ｃ１４をさらに備えている。
図２６の低周波透過フィルタ１０１は、図２３の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２のそれぞれに並列接続された容量素子Ｃ１３、Ｃ１４をさらに備えている。
図２７の低周波透過フィルタ１０１は、図２４の低周波透過フィルタ１０１と比較して、インダクタ素子Ｌ１１に並列接続された容量素子Ｃ１３をさらに備えている。

図２８の低周波透過フィルタ１０１は、図２２の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２の他方の端子同士も、直列接続された容量素子Ｃ１５、Ｃ１６を介して接続されている。そして、容量素子Ｃ１５とＣ１６との間のノードが接地されている。
図２９の低周波透過フィルタ１０１は、図２３の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２の他方の端子同士も容量素子Ｃ１５を介して接続されている。
図３０の低周波透過フィルタ１０１は、図２４の低周波透過フィルタ１０１と比較して、インダクタ素子Ｌ１１の他方の端子も容量素子Ｃ１５を介して接地されている。

図３１の低周波透過フィルタ１０１は、図２８の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２のそれぞれに並列接続された容量素子Ｃ１３、Ｃ１４をさらに備えている。
図３２の低周波透過フィルタ１０１は、図２９の低周波透過フィルタ１０１と比較して、インダクタ素子Ｌ１１、Ｌ１２のそれぞれに並列接続された容量素子Ｃ１３、Ｃ１４をさらに備えている。
図３３の低周波透過フィルタ１０１は、図３０の低周波透過フィルタ１０１と比較して、インダクタ素子Ｌ１１に並列接続された容量素子Ｃ１３をさらに備えている。

図３４の低周波透過フィルタ１０１は、４つのインダクタ素子Ｌ１１〜１４及び２つの容量素子Ｃ１５、Ｃ１６を備えている。直列接続されたインダクタ素子Ｌ１１とＬ１３との間のノードと、直列接続されたインダクタ素子Ｌ１２とＬ１４との間のノードとが、直列接続された容量素子Ｃ１５、Ｃ１６を介して接続されている。そして、容量素子Ｃ１５とＣ１６との間のノードが接地されている。
図３５の低周波透過フィルタ１０１は、４つのインダクタ素子Ｌ１１〜１４及び１つの容量素子Ｃ１５を備えている。直列接続されたインダクタ素子Ｌ１１とＬ１３との間のノードと、直列接続されたインダクタ素子Ｌ１２とＬ１４との間のノードとが、容量素子Ｃ１５を介して接続されている。
図３６の低周波透過フィルタ１０１は、直列接続された２つのインダクタ素子Ｌ１１、Ｌ１３及び容量素子Ｃ１５を備え、インダクタ素子Ｌ１１とＬ１３との間のノードが容量素子Ｃ１５を介して接地されている。

図３７の低周波透過フィルタ１０１は、図３４の低周波透過フィルタ１０１と比較して、４つのインダクタ素子Ｌ１１〜１４のそれぞれに並列接続された容量素子Ｃ１３、Ｃ１４、Ｃ１７、Ｃ１８をさらに備えている。
図３８の低周波透過フィルタ１０１は、図３５の低周波透過フィルタ１０１と比較して、４つのインダクタ素子Ｌ１１〜１４のそれぞれに並列接続された容量素子Ｃ１３、Ｃ１４、Ｃ１７、Ｃ１８をさらに備えている。
図３９の低周波透過フィルタ１０１は、図３６の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１３のそれぞれに並列接続された容量素子Ｃ１３、Ｃ１７をさらに備えている。

図４０の低周波透過フィルタ１０１は、図３４の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２の他方の端子同士も、直列接続された容量素子Ｃ１１、Ｃ１２を介して接続されている。そして、容量素子Ｃ１１とＣ１２との間のノードが接地されている。また、２つのインダクタ素子Ｌ１３、Ｌ１４の他方の端子同士も、直列接続された容量素子Ｃ１９、Ｃ２０を介して接続されている。そして、容量素子Ｃ１９とＣ２０との間のノードが接地されている。
図４１の低周波透過フィルタ１０１は、図３５の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２の他方の端子同士も容量素子Ｃ１１を介して接続されている。また、２つのインダクタ素子Ｌ１３、Ｌ１４の他方の端子同士も容量素子Ｃ１９を介して接続されている。
図４２の低周波透過フィルタ１０１は、図３６の低周波透過フィルタ１０１と比較して、インダクタ素子Ｌ１１の他方の端子も容量素子Ｃ１１を介して接地されている。また、インダクタ素子Ｌ１３の他方の端子も容量素子Ｃ１９を介して接地されている。

図４３の低周波透過フィルタ１０１は、図４０の低周波透過フィルタ１０１と比較して、４つのインダクタ素子Ｌ１１〜１４のそれぞれに並列接続された４つの容量素子Ｃ１３、Ｃ１４、Ｃ１７、Ｃ１８をさらに備えている。
図４４の低周波透過フィルタ１０１は、図４１の低周波透過フィルタ１０１と比較して、４つのインダクタ素子Ｌ１１〜１４のそれぞれに並列接続された４つの容量素子Ｃ１３、Ｃ１４、Ｃ１７、Ｃ１８をさらに備えている。
図４５の低周波透過フィルタ１０１は、図４２の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１３のそれぞれに並列接続された２つの容量素子Ｃ１３、Ｃ１７をさらに備えている。

図４６の低周波透過フィルタ１０１は、図３４の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１５、Ｌ１６及び２つの容量素子Ｃ１９、Ｃ２０をさらに備える。直列接続されたインダクタ素子Ｌ１３とＬ１５との間のノードと、直列接続されたインダクタ素子Ｌ１４とＬ１６との間のノードとが、直列接続された容量素子Ｃ１９、Ｃ２０を介して接続されている。そして、容量素子Ｃ１９とＣ２０との間のノードが接地されている。
図４７の低周波透過フィルタ１０１は、図３５の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１５、Ｌ１６及び容量素子Ｃ１９をさらに備える。直列接続されたインダクタ素子Ｌ１３とＬ１５との間のノードと、直列接続されたインダクタ素子Ｌ１４とＬ１６との間のノードとが、容量素子Ｃ１９を介して接続されている。
図４８の低周波透過フィルタ１０１は、図３６の低周波透過フィルタ１０１と比較して、インダクタ素子Ｌ１５及び容量素子Ｃ１９をさらに備える。直列接続されたインダクタ素子Ｌ１３とＬ１５との間のノードが、容量素子Ｃ１９を介して接地されている。

図４９の低周波透過フィルタ１０１は、図４６の低周波透過フィルタ１０１と比較して、６つのインダクタ素子Ｌ１１〜１６のそれぞれに並列接続された６つの容量素子Ｃ１３、Ｃ１４、Ｃ１７、Ｃ１８、Ｃ２１、Ｃ２２をさらに備えている。
図５０の低周波透過フィルタ１０１は、図４７の低周波透過フィルタ１０１と比較して、６つのインダクタ素子Ｌ１１〜１６のそれぞれに並列接続された６つの容量素子Ｃ１３、Ｃ１４、Ｃ１７、Ｃ１８、Ｃ２１、Ｃ２２をさらに備えている。
図５１の低周波透過フィルタ１０１は、図４８の低周波透過フィルタ１０１と比較して、３つのインダクタ素子Ｌ１１、Ｌ１３、Ｌ１５のそれぞれに並列接続された３つの容量素子Ｃ１３、Ｃ１７、Ｃ２１をさらに備えている。

図５２の低周波透過フィルタ１０１は、図４６の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２の他方の端子同士も、直列接続された容量素子Ｃ１１、Ｃ１２を介して接続されている。そして、容量素子Ｃ１１とＣ１２との間のノードが接地されている。また、２つのインダクタ素子Ｌ１５、Ｌ１６の他方の端子同士も、直列接続された容量素子Ｃ２３、Ｃ２４を介して接続されている。そして、容量素子Ｃ２３とＣ２４との間のノードが接地されている。
図５３の低周波透過フィルタ１０１は、図４７の低周波透過フィルタ１０１と比較して、２つのインダクタ素子Ｌ１１、Ｌ１２の他方の端子同士も容量素子Ｃ１１を介して接続されている。また、２つのインダクタ素子Ｌ１５、Ｌ１６の他方の端子同士も容量素子Ｃ２３を介して接続されている。
図５４の低周波透過フィルタ１０１は、図４８の低周波透過フィルタ１０１と比較して、インダクタ素子Ｌ１１の他方の端子も容量素子Ｃ１１を介して接地されている。また、インダクタ素子Ｌ１５の他方の端子も容量素子Ｃ２３を介して接地されている。

図５５の低周波透過フィルタ１０１は、図５２の低周波透過フィルタ１０１と比較して、６つのインダクタ素子Ｌ１１〜１６のそれぞれに並列接続された６つの容量素子Ｃ１３、Ｃ１４、Ｃ１７、Ｃ１８、Ｃ２１、Ｃ２２をさらに備えている。
図５６の低周波透過フィルタ１０１は、図５３の低周波透過フィルタ１０１と比較して、６つのインダクタ素子Ｌ１１〜１６のそれぞれに並列接続された６つの容量素子Ｃ１３、Ｃ１４、Ｃ１７、Ｃ１８、Ｃ２１、Ｃ２２をさらに備えている。
図５７の低周波透過フィルタ１０１は、図５４の低周波透過フィルタ１０１と比較して、３つのインダクタ素子Ｌ１１、Ｌ１３、Ｌ１５のそれぞれに並列接続された３つの容量素子Ｃ１３、Ｃ１７、Ｃ２１をさらに備えている。

実施の形態２
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。図５８は実施の形態２に係る通信回路を示すブロック図である。この通信回路は、受信用低周波透過回路２００ａ、送信用低周波透過回路２００ｂ、受信増幅器２０１ａ、送信増幅器２０１ｂ、受信ミキサ２０２ａ、送信ミキサ２０２ｂ、可変増幅器２０３、アナログ／デジタル（Ａ／Ｄ）コンバータ２０４、デジタル／アナログ（Ｄ／Ａ）コンバータ２０５、局所発振器（ＬＯ：Local Oscillator）２０６を備える。この通信回路は、情報通信の送信・受信を行う無線回路であって、送信側と受信側とに、それぞれ実施の形態１に係る低周波透過回路２００ａ、２００ｂを備えている。

受信信号は、受信増幅器２０１ａ、受信ミキサ２０２ａ、低周波透過回路２００ａ、可変利得増幅器２０３を介して受信用Ａ／Ｄコンバータ２０４へ入力される。一方、送信用Ｄ／Ａコンバータ２０５から出力された送信信号は、低周波透過回路２００ｂ、送信ミキサ２０２ｂ、送信増幅器２０１ｂを介して送信される。また、局所発振器２０６から出力された信号は、受信ミキサ２０２ａ及び送信ミキサ２０２ｂへ入力される。

次に、図５８および図６４、６６を用いて実施の形態２で、受信信号が明瞭で混信にも強い良好な受信特性と、送信時に不要信号の漏洩を低く抑えられる良好な通信回路が構成できる理由について説明する。まず、インダクタ素子を含む回路で構成された関連技術の低周波透過フィルタを用いた場合、図６６に示すように、１ＧＨｚの遮断周波数の手前で１００ＭＨｚあたりから通過損失の悪化が見られる。このため、この範囲の周波数成分に含まれる通信情報は弱まり、受信の難易度が上がってしまう。

しかしながら、図６５のように遮断周波数以下の周波数範囲では非常に平坦な周波数特性を有する本発明の実施の形態１及び２に係る低周波透過回路２００を用いれば、受信範囲の信号が弱まることはない。さらに、本発明の実施の形態１及び２に係る低周波透過回路２００は、遮断周波数での抑圧への遷移はきわめて急峻であるため、大きな帯域外抑圧が得られる。そのため、当該送信回路は、非常に近い周波数に存在する他チャネルの信号を遮断することができ、混信にも強い。また、送信時には、遮断周波数に極めて近い透過範囲内の信号まで有効利用でき、かつ、不要周波数の信号漏洩を抑制できる。以上のような理由から、受信信号が明瞭かつ混信にも強い受信特性と、不要信号の漏洩を抑制可能な送信特性とを兼ね備えた通信回路が実現できる。

なお、図５９に示すように、増幅器１００及び低周波透過フィルタ１０１に可変増幅器２０３を加えて、受信用低周波透過回路２００ａとすることができる。また、この可変利得増幅器２０３の利得が、低周波透過フィルタ１０１の遮断周波数付近で盛り上がりを持つようにして、本発明を実現してもよい。この場合、低周波透過フィルタ１０１の前段及び後段に増幅器１００、２０３が接続される。通常、遮断周波数付近で悪化する低周波透過フィルタの損失の値がそのまま受信回路のノイズ指数悪化となるが、このような構成により、その周波数範囲での受信回路のノイズ指数を改善できる。

また、図６０に示すように、信号経路が複数の位相に応じて構成される通信回路においても有効である。図６０の通信回路は、受信側低周波透過回路２００ａ、送信側低周波透過回路２００ｂ、受信ミキサ２０２ａ、送信ミキサ２０２ｂ、可変増幅器２０３、Ａ／Ｄコンバータ２０４、Ｄ／Ａコンバータ２０５を２つずつ備えている。この場合も、図６１に示すように、増幅器１００、低周波透過フィルタ１０１に可変増幅器２０３を加えて、低周波透過回路２００ａとすることができる。

また、図６２に示すように、通信回路内において低周波透過回路が送信受信において共用される構成としてもよい。この場合、図６０と同様に、受信ミキサ２０２ａ、送信ミキサ２０２ｂ、可変増幅器２０３、Ａ／Ｄコンバータ２０４、Ｄ／Ａコンバータ２０５を２つずつ備えている。一方、受信信号を選別する低周波透過回路２００ａと、送信信号の不要信号を取り除く低周波透過回路２００ｂとが１つの送受信共用低周波透過回路２００として共用されている。図６２の通信回路は、この送受信共用低周波透過回路２００を２つ備えている。受信信号は、受信増幅器２０１ａ、受信ミキサ２０２ａ、送受信共用低周波透過回路２００、可変利得増幅器２０３を介して受信用Ａ／Ｄコンバータ２０４へ入力される。一方、送信用Ｄ／Ａコンバータ２０５から出力された送信信号は、送受信共用低周波透過回路２００、送信ミキサ２０２ｂ、送信増幅器２０１ｂを介して送信される。

図６２に示すような低周波透過回路２００を送受信共用にした場合、図６３に示すように、信号配線が最短で、かつ、占有面積も最小となるような通信回路用ＬＳＩのレイアウトが実現可能となる。ここで、図６３における受信増幅ミキサ部３０１は、図６２の受信増幅器２０１ａ、受信ミキサ２０２ａに該当する。図６３において、受信増幅ミキサ部３０１は図６２の受信増幅器２０１ａ及び受信ミキサ２０２ａに、送信増幅ミキサ部３０２は図６２の送信増幅器２０１ｂ及び送信ミキサ２０２ｂに、受信信号Ａ／Ｄ部３０３は図６２の可変増幅器２０３及びＡ／Ｄコンバータ２０４に相当する。

本発明の第１の実施形態に係る低周波透過回路を示すブロック図である。本発明の第１の実施形態に係る低周波透過回路の他の例を示すブロック図である。本発明の第１の実施形態に係る増幅器の概念を示すブロック図である。第１の実施形態に係る低周波透過回路の回路図である。本発明の第１の実施形態に係る増幅器を示すブロック図である。本発明の第１の実施形態に係る増幅器の他の例を示すブロック図である。本発明の第１の実施形態に係る増幅器の他の例を示すブロック図である。本発明の第１の実施形態に係る増幅器を示す回路図である。本発明の第１の実施形態に係る増幅器の他の例を示す回路図である。本発明の第１の実施形態に係る増幅器の他の例を示す回路図である。本発明の第１の実施形態に係る増幅器に用いる３端子出力負荷の一例である。本発明の第１の実施形態に係る増幅器に用いる３端子出力負荷の一例である。本発明の第１の実施形態に係る増幅器に用いる３端子出力負荷の一例である。本発明の第１の実施形態に係る増幅器に用いる２端子出力負荷の一例である。本発明の第１の実施形態に係る増幅器に用いる２端子出力負荷の一例である。本発明の第１の実施形態に係る増幅器に用いる２端子出力負荷の一例である。本発明の第１の実施形態に係る増幅器に用いる２端子出力負荷の一例である。本発明の第１の実施形態に係る増幅器に用いる２端子出力負荷の一例である。本発明の第１の実施形態に係る増幅器に用いるハイパスフィルタの一例である。本発明の第１の実施形態に係る増幅器に用いるハイパスフィルタの一例である。本発明の第１の実施形態に係る増幅器に用いるハイパスフィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第１の実施形態に係る低周波透過フィルタの一例である。本発明の第２の実施形態に係る通信回路を示すブロック図である。本発明の第２の実施形態に係る通信回路の他の例を示すブロック図である。本発明の第２の実施形態に係る通信回路の他の例を示すブロック図である。本発明の第２の実施形態に係る通信回路の他の例を示すブロック図である。本発明の第２の実施形態に係る通信回路の他の例を示すブロック図である。本発明の第２の実施形態に係る通信回路のレイアウトを示すブロック図である。本発明の第１及び第２の実施形態に係る増幅器の周波数特性の一例である。本発明の第１及び第２の実施形態に係る低周波透過回路の周波数特性の一例である。一般的な低周波透過フィルタの周波数特性の例である。

符号の説明

１０電流源
１００増幅器
１０１低周波透過フィルタ
２００、２００ａ、２００ｂ低周波透過回路
２０１ａ、２０１ｂ増幅器
２０２ａ、２０２ｂミキサ
２０３可変増幅器
２０４アナログ／デジタルコンバータ
２０５デジタル／アナログコンバータ
２０６局所発振器
３０１受信増幅ミキサ部
３０２送信増幅ミキサ部
３０３受信信号アナログ／デジタルコンバータ部
Ｃ１〜Ｃ４、Ｃ１１〜Ｃ２４容量素子
ＨＰＦ１〜ＨＰＦ４ハイパスフィルタ
ＩＮ１、ＩＮ２、ＬＰＦ＿ＩＮ１、ＬＰＦ＿ＩＮ２入力端子
Ｌ１、Ｌ２、Ｌ１１〜Ｌ１６インダクタ素子
ＮＭ１〜ＮＭ５ＮチャネルＭＯＳトランジスタ
ＯＵＴ１、ＯＵＴ２、ＡＭＰ＿ＯＵＴ１、ＡＭＰ＿ＯＵＴ２出力端子
ＰＭ１、ＰＭ２ＰチャネルＭＯＳトランジスタ
Ｒ１〜Ｒ６抵抗素子
Ｔ５〜Ｔ８バイアス端子
ＺＬ１、ＺＬ２出力負荷

Claims

インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を備え、
前記増幅器は、２つの入力信号の電位差に応じて、当該電位差を増幅し出力差動信号として出力する差動増幅器であり、
前記増幅器は、
前記出力差動信号が出力される第１及び第２の出力端子と、
前記第２の出力端子に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記増幅器内にフィードバックする第１のハイパスフィルタと、
前記第１の出力端子に接続され、前記出力差動信号のうち他方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記増幅器内にフィードバックする第２のハイパスフィルタと、を備える低周波透過回路。
前記増幅器は、
前記入力信号の一方が供給されるゲートを有する第１の駆動トランジスタと、
前記入力信号の他方が供給されるゲートを有し、前記第１の駆動トランジスタと共に差動対を構成する第２の駆動トランジスタと、
前記第１の駆動トランジスタのソース・ドレイン経路及び前記第１の出力端子が接続された配線上に配置され、前記第１の駆動トランジスタを流れるドレイン電流を調整可能な第１の制御端子を有する第１の回路と、
前記第２の駆動トランジスタのソース・ドレイン経路及び前記第２の出力端子が接続された配線上に配置され、前記第２の駆動トランジスタを流れるドレイン電流を調整可能な第２の制御端子を有する第２の回路と、を備え、
前記第１のハイパスフィルタは、前記第２の出力端子と前記第１の制御端子の間に接続され、前記出力差動信号のうち一方を入力するとともに、透過後の信号を前記第１の制御端子の制御電位としてフィードバックし、
前記第２のハイパスフィルタは、前記第１の出力端子と前記第２の制御端子の間に接続され、前記出力差動信号のうち他方を入力するとともに、透過後の信号を前記第２の制御端子の制御電位としてフィードバックする、請求項１に記載の低周波透過回路。
前記第１の回路は、前記第１の駆動トランジスタのドレイン及び電源電位の間に接続される一対の端子と、前記第１の制御端子とを有する三端子の第１の出力負荷を含み、
前記第２の回路は、前記第２の駆動トランジスタのドレイン及び前記電源電位の間に接続される一対の端子と、前記第２の制御端子とを有する三端子の第２の出力負荷を含む、請求項２記載の低周波透過回路。
前記第１の回路は、
ゲートが前記第１の制御端子であり、ソースが前記第１の駆動トランジスタのドレインに接続され、ドレインが前記第１の出力端子に接続される第１のカスコードトランジスタと、
一方の端子が前記第１のカスコードトランジスタのドレインに接続され、他方の端子が電源電位に接続される二端子の第１の出力負荷とを備え、
前記第２の回路は、
ゲートが前記第２の制御端子であり、ソースが前記第２の駆動トランジスタのドレインに接続され、ドレインが前記第２の出力端子に接続される第２のカスコードトランジスタと、
一方の端子が前記第２のカスコードトランジスタのドレインに接続され、他方の端子が前記電源電位に接続される二端子の第２の出力負荷とを備える、請求項２記載の低周波透過回路。
ソースが前記第１の駆動トランジスタのドレインに接続され、ドレインが前記第１の出力端子及び前記第１の出力負荷に接続される第１のカスコードトランジスタと、
ソースが前記第２の駆動トランジスタのドレインに接続され、ドレインが前記第２の出力端子及び前記第２の出力負荷に接続される第２のカスコードトランジスタと、
前記第１のカスコードトランジスタのゲートと前記第２の出力端子との間に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第１のカスコードトランジスタのゲートの制御電位としてフィードバックする第３のハイパスフィルタと、
前記第２のカスコードトランジスタのゲートと前記第１の出力端子との間に接続され、前記出力差動信号のうち他方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記第２のカスコードトランジスタのゲートの制御電位としてフィードバックする第４のハイパスフィルタと、
をさらに備える、請求項３記載の低周波透過回路。
前記第１の出力負荷は、前記一対の端子の一方に接続されたドレインと、前記一対の端子の他方に接続されたソースと、前記第１の制御端子に接続されたゲートを有する第１の負荷トランジスタを含み、
前記第２の出力負荷は、前記一対の端子の一方に接続されたドレインと、前記一対の端子の他方に接続されたソースと、前記第２の制御端子に接続されたゲートを有する第２の負荷トランジスタを含む、請求項３又は５記載の低周波透過回路。
前記第１の出力負荷は、前記第１の負荷トランジスタのソース・ドレイン間に並列に接続された抵抗素子をさらに含み、
前記第２の出力負荷は、前記第２の負荷トランジスタのソース・ドレイン間に並列に接続された抵抗素子をさらに含む、請求項６記載の低周波透過回路。
前記第１の出力負荷は、前記第１の負荷トランジスタのソース・ドレイン間に並列に接続されたインダクタ素子をさらに含み、
前記第２の出力負荷は、前記第２の負荷トランジスタのソース・ドレイン間に並列に接続されたインダクタ素子をさらに含む、請求項６記載の低周波透過回路。
前記第１及び第２の出力負荷の各々は抵抗素子である、請求項４記載の低周波透過回路。
前記第１及び第２の出力負荷の各々はインダクタ素子である、請求項４記載の低周波透過回路。
前記第１及び第２の出力負荷の各々は、抵抗素子とインダクタ素子の並列接続回路である、請求項４記載の低周波透過回路。
前記第１及び第２の出力負荷の各々は、抵抗素子とインダクタ素子の直列接続回路である、請求項４記載の低周波透過回路。
前記第１及び第２の出力負荷の各々は、抵抗素子とインダクタ素子の直列接続回路とそれに並列接続された容量素子からなる回路である、請求項４記載の低周波透過回路。
前記第１のハイパスフィルタは、
一方の端子が前記第２の出力端子に接続され、他方の端子が第１の制御端子に接続される第１の容量素子と、
前記第１の容量素子の前記他方の端子と前記第１の制御端子に供給されるバイアス電圧の供給端子との間に接続される抵抗素子を含み、
前記第２のハイパスフィルタは、
一方の端子が前記第１の出力端子に接続され、他方の端子が第２の制御端子に接続される第２の容量素子と、
前記第２の容量素子の前記他方の端子と前記第２の制御端子に供給されるバイアス電圧の供給端子との間に接続される抵抗素子を含む、請求項２乃至１３のいずれか１項に記載の低周波透過回路。
前記第１のハイパスフィルタは、
一方の端子が前記第２の出力端子に接続され、他方の端子が第１の制御端子に接続される第１の容量素子と、
前記第１の容量素子の前記他方の端子と前記第１の制御端子に供給されるバイアス電圧の供給端子との間に接続されるインダクタ素子を含み、
前記第２のハイパスフィルタは、
一方の端子が前記第１の出力端子に接続され、他方の端子が第２の制御端子に接続される第２の容量素子と、
前記第２の容量素子の前記他方の端子と前記第２の制御端子に供給されるバイアス電圧の供給端子との間に接続されるインダクタ素子を含む、請求項２乃至１３のいずれか１項に記載の低周波透過回路。
前記第１のハイパスフィルタは、
一方の端子が前記第２の出力端子に接続され、他方の端子が第１の制御端子に接続される第１の容量素子と、
前記第１の容量素子の前記他方の端子と前記第１の制御端子に供給されるバイアス電圧の供給端子との間に直列に接続された抵抗素子及びインダクタ素子を含み、
前記第２のハイパスフィルタは、
一方の端子が前記第１の出力端子に接続され、他方の端子が第２の制御端子に接続される第２の容量素子と、
前記第２の容量素子の前記他方の端子と前記第２の制御端子に供給されるバイアス電圧の供給端子との間に直列に接続された抵抗素子及びインダクタ素子を含む、請求項２乃至１３のいずれか１項に記載の低周波透過回路。
前記低周波透過フィルタは、
一方の端子が当該低周波透過フィルタの第１の入力端子に、他方の端子が当該低周波透過フィルタの第１の出力端子に接続された１又は直列接続された複数のインダクタ素子からなる第１のインダクタ素子列と、
一方の端子が前記第１のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続され、他方の端子が接地された容量素子を含む、請求項１乃至１６のいずれか１項に記載の低周波透過回路。
一方の端子が前記低周波透過フィルタの第１の入力端子に、他方の端子が前記低周波透過フィルタの第１の出力端子に接続された１又は直列接続された複数のインダクタ素子からなる第１のインダクタ素子列と、
一方の端子が前記低周波透過フィルタの第２の入力端子に、他方の端子が前記低周波透過フィルタの第２の出力端子に接続され、前記第１のインダクタ素子列と同数のインダクタ素子からなる第２のインダクタ素子列と、
一方の端子が前記第１のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続され、他方の端子が前記第２のインダクタ素子列のいずれか一方の端子又はインダクタ素子間のノードに接続された容量素子を含む、請求項１乃至１６のいずれか１項に記載の低周波透過回路。
前記第１及び／又は第２のインダクタ素子列のそれぞれのインダクタ素子と並列接続された１又は複数の容量素子を含む、請求項１７又は１８記載の低周波透過回路。
前記増幅器を複数有することを特徴とする請求項１乃至１９のいずれか１項に記載の低周波透過回路。
受信信号を選別する受信用の低周波透過回路と、
送信信号の不要信号を除去する送信用の低周波透過回路とを備え、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含み、
前記増幅器は、２つの入力信号の電位差に応じて、当該電位差を増幅し出力差動信号として出力する差動増幅器であり、
前記増幅器は、
前記出力差動信号が出力される第１及び第２の出力端子と、
前記第２の出力端子に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記増幅器内にフィードバックする第１のハイパスフィルタと、
前記第１の出力端子に接続され、前記出力差動信号のうち他方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記増幅器内にフィードバックする第２のハイパスフィルタと、を有する通信回路。
前記受信用及び送信用の低周波透過回路が、１つの低周波透過回路により兼用されていることを特徴とする請求項２１に記載の通信回路。
前記増幅器を複数有することを特徴とする請求項２１又は２２に記載の通信回路。
受信用の低周波透過回路を介して受信信号を選別するステップと、
送信用の低周波透過回路を介して送信信号の不要信号を除去するステップとを含み、
前記受信用及び送信用の低周波透過回路のうち少なくともいずれか一方は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含み、
前記増幅器は、２つの入力信号の電位差に応じて、当該電位差を増幅し出力差動信号として出力する差動増幅器であり、
前記増幅器は、
前記出力差動信号が出力される第１及び第２の出力端子と、
前記第２の出力端子に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記増幅器内にフィードバックする第１のハイパスフィルタと、
前記第１の出力端子に接続され、前記出力差動信号のうち他方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記増幅器内にフィードバックする第２のハイパスフィルタと、を有する通信方法。
受信ミキサと送信ミキサとの間に局所発振器を配置し、
送信信号デジタル／アナログ変換部を前記受信ミキサと対向して配置し、
受信信号アナログ／デジタル変換部を前記送信ミキサと対向して配置し、
前記送信信号デジタル／アナログ変換部と受信信号アナログ／デジタル変換部との間に、送信用と受信用とが兼用された低周波透過回路を配置し、
前記低周波透過回路は、
インダクタ素子を有する低周波透過フィルタと、
前記低周波透過フィルタに縦続接続され、前記低周波透過フィルタが透過から遮断へ遷移する周波数近傍かつ透過周波数域内に利得の盛り上がりを有する増幅器と、を含み、
前記増幅器は、２つの入力信号の電位差に応じて、当該電位差を増幅し出力差動信号として出力する差動増幅器であり、
前記増幅器は、
前記出力差動信号が出力される第１及び第２の出力端子と、
前記第２の出力端子に接続され、前記出力差動信号のうち一方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記増幅器内にフィードバックする第１のハイパスフィルタと、
前記第１の出力端子に接続され、前記出力差動信号のうち他方を入力して高周波成分を選択的に透過させるとともに、透過後の信号を前記増幅器内にフィードバックする第２のハイパスフィルタと、を有する通信回路のレイアウト方法。