KR101234893B1 - 다중 모드 구성가능한 송신기 회로 - Google Patents

다중 모드 구성가능한 송신기 회로 Download PDF

Info

Publication number
KR101234893B1
KR101234893B1 KR1020117004920A KR20117004920A KR101234893B1 KR 101234893 B1 KR101234893 B1 KR 101234893B1 KR 1020117004920 A KR1020117004920 A KR 1020117004920A KR 20117004920 A KR20117004920 A KR 20117004920A KR 101234893 B1 KR101234893 B1 KR 101234893B1
Authority
KR
South Korea
Prior art keywords
pda
chip
output
chip connection
coupling
Prior art date
Application number
KR1020117004920A
Other languages
English (en)
Other versions
KR20110039369A (ko
Inventor
츄찬 나라통
산카란 아니루단
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20110039369A publication Critical patent/KR20110039369A/ko
Application granted granted Critical
Publication of KR101234893B1 publication Critical patent/KR101234893B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21136—An input signal of a power amplifier being on/off switched
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 다중 모드 및/또는 주파수 대역을 지원하기 위한 송신기 회로를 구성하기 위한 방법 및 장치이다. 일 실시형태에 있어, 송신 (TX) 신호 경로에서 프리 드라이버 증폭기는 제어가능한 스위치에 의해 선택적으로 바이패스된다. 상기 스위치는 송신기 회로의 작동 모드에 기초하여 제어될 수 있다. 각각의 접속은 DA 출력을 오프 칩 컴포넌트들의 세트에 커플링하고, 복수의 오프 칩 접속들 중 적어도 하나에 드라이버 증폭기 (DA) 의 출력에 선택적으로 커플링하기 위한 보다 개선된 기술이 개시된다.

Description

다중 모드 구성가능한 송신기 회로{MULTI-MODE CONFIGURABLE TRANSMITTER CIRCUIT}
본 개시물은 집적 회로 (IC) 에 관한 것이고, 보다 구체적으로는 다중 모드 구성가능한 송신기 회로를 설계하기 위한 기술에 관한 것이다.
종종, 현대 무선 통신 디바이스는 몇몇의 별개의 통신 프로토콜 또는 표준들 중 하나를 이용하여, 다중 주파수 영역 또는 "대역"에 걸쳐 신호 송신 및 수신을 지원한다. 예를 들어, 단일의 셀룰러 폰이 셀룰러 서비스 제공자에 의해 통신에 할당된 몇몇의 주파수 대역 중 어느 하나에 걸쳐 셀룰러 전화에 대한 WCDMA, CDMA, GSM, EDGE, 및 LTE 표준들 모두 또는 어느 하나를 이용하여 통신하도록 요구될 수도 있다.
각각의 모드와 주파수 대역을 지원하는 무선 주파수 (RF) 는 상이하고, 종종 충돌하는 설계 제약을 충족해야 한다. 예를 들어, GSM 에서, 송신 회로에 대한 출력 전력 요구는 상대적으로 높고, 대역외 스퓨리어스 (spurious) 방출 요구는 상대적으로 제한적이다. 그러나, GSM 신호의 피크 대 평균의 비율 (peak-to-average ratio; PAR) 은 상대적으로 낮으며, 따라서 높은 정도의 선형성은 송신기 회로로부터 요구되지 않는다. 한편, 높은 정도의 선형성을 갖는 송신기를 명령하는 WCDMA 신호의 PAR 은 상대적으로 높다.
디바이스에 의해 지원된 다양한 표준들과 주파수 대역들의 차동 RF 요구를 수용하기 위하여, 다중 송신 (TX) 신호 경로들이 동일한 디바이스에서 종종 제공되고, 각각의 신호 경로는 특정 표준/주파수 대역에 대해 설계된다. 이는, TX 필터들과 증폭기들과 같은 특정한 컴포넌트 회로가 단일 디바이스에서 여러 번 복제되는 것을 요구하여 보다 높은 다이 (die) 면적과 보다 높은 비용을 야기한다. 컴포넌트 회로의 불필요한 복제를 회피하면서 다중 표준들 및/또는 주파수 대역들에 따라 유연하게 동작할 수 있는 무선 통신 디바이스를 제공하기 위한 기술을 가지는 것이 바람직하다.
본 개시물의 양태는 통신 디바이스용 송신기를 구성하기 위한 방법을 제공하고, 이 방법은, 프리 드라이버 증폭기 (pre driver amplifier; pDA) 의 입력에 송신 (TX) 신호를 제공하는 단계로서, pDA 는 pDA 출력을 가지고, pDA 는 pDA 제어 신호에 의해 선택적으로 턴 온 되고 턴 오프되는, 상기 송신 (TX) 신호를 제공하는 단계; 드라이버 증폭기 (driver amplifier; DA) 의 입력에 pDA 출력을 커플링하는 단계로서, DA 는 DA 출력을 갖는, 상기 pDA 출력을 커플링하는 단계; pDA 입력과 pDA 출력을 분로하는 바이패스 스위치를 제공하는 단계로서, 바이패스 스위치는 바이패스 제어 신호에 의해 제어되는, 상기 바이패스 스위치를 제공하는 단계; 제 1 동작 모드 동안에, 바이패스 스위치를 턴 온 하도록 바이패스 제어 신호를 설정하고 pDA 를 턴 오프 하도록 pDA 제어 신호를 설정하는 단계; 및 제 2 동작 모드 동안에, 바이패스 스위치를 턴 오프하도록 바이패스 제어 신호를 설정하고, pDA 를 턴 온 하도록 pDA 제어 신호를 설정하는 단계를 포함한다.
본 개시물의 다른 양태는 통신 디바이스용 송신기 장치를 제공하고, 이 장치는: 송신 (TX) 신호에 커플링된 pDA 입력을 가지는 프리 드라이버 증폭기 (pDA) 로서, pDA 는 pDA 출력을 가지고, pDA 는 pDA 제어 신호에 의해 선택적으로 턴 온 되고 턴 오프 되는, 상기 프리 드라이버 증폭기; pDA 출력에 커플링된 DA 입력을 가지는 드라이버 증폭기 (DA) 로서, DA 는 DA 출력을 갖는, 상기 드라이버 증폭기; pDA 입력과 pDA 출력을 분로하는 바이패스 스위치를 포함하며, 바이패스 스위치가 바이패스 제어 신호에 의해 제어되고, 바이패스 제어 신호는 제 1 동작 모드 동안에 바이패스 스위치를 턴 온 하고 pDA 를 턴 오프 하도록 바이패스 제어 신호를 설정하고, 제 2 동작 모드 동안에 바이패스 스위치를 턴 오프하고 pDA 를 턴 온 하도록 바이패스 제어 신호를 설정하기 위해 구성된다.
본 개시물의 또 다른 양태는 통신 디바이스용 송신기 장치를 제공하고, 이 장치는: 송신 (TX) 신호에 커플링된 pDA 입력을 가지는 프리 드라이버 증폭기 (pDA) 로서, pDA 는 pDA 출력을 가지고, pDA 는 pDA 제어 신호에 의해 선택적으로 턴 온 되고 턴 오프되는, 상기 프리 드라이버 증폭기; pDA 출력에 커플링된 DA 입력을 가지는 드라이버 증폭기 (DA) 로서, DA 는 DA 출력을 갖는, 상기 드라이버 증폭기; 및 제 1 동작 모드 동안에 pDA 를 바이패싱하고 PDA 를 턴 오프하며, 제 2 동작 모드 동안에 pDA 를 바이패싱하지 않고 PDA 를 턴 온 하기 위한 수단을 포함한다.
본 개시물의 또 다른 양태는 통신 디바이스용 송신기를 구성하기 위한 방법을 제공하고, 이 방법은: 드라이버 증폭기 (DA) 의 입력에 송신 (TX) 신호를 제공하는 단계로서, DA 는 DA 출력을 갖는, 상기 송신 (TX) 신호를 제공하는 단계; 복수의 선택가능한 오프 칩 접속들에 DA 출력을 커플링하는 단계로서, 각각의 오프 칩 접속은 DA 출력을 오프 칩 컴포넌트들에 커플링하고, 각각의 오프 칩 접속은 대응하는 오프 칩 접속에 DA 출력을 커플링하는 대응하는 오프 칩 접속 스위치를 포함하는, 상기 커플링하는 단계; 및 오프 칩 접속 제어 신호에 기초하여 복수의 선택가능한 오프 칩 접속들 중 적어도 하나를 인에이블하는 단계를 포함한다.
본 개시물의 또 다른 양태는 통신 디바이스용 송신기 장치를 제공하고, 이 장치는: DA 출력을 가지는 드라이버 증폭기 (DA); 복수의 선택가능한 오프 칩 접속들로서, 각각의 오프 칩 접속은 DA 출력을 오프 칩 컴포넌트들의 세트에 커플링하고, 각각의 오프 칩 접속은 DA 출력을 대응 오프 칩 접속에 커플링하는 대응 오프 칩 접속 스위치를 포함하는, 상기 복수의 선택가능한 오프 칩 접속들; 및 복수의 선택가능한 오프 칩 접속들 중 적어도 하나를 턴 온 하기 위한 오프 칩 접속 제어 신호를 포함한다.
본 개시물의 또 다른 양태는 통신 디바이스용 송신기 장치를 제공하고, 이 장치는 DA 출력을 가지는 드라이버 증폭기 (DA); 및 DA 출력을 복수의 오프 칩 접속들 중 하나에 선택적으로 커플링하기 위한 수단을 포함한다.
도 1 은 통신 회로용 종래 송신기 (TX) 신호 경로의 구현을 도시한다.
도 1a 는 도 1 을 참조하여 설명한 바와 같은 종래 TX 신호 경로의 특정한 구현을 도시한다.
도 1b 는 도 1 의 TX 신호 경로가 SAW 필터 (150) 와 PA (160) 에 더 커플링되는 구현을 도시한다.
도 1c 는 pDA 와 외부 SAW 필터 모두가 생략된 TX 신호 경로 구현을 도시한다.
도 2 는 본 개시물에 따른 구성가능한 TX 신호 경로의 실시형태를 도시한다.
도 2a 는 NMOS 트랜지스터로서 바이패스 스위치의 특정 실시형태를 도시한다.
도 3 은 DA (130) 의 출력이 복수의 선택가능한 오프-칩 접속들에 커플링되고, 각각의 오프-칩 접속이 TX 회로를 오프-칩 컴포넌트들의 차동 세트에 커플링하는 본 개시물의 다른 양태를 도시한다.
도 3a 는 복수의 선택가능한 오프-칩 접속들에 커플링된 스위치들의 특정 구현을 나타내며, 도 3 을 참조하여 기술된 기술의 일 실시형태를 도시한다.
도 4 는 도 2 및 도 3 에서 도시된 송신기 회로에 대한 가능한 구성 세팅의 일 실시예를 도시한다.
도 5 는 본 개시물에 따른 방법의 실시형태를 도시한다.
도 1 은 통신 회로를 위한 종래 송신기 (TX) 신호 경로의 구현을 도시한다. 도 1 에서, 기저대역 입력 신호들 BB_I (동위상) 및 BB_Q (직교위상) 이 저역 통과 필터 (103.1 및 103.2) 에 제공된다. 저역 통과 필터들의 출력 신호들이 믹서 (104.1 및 104.2) 에 제공되고, 이 믹서들은 로컬 오실레이터 신호 (LO_I 및 LO_Q) 들과 승산함으로써 필터링된 기저대역 신호들을 보다 높은 주파수로 각각 변조한다. 믹서들 (104.1 및 104.2) 의 차동 출력들은 밸룬 (101) 의 밸룬 1 차 엘리먼트 (101.1) 에 결합되고 커플링된다. 또한, 밸룬 (101) 은 밸룬 1 차 엘리먼트 (101.1) 에 전자기적으로 커플링된 밸룬 2 차 엘리먼트 (101.2) 를 포함한다. 밸룬 (101) 은 밸룬의 2 차 엘리먼트 (101.2) 의 노드 (101.2a) 에서 밸룬의 1 차 엘리먼트 (101.1) 양단의 차동 신호를 단일 종단 (single-ended) 신호로 변환하도록 기능하고, 여기서 밸룬의 2 차 엘리먼트 (101.2) 의 다른 노드 (101.2b) 는 그라운드 전압에 커플링된다. 도 1 에서, 비록 본 개시물의 기술들이 상호 커플링된 인덕터들로서 밸룬의 구현에 제한되지 않을 필요가 있을지라도, 밸룬의 1 차 및 2 차 엘리먼트들이 상호 커플링된 인덕터로서 도시된다.
도 1 에서, 밸룬의 2 차 엘리먼트 (101.2) 의 노드 (101.2a) 가 드라이버 증폭기 (DA; 130) 가 후속하는 프리 드라이버 증폭기 (pDA; 120) 에 커플링된다. 일 실시형태에서, DA (130) 의 출력이 오프 칩 접속 (140) 을 통하여 전력 증폭기 (PA) 및/또는 다른 오프 칩 컴포넌트들을 구동하기 위하여 사용될 수도 있다. 일 구현에서, DA (130) 의 출력이 추가적인 전력 증폭 스테이지없이, 공중의 무선 신호 송신을 위해 오프 칩 안테나를 직접 구동할 수도 있다.
당업자들은 오프 칩 접속 (140) 이 패드, 범프, 핀 등을 포함하는 다양한 방법으로 구현될 수도 있다는 것을 알게 된다. 본 개시물의 기술들은 오프 칩 접속의 어느 특정 구현에 제한되는 것으로 의도되지 않는다.
또한, 예시 목적만을 위해 도 1 의 TX 신호 경로의 컴포넌트가 도시되고 TX 신호 경로가 도시되지 않은 다수의 대안의 아키텍처들 중 어느 하나를 사용하여 일반적으로 구현될 수도 있다는 것을 당업자들은 인식할 것이다. 예를 들어, TX 신호 경로는 밸룬 엘리먼트 (101) 을 생략할 수도 있고 및/또는 도시되지 않은 추가 필터 및 이득 엘리먼트들을 채택할 수도 있다. 본 개시물의 기술들이 도시되지 않은 이 대안의 아키텍처에 적용가능한 것으로 고려된다.
도 1a 는 송신기의 특정 구현형태를 설명하고, 여기서 pDA (120) 는 캐스코드 증폭 스테이지를 형성하는 NMOS 트랜지스터 (120.1 및 120.2), pDA (120) 의 드레인에서 부하를 형성하는 인덕터 (121), 및 pDA (120) 를 선택적으로 인에이블 또는 디스에이블하기 위한 제어 신호 (EN1') 에 커플링된 PMOS 스위치 (122) 를 갖는 캐스코딩된 공통 소스 개방 드레인 증폭기를 포함한다. pDA (120) 의 출력은 커패시터 (125) 를 통하여 연속 DA (130) 의 입력에 AC 커플링된다.
도 1a 에서, 또한, DA (130) 는 캐스코드 증폭 스테이지를 형성하는 NMOS 트랜지스터 (130.1 및 130.2), DA (130) 의 드레인에서 부하를 형성하는 인덕터 (131) 및 DA (130) 를 선택적으로 인에이블 또는 디스에이블하기 위한 제어 신호 (EN2') 에 커플링된 PMOS 스위치 (132) 를 갖는 캐스코딩된 공통 소스 개방 드레인 증폭기로서 구현된다. DA (130) 의 출력은, 예를 들어 표면 음향파 (SAW) 필터인, 오프 칩 컴포넌트 또는 전력 증폭기 (PA) 에 증폭된 신호를 전달하기 위해 오프 칩 접속 (140) 에 커플링된다.
예시적인 목적만을 위해 도 1a 의 특정 구현이 도시되고, 도시된 임의의 특정 회로에 대해 본 개시물의 기술을 제한하는 것을 의미하지 않는다는 것에 유의한다. 대안의 구현형태는, pDA 및 DA 용 다른 회로 토폴로지 (topology), 예를 들어 인버터 기반 증폭기 아키텍처인를 채용할 수 있다. 또한, pDA 또는 DA 를 선택적으로 인에이블하기 위한 다른 메카니즘, 예를 들어 pDA 또는 DA 와 직렬로 커플링된 트랜지스터 스위치들이 채용될 수도 있다. 일 실시형태 (미도시) 에 서, pDA 및 DA 는 각각의 트랜지스터 (120.1 및 130.1) 와 연관된 바이어스 전압 또는 전류를 각각 스위치 온 또는 스위치 오프함으로써 각각 인에이블되거나 디스에이블될 수도 있다. 또한, 트랜지스터 (120.2 및 130.2) 의 게이트 전압은 캐스코딩된 증폭기를 각각 턴 온 또는 턴 오프하기 위하여 VDD 또는 그라운드에 선택적으로 커플링될 수도 있다. 이 기술들의 적용은, 증폭기들의 출력에서 이용가능한 전압 스윙 (voltage swing) 을 이와 달리 바람직하지 못하게 감소할 수 있는, 도 1a 의 스위치 (122 및 132) 들에 대한 필요성을 회피할 수도 있다. 이 대안의 구현형태들이 본 개시물의 범위 이내 이도록 고려된다.
당업자들은, pDA 및 DA 스테이지의 이득이 예를 들어, 트랜지스터 디바이스 크기 및/또는 증폭기 바이어스 전류를 제어함으로써 일반적으로 선택될 수도 있다는 것을 인식하게 된다.
특정한 무선 표준 및/또는 동작 주파수 대역에 대한 설계에서, 수신 (RX) 주파수 대역 에서 TX 체인에 의해 생성된 허용가능한 노이즈에 대한 사양이 특히 엄격할 수도 있다. 예를 들어, 이는 광대역 코드 분할 다중 접속/ 코드 분할 다중 접속 (WCDMA/CDMA) 표준을 지원하기 위해 사용된 몇몇 주파수 대역의 경우일 수도 있다. 이들 경우에서, RX 대역에서 무선 디바이스의 듀플렉서 리젝션 (duplexer rejection) 이 종종 부적합하고, TX 신호 경로에서 외부 SAW 필터가 RX 주파수 대역의 TX 회로에 의해 생성된 대역외 노이즈를 적절하게 제거하기 위해 추가적으로 요구될 수도 있다.
도 1b 는 외부 SAW 필터를 이용하는 이 구현을 도시한다. 도 1b 에서, 도 1 의 TX 신호 경로가 SAW 필터 (150) 및 PA (160) 에 더 커플링된다. PA (160) 는 듀플렉서 (170) 및 안테나 (180) 를 통하여 공중으로 송신하기 이전에 TX 신호를 증폭한다. 외부 SAW 필터 (150) 는 송신될 신호로부터 대역외 방출을 감쇠시키기 위해 동작한다. 예를 들어, 듀플렉서 (170) 에 의해 RX 주파수 대역에 제공된 TX 신호의 감쇠가 불충분한 구현형태에서 SAW 필터 (150) 가 포함될 수도 있다.
도 1b 에서, SAW 필터 (150) 가 TX 신호에서 대역외 방출을 감쇠시키는 동안에, 대역내 TX 신호에 원하지 않는 감쇠를 또한 도입할 수도 있다. 이 경우에, pDA (120) 는 SAW 필터 (150) 의 대역내 감쇠를 보상하기 위한 추가 이득을 제공할 수 있다. 그러나, pDA (120) 가 TX 신호에 대해 원하지 않는 비선형 왜곡과 대역외 노이즈를 자체적으로 도입할 수도 있다.
특정한 대안의 무선 표준 및/또는 동작 주파수 대역들에 대한 설계에서, RX 주파수 대역의 TX 체인에 의해 생성된 허용가능한 노이즈에 대한 사양은 보다 덜 엄격할 수 있다. 이는, 예를 들어, RX 대역의 무선 디바이스의 듀플렉서 리젝션이 충분한 것으로 간주되는, WCDMA/CDMA 및/또는 GSM/EDGE 표준의 특정한 주파수 대역들의 경우일 수도 있다. 이 설계에서, pDA 에 의해 제공된 추가적인 이득이 요구되지 않기 때문에, pDA 가 또한 생략되면서, 외부 SAW 필터 (150) 가 비용을 절약하기 위하여 생략될 수도 있다. 도 1c 는, 밸룬의 제 2 엘리먼트 (101.2) 의 노드 (101.2a) 가 커패시터 (125) 를 통하여 우선 pDA 에 커플링됨이 없이, DA (130) 에 직접 커플링되는, 이 애플리케이션에 대한 송신기 구현을 설명한다.
다중 무선 표준들 및/또는 주파수 대역에 걸치는 로밍을 지원하기 위하여, 무선 디바이스용 송신기 회로는, 상술한 바와 같이 복수의 대안적인 가능하게는 충돌하는 설계 사양을 만족시킬 수 있어야만 한다. 특히, 임의의 주파수 대역에 대한 송신기 회로가 충분한 노이즈 리젝션과 이득을 위한 외부 SAW 필터와 pDA 를 요구할 수도 있는 반면, 다른 주파수 대역에 대한 송신기 회로는 충분한 선형 및 노이즈 리젝션을 위한 외부 SAW 필터와 pDA 를 요구하지 않을 수 있다. 종래 기술에서, 이 다중 대역/다중 모드 송신기 회로가 TX 신호 경로들의 다중 인스턴스들을 제공함으로써 통상적으로 구현된다. 예를 들어, 도 1c 등에서 설명된 바와 같은 외부 SAW 필터를 지원하지 않도록 설계된 TX 회로의 인스턴스에 추가하여, 단일 송신기 회로는 도 1b 에서 설명된 바와 같은 외부 SAW 필터를 지원하기 위해 설계된 TX 회로의 인스턴스를 통합할 수도 있다. TX 회로의 다중 인스턴스의 통합이 다중 표준들 및/또는 주파수 대역들을 지원하는 데 있어 플렉시빌리티를 제공하는 반면, 또한 동일한 회로가 다중 횟수 복제되어야 하기 때문에 다이 (die) 면적과 비용에 있어 비효율적이다.
본 개시물에 따라, TX 신호 경로의 일정한 컴포넌트들이 다중 표준/다중 주파수 대역 송신기 회로에 대한 다이 면적과 비용을 절약하기 위하여 필요한 동작 모드에 의존하여 구성가능할 수도 있다.
도 2 는 본 개시물에 따른 구성가능한 TX 신호 경로의 실시형태를 설명한다. 도 2 에서, pDA (120) 의 입력과 출력은 바이패스 스위치 (200) 에 의해 분로된다. 스위치 (200) 는 제어 신호 (A1) 에 커플링된다.
일 모드에서, 제어 신호 (A1) 을 이용하여 스위치 (200) 를 턴 온 함으로써, pDA (120) 가 바이패스될 수 있어, 밸룬 (101) 의 노드 (101.2a) 가 커패시터 (125) 를 통하여 DA (130) 의 입력에 직접 커플링된다. 도 1b 를 참조하여 초기에 기술되는 바와 같이, 외부 SAW 필터가 필요하지 않는 표준 또는 주파수 대역에 따라 송신기 회로의 동작 도중에 바이패스된 pDA 모드가 유리할 수도 있다. 스위치 (200) 에 의해 바이패스되는 pDA (120) 와 관련하여, pDA (120) 가 대응하는 제어 신호 (미도시) 를 이용하여 파워 다운 (power down) 될 수도 있다. 바이패스된 pDA 동작 도중에 pDA (120) 를 디스에이블함으로써, 그렇지 않으면 pDA (120) 에 의해 소비되는 전력이 절약될 수도 있고, 이에 따라 구성가능한 낮은 전력 송신기 회로를 제공할 수도 있다.
대안적인 모드에서, 제어 신호 (A1) 를 이용하여 스위치 (200) 를 턴 오프함으로써, 도 1b 를 참조하여 초기에 기술되는 바와 같이, 외부 SAW 필터가 제공되는 모드 또는 주파수 대역의 동작을 위한 TX 회로에서 pDA (120) 가 보유될 수 있다. 또한, TX 신호 경로에서 보유되는 pDA (120) 와 관련하여, pDA (120) 가 대응 제어 신호 (미도시) 를 이용하여 전력이 공급될 수도 있다.
도 2a 는 NMOS 트랜지스터 (200A) 로서 바이패스 스위치 (200) 의 특정 실시형태를 설명한다. 도 2a 에서, NMOS 스위치 (200A) 의 크기가 선형성, 이득, 및 노이즈 고려 사항들을 밸런싱하기 위해 선택될 수도 있다. 예를 들어, NMOS 스위치 (200A) 의 보다 큰 크기는 스위치의 턴 온 저항을 강하할 수도 있고, 이는 스위치에 의해 TX 신호에 유도된 감쇠를 최소화시키는 데 유용하다. 그러나, 보다 큰 스위치 크기는, 스위치가 턴 온 또는 턴 오프될 때 부하 커패시턴스를 증가시킬 수도 있고, 노드 (101.2a) 에서 밸룬 커패시턴스 조합의 공진 주파수를 또한 감소시킬 수도 있다. 또한, 보다 큰 스위치는 스위치의 역방향 절연 (예를 들어, S12 파라미터의 증가) 을 감소시킬 수 있어, 입력에 대한 출력의 피드백을 통하여 pDA 에서 잠재적인 불안정성을 초래한다. NMOS 스위치 (200A) 의 최적의 크기는 예를 들어, 컴퓨터 회로 시뮬레이션을 통하여 결정될 수도 있다는 것을 당업자들은 인식할 것이다. 일 실시형태에서, NMOS 스위치 (200A) 에 의해 유도된 온 레지스턴스는 1 옴 미만일 수도 있고, 반면 스위치의 S12 파라미터는 pDA 의 안정성을 보장하기 위하여 -20 dB 미만일 수도 있다. 일 실시형태에서, 스위치가 동작할 것으로 기대되는 주파수 범위에 걸쳐 복수의 주파수 범위 중 가장 높은 주파수에서 필수 기준을 충족하도록 스위치가 설계될 수도 있다.
도 2a 는 도시된 임의의 스위치 실시형태에 본 개시물의 범위를 제한하는 것으로 의미되지 않는다. 스위치 (200) 는 PMOS 스위치와 같은 것을 포함하는 다양한 대안적인 방법들 또는 당업계에 잘 알려진 T-스위치 토폴로지와 같은 토폴로지를 이용하여 수행될 수 있다는 것을 당업자들은 이해할 것이다. 이 대안적인 실시형태는 본 개시물의 범위 이내 이도록 고려된다.
도 3 은, DA (130) 의 출력이 복수의 선택가능한 오프 칩 접속들에 커플링되고, 각각의 오프 칩 접속은 TX 회로를 오프 칩 컴포넌트들의 차동 세트에 커플링하는, 본 개시물의 다른 양태를 설명한다. 도 3 에서, 제 1 오프 칩 접속 (220.1) 은 스위치 (300.1) 를 포함하는 선택 회로에 의해 DA (130) 의 출력에 커플링된다. 유사하게, 제 2 내지 N 번째 오프 칩 접속 (220.2 내지 220.N) 들은 스위치 (300.2 내지 300.N) 들을 포함하는 선택 회로에 의해 DA (130) 의 출력에 각각 커플링된다. 각각의 스위치 (300.1 내지 300.N) 들은 각각의 대응하는 스위치를 선택적으로 턴 온 또는 턴 오프하기 위하여 제어 신호 (C1 내지 CN) 에 각각 커플링된다. 도 3 에서, 파라미터 (N) 는 본 개시물의 특정 실시형태에서 지원된 오프 칩 컴포넌트들의 개별 세트들의 개수에 특정된 임의의 개수일 수도 있다.
도 3 에서, 각각의 오프 칩 접속 (220.1 내지 220.N) 들은 오프 칩 컴포넌트 (250.1 내지 250.N) 들의 개별 세트에 각각 커플링된다. 일 실시형태에서, 오프 칩 컴포넌트 (250.1 내지 250.N) 의 각각의 세트는 예를 들어, 차동 무선 표준, 동작 모드, 주파수 대역 등에 따른 동작을 위해 설계된 오프 칩 회로를 포함할 수도 있다. 예를 들어, 오프 칩 컴포넌트 (250.1) 는 전력 증폭기 (PA1; 240.1) 에 커플링된 외부 SAW 필터 (SAW1; 230.1) 를 포함하지만, 오프 칩 컴포넌트 (250.N) 들은 전력 증폭기 (PAN; 240.N) 들을 포함하고 SAW 필터를 포함하지 않는다. 오프 칩 접속들의 임의의 개수 (N) 가 본 개시물에 따른 DA 출력에 커플링될 수도 있다는 것을 당업자들은 인식할 것이다. 오프 칩 컴포넌트들의 세트가 예를 들어, 다른 필터, 안테나들, 매칭 네트워크 등, 도 3 에서 도시되지 않은 컴포넌트들을 더 포함할 수도 있다는 것을 당업자들은 인식할 것이다.
도 3a 는, 5 개의 선택가능한 오프 칩 접속들에 커플링된 스위치들의 특정 구현을 나타내는 도 3 을 참조하여 설명한 기술의 일 실시형태를 설명한다. 도 3a 에서 도시된 실시형태는 예시적인 목적만을 위한 것이고, 도시된 임의의 특별한 개수의 오프 칩 접속들, 스위치들 또는 구성가능한 모드들에 본 개시물의 기술을 제한하는 것으로 의미되지 않는다는 것에 유의한다.
도 3a 에서, 선택 회로는 DA 출력을 오프 칩 접속 (220.1) 에 커플링하는 PMOS 스위치 (210.1), 및 오프 칩 접속 (220.1) 을 그라운드에 커플링하는 NMOS 그라운딩 스위치 (215.1) 를 포함한다. 유사하게, 오프 칩 접속 (220.2 내지 220.5) 들은 대응하는 선택 회로를 가진다. 스위치 (210.1 내지 210.5) 들은 (도 3 에서 설명된 제어 신호 (C1 내지 CN) 에 대한 극성에 상보적인 신호들을 나타내는) 대응하는 제어 신호 (C' 내지 C5') 를 설정함으로써 선택적으로 턴 온 또는 턴 오프된다는 것에 유의된다. 예를 들어, DA (130) 의 출력을 오프 칩 접속 (220.1) 에 선택적으로 커플링하기 위하여, PMOS 스위치 (210.1) 가 턴 온되고, PMOS 스위치 (210.2 내지 210.5) 들은 턴 오프된다. 유사하게, NMOS 그라운딩 스위치 (215.1) 는 턴 오프되고, NMOS 그라운딩 스위치 (215.2 내지 215.5) 들은 턴 온된다. 임의의 시간에서 오프 칩 접속들 중 오직 하나를 선택적으로 인에이블함으로써, DA (130) 의 출력은 DA (130) 의 출력을 과도하게 로딩하지 않고, 오프 칩 컴포넌트들의 다중 세트들 중에서 멀티플렉싱될 수도 있다.
스위치 (210.1 내지 210.5) 의 삽입 손실을 감소시키기 위하여, 레지스터 (R1 내지 R5) 들이 PMOS 트랜지스터의 벌크를 공급 전압 (VDD) 에 커플링하기 위해 제공될 수도 있다. 일 실시형태에서, 스위치 (210.1 내지 210.5) 들은 높은 전압, 두꺼운 산화 PMOS 트랜지스터들일 수도 있다. 제어 전압 (C1' 내지 C5') 은 드라이버 증폭기 (DA; 130) 의 공급 전압 (VDD) 의 대응하는 전압 레벨보다 높은 오프 상태에서 높은 전압 레벨을 가질 수도 있다. 이는, DA (130) 의 출력 전압이 예를 들어, 인덕터 로딩된 공통 소스 증폭기 토폴로지를 채용하는 DA 회로에서 VDD 위로 스윙할 때, 유리할 수도 있다.
도 3a 에서, PMOS 스위치 (210.1 내지 210.5) 의 크기가 선형성, 이득 및 노이즈 고려 사항들을 밸런싱하도록 선택될 수도 있다. 예를 들어, 다중 오프 칩 접속들 사이에서 더 양호한 절연을 유도하는 디바이스 크기가 작으면 작을 수록, 삽입 손실은 더 높다. 한편, 더 큰 디바이스 크기가 더 낮은 삽입 손실을 야기하지만, 절연을 악화시킨다. 스위치의 크기가 도 2a 의 NMOS 스위치 (200A) 를 참조하여 설명된 요인을 고려하여 선택될 수도 있다. PMOS 스위치 (210.1 내지 210l.N) 들의 최적의 크기는 예를 들어, 컴퓨터 회로 시뮬레이션을 통하여 결정될 수도 있다는 것을 당업자들은 인식할 것이다.
도 3 에서 도시된 스위치 (300.1 내지 300.N) 들이 도 3a 에서 도시되지 않은 대안의 스위치 타입과 아키텍처들을 이용하여 구현될 수도 있다는 것을 당업자들은 이해할 것이다. 예를 들어, 대안의 실시형태에서, 두꺼운 산화 NMOS 트랜지스터가 도 3a 에서 도시된 PMOS 트랜지스터 (210.1 내지 210.5) 대신에 사용될 수도 있다. 이 실시형태에서, DA (130) 의 출력은 대응하는 AC 커플링 커패시터 (미도시) 를 통하여 각각의 NMOS 스위치 트랜지스터에 커플링될 수도 있다. 이 대안의 스위치 구현형태들은 본 개시물의 범위 이내 이도록 고려된다.
도 4 는 도 2 및 도 3 에서 도시된 송신기 회로에 대한 가능한 구성 세팅의 실시예를 도시한다. 세팅 #1 에 따라, 제어 신호 A1 은 LO 이고, (도 1a 의 EN1 과 같은) pDA 인에이블 신호 pDA EN 은 HI 이고, C1 에 대응하는 오프 칩 신호는 턴 온된다. 이 세팅에서, pDA (120) 가 활성이고, 외부 SAW 필터 (SAW1; 230.1) 는 DA 출력에 커플링되고, SAW 필터링된 출력이 전력 증폭기 (PA1; 240.1) 에 제공된다. 세팅 #1 에 대응하는 TX 신호 경로가 도 1b 에서 도시된 TX 신호 경로와 동일한 특징을 갖는 것으로 도시된다. 세팅 #1 에 대응하는 TX 신호 경로는, 컬럼 "예시 모드" 하에서 목록되는 바와 같이 예를 들어, 동작의 900 MHz 주파수 범위에서 WCDMA 표준에 따른 TX 동작을 지원하기 위해 사용될 수도 있다.
세팅 #2 에 따라, 제어 신호 A1 은 HI 이고, pDA EN 은 LO 이고, C2 에 대응하는 오프 칩 접속은 턴 온 된다. 이 세팅에서, pDA (120) 가 바이패스되고, 외부 SAW 필터 (SAW2; 230.2) 가 제공되며, 필터링된 출력이 전력 증폭기 (PA2; 240.2) 에 제공된다. 세팅 #2 에 대응하는 TX 신호 경로가 예를 들어, 동작의 700 MHz 주파수 범위에서 CDMA 1X 및/또는 LTE (롱 텀 에볼루션) 표준에 따른 TX 동작을 지원하기 위해 사용될 수도 있다.
세팅 #3 에 따라, 제어 신호 A1 은 HI 이고, pDA EN 은 LO 이고, C3 에 대응하는 오프 칩 접속은 턴 온 된다. 이 세팅에서, pDA (120) 가 바이패스되고, 외부 SAW 필터가 제공되지 않고, DA 출력이 전력 증폭기 (PA3; 240.3) 에 직접 커플링된다. 세팅 #3 에 대응하는 TX 신호 경로가 도 1c 에서 도시된 TX 신호 경로와 동일한 특징을 갖는 것으로 도시된다. 세팅 #3 에 대응하는 TX 신호 경로가 예를 들어, GSM/EDGE 표준에 따른 TX 동작을 지원하기 위해 사용될 수도 있다.
세팅 #4 에 따라, 제어 신호 A1 은 HI 이고, pDA (EN) 은 LO 이며, C4 에 대응하는 오프 칩 접속은 턴 온 된다. 이 세팅에서, pDA (120) 가 바이패스되고, 외부 SAW 필터가 제공되지 않으며, DA 출력은 전력 증폭기 (PA4; 240.4) 에 직접 커플링된다. 세팅 #4 에 대응하는 TX 신호 경로는 도 1c 에서 설명된 TX 신호 경로와 동일한 특징을 갖는 것으로 도시된다. 세팅 #4 에 대응하는 TX 신호 경로가 예를 들어, CDMA 1X 표준에 따른 TX 동작을 지원하기 위해 사용될 수도 있다.
세팅 #5 에 따라, 제어 신호 A1 은 LO 이고, pDA EN 은 HI 이며, C5 에 대응하는 오프 칩 접속은 턴 온 된다. 이 세팅에서, pDA (120) 가 활성이고, 외부 SAW 필터가 제공되지 않으며, DA 출력은 전력 증폭기 (PA5; 240.5) 에 직접 커플링된다. 세팅 #5 에 대응하는 TX 신호 경로는 예를 들어, PCS (개인 통신 서비스) 주파수에서 WCDMA 표준에 따른 TX 동작을 지원하기 위해 사용될 수도 있다.
도 4 에서 도시되는 바와 같은 구성 세팅을 선택함으로써, 도 2 및 도 3 에서 도시된 송신기 아키텍처는 송신기 회로의 단일의 인스턴스를 이용하여 다중 모드/다중 대역 동작을 허용하며, 다중 표준 및 로밍 애플리케이션을 위한 다중 오프 칩 접속들을 제공한다.
도 5 는 본 개시물에 따르는 방법의 실시형태를 설명한다. 도 5 에서 도시된 실시형태가 예시적으로만 의미되고, 도시된 임의의 특정한 실시형태에 본 개시물의 범위를 제한하도록 의미되지 않는다. 또한, 도 5 에서 도시된 단계의 순서는 단계들의 임의의 특정한 시퀀스에 개시된 기술들을 제한하는 것으로서 해석되어서는 안된다.
도 5 에서, 단계 (500) 에서, TX 신호가 pDA 의 입력에 제공된다. 단계 510 에서, pDA 출력은 DA 의 입력에 커플링된다. 단계 520 에서, pDA 입력과 pDA 출력을 분로하는 바이패스 스위치가 제공된다. 단계 530 에서, 동작의 제 1 모드 동안에, pDA 가 바이패스 스위치에 의해 바이패스되고, pDA 가 턴 오프 된다. 단계 540 에서, 제 2 동작 모드 동안에, pDA 가 바이패스되지 않고, 턴 온 된다. 단계 550 에서, DA 출력은 여기에서 이미 개시되는 바와 같은, 추가적인 프로세싱을 위해 복수의 오프 칩 접속들 중 적어도 하나에 선택적으로 커플링된다.
여기에서 설명된 기술들에 기초하여, 여기에서 개시된 양태는 임의의 다른 양태들과 독립적으로 수행될 수도 있으며 이러한 양태들 중 2 개 이상이 다양한 방식으로 결합될 수도 있다는 것이 명백해질 것이다. 하나 이상의 예시적인 실시형태에서, 설명된 기능들이 하드웨어, 소프트웨어, 펌 웨어 또는 이들의 임의의 조합으로 수행될 수도 있다. 소프트웨어에서 구현될 때, 그 기능들은 컴퓨터 판독가능한 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 또는 송신될 수도 있다. 컴퓨터 판독가능한 매체는 컴퓨터 저장 매체 및 임의의 장소에서 다른 장소까지 컴퓨터 프로그램의 송신을 촉진하는 임의의 매체를 포함한 통신 매체 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한하지 않는 예로서, 이 컴퓨터 판독가능한 매체는, 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 송신하거나 저장하기 위해 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장 디바이스, 자기 디스크 저장 디바이스 또는 다른 자기 저장 디바이스, 또는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 문맥이 컴퓨터 판독가능한 매체를 적절하게 지칭한다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어 (twisted pair), 디지털 가입자 회선 (DSL) 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술을 이용하여 웹 사이트, 서버 또는 다른 원격 소스로부터 송신될 때, 매체의 정의에 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들이 포함된다. 여기에서 사용되는 바와 같은, 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루 레이 디스크를 포함하며, 디스크 (disk) 는 보통 자기적으로 데이터를 재생하는 반면, 디스크 (disc) 는 레이저를 사용하여 광학적으로 데이터를 재생한다. 또한, 이들의 조합이 컴퓨터 판독가능한 매체의 범위 이내에서 포함되어야 한다.
본 명세서와 청구 범위에서, 엘리먼트가 다른 엘리먼트에 "접속되는" 또는 "커플링되는" 으로서 언급될 때, 다른 엘리먼트에 직접 접속되거나 커플링될 수 있으며 또는 개재 엘리먼트들이 존재할 수도 있다는 것을 이해할 것이다. 이와 반대로, 엘리먼트가 다른 엘리먼트에 "직접 접속되는" 또는 "직접 커플링되는" 으로서 언급될 때, 개입 엘리먼트들은 존재하지 않는다.
다수의 양태들과 실시예들이 설명되었다. 그러나, 이러한 실시예에 대한 다양한 변형물이 가능하고, 여기에서 제공된 원리들은 다른 양태들에 또한 적용될 수도 있다. 이러한 양태 및 다른 양태들은 아래의 청구항의 범위 이내이다.

Claims (49)

  1. 통신 디바이스용 송신기를 구성하기 위한 방법으로서,
    프리 드라이버 증폭기 (pre-driver amplifier; pDA) 의 입력에 송신 (TX) 신호를 제공하는 단계로서, 상기 pDA는 pDA 출력을 가지고, 상기 pDA 는 pDA 제어 신호에 의해 선택적으로 턴 온 되고 턴 오프되는, 상기 송신 (TX) 신호를 제공하는 단계;
    드라이버 증폭기 (driver amplifier; DA) 의 입력에 상기 pDA 출력을 커플링하는 단계로서, 상기 DA는 DA 출력을 갖는, 상기 커플링하는 단계;
    상기 pDA 입력과 상기 pDA 출력을 분로시키는 바이패스 스위치를 제공하는 단계로서, 상기 바이패스 스위치는 바이패스 제어 신호에 의해 제어되는, 상기 바이패스 스위치를 제공하는 단계;
    제 1 동작 모드 동안에, 상기 바이패스 스위치를 턴 온하도록 상기 바이패스 제어 신호를 설정하고, 상기 pDA 를 턴 오프하도록 상기 pDA 제어 신호를 설정하는 단계; 및
    제 2 동작 모드 동안에, 상기 바이패스 스위치를 턴 오프하도록 상기 바이패스 제어 신호를 설정하고, 상기 pDA 를 턴 온하도록 상기 pDA 제어 신호를 설정하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 바이패스 스위치는 NMOS 트랜지스터를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 제 2 동작 모드는, 외부 SAW (surface acoustic wave) 필터를 이용하여 상기 DA 의 출력을 필터링하는 것을 더 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 pDA 를 턴 오프하도록 상기 pDA 제어 신호를 설정하는 단계는 상기 pDA 를 전압원에 커플링하는 pDA 스위치 트랜지스터를 턴 오프하는 단계를 포함하고, 상기 pDA 를 턴 온 하도록 상기 pDA 제어 신호를 설정하는 단계는 상기 pDA 스위치 트랜지스터를 턴 온 하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 pDA 스위치 트랜지스터는 PMOS 트랜지스터인, 통신 디바이스용 송신기를 구성하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 pDA 는 공통 소스 캐스코딩된 증폭기 스테이지를 포함하고, 상기 공통 소스 캐스코딩된 증폭기 스테이지는 인덕터 부하에 커플링되며, 상기 pDA 스위치 트랜지스터는 상기 인덕터 부하를 전압원에 커플링하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  7. 제 6 항에 있어서,
    상기 TX 신호는 제 1 커플링 커패시터를 통해 상기 공통 소스 캐스코딩된 증폭기 스테이지의 입력에 커플링되고, 상기 공통 소스 캐스코딩된 증폭기 스테이지의 출력은 제 2 커플링 커패시터를 통해 상기 DA 에 커플링되는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  8. 제 1 항에 있어서,
    상기 TX 신호는 밸룬 (balun) 의 단일 종단 (single-ended) 엘리먼트에 의해 생성되고, 상기 밸룬의 상기 단일 종단 엘리먼트는 상기 밸룬의 차동 엘리먼트에 커플링되며, 상기 밸룬의 상기 차동 엘리먼트는 업컨버팅 믹서들에 커플링되는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  9. 제 1 항에 있어서,
    복수의 선택가능한 오프 칩 접속들에 상기 DA 출력을 커플링하는 단계로서, 각각의 오프 칩 접속은 상기 DA 출력을 오프 칩 컴포넌트들의 세트에 커플링하고, 각각의 오프 칩 접속은 상기 DA 출력을 대응하는 오프 칩 접속에 커플링하는 대응하는 오프 칩 접속 스위치를 포함하는, 상기 DA 출력을 커플링하는 단계; 및
    오프 칩 접속 제어 신호에 기초하여 상기 복수의 선택가능한 오프 칩 접속들 중 적어도 하나를 인에이블하는 단계를 더 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 제 2 동작 모드 동안에 표면 음향파 (SAW) 필터를 포함하는 오프 칩 컴포넌트들의 세트에 상기 DA 출력을 커플링하는 오프 칩 접속을 인에이블하는 단계를 더 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  11. 제 10 항에 있어서,
    상기 제 2 동작 모드는 900 MHz 의 주파수 범위에서 WCDMA 표준에 따른 TX 동작에 대응하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  12. 제 9 항에 있어서,
    상기 제 1 동작 모드 동안에 표면 음향파 (SAW) 필터를 포함하는 오프 칩 컴포넌트들의 세트에 상기 DA 출력을 커플링하는 오프 칩 접속을 인에이블하는 단계를 더 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  13. 제 12 항에 있어서,
    상기 제 1 동작 모드는 700 MHz의 주파수 범위에서 CDMA 1X 또는 LTE 표준들에 따른 TX 동작에 대응하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  14. 제 10 항에 있어서,
    상기 제 1 동작 모드 동안에 SAW 필터를 포함하지 않는 오프 칩 컴포넌트들의 세트에 상기 DA 출력을 커플링하는 오프 칩 접속을 인에이블하는 단계를 더 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 제 1 동작 모드는 GSM/EDGE 표준에 따른 TX 동작에 대응하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  16. 제 14 항에 있어서,
    상기 제 1 동작 모드는 CDMA 1X 표준에 따른 TX 동작에 대응하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  17. 제 10 항에 있어서,
    상기 제 2 동작 모드 동안에 SAW 필터를 포함하지 않는 오프 칩 컴포넌트들의 세트에 상기 DA 출력을 커플링하는 오프 칩 접속을 인에이블하는 단계를 더 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  18. 제 17 항에 있어서,
    상기 제 2 동작 모드는 PCS 주파수 범위에서 WCDMA 표준에 따른 TX 동작에 대응하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  19. 제 14 항에 있어서,
    상기 선택가능한 오프 칩 접속들 중 적어도 하나를 선택하는 단계는, 대응하는 오프 칩 접속 스위치를 턴 온 하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  20. 제 19 항에 있어서,
    상기 선택가능한 오프 칩 접속들 중 적어도 하나를 선택하는 단계는 상기 선택된 오프 칩 접속과 연관되지 않은 적어도 하나의 오프 칩 접속 스위치를 턴 오프하는 단계를 더 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  21. 제 20 항에 있어서,
    각각의 오프 칩 접속 스위치는 상기 DA 출력을 상기 대응하는 오프 칩 접속에 커플링하는 PMOS 트랜지스터를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  22. 제 21 항에 있어서,
    각각의 오프 칩 접속은 상기 오프 칩 접속을 그라운드에 커플링하는 오프 칩 접속 그라운딩 스위치를 더 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  23. 제 22 항에 있어서,
    상기 오프 칩 접속 그라운딩 스위치는 NMOS 트랜지스터를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  24. 제 23 항에 있어서,
    상기 선택가능한 오프 칩 접속들 중 적어도 하나를 선택하는 단계는 대응하는 오프 칩 접속 그라운딩 스위치를 턴 오프하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  25. 제 24 항에 있어서,
    상기 선택가능한 오프 칩 접속들 중 적어도 하나를 선택하는 단계는 상기 선택된 오프 칩 접속과 연관되지 않은 적어도 하나의 오프 칩 접속 그라운딩 스위치를 턴 온 하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  26. 제 21 항에 있어서,
    각각의 오프 칩 접속의 상기 PMOS 트랜지스터의 벌크는 저항을 통하여 소스 전압에 커플링되는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  27. 통신 디바이스용 송신기 장치로서,
    송신 (TX) 신호에 커플링된 프리 드라이버 증폭기 (pre-driver amplifier; pDA) 입력을 갖는 프리 드라이버 증폭기로서, 상기 pDA 는 pDA 출력을 가지고, 상기 pDA 는 pDA 제어 신호에 의해 선택적으로 턴 온 및 턴 오프되는, 프리 드라이버 증폭기 (pDA);
    상기 pDA 출력에 커플링된 DA 입력을 갖는 드라이버 증폭기 (driver amplifier; DA) 로서, 상기 DA 는 DA 출력을 갖는, 상기 드라이버 증폭기 (DA); 및
    상기 pDA 입력 및 상기 pDA 출력을 분로하는 바이패스 스위치로서, 상기 바이패스 스위치는 바이패스 제어 신호에 의해 제어되고, 제 1 동작 모드 동안 상기 바이패스 스위치를 턴 온 시키고 상기 pDA 를 턴 오프 시키도록 상기 바이패스 제어 신호가 설정되고, 제 2 동작 모드 동안 상기 바이패스 스위치를 턴 오프 시키고 상기 pDA 를 턴 온 시키도록 상기 바이패스 제어 신호가 설정되는, 상기 바이패스 스위치를 포함하는, 통신 디바이스용 송신기 장치.
  28. 제 27 항에 있어서,
    상기 바이패스 스위치는 NMOS 트랜지스터를 포함하는, 통신 디바이스용 송신기 장치.
  29. 제 27 항에 있어서,
    상기 pDA 제어 신호는 상기 pDA 를 전압원에 커플링하는 pDA 스위치 트랜지스터에 커플링된, 통신 디바이스용 송신기 장치.
  30. 제 29 항에 있어서,
    상기 pDA 스위치 트랜지스터는 PMOS 트랜지스터인, 통신 디바이스용 송신기 장치.
  31. 제 30 항에 있어서,
    상기 pDA 는 공통-소스 캐스코딩된 증폭기 스테이지를 포함하고, 상기 공통-소스 캐스코딩된 증폭기 스테이지는 인덕터 부하에 커플링되고, 상기 pDA 스위치 트랜지스터는 상기 인덕터 부하를 전압원에 커플링하는, 통신 디바이스용 송신기 장치.
  32. 제 31 항에 있어서,
    TX 신호는 제 1 커플링 커패시터를 통하여 상기 공통 소스 캐스코딩된 증폭기 스테이지의 입력에 커플링되고, 상기 공통 소스 캐스코딩된 증폭기 스테이지의 출력은 제 2 커플링 커패시터를 통하여 상기 DA 에 커플링된, 통신 디바이스용 송신기 장치.
  33. 제 27 항에 있어서,
    차동 엘리먼트에 커플링된 단일 종단 엘리먼트를 포함한 밸룬; 및
    상기 밸룬에 커플링된 업컨버팅 믹서들을 더 포함하고,
    상기 밸룬의 상기 차동 엘리먼트는 상기 TX 신호를 생성하는, 통신 디바이스용 송신기 장치.
  34. 제 27 항에 있어서,
    복수의 선택가능한 오프 칩 접속들로서, 각각의 오프 칩 접속은 상기 DA 출력을 오프 칩 컴포넌트의 세트에 커플링하고, 각각의 오프 칩 접속은 상기 DA 출력을 대응하는 오프 칩 접속에 커플링하는 대응하는 오프 칩 접속 스위치를 포함하는, 상기 복수의 선택가능한 오프 칩 접속들을 더 포함하고,
    오프 칩 접속 제어 신호가 상기 복수의 선택가능한 오프 칩 접속들 중 적어도 하나를 턴 온 하는, 통신 디바이스용 송신기 장치.
  35. 제 34 항에 있어서,
    오프 칩 접속은, 제 2 동작 모드 동안에 SAW 필터를 포함하는 오프 칩 컴포넌트들의 세트에 상기 DA 출력을 커플링하는, 통신 디바이스용 송신기 장치.
  36. 제 34 항에 있어서,
    오프 칩 접속은, 제 1 동작 모드 동안에 SAW 필터를 포함하지 않는 오프 칩 컴포넌트의 세트에 상기 DA 출력을 커플링하는, 통신 디바이스용 송신기 장치.
  37. 제 34 항에 있어서,
    각각의 오프 칩 접속 스위치는, 상기 DA 출력을 상기 대응하는 오프 칩 접속에 커플링하는 PMOS 트랜지스터를 포함하는, 통신 디바이스용 송신기 장치.
  38. 제 37 항에 있어서,
    각각의 오프 칩 접속은, 상기 오프 칩 접속을 그라운드에 커플링하는 오프 칩 접속 그라운딩 스위치를 더 포함하는, 통신 디바이스용 송신기 장치.
  39. 제 37 항에 있어서,
    각각의 오프 칩 접속의 상기 PMOS 트랜지스터의 벌크는 저항기를 통하여 소스 전압에 커플링되는, 통신 디바이스용 송신기 장치.
  40. 송신 (TX) 신호에 커플링된 프리 드라이버 증폭기 (pDA) 입력을 갖는 프리 드라이버 증폭기로서, 상기 pDA 는 pDA 출력을 갖고, 상기 pDA 는 pDA 제어 신호에 의해 선택적으로 턴 온 되고 턴 오프되는, 상기 프리 드라이버 증폭기;
    상기 pDA 출력에 커플링된 드라이버 증폭기 (DA) 입력을 갖는 드라이버 증폭기로서, 상기 DA 는 DA 출력을 갖는, 상기 드라이버 증폭기; 및
    제 1 동작 모드 동안 상기 pDA를 바이패싱하고 상기 pDA 를 턴 오프하며, 제 2 동작 모드 동안 상기 pDA 를 바이패싱하지 않고 상기 pDA 를 턴 온 하는 수단을 포함하는, 통신 디바이스용 송신기 장치.
  41. 제 40 항에 있어서,
    상기 DA 출력을 복수의 오프 칩 접속들 중 하나에 선택적으로 커플링하기 위한 수단을 더 포함하는, 통신 디바이스용 송신기 장치.
  42. 통신 디바이스용 송신기를 구성하기 위한 방법으로서, 상기 방법은
    드라이버 증폭기 (DA) 의 입력에 송신 (TX) 신호를 제공하는 단계로서, 상기 DA 가 DA 출력을 갖는, 상기 송신 (TX) 신호를 제공하는 단계;
    상기 DA 출력을 복수의 선택가능한 오프 칩 접속들에 커플링하는 단계로서, 각각의 오프 칩 접속은 상기 DA 출력을 오프 칩 컴포넌트들의 세트에 커플링하고, 각각의 오프 칩 접속은 상기 DA 출력을 대응하는 오프 칩 접속에 커플링하는 대응하는 오프 칩 접속 스위치를 포함하는, 상기 DA 출력을 커플링하는 단계; 및
    오프 칩 접속 제어 신호에 기초하여 상기 복수의 선택가능한 오프 칩 접속들 중 적어도 하나를 인에이블하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  43. 제 42 항에 있어서,
    상기 DA 출력을 복수의 선택가능한 오프 칩 접속에 커플링하는 단계는,
    상기 DA 출력을 복수의 두꺼운 산화 PMOS 디바이스의 드레인에 커플링하는 단계를 포함하고, 각 PMOS 디바이스의 소스가 상기 복수의 선택가능한 오프 칩 접속 중 대응하는 하나에 커플링되고,
    상기 복수의 선택가능한 오프 칩 접속 중 적어도 하나를 인에이블하는 단계는,
    인에이블된 상기 선택가능한 오프 칩 접속에 대응하는 상기 PMOS 디바이스의 게이트에 저전압 레벨을 제공하는 단계, 및
    인에이블되지 않은 상기 선택가능한 오프 칩 접속에 대응하는 상기 PMOS 디바이스의 게이트에 고전압 레벨을 제공하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  44. 제 43 항에 있어서,
    대응하는 NMOS 디바이스의 드레인에 상기 복수의 선택가능한 오프 칩 접속 각각을 커플링하는 단계를 더 포함하고, 각 NMOS 디바이스의 소스는 그라운드 전압에 커플링되고,
    상기 복수의 선택가능한 오프 칩 접속 중 적어도 하나를 인에이블하는 단계는,
    상기 인에이블된 선택가능한 오프 칩 접속에 대응하는 상기 NMOS 디바이스의 게이트에 저전압 레벨을 제공하는 단계, 및
    상기 인에이블되지 않은 선택가능한 오프 칩 접속에 대응하는 상기 NMOS 디바이스의 게이트에 고전압 레벨을 제공하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  45. 제 42 항에 있어서,
    복수의 선택가능한 오프 칩 접속들에 상기 DA 출력을 커플링하는 단계는,
    대응하는 AC-커플링 커패시터를 통해 복수의 두꺼운 산화 NMOS 디바이스의 드레인에 DA 출력을 커플링하는 단계를 포함하고, 각 NMOS 디바이스의 소스는 복수의 선택가능한 오프 칩 접속들 중 대응하는 하나에 커플링되고;
    상기 복수의 선택가능한 오프 칩 접속들 중 적어도 하나를 인에이블하는 단계는,
    상기 인에이블된 선택가능한 오프 칩 접속에 대응하는 상기 NMOS 디바이스의 게이트에 고전압 레벨을 제공하는 단계; 및
    상기 인에이블되지 않은 선택가능한 오프 칩 접속들에 대응하는 상기 NMOS 디바이스들의 게이트에 저전압 레벨을 제공하는 단계를 포함하는, 통신 디바이스용 송신기를 구성하기 위한 방법.
  46. 통신 디바이스용 송신기 장치로서,
    DA 출력을 가지는 드라이버 증폭기 (DA);
    복수의 선택가능한 오프 칩 접속들로서, 각각의 오프 칩 접속은 상기 DA 출력을 오프 칩 컴포넌트들의 세트에 커플링하고, 각각의 오프 칩 접속은 상기 DA 출력을 대응하는 오프 칩 접속에 커플링하는 대응하는 오프 칩 접속 스위치를 포함하는, 상기 복수의 선택가능한 오프 칩 접속들을 포함하고,
    오프 칩 접속 제어 신호가 상기 복수의 선택가능한 오프 칩 접속들 중 적어도 하나를 턴 온 하는, 통신 디바이스용 송신기 장치.
  47. 삭제
  48. 송신기를 구성하기 위한 방법으로서,
    제 1 동작 모드에서, 바이패스 스위치를 턴 온하도록 바이패스 제어 신호를 설정하고, pDA 를 턴 오프하도록 프리 드라이버 (pDA) 제어 신호를 설정하는 단계로서, 송신 (TX) 신호는 상기 pDA 의 입력에 제공되고, 상기 pDA 는 드라이버 증폭기 (DA) 의 입력에 커플링된 출력을 갖고, 상기 바이패스 스위치는 상기 pDA 입력 및 상기 pDA 출력 사이에 커플링되는 단계; 및
    제 2 동작 모드에서, 상기 바이패스 스위치를 턴 오프하도록 상기 바이패스 제어 신호를 설정하고, 상기 pDA 를 턴 온하도록 상기 pDA 제어 신호를 설정하는 단계를 포함하는, 송신기를 구성하기 위한 방법.
  49. 송신기를 구성하기 위한 방법으로서,
    제 1 모드에서, 제 1 의 복수의 선택가능한 오프 칩 접속을 인에이블하고 제 2 의 상기 복수의 선택가능한 오프 칩 접속을 디스에이블하는 단계로서, 송신 (TX) 신호는 드라이버 증폭기 (DA) 의 입력에 제공되고, 상기 DA 는 상기 복수의 선택가능한 오프 칩 접속에 커플링된 DA 출력을 갖고, 각각의 오프 칩 접속은 상기 DA 출력을 대응하는 오프 칩 접속에 커플링하는 스위치를 포함하는 단계; 및
    제 2 모드에서, 상기 제 2 의 상기 복수의 선택가능한 오프 칩 접속을 인에이블하고 상기 제 1 의 상기 복수의 선택가능한 오프 칩 접속을 디스에이블하는 단계를 포함하는, 송신기를 구성하기 위한 방법.
KR1020117004920A 2008-08-01 2009-08-03 다중 모드 구성가능한 송신기 회로 KR101234893B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/184,341 2008-08-01
US12/184,341 US8099127B2 (en) 2008-08-01 2008-08-01 Multi-mode configurable transmitter circuit
PCT/US2009/052579 WO2010014984A2 (en) 2008-08-01 2009-08-03 Multi-mode configurable transmitter circuit

Publications (2)

Publication Number Publication Date
KR20110039369A KR20110039369A (ko) 2011-04-15
KR101234893B1 true KR101234893B1 (ko) 2013-02-19

Family

ID=41210888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004920A KR101234893B1 (ko) 2008-08-01 2009-08-03 다중 모드 구성가능한 송신기 회로

Country Status (7)

Country Link
US (1) US8099127B2 (ko)
EP (1) EP2332262A2 (ko)
JP (2) JP2011530241A (ko)
KR (1) KR101234893B1 (ko)
CN (2) CN104660276B (ko)
TW (1) TW201012082A (ko)
WO (1) WO2010014984A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724736B2 (en) * 2008-09-05 2014-05-13 Icera, Inc. Passive transmitter architecture with switchable outputs for wireless applications
US8417201B1 (en) * 2009-06-24 2013-04-09 Rf Micro Devices, Inc. Dual path multi-mode power amplifier routing architecture
US20110012696A1 (en) * 2009-07-20 2011-01-20 Sony Ericsson Mobile Communications Ab Switched acoustic wave resonator for tunable filters
US8494455B2 (en) * 2009-11-19 2013-07-23 Qualcomm, Incorporated Methods and apparatus for a resonant transmit/receive switch with transformer gate/source coupling
US8626084B2 (en) * 2010-05-13 2014-01-07 Qualcomm, Incorporated Area efficient concurrent matching transceiver
US8892159B2 (en) * 2011-05-12 2014-11-18 St-Ericsson Sa Multi-standard transceiver architecture with common balun and mixer
US8736368B2 (en) * 2011-08-16 2014-05-27 Qualcomm Incorporated Class E amplifier overload detection and prevention
JP5886025B2 (ja) * 2011-12-20 2016-03-16 ルネサスエレクトロニクス株式会社 Ｒｆ電力増幅器およびその動作方法
US9392442B1 (en) 2013-09-26 2016-07-12 Sprint Communications Company L.P. Secured application communications
US9538489B1 (en) 2014-08-27 2017-01-03 Sprint Communications Company L.P. Wireless communication device to synchronize data transfer rates
US9692471B2 (en) * 2015-01-21 2017-06-27 Mediatek Singapore Pte. Ltd. Wireless receiver with high linearity
TWI563719B (en) * 2015-05-28 2016-12-21 Airoha Tech Corp Wideband front-end device and method for filtering rf signal
KR102296174B1 (ko) 2015-06-26 2021-08-31 삼성전자주식회사 전자 장치 및 그의 오디오 변환 방법
KR101930802B1 (ko) * 2017-01-23 2018-12-19 (주)에프씨아이 집적된 전력 증폭기를 갖는 ｃｍｏｓ 송수신기
US11283444B2 (en) 2018-03-28 2022-03-22 Intel Corporation Techniques for multiple signal fan-out

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097735A1 (de) * 1982-06-30 1984-01-11 Kaiser, Christian, Dr.agr. Verfahren zur Anzucht und zum Aussetzen von Pflanzen oder Keimlingen

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103809B2 (ja) * 1988-06-10 1994-12-14 三菱電機株式会社 増幅回路
CA2088813C (en) * 1992-03-02 2004-02-03 Willem G. Durtler Automatic level control circuit for dual mode analog/digital cellular telephone
US5661434A (en) 1995-05-12 1997-08-26 Fujitsu Compound Semiconductor, Inc. High efficiency multiple power level amplifier circuit
US5774017A (en) * 1996-06-03 1998-06-30 Anadigics, Inc. Multiple-band amplifier
DE69942964D1 (de) 1998-02-19 2011-01-05 Nippon Telegraph & Telephone Verstärker zur radioübertragung
JP3587347B2 (ja) * 1998-08-07 2004-11-10 松下電器産業株式会社 無線通信装置および無線通信装置における送信電力制御方法
EP1032120A3 (en) 1999-02-26 2003-07-30 Matsushita Electric Industrial Co., Ltd. Power amplifier, power control method for power amplifier, and communication equipment
US6313698B1 (en) 1999-09-24 2001-11-06 Qualcomm Incorporated Method and apparatus for wireless phone transmit power amplification with reduced power consumption
EP1156582A3 (en) * 2000-05-16 2004-04-28 Nokia Corporation Transmitter/receiver chain impedance optimization
JP2005184608A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 通信用半導体集積回路
JP4347072B2 (ja) * 2004-01-23 2009-10-21 株式会社ルネサステクノロジ マルチモード型無線通信回路および無線端末装置
US20070161358A1 (en) * 2006-01-12 2007-07-12 Sony Ericsson Mobile Communications Ab Multiband radio module
JP4311405B2 (ja) * 2006-02-10 2009-08-12 住友化学株式会社 タンタル錯体、オレフィン重合用触媒及びオレフィン重合体の製造方法。
KR101325571B1 (ko) * 2006-07-28 2013-11-06 삼성전자주식회사 전원공급장치 및 이를 구비한 화상형성장치
US7427894B2 (en) * 2006-12-06 2008-09-23 Avago Technologies Wireless Ip (Singapore) Pte Ltd. Dual-mode, dual-load high efficiency RF power amplifier
US7863986B2 (en) * 2008-08-11 2011-01-04 Qualcomm Incorporation Techniques for improving balun loaded-Q
US8606193B2 (en) * 2008-11-13 2013-12-10 Qualcomm Incorporated RF transceiver IC having internal loopback conductor for IP2 self test
US8688058B2 (en) * 2008-11-24 2014-04-01 Chiewcharn Narathong Techniques for improving transmitter performance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097735A1 (de) * 1982-06-30 1984-01-11 Kaiser, Christian, Dr.agr. Verfahren zur Anzucht und zum Aussetzen von Pflanzen oder Keimlingen

Also Published As

Publication number Publication date
CN104660276B (zh) 2019-11-19
CN102113222B (zh) 2015-03-25
WO2010014984A3 (en) 2010-04-15
CN104660276A (zh) 2015-05-27
CN102113222A (zh) 2011-06-29
JP2011530241A (ja) 2011-12-15
JP2014003626A (ja) 2014-01-09
TW201012082A (en) 2010-03-16
EP2332262A2 (en) 2011-06-15
JP5694458B2 (ja) 2015-04-01
US8099127B2 (en) 2012-01-17
WO2010014984A2 (en) 2010-02-04
KR20110039369A (ko) 2011-04-15
US20100029227A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
KR101234893B1 (ko) 다중 모드 구성가능한 송신기 회로
EP2457331B1 (en) Power amplifier with switched output matching for multi-mode operation
CN108199693B (zh) 用于载波聚集的低噪声放大器
US8432237B2 (en) Output circuit with integrated impedance matching, power combining and filtering for power amplifiers and other circuits
US9503025B2 (en) Power amplifier with termination circuit and resonant circuit
JP5739075B2 (ja) チューナブル負荷整合を用いたマルチモードバイパスドライバ増幅器
EP2499738B1 (en) Cascaded amplifiers with transformer-based bypass mode
EP2430762B1 (en) Multi-mode multi-band power amplifier module
US8536950B2 (en) Multi-stage impedance matching
KR20150139452A (ko) 무선 주파수 스위치에 대한 시스템 및 방법
CA2947886C (en) Carrier aggregation amplifier with dual gain control
WO2000024124A1 (en) Dual-band, dual-mode power amplifier with reduced power loss
JP2008022419A (ja) Ｒｆ電力増幅装置
KR102325948B1 (ko) Rc 네트워크를 갖는 멀티-스테이지 증폭기
US20220294401A1 (en) Power amplifier circuit, high frequency circuit, and communication apparatus
TW201828594A (zh) 用以組合並聯發射信號路徑的輸出的面積高效的架構
US6798288B1 (en) Receive band rejection for a digital RF amplifier
KR20150096193A (ko) 다중이득 모드를 지원하는 저잡음 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 7