JP5694458B2 - マルチモード構成可能な送信機回路 - Google Patents

マルチモード構成可能な送信機回路 Download PDF

Info

Publication number
JP5694458B2
JP5694458B2 JP2013151114A JP2013151114A JP5694458B2 JP 5694458 B2 JP5694458 B2 JP 5694458B2 JP 2013151114 A JP2013151114 A JP 2013151114A JP 2013151114 A JP2013151114 A JP 2013151114A JP 5694458 B2 JP5694458 B2 JP 5694458B2
Authority
JP
Japan
Prior art keywords
pda
chip
output
chip connection
selectable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013151114A
Other languages
English (en)
Other versions
JP2014003626A (ja
Inventor
チューチャーン・ナラソング
サンカラン・アニルッドハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014003626A publication Critical patent/JP2014003626A/ja
Application granted granted Critical
Publication of JP5694458B2 publication Critical patent/JP5694458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21136—An input signal of a power amplifier being on/off switched
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Description

本開示は、集積回路（ＩＣ）に関し、特に、マルチモード構成可能な送信機回路の設計のための技術に関する。
現代の無線通信デバイス（wireless communication device）は、いくつかの別個の通信プロトコル或いはスタンダードを用いて、複数の周波数レンジ或いは“帯（band）”にわたって信号送信及び受信をサポートする。例えば、単一のセルラー電話（cellular phone）が、セルラー電話法（cellular telephony）のための任意の或いは全てのＷＣＤＭＡ（登録商標）、ＣＤＭＡ、ＧＳＭ（登録商標）、ＥＤＧＥ及びＬＴＥスタンダードを用い、セルラーサービスプロバイダーによってそのような通信を割り当てられた任意のいくつかの周波数帯（frequency band）にわたって、通信をすることを要求されるかもしれない。
各モード及び周波数帯をサポートするラジオ周波数（ＲＦ）回路は、典型的には、異なったしばしば対立する設計制約を満たさなければならない。例えば、ＧＳＭ（登録商標）では、送信回路に対する出力電力要求は相対的に高く、アウトオブバンドスプリアスエミッション（out-of-band spurious emission）要求は相対的に厳しい。しかしながら、ＧＳＭ（登録商標）信号のピークトゥアベレージ比（ＰＡＲ）は相対的に低く、そのため送信機回路からは高度の線形性は要求されない。一方、ＷＣＤＭＡのＰＡＲは相対的に高く、高度の線形性を有する送信機が指定される。
デバイスによってサポートされる種々のスタンダード及び周波数帯の異なったＲＦ要求に適応させるために、複数の送信（transmit）（ＴＸ）信号パス（signal path）がしばしば同一のデバイス内において供給され、各信号パスは特定のスタンダード／周波数帯のために選定される。これは、ＴＸフィルタ及び増幅器のようなあるコンポーネント回路が単一のデバイス内で何回も複製されることを要求し、高ダイエリア（die area）及び高コストにつながる。複数のスタンダード及び／又は周波数帯にしたがってフレキシブルに動作することができるとともに、コンポーネント回路の不必要な複製を避ける、無線通信デバイスを提供するための技術を持つことが要望される。
本開示の態様は、通信デバイス（communication device）の送信機（transmitter）を構成するための方法を提供し、前記方法は、送信（transmit）（ＴＸ）信号をプリドライバ増幅器（ｐＤＡ）の入力に供給することであって、ｐＤＡがｐＤＡ出力を有し、ｐＤＡがｐＤＡ制御信号によって選択的に（selectively）ターンオン及びオフすることと、ｐＤＡ出力をドライバ増幅器（ＤＡ）の入力に結合させることであって、ＤＡがＤＡ出力を有することと、ｐＤＡ入力及びｐＤＡ出力をシャント（shunt）するバイパス（bypass）スイッチを供給することであって、バイパススイッチがバイパス制御信号によって制御されることと、動作の第１のモードの間に、バイパス制御信号がバイパススイッチをターンオンさせるように設定し、ｐＤＡ制御信号がｐＤＡをターンオフさせるように設定することと、動作の第２のモードの間に、バイパス制御信号がバイパススイッチをターンオフさせるように設定し、ｐＤＡ制御信号がｐＤＡをターンオンさせるように設定することと、を備える。
本開示の他の態様は、通信デバイスのための送信装置を提供し、前記装置は、送信（ＴＸ）信号に結合されたｐＤＡ入力を有するプリドライバ増幅器（ｐＤＡ）であって、ｐＤＡ出力を有し、ｐＤＡ制御信号によって選択的にターンオン及びオフするｐＤＡと、ｐＤＡ出力に結合されたＤＡ入力を有するドライバ増幅器（ＤＡ）であって、ＤＡ出力を有するＤＡと、ｐＤＡ入力及びｐＤＡ出力をシャントし、バイパス制御信号によって制御されるバイパススイッチであって、動作の第１のモードの間にバイパススイッチをターンオンさせ且つｐＤＡをターンオフさせるようにバイパス制御信号を設定し、動作の第２のモードの間にバイパススイッチをターンオフさせ且つｐＤＡをターンオンさせるようにバイパス制御信号を設定するように、バイパス制御信号が構成されたバイパススイッチと、を備える。
本開示のさらに他の態様は、通信デバイスのための送信機装置を提供し、前記装置は、送信（ＴＸ）信号に結合されたｐＤＡ入力を有するプリドライバ増幅器（ｐＤＡ）であって、ｐＤＡ出力を有し、ｐＤＡ制御信号によって選択的にターンオン及びオフするｐＤＡと、ｐＤＡ出力に結合されたＤＡ入力を有するドライバ増幅器（ＤＡ）であって、ＤＡ出力を有するＤＡと、動作の第１のモードの間にｐＤＡをバイパスしｐＤＡをターンオフさせ、動作の第２のモードの間にｐＤＡをバイパスせずｐＤＡをターンオンさせるための手段と、を備える。
本開示のさらに他の態様は、通信デバイスの送信機を構成するための方法を提供し、前記方法は、送信（ＴＸ）信号をドライバ増幅器（ＤＡ）の入力に供給することであって、ＤＡがＤＡ出力を有することと、ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることであって、各オフチップコネクションがＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションがＤＡ出力を対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備えることと、オフチップコネクション制御信号に基づいて複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることと、を備える。
本開示のさらに他の態様は、通信デバイスのための送信機装置を提供し、前記装置は、ＤＡ出力を有するドライバ増幅器（ＤＡ）と、複数の選択可能なオフチップコネクションであって、各オフチップコネクションがＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションがＤＡ出力を対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備える複数の選択可能なオフチップコネクションと、複数の選択可能なオフチップコネクションの少なくとも１つをターンオンさせるオフチップコネクション制御信号と、を備える。
本開示のさらに他の態様は、通信デバイスのための送信機装置を提供し、前記装置は、ＤＡ出力を有するドライバ増幅器（ＤＡ）と、ＤＡ出力を複数のオフチップコネクションの１つに選択的に結合させるための手段と、を備える。
図１は、通信回路のための従来の送信機（ＴＸ）信号パスのインプリメンテーションを示している。 図１Ａは、図１を参照して説明したような従来のＴＸ信号パスの特定のインプリメンテーションを示している。 図１Ｂは、図１のＴＸ信号パスがＳＡＷフィルタ１５０及びＰＡ１６０にさらに結合されている場合のインプリメンテーションを示している。 図１Ｃは、ｐＤＡ及び外部ＳＡＷフィルタの両方が省かれている場合のＴＸ信号パスのインプリメンテーションを示している。 図２は、本開示にしたがった構成可能なＴＸ信号パスの態様を示している。 図２Ａは、ＮＭＯＳトランジスタのようなバイパススイッチの特定の態様を示している。 図３は、本開示の他の態様を示しており、ＤＡ１３０の出力が複数の選択可能なオフチップコネクションに結合され、各オフチップコネクションがＴＸ回路をオフチップコネクションの異なったセットに結合させていることを示している。 図３Ａは、図３を参照して説明された技術の態様を示しており、複数の選択可能なオフチップコネクションに結合されたスイッチの特定のインプリメンテーションをフィーチャーして示している。 図４は、図２及び３で示された送信機回路のための構成セッティングの例を示している。 図５は、本開示にしたがった方法の態様を示している。
図１は、通信回路のための従来の送信機（ＴＸ）信号パス（signal path）のインプリメンテーションを示している。図１において、ベースバンド入力信号ＢＢＩ（インフェーズ（in-phase））及びＢＢＱ（４つのフェーズ（quadrature-phase））は、ロウパスフィルタ１０３．１及び１０３．２に供給される。ロウパスフィルタの出力信号は、ミキサ１０４．１及び１０４．２に供給され、それらはフィルタされたベースバンド信号をそれぞれローカルオシレータ信号ＬＯＩ及びＬＯＱで掛け合わせる（multiply）ことにより、より高い周波数に変調する。ミキサ１０４．１及び１０４．２の差動出力（differential output）は、結合（combine）され、バラン（balun）１０１のバラン第１エレメント１０１．１に結合（couple）される。バラン１０１はまた、バラン第１エレメント１０１．１に電磁的に結合されたバラン第２エレメント１０１．２を含んでいる。バラン１０１は、バラン第１エレメント１０１．１にわたる（across）差動信号をバラン第２エレメント１０１．２のノード１０１．２ａでシングルエンドの信号に変換するように機能し、バラン第２エレメント１０１．２の他のノード１０１．２ｂは接地電圧に結合されている。図１において、バラン第１及び第２エレメントは、相互結合されたインダクタとして示されているが、本開示の技術は相互結合されたインダクタのバランのインプリメンテーションに限定される必要はない。
図１において、バラン第２エレメント１０１．２のノード１０１．２ａは、プリドライバ増幅器（ｐＤＡ）１２０に結合されており、ドライバ増幅器（ＤＡ）１３０によってフォロウされている。実施形態において、ＤＡ１３０の出力は、電力増幅器（ＰＡ）及び／又はオフチップコネクション（off-chip connection）１４０を介する他のオフチップコンポーネントを駆動するために用いられる。インプリメンテーションにおいて、ＤＡ１３０の出力は、付加的な電力増幅ステージなしに、オーバーエア信号送信（over-the-air signal transmission）のためのオフチップアンテナを直接的に駆動するかもしれない。
当業者は、オフチップコネクション１４０が、パッド、バンプ、ピン等を含んだ種々の方式でインプリメントされるであろうことを了解するであろう。本開示の技術は、オフチップコネクションの任意の特定のインプリメンテーションに限定されることを意図していない。
当業者は、図１のＴＸ信号パスにおけるコンポーネントは説明目的だけのために示され、ＴＸ信号パスは一般的に図示されない任意の数々の代替的な構造を用いてインプリメントされるであろうことを、了解するであろう。例えば、ＴＸ信号パスは、バランエレメント１０１を省略し、及び／又は図示されない付加的なフィルタ及びゲインエレメントを採用するかもしれない。本開示の技術は、図示されないそのような代替的な構造に適用されることが考えられる。
図１Ａは、ｐＤＡ１２０がカスコードされた（cascoded）コモンソース・オープンドレイン増幅器を含んでいる送信機の特定のインプリメンテーションを示しており、カスコード増幅ステージを形成するＮＭＯＳトランジスタ１２０．１及び１２０．２、ｐＤＡ１２０のドレインでの負荷を形成するインダクタ１２１、及び選択的にｐＤＡ１２０をイネーブル（enable）又はディセーブル（disable）にするための制御信号ＥＮ１’に結合されたＰＭＯＳスイッチ１２２を有している。ｐＤＡ１２０の出力は、後続するＤＡ１３０の入力にキャパシタ１２５を介してＡＣ結合している。
図１Ａにおいて、ＤＡ１３０は同様に、カスコードされたコモンソース・オープンドレイン増幅器としてインプリメントされ、カスコード増幅ステージを形成するＮＭＯＳトランジスタ１３０．１及び１３０．２、ＤＡ１３０のドレインでの負荷を形成するインダクタ１３１、及び選択的にＤＡ１３０をイネーブル（enable）又はディセーブル（disable）にするための制御信号ＥＮ２’に結合されたＰＭＯＳスイッチ１３２を有している。ＤＡ１３０の出力は、例えば表面音響波（surface acoustic wave）（ＳＡＷ）フィルタ或いは電力増幅器（ＰＡ）といったオフチップコンポーネントに増幅された信号を伝えるために、オフチップコネクション１４０に結合されている。
図１Ａの特別のインプリメンテーションは、説明目的だけのために示され、本開示の技術が図示された任意の特定の回路に限定されることを意味するものではない。代替のインプリメンテーションは、例えばインバータに基づく増幅器アーキテクチャといったｐＤＡ及びＤＡのための他の回路トポロジーを採用することができる。例えばｐＤＡ又はＤＡのいずれかに直列に結合されたトランジスタスイッチといった、選択的にｐＤＡ及びＤＡをイネーブルにするための他のメカニズムもまた採用可能である。一態様（図示しない）では、ｐＤＡ及びＤＡは、トランジスタ１２０．１及び１３０．１のそれぞれに関連付けられたバイアス電圧又は電流をそれぞれスイッチオン又はオフすることによって、それぞれイネーブル又はディセーブルにされるようにしてもよい。さらに、トランジスタ１２０．２及び１３０．２のゲート電圧は、カスコードされた増幅器をそれぞれターンオン又はターンオフさせるために、選択的にＶＤＤ又は接地に結合させてもよい。そのような技術を適用することは、図１Ａのスイッチ１２２及び１３２の必要性を排除するかもしれず、それは増幅器の出力で利用される電圧スイングの望ましくない減少になるかもしれない。そのような代替的なインプリメンテーションは、本開示の範囲内であると考えられる。
当業者は、ｐＤＡ及びＤＡステージのゲインが、例えばトランジスタデバイスサイズ及び／又は増幅器バイアス電流を制御することによって、一般的に選択されるかもしれないことを、了解するであろう。
動作の周波数帯及び／又は無線スタンダードの設計において、受信（ＲＸ）周波数帯内のＴＸチェーン（chain）によって生成される許容可能なノイズのためのスペックは、特に厳格であるかもしれない。これは、例えばＷＣＤＭＡ／ＣＤＭＡ（Wideband Code Division Multiple Access / Code Division Multiple Access）スタンダードをサポートするために用いられるいくつかの周波数帯におけるケースであるかもしれない。これらのケースでは、ＲＸ帯（RX band）内における無線デバイスのデュプレクサリジェクション（duplexer rejection）はたびたび不十分であり、ＴＸ信号パス内の外部ＳＡＷフィルタは、ＲＸ周波数帯内のＴＸ回路によって生成されるアウトオブバンドノイズ（out-of band noise）を十分に除去することを、さらに要求されるかもしれない。
図１Ｂは、外部ＳＡＷフィルタを利用したそのようなインプリメンテーションを示している。図１Ｂにおいて、図１のＴＸ信号パスは、ＳＡＷフィルタ１５０及びＰＡ１６０にさらに結合されている。ＰＡ１６０は、デュプレクサ１７０及びアンテナ１８０を介してエア（air）に送信する前にＴＸ信号を増幅する。外部ＳＡＷフィルタ１５０は、送信される信号からのアウトオブバンドエミッションを減衰させるように働く。ＳＡＷフィルタ１５０は、例えばデュプレクサ１７０によってＲＸ周波数帯に与えられる（afforded）ＴＸ信号の減衰が不十分であるインプリメンテーションに含められるかもしれない。
図１Ｂにおいて、ＳＡＷフィルタ１５０がＴＸ信号内のアウトオブバンドエミッションを減衰させることを手伝っている（help）間に、インバンド（in-band）ＴＸ信号への望ましくない減衰が導入されるかもしれない。そのような場合には、ｐＤＡ１２０は、ＳＡＷフィルタ１５０のインバンド減衰（in-band attenuation）を補償する（compensate）ために、付加的なゲインを供給することができる。しかしながら、ｐＤＡ１２０自体はＴＸ信号に望ましくない非線形歪み（non-linear distortion）アウトオブバンドノイズを導入するかもしれないことに、留意すべきである。
代替的な無線スタンダード及び／又は動作の周波数帯のための設計において、ＲＸ周波数帯内のＴＸチェーンによって生成される許容可能なノイズのためのスペックは、より厳格でないかもしれない。これは、ＲＸ帯内における無線デバイスのデュプレクサリジェクションが十分であると思われる、例えばＷＣＤＭＡ／ＣＤＭＡ及び／又はＧＳＭ（登録商標）／ＥＤＧＥスタンダードの周波数帯におけるケースであるかもしれない。そのような設計では、外部ＳＡＷフィルタ１５０はコストを節約するために省略されるかもしれず、一方ｐＤＡもまた、ｐＤＡによって供給される付加的なゲインが要求されないとして、省略されるかもしれない。図１Ｃは、そのようなアプリケーションのための送信機インプリメンテーションを示しており、バラン第２エレメント１０１．２のノード１０１．２ａは、ｐＤＡに結合されることなく、キャパシタ１２５を介してＤＡ１３０に直接的に結合されている。
複数の無線スタンダード及び／又は周波数帯にわたるロウミング（roaming）をサポートするために、無線デバイスのための送信機回路は、上述したような、代替的な（alternative）、相容れない（conflicting）、複数の設計スペックを満たすことができなければならない。特に、１つの周波数帯のための送信機回路は、十分なノイズ除去及びゲインのために外部ＳＡＷフィルタ及びｐＤＡを要求するかもしれず、他の周波数帯のための送信機回路は、十分な線形性及びノイズ除去のために外部ＳＡＷフィルタ及びｐＤＡを要求しないかもしれない。従来技術では、そのようなマルチバンド／マルチモード送信機回路は、ＴＸ信号パスの複数の例（multiple instance）を供給することによって典型的にはインプリメントされていた。例えば、単一の送信機回路は、図１Ｃ等に示されたように、外部ＳＡＷフィルタなしにサポートするように設計されたＴＸ回路の例（instance）に加えて、図１Ｂに示されたように、外部ＳＡＷフィルタをサポートするように設計されたＴＸ回路の例（instance）を合体（incorporate）するかもしれない。ＴＸ回路の複数の例を合体することが、複数のスタンダード及び／又は周波数帯をサポートする際にフレキシビリティを与える一方、同一の回路を複数回、複製（replicate）しなければならないことから、ダイエリア（die area）及びコストの観点から非効率的である。
本開示によれば、ＴＸ信号パスのあるコンポーネントは、マルチスタンダード／マルチ周波数帯の送信機回路のダイエリア及びコストを削減するために、動作のモードの要求に依存して構成可能に作成されているかもしれない。
図２は、本開示にしたがった構成可能なＴＸ信号パスの実施形態を示している。図２において、ｐＤＡ１２０の入力及び出力は、バイパス（bypass）スイッチ２００によってシャント（shunt）されている。スイッチ２００は、制御信号Ａ１に結合されている。
１つのモードでは、制御信号Ａ１を用いてスイッチ２００をターンオンすることにより、バラン（balun）１０１のノード１０１．２ａがキャパシタ１２５を介してＤＡ１３０の入力に直接結合されるように、ｐＤＡ１２０がバイパスされることができる。バイパスされたｐＤＡモードは、図１Ｂを参照して先に説明したように、外部ＳＡＷフィルタが要求されないスタンダード或いは周波数帯にしたがった送信機回路の動作中に有効である。スイッチ２００によってバイパスされたｐＤＡ１２０に関連して、ｐＤＡ１２０は対応する制御信号（図示せず）を用いてパワーダウンされるかもしれない。バイパスされたｐＤＡ動作中にｐＤＡ１２０をディセーブルにすることにより、そうでない場合にｐＤＡ１２０によって消費されるであろう電力を削減できるかもしれず、それにより構成可能な低電力の送信機回路を提供する。
代替モードでは、制御信号Ａ１を用いてスイッチ２００をターンオフすることにより、図１Ｂを参照して先に説明したように、外部ＳＡＷフィルタが供給されるモード或いは周波数帯での動作のために、ＴＸ回路内にｐＤＡ１２０が保持されることができる。さらに、ＴＸ信号パス内に保持されたｐＤＡ１２０に関連して、ｐＤＡ１２０は対応する制御信号（図示せず）を用いてパワーオンされるかもしれない。
図２Ａは、ＮＭＯＳトランジスタ２００Ａのようなバイパススイッチの実施形態を示している。図２Ａにおいて、ＮＭＯＳスイッチ２００Ａのサイズは、線形性、ゲイン及びノイズを考慮してバランスがとれるように選ばれる。例えば、ＮＭＯＳスイッチ２００Ａの大きなサイズは、スイッチのターンオン抵抗を低減させるかもしれず、それはスイッチによってＴＸ信号に導入される減衰を最小限にするという利点となる。しかしながら、大きなスイッチサイズは、スイッチがターンオン或いはオフしたときに負荷キャパシタンスの増大になるかもしれず、それはノード１０１．２ａでのバランキャパシタンスコンビネーションの共鳴周波数を減少させるかもしれない。大きなスイッチサイズは、スイッチのリバースアイソレーション（reverse isolation）（例えば、Ｓ１２パラメータの増加）を減少させるかもしれず、出力から入力へのフィードバックを通してｐＤＡ内の潜在的な不安定さ（potential instability）につながる。当業者は、ＮＭＯＳスイッチ２００Ａの最適なサイズは、例えばコンピュータ回路シミュレーションを通して決められるかもしれないことを了解するであろう。一態様では、ＮＭＯＳスイッチ２００Ａによって導入されたオン抵抗は１オームよりも小さいかもしれず、スイッチのＳ１２パラメータはｐＤＡの安定性を確保するために−２０ｄＢよりも小さいかもしれない。一態様では、スイッチは、スイッチが動作するように予期された複数の周波数レンジの最も高い周波数での必須の基準（requisite criteria）に適合するように設計されているかもしれない。
図２Ａは、図示された任意のスイッチの態様に本開示の範囲を限定することを意味するものではない。当業者は、スイッチ２００が、ＰＭＯＳスイッチを含んだ、或いは公知のＴ−スイッチトポロジーのようなトポロジーを用いた、種々の代替的な方法によってインプリメントされるかもしれないことを認識するであろう。そのような代替的な態様は、本開示の範囲内であると考えられる。
図３は、本開示の他の態様を示しており、ＤＡ１３０の出力が複数の選択可能なオフチップコネクションに結合され、各オフチップコネクションがＴＸ回路をオフチップコンポーネントの異なったセットに結合させている。図３において、第１のオフチップコネクション２２０．１は、スイッチ３００．１を含んだ選択回路によって、ＤＡ１３０の出力に結合されている。同様に、第２から第Ｎのオフチップコネクション２２０．２から２２０．Ｎがそれぞれ、スイッチ３００．２から３００．Ｎを含んだ選択回路によって、ＤＡ１３０の出力に結合されている。スイッチ３００．１から３００．Ｎのそれぞれは、制御信号Ｃ１からＣＮにそれぞれ結合され、各対応するスイッチを選択的にターンオン又はオフする。図３において、パラメータＮは、本開示の態様においてサポートされたオフチップコンポーネントの別個のセットの数に特有の任意の数であるかもしれない。
図３において、各オフチップコネクション２２０．１から２２０．Ｎは、オフチップコンポーネント２５０．１から２５０．Ｎの個々のセットにそれぞれ結合されている。一態様では、オフチップコンポーネント２５０．１から２５０．Ｎの各セットは、例えば異なった無線スタンダード、動作のモード、周波数帯等にしたがった動作のために設計されたオフチップ回路を含んでいるかもしれない。例えば、オフチップコンポーネント２５０．１は、電力増幅器ＰＡ１ ２４０．１に結合された外部ＳＡＷフィルタＳＡＷ１ ２３０．１を含み、オフチップコンポーネント２５０．Ｎは、電力増幅器ＰＡＮ ２４０．Ｎを含み、ＳＡＷフィルタを含まない。当業者は、オフチップコネクションの任意の数Ｎが、本開示にしたがってＤＡ出力に結合されていてもよいことを了解するであろう。当業者はまた、オフチップコンポーネントのセットが、例えば他のフィルタ、アンテナ、マッチングネットワーク等、図３に示されていないコンポーネントをさらに含んでいてもよいことを了解するであろう。
図３Ａは、図３を参照して説明された技術の態様を示しており、５つの選択可能なオフチップコネクションに結合されたスイッチのインプリメンテーションをフィーチャーしている。図３Ａに示された態様は、説明目的のためだけであり、本開示の技術を任意の数のオフチップコネクション、スイッチ或いは示された構成可能なモードに限定することを意味するものではない。
図３Ａにおいて、選択回路は、ＤＡ出力をオフチップコネクション２２０．１に結合させるＰＭＯＳスイッチ２１０．１、及びオフチップコネクション２２０．１を接地に結合させるＮＭＯＳ接地スイッチ２１５．１を含んでいる。オフチップコネクション２２０．２から２２０．５は、同様に対応する選択回路を有している。スイッチ２１０．１から２１０．５は、対応する制御信号Ｃ１’からＣ５’（図３に示された制御信号Ｃ１からＣＮに対して極性が相補的（complementary）な信号を表す）を設定することによって、選択的にターンオン又はオフすることに留意すべきである。例えば、ＤＡ１３０の出力をオフチップコネクション２２０．１に選択的に結合させるために、ＰＭＯＳスイッチ２１０．１はターンオンし、ＰＭＯＳスイッチ２１０．２から２１０．５はターンオフする。同様に、ＮＭＯＳ接地スイッチ２１５．１はターンオフし、ＮＭＯＳ接地スイッチ２１５．２から２１５．５はターンオンする。任意の時間にオフチップコネクションの１つだけを選択的にイネーブルにすることにより、ＤＡ１３０の出力は、ＤＡ１３０の出力に過度に負荷をかける（load）ことなく、オフチップコンポーネントの複数のセットの中をマルチプレックスさせられるかもしれない。
スイッチ２１０．１から２１０．５の挿入ロス（insertion loss）を低減するため、ＰＭＯＳトランジスタのバルク（bulk）を供給電圧（supply voltage）ＶＤＤに結合させるように、抵抗Ｒ１からＲ５を設けてもよい。一態様では、スイッチ２１０．１から２１０．５は、高電圧、厚い酸化物のＰＭＯＳトランジスタであるかもしれない。制御電圧Ｃ１’からＣ５’は、ドライバ増幅器（ＤＡ）１３０の供給電圧ＶＤＤの対応する電圧レベルよりもオフ状態において高い電圧レベルを有しているかもしれない。これは、ＤＡ１３０の出力電圧が、例えばインダクタ負荷のコモンソース増幅器トポロジーを採用するＤＡ回路において、ＶＤＤよりも上にスイングするときに、有効であるかもしれない。
図３Ａにおいて、ＰＭＯＳスイッチ２１０．１から２１０．５のサイズは、線形性、ゲイン、及びノイズを考慮したバランスがとれるように選ばれるかもしれない。例えば、小さいデバイスサイズは、複数のオフチップコネクション間のよりよいアイソレーションにつながるが、高い挿入ロスにつながる。一方、大きいデバイスサイズは、低い挿入ロスにつながるが、より悪いアイソレーションにつながる。スイッチのサイズは、図２ＡのＮＭＯＳスイッチ２００Ａを参照して説明されたファクターを考慮して選ばれるかもしれない。当業者は、ＰＭＯＳスイッチ２１０．１から２１０．５の最適なサイズは、例えばコンピュータ回路シミュレーションを通して決められるかもしれないことを了解するであろう。
当業者は、図３に示されたスイッチ３００．１から３００．Ｎは、図３Ａに示されていない代替的なスイッチタイプ及びアーキテクチャを用いてインプリメントされるかもしれない。例えば、代替的な態様では、厚い酸化物のＮＭＯＳトランジスタが、図３Ａに示されたＰＭＯＳトランジスタ２１０．１から２１０．５の代わりに用いられるかもしれない。そのような態様では、ＤＡ１３０の出力は、対応するＡＣ結合キャパシタ（図示せず）を通して各ＮＭＯＳスイッチトランジスタに結合されるかもしれない。そのような代替的なスイッチインプリメンテーションは、本開示の範囲内であると考えられる。
図４は、図２及び３で示された送信機回路のための構成セッティング（configuration setting）の例を示している。セッティング＃１によれば、制御信号Ａ１はＬＯであり、ｐＤＡイネーブル信号ｐＤＡＥＮ（図１ＡのＥＮ１のような）はＨＩであり、Ｃ１に対応するオフチップコネクションはターンオンしている。このセッティングでは、ｐＤＡ１２０はアクティブであり、外部ＳＡＷフィルタＳＡＷ１ ２３０．１はＤＡ出力に結合され、ＳＡＷフィルタされた出力は電力増幅器ＰＡ１ ２４０．１に供給される。セッティング＃１に対応するＴＸ信号パスは、図１Ｂで示されたＴＸ信号パスと同じ特性を有しているように見られる。セッティング＃１に対応するＴＸ信号パスは、例えば、コラム“例示モード”の下に記載されているように、動作の９００ＭＨｚ周波数レンジでのＷＣＤＭＡスタンダードにしたがったＴＸオペレーションをサポートするために用いられるかもしれない。
セッティング＃２によれば、制御信号Ａ１はＨＩであり、ｐＤＡＥＮはＬＯであり、Ｃ２に対応するオフチップコネクションはターンオンしている。このセッティングでは、ｐＤＡ１２０はバイパスされ、外部ＳＡＷフィルタＳＡＷ２ ２３０．２が設けられ、フィルタされた出力は電力増幅器ＰＡ２ ２４０．２に供給される。セッティング＃２に対応するＴＸ信号パスは、例えば、動作の７００ＭＨｚ周波数レンジでのＣＤＭＡ１Ｘ及び／又はＬＴＥ（Long-Term Evolution）スタンダードにしたがったＴＸオペレーションをサポートするために用いられるかもしれない。
セッティング＃３によれば、制御信号Ａ１はＨＩであり、ｐＤＡＥＮはＬＯであり、Ｃ３に対応するオフチップコネクションはターンオンしている。このセッティングでは、ｐＤＡ１２０はバイパスされ、外部ＳＡＷフィルタは設けられておらず、ＤＡ出力は電力増幅器ＰＡ３ ２４０．３に直接結合されている。セッティング＃３に対応するＴＸ信号パスは、図１Ｃで示されたＴＸ信号パスと同じ特性を有しているように見られる。セッティング＃３に対応するＴＸ信号パスは、例えば、ＧＳＭ（登録商標）／ＥＤＧＥスタンダードにしたがったＴＸオペレーションをサポートするために用いられるかもしれない。
セッティング＃４によれば、制御信号Ａ１はＨＩであり、ｐＤＡＥＮはＬＯであり、Ｃ４に対応するオフチップコネクションはターンオンしている。このセッティングでは、ｐＤＡ１２０はバイパスされ、外部ＳＡＷフィルタは設けられておらず、ＤＡ出力は電力増幅器ＰＡ４ ２４０．４に直接結合されている。セッティング＃４に対応するＴＸ信号パスは、図１Ｃで示されたＴＸ信号パスと同じ特性を有しているように見られる。セッティング＃４に対応するＴＸ信号パスは、例えば、ＣＤＭＡ１ＸスタンダードにしたがったＴＸオペレーションをサポートするために用いられるかもしれない。
セッティング＃５によれば、制御信号Ａ１はＬＯであり、ｐＤＡＥＮはＨＩであり、Ｃ５に対応するオフチップコネクションはターンオンしている。このセッティングでは、ｐＤＡ１２０はアクティブであり、外部ＳＡＷフィルタは設けられておらず、ＤＡ出力は電力増幅器ＰＡ５ ２４０．５に直接結合されている。セッティング＃５に対応するＴＸ信号パスは、例えば、ＰＣＳ（Personal Communication Service）周波数でのＷＣＤＭＡスタンダードにしたがったＴＸオペレーションをサポートするために用いられるかもしれない。
図４に示されたような構成セッティングを選択することにより、図２及び３に示された送信機アーキテクチャは、送信機回路の単一例（single instance）を用いてマルチモード／マルチバンド動作を許容し、その一方、マルチスタンダード及びロウミング（roaming）アプリケーションのための複数のオフチップコネクションを供給する。
図５は、本開示にしたがった方法の態様を示している。図５に示された態様は、説明だけのためであることを意味し、本開示の範囲が図示された態様に限定されることを意味しないことに留意されたい。さらに、図５に示されたステップの順序は、開示された技術をステップの任意の特別のシーケンスに限定するものとして解釈すべきではない。
図５において、ステップ５００では、ＴＸ信号がｐＤＡの入力に供給される。ステップ５１０では、ｐＤＡ出力がＤＡの入力に結合される。ステップ５２０では、ｐＤＡ入力及びｐＤＡ出力をシャントするバイパススイッチが供給される。ステップ５３０では、動作の第１のモードの間に、ｐＤＡがバイパススイッチによってバイパスされ、ｐＤＡがターンオフされる。ステップ５４０では、動作の第２のモードの間に、ｐＤＡはバイパスされず、ターンオンされる。ステップ５５０では、ここですでに開示されたように、さらなるプロセスのために、ＤＡ出力が複数のオフチップコネクションの少なくとも１つに選択的に結合される。
ここで述べた教示に基づき、ここで開示された態様は任意の他の態様に依存せずにインプリメントされることができ、２つ以上のこれらの態様は種々の方法で組み合わされることができる。１つ以上の典型的な態様において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、或いはそれらの任意の組み合わせでインプリメントされることができる。ソフトウェアでインプリメントされたとすると、機能は、コンピュータ可読媒体上に、１以上のインストラクション或いはコードとして、記憶され或いは伝達される。コンピュータ可読媒体は、１つの場所から他の場所にコンピュータプログラムの伝送を容易にする任意の媒体を含んだ通信媒体（communication media）及びコンピュータ記憶媒体（computer storage media）の両方を含む。記憶媒体は、コンピュータによってアクセスされることのできる任意の入手可能な媒体である。例示として、限定されるものではないが、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、或いは他の光学的ディスクストレージ、磁気的ディスクストレージ、或いは他の磁気的ディスクストレージデバイス、或いは、インストラクション或いはデータ構造の形で所望のプログラムコードを運び（carry）或いは記憶する（store）ために用いられることができ、コンピュータによってアクセスされることのできる任意の他の媒体であり得る。また、任意の接続（connection）は、適切にコンピュータ可読媒体と呼ばれる。例えば、ソフトウェアが、ウェブサイト、サーバー、或いは同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、ラジオ、マイクロ波のような無線技術、を用いた他のリモートソースから伝送される場合には、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、ラジオ、マイクロ波のような無線技術は、媒体の定義に含まれる。ここで用いられるようなディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスクを含み、ディスク（disk）は通常は磁気的にデータを再生し、ディスク（disc）はレーザーによって光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
この明細書及び特許請求の範囲において、エレメントが他のエレメントに“接続され（connected to）”或いは“結合され（coupled to）”として言及されているときには、他のエレメントに直接的に接続され或いは結合されているとすることができ、或いは間に介在するエレメントが存在していてもよい。一方、エレメントが他のエレメントに“直接接続され（directly connected to）”或いは“直接結合され（directly coupled to）”として言及されているときには、間に介在するエレメントは存在していない。
多くの態様及び例が述べられてきた。しかしながら、これらの例に対する種々の変更が可能であり、ここに表された原理は、同様に他の態様に適用されることが可能である。これらの及び他の態様は、特許請求の範囲内のものである。
以下、本願の原出願時の発明を付記する。
［付記１］
通信デバイスの送信機を構成するための方法であって、
送信（ＴＸ）信号をプリドライバ増幅器（ｐＤＡ）の入力に供給することであって、前記ｐＤＡがｐＤＡ出力を有し、前記ｐＤＡがｐＤＡ制御信号によって選択的にターンオン及びオフすることと、
前記ｐＤＡ出力をドライバ増幅器（ＤＡ）の入力に結合させることであって、前記ＤＡがＤＡ出力を有することと、
前記ｐＤＡ入力及び前記ｐＤＡ出力をシャントするバイパススイッチを供給することであって、前記バイパススイッチがバイパス制御信号によって制御されることと、
動作の第１のモードの間に、前記バイパス制御信号が前記バイパススイッチをターンオンさせるように設定し、前記ｐＤＡ制御信号が前記ｐＤＡをターンオフさせるように設定することと、
動作の第２のモードの間に、前記バイパス制御信号が前記バイパススイッチをターンオフさせるように設定し、前記ｐＤＡ制御信号が前記ｐＤＡをターンオンさせるように設定することと、
を備えた方法。
［付記２］
前記バイパススイッチは、ＮＭＯＳトランジスタを備える
付記１の方法。
［付記３］
前記動作の第２のモードは、外部ＳＡＷフィルタを用いて前記ＤＡの前記出力をさらにフィルタリングすることを備える
付記１の方法。
［付記４］
前記ｐＤＡ制御信号が前記ｐＤＡをターンオフさせるように設定することは、前記ｐＤＡを電圧サプライに結合させるｐＤＡスイッチトランジスタをターンオフさせることを含み、前記ｐＤＡ制御信号が前記ｐＤＡをターンオンさせるように設定することは、前記ｐＤＡスイッチトランジスタをターンオンさせることを含む
付記１の方法。
［付記５］
前記ｐＤＡスイッチトランジスタは、ＰＭＯＳトランジスタである
付記４の方法。
［付記６］
前記ｐＤＡはコモンソースカスコード増幅器ステージを備え、前記コモンソースカスケード増幅器ステージはインダクタ負荷に結合され、前記ｐＤＡスイッチトランジスタは前記インダクタ負荷を電圧サプライに結合させる
付記５の方法。
［付記７］
前記ＴＸ信号は第１の結合キャパシタを介して前記コモンソースカスコード増幅器ステージの入力に結合され、前記コモンソースカスコード増幅器ステージの出力は第２の結合キャパシタを介して前記ＤＡに結合されている
付記６の方法。
［付記８］
前記ＴＸ信号はバラン（balun）のシングルエンドエレメントによって生成され、前記バランの前記シングルエンドエレメントはバランの差動エレメントに結合され、前記バランの前記差動エレメントはアップコンバーティングミキサに結合されている
付記１の方法。
［付記９］
前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備えることと、
オフチップコネクション制御信号に基づいて前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることと
をさらに備えた付記１の方法。
［付記１０］
前記動作の第２のモードの間に表面音響波（ＳＡＷ）フィルタを含むオフチップコンポーネントのセットに前記ＤＡ出力を結合させるオフチップコネクションをイネーブルにすることをさらに備えた
付記９の方法。
［付記１１］
前記動作の第２のモードは、９００ＭＨｚの周波数レンジでのＷＣＤＭＡスタンダードにしたがったＴＸ動作に対応する
付記１０の方法。
［付記１２］
前記動作の第１のモードの間に表面音響波（ＳＡＷ）フィルタを含むオフチップコンポーネントのセットに前記ＤＡ出力を結合させるオフチップコネクションをイネーブルにすることをさらに備えた
付記９の方法。
［付記１３］
前記動作の第１のモードは、７００ＭＨｚの周波数レンジでのＣＤＭＡ１Ｘ又はＬＴＥスタンダードにしたがったＴＸ動作に対応する
付記１２の方法。
［付記１４］
前記動作の第１のモードの間にＳＡＷフィルタを含まないオフチップコンポーネントのセットに前記ＤＡ出力を結合させるオフチップコネクションをイネーブルにすることをさらに備えた
付記１０の方法。
［付記１５］
前記動作の第１のモードは、ＧＳＭ（登録商標）／ＥＤＧＥスタンダードにしたがったＴＸ動作に対応する
付記１４の方法。
［付記１６］
前記動作の第１のモードは、ＣＤＭＡ１ＸスタンダードにしたがったＴＸ動作に対応する
付記１４の方法。
［付記１７］
前記動作の第２のモードの間にＳＡＷフィルタを含まないオフチップコンポーネントのセットに前記ＤＡ出力を結合させるオフチップコネクションをイネーブルにすることをさらに備えた
付記１０の方法。
［付記１８］
前記動作の第２のモードは、ＰＣＳ周波数レンジでのＷＣＤＭＡスタンダードにしたがったＴＸ動作に対応する
付記１７の方法。
［付記１９］
前記選択可能なオフチップコネクションの少なくとも１つを選択することは、対応するオフチップコネクションスイッチをターンオンさせることを含む
付記１４の方法。
［付記２０］
前記選択可能なオフチップコネクションの少なくとも１つを選択することは、前記選択されたオフチップコネクションに関連付けられていない少なくとも１つのオフチップコネクションスイッチをターンオフさせることをさらに備える
付記１９の方法。
［付記２１］
各オフチップコネクションスイッチは、前記ＤＡ出力を前記対応するオフチップコネクションに結合させるＰＭＯＳトランジスタを備える
付記２０の方法。
［付記２２］
各オフチップコネクションは、前記オフチップコネクションを接地に結合させるオフチップコネクション接地スイッチをさらに備える
付記２１の方法。
［付記２３］
前記オフチップコネクション接地スイッチは、ＮＭＯＳトランジスタを備える
付記２２の方法。
［付記２４］
前記選択可能なオフチップコネクションの少なくとも１つを選択することは、対応するオフチップコネクション接地スイッチをターンオフさせることを備える
付記２３の方法。
［付記２５］
前記選択可能なオフチップコネクションの少なくとも１つを選択することは、前記選択されたオフチップコネクションに関連付けられていない少なくとも１つのオフチップコネクション接地スイッチをターンオンさせることを備える
付記２４の方法。
［付記２６］
各オフチップコネクションの前記ＰＭＯＳトランジスタのバルクは、抵抗を介してソース電圧に結合されている
付記２１の方法。
［付記２７］
通信デバイスのための送信機装置であって、
送信（ＴＸ）信号に結合されたｐＤＡ入力を有するプリドライバ増幅器（ｐＤＡ）であって、ｐＤＡ出力を有し、ｐＤＡ制御信号によって選択的にターンオン及びオフするｐＤＡと、
前記ｐＤＡ出力に結合されたＤＡ入力を有するドライバ増幅器（ＤＡ）であって、ＤＡ出力を有するＤＡと、
前記ｐＤＡ入力及び前記ｐＤＡ出力をシャントし、バイパス制御信号によって制御されるバイパススイッチであって、動作の第１のモードの間に前記バイパススイッチをターンオンさせ且つ前記ｐＤＡをターンオフさせるように前記バイパス制御信号を設定し、動作の第２のモードの間に前記バイパススイッチをターンオフさせ且つ前記ｐＤＡをターンオンさせるように前記バイパス制御信号を設定するように、前記バイパス制御信号が構成されたバイパススイッチと、
を備えた装置。
［付記２８］
前記バイパススイッチは、ＮＭＯＳトランジスタを備える
付記２７の装置。
［付記２９］
前記ｐＤＡ制御信号は、前記ｐＤＡを電圧サプライに結合させるｐＤＡスイッチトランジスタに結合されている
付記２７の装置。
［付記３０］
前記ｐＤＡスイッチトランジスタは、ＰＭＯＳトランジスタである
付記２９の装置。
［付記３１］
前記ｐＤＡはコモンソースカスコード増幅器ステージを備え、前記コモンソースカスケード増幅器ステージはインダクタ負荷に結合され、前記ｐＤＡスイッチトランジスタは前記インダクタ負荷を電圧サプライに結合させる
付記３０の装置。
［付記３２］
前記ＴＸ信号は第１の結合キャパシタを介して前記コモンソースカスコード増幅器ステージの入力に結合され、前記コモンソースカスコード増幅器ステージの出力は第２の結合キャパシタを介して前記ＤＡに結合されている
付記３１の装置。
［付記３３］
差動エレメントに結合されたシングルエンドエレメントを備えたバラン（balun）と、
前記バランに結合されたアップコンバーティングミキサであって、前記バランの前記差動エレメントが前記ＴＸ信号を生成するアップコンバーティングミキサと、
をさらに備えた付記２７の装置。
［付記３４］
複数の選択可能なオフチップコネクションであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備える複数の選択可能なオフチップコネクションと、
前記複数の選択可能なオフチップコネクションの少なくとも１つをターンオンさせるオフチップコネクション制御信号と、
をさらに備えた付記２７の装置。
［付記３５］
オフチップコネクションが動作の第２のモードの間にＳＡＷフィルタを含むオフチップコンポーネントのセットに前記ＤＡ出力を結合させる
付記３４の装置。
［付記３６］
オフチップコネクションが動作の第１のモードの間にＳＡＷフィルタを含まないオフチップコンポーネントのセットに前記ＤＡ出力を結合させる
付記３４の装置。
［付記３７］
各オフチップコネクションスイッチは、前記ＤＡ出力を前記対応するオフチップコネクションに結合させるＰＭＯＳトランジスタを備える
付記３４の装置。
［付記３８］
各オフチップコネクションは、前記オフチップコネクションを接地に結合させるオフチップコネクション接地スイッチをさらに備える
付記３７の装置。
［付記３９］
各オフチップコネクションの前記ＰＭＯＳトランジスタのバルクは、抵抗を介してソース電圧に結合されている
付記３７の装置。
［付記４０］
通信デバイスのための送信機装置であって、
送信（ＴＸ）信号に結合されたｐＤＡ入力を有するプリドライバ増幅器（ｐＤＡ）であって、ｐＤＡ出力を有し、ｐＤＡ制御信号によって選択的にターンオン及びオフするｐＤＡと、
前記ｐＤＡ出力に結合されたＤＡ入力を有するドライバ増幅器（ＤＡ）であって、ＤＡ出力を有するＤＡと、
動作の第１のモードの間に前記ｐＤＡをバイパスし前記ｐＤＡをターンオフさせ、動作の第２のモードの間に前記ｐＤＡをバイパスせず前記ｐＤＡをターンオンさせるための手段と、
を備えた装置。
［付記４１］
前記ＤＡ出力を複数のオフチップコネクションの１つに選択的に結合させるための手段をさらに備えた
付記４０の装置。
［付記４２］
通信デバイスの送信機を構成するための方法であって、
送信（ＴＸ）信号をドライバ増幅器（ＤＡ）の入力に供給することであって、前記ＤＡがＤＡ出力を有することと、
前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備えることと、
オフチップコネクション制御信号に基づいて前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることと、
を備えた方法。
［付記４３］
前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることは、
前記ＤＡ出力を複数の厚い酸化物ＰＭＯＳデバイスのドレインに結合させることであって、各ＰＭＯＳデバイスのソースが前記複数の選択可能なオフチップコネクションの対応する１つに結合されていることを備え、
前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることは、
前記イネーブルにされた選択可能なオフチップコネクションに対応する前記ＰＭＯＳデバイスのゲートにロウ電圧レベルを供給することと、
イネーブルにされていない前記選択可能なオフチップコネクションに対応する前記ＰＭＯＳデバイスのゲートにハイ電圧レベルを供給することと、を備える
付記４２の方法。
［付記４４］
前記複数の選択可能なオフチップコネクションのそれぞれを対応するＮＭＯＳデバイスのドレインに結合させることをさらに備え、各ＮＭＯＳデバイスのソースが接地電圧に結合されており、
前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることは、
前記イネーブルにされた選択可能なオフチップコネクションに対応する前記ＮＭＯＳデバイスのゲートにロウ電圧レベルを供給することと、
イネーブルにされていない前記選択可能なオフチップコネクションに対応する前記ＮＭＯＳデバイスのゲートにハイ電圧レベルを供給することと、を備える
付記４３の方法。
［付記４５］
前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることは、
前記ＤＡ出力を複数の厚い酸化物ＮＭＯＳデバイスのドレインに対応するＡＣ結合キャパシタを介して結合させることであって、各ＮＭＯＳデバイスのソースが前記複数の選択可能なオフチップコネクションの対応する１つに結合されていることを備え、
前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることは、
前記イネーブルにされた選択可能なオフチップコネクションに対応する前記ＮＭＯＳデバイスのゲートにハイ電圧レベルを供給することと、
イネーブルにされていない前記選択可能なオフチップコネクションに対応する前記ＮＭＯＳデバイスのゲートにロウ電圧レベルを供給することと、を備える
付記４２の方法。
［付記４６］
通信デバイスのための送信機装置であって、
ＤＡ出力を有するドライバ増幅器（ＤＡ）と、
複数の選択可能なオフチップコネクションであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備える複数の選択可能なオフチップコネクションと、
前記複数の選択可能なオフチップコネクションの少なくとも１つをターンオンさせるオフチップコネクション制御信号と、
を備えた装置。
［付記４７］
通信デバイスのための送信機装置であって、
ＤＡ出力を有するドライバ増幅器（ＤＡ）と、
前記ＤＡ出力を複数のオフチップコネクションの１つに選択的に結合させるための手段と、
を備えた装置。

Claims (45)

  1. 通信デバイスの送信機を構成するための方法であって、
    送信（ＴＸ）信号をプリドライバ増幅器（ｐＤＡ）の入力に供給することであって、前記ｐＤＡがｐＤＡ出力を有し、前記ｐＤＡがｐＤＡ制御信号によって選択的にターンオン及びオフすることと、
    前記ｐＤＡ出力をドライバ増幅器（ＤＡ）の入力に結合させることであって、前記ＤＡがＤＡ出力を有することと、
    前記ｐＤＡ入力及び前記ｐＤＡ出力をシャントするバイパススイッチを供給することであって、前記バイパススイッチがバイパス制御信号によって制御されることと、
    動作の第１の通信モードの間に、前記バイパス制御信号が前記バイパススイッチをターンオンさせるように設定し、前記ｐＤＡ制御信号が前記ｐＤＡをターンオフさせるように設定することと、
    前記第１の通信モードと異なる、動作の第２の通信モードの間に、前記バイパス制御信号が前記バイパススイッチをターンオフさせるように設定し、前記ｐＤＡ制御信号が前記ｐＤＡをターンオンさせるように設定することと、
    を備え、
    前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備えることと、
    オフチップコネクション制御信号に基づいて前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることと
    をさらに備えた方法。
  2. 前記バイパススイッチは、ＮＭＯＳトランジスタを備える
    請求項１の方法。
  3. 前記動作の第２の通信モードは、外部ＳＡＷフィルタを用いて前記ＤＡの前記出力をさらにフィルタリングすることを備える
    請求項１の方法。
  4. 前記ｐＤＡ制御信号が前記ｐＤＡをターンオフさせるように設定することは、前記ｐＤＡを電圧サプライに結合させるｐＤＡスイッチトランジスタをターンオフさせることを含み、前記ｐＤＡ制御信号が前記ｐＤＡをターンオンさせるように設定することは、前記ｐＤＡスイッチトランジスタをターンオンさせることを含む
    請求項１の方法。
  5. 前記ｐＤＡスイッチトランジスタは、ＰＭＯＳトランジスタである
    請求項４の方法。
  6. 前記ｐＤＡはコモンソースカスコード増幅器ステージを備え、前記コモンソースカスケコード増幅器ステージはインダクタ負荷に結合され、前記ｐＤＡスイッチトランジスタは前記インダクタ負荷を電圧サプライに結合させる
    請求項５の方法。
  7. 前記ＴＸ信号は第１の結合キャパシタを介して前記コモンソースカスコード増幅器ステージの入力に結合され、前記コモンソースカスコード増幅器ステージの出力は第２の結合キャパシタを介して前記ＤＡに結合されている
    請求項６の方法。
  8. 前記ＴＸ信号はバラン（balun）のシングルエンドエレメントによって生成され、前記バランの前記シングルエンドエレメントはバランの差動エレメントに結合され、前記バランの前記差動エレメントはアップコンバーティングミキサに結合されている
    請求項１の方法。
  9. 前記動作の第２の通信モードの間に表面音響波（ＳＡＷ）フィルタを含むオフチップコンポーネントのセットに前記ＤＡ出力を結合させるオフチップコネクションをイネーブルにすることをさらに備えた
    請求項１の方法。
  10. 前記動作の第２の通信モードは、９００ＭＨｚの周波数レンジでのＷＣＤＭＡスタンダードにしたがったＴＸ動作に対応する
    請求項９の方法。
  11. 前記動作の第１の通信モードの間に表面音響波（ＳＡＷ）フィルタを含むオフチップコンポーネントのセットに前記ＤＡ出力を結合させるオフチップコネクションをイネーブルにすることをさらに備えた
    請求項１の方法。
  12. 前記動作の第１の通信モードは、７００ＭＨｚの周波数レンジでのＣＤＭＡ１Ｘ又はＬＴＥスタンダードにしたがったＴＸ動作に対応する
    請求項１１の方法。
  13. 前記動作の第１の通信モードの間にＳＡＷフィルタを含まないオフチップコンポーネントのセットに前記ＤＡ出力を結合させるオフチップコネクションをイネーブルにすることをさらに備えた
    請求項９の方法。
  14. 前記動作の第１の通信モードは、ＧＳＭ（登録商標）／ＥＤＧＥスタンダードにしたがったＴＸ動作に対応する
    請求項１３の方法。
  15. 前記動作の第１の通信モードは、ＣＤＭＡ１ＸスタンダードにしたがったＴＸ動作に対応する
    請求項１３の方法。
  16. 前記動作の第２の通信モードの間にＳＡＷフィルタを含まないオフチップコンポーネントのセットに前記ＤＡ出力を結合させるオフチップコネクションをイネーブルにすることをさらに備えた
    請求項９の方法。
  17. 前記動作の第２の通信モードは、ＰＣＳ周波数レンジでのＷＣＤＭＡスタンダードにしたがったＴＸ動作に対応する
    請求項１６の方法。
  18. 前記選択可能なオフチップコネクションの少なくとも１つを選択することは、対応するオフチップコネクションスイッチをターンオンさせることを含む
    請求項１３の方法。
  19. 前記選択可能なオフチップコネクションの少なくとも１つを選択することは、前記選択されたオフチップコネクションに関連付けられていない少なくとも１つのオフチップコネクションスイッチをターンオフさせることをさらに備える
    請求項１８の方法。
  20. 各オフチップコネクションスイッチは、前記ＤＡ出力を前記対応するオフチップコネクションに結合させるＰＭＯＳトランジスタを備える
    請求項１９の方法。
  21. 各オフチップコネクションは、前記オフチップコネクションを接地に結合させるオフチップコネクション接地スイッチをさらに備える
    請求項２０の方法。
  22. 前記オフチップコネクション接地スイッチは、ＮＭＯＳトランジスタを備える
    請求項２１の方法。
  23. 前記選択可能なオフチップコネクションの少なくとも１つを選択することは、対応するオフチップコネクション接地スイッチをターンオフさせることを備える
    請求項２２の方法。
  24. 前記選択可能なオフチップコネクションの少なくとも１つを選択することは、前記選択されたオフチップコネクションに関連付けられていない少なくとも１つのオフチップコネクション接地スイッチをターンオンさせることを備える
    請求項２３の方法。
  25. 各オフチップコネクションの前記ＰＭＯＳトランジスタのバルクは、抵抗を介してソース電圧に結合されている
    請求項２０の方法。
  26. 通信デバイスのための送信機装置であって、
    送信（ＴＸ）信号に結合されたｐＤＡ入力を有するプリドライバ増幅器（ｐＤＡ）であって、ｐＤＡ出力を有し、ｐＤＡ制御信号によって選択的にターンオン及びオフするｐＤＡと、
    前記ｐＤＡ出力に結合されたＤＡ入力を有するドライバ増幅器（ＤＡ）であって、ＤＡ出力を有するＤＡと、
    前記ｐＤＡ入力及び前記ｐＤＡ出力をシャントし、バイパス制御信号によって制御されるバイパススイッチであって、前記第１の通信モードと異なる、動作の第１の通信モードの間に前記バイパススイッチをターンオンさせ且つ前記ｐＤＡをターンオフさせるように前記バイパス制御信号が設定され、動作の第２の通信モードの間に前記バイパススイッチをターンオフさせ且つ前記ｐＤＡをターンオンさせるように前記バイパス制御信号が設定されるバイパススイッチと、
    を備え、
    複数の選択可能なオフチップコネクションであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備える複数の選択可能なオフチップコネクションを備え、
    オフチップコネクション制御信号が、前記複数の選択可能なオフチップコネクションの少なくとも１つをターンオンさせる
    をさらに備えた装置。
  27. 前記バイパススイッチは、ＮＭＯＳトランジスタを備える
    請求項２６の装置。
  28. 前記ｐＤＡ制御信号は、前記ｐＤＡを電圧サプライに結合させるｐＤＡスイッチトランジスタに結合されている
    請求項２６の装置。
  29. 前記ｐＤＡスイッチトランジスタは、ＰＭＯＳトランジスタである
    請求項２８の装置。
  30. 前記ｐＤＡはコモンソースカスコード増幅器ステージを備え、前記コモンソースカスケコード増幅器ステージはインダクタ負荷に結合され、前記ｐＤＡスイッチトランジスタは前記インダクタ負荷を電圧サプライに結合させる
    請求項２９の装置。
  31. 前記ＴＸ信号は第１の結合キャパシタを介して前記コモンソースカスコード増幅器ステージの入力に結合され、前記コモンソースカスコード増幅器ステージの出力は第２の結合キャパシタを介して前記ＤＡに結合されている
    請求項３０の装置。
  32. 差動エレメントに結合されたシングルエンドエレメントを備えたバラン（balun）と、
    前記バランに結合されたアップコンバーティングミキサであって、前記バランの前記差動エレメントが前記ＴＸ信号を生成するアップコンバーティングミキサと、
    をさらに備えた請求項２６の装置。
  33. オフチップコネクションが動作の第２の通信モードの間にＳＡＷフィルタを含むオフチップコンポーネントのセットに前記ＤＡ出力を結合させる
    請求項２６の装置。
  34. オフチップコネクションが動作の第１の通信モードの間にＳＡＷフィルタを含まないオフチップコンポーネントのセットに前記ＤＡ出力を結合させる
    請求項２６の装置。
  35. 各オフチップコネクションスイッチは、前記ＤＡ出力を前記対応するオフチップコネクションに結合させるＰＭＯＳトランジスタを備える
    請求項２６の装置。
  36. 各オフチップコネクションは、前記オフチップコネクションを接地に結合させるオフチップコネクション接地スイッチをさらに備える
    請求項３５の装置。
  37. 各オフチップコネクションの前記ＰＭＯＳトランジスタのバルクは、抵抗を介してソース電圧に結合されている
    請求項３５の装置。
  38. 通信デバイスのための送信機装置であって、
    送信（ＴＸ）信号に結合されたｐＤＡ入力を有するプリドライバ増幅器（ｐＤＡ）であって、ｐＤＡ出力を有し、ｐＤＡ制御信号によって選択的にターンオン及びオフするｐＤＡと、
    前記ｐＤＡ出力に結合されたＤＡ入力を有するドライバ増幅器（ＤＡ）であって、ＤＡ出力を有するＤＡと、
    動作の第１の通信モードの間に前記ｐＤＡをバイパスし前記ｐＤＡをターンオフさせ、前記第１の通信モードと異なる、動作の第２の通信モードの間に前記ｐＤＡをバイパスせず前記ｐＤＡをターンオンさせるための手段と、
    を備え、
    複数の選択可能なオフチップコネクションであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備える複数の選択可能なオフチップコネクションを備え、
    オフチップコネクション制御信号が、前記複数の選択可能なオフチップコネクションの少なくとも１つをターンオンさせる
    をさらに備えた装置。
  39. 前記ＤＡ出力を複数のオフチップコネクションの１つに選択的に結合させるための手段をさらに備えた
    請求項３８の装置。
  40. 複数の通信モード構成可能な通信デバイスの送信機を構成するための方法であって、
    送信（ＴＸ）信号をドライバ増幅器（ＤＡ）の入力に供給することであって、前記ＤＡがＤＡ出力を有することと、
    前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備えることと、
    オフチップコネクション制御信号に基づいて前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることと、
    を備えた方法。
  41. 前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることは、
    前記ＤＡ出力を複数の厚い酸化物ＰＭＯＳデバイスのドレインに結合させることであって、各ＰＭＯＳデバイスのソースが前記複数の選択可能なオフチップコネクションの対応する１つに結合されていることを備え、
    前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることは、
    前記イネーブルにされた選択可能なオフチップコネクションに対応する前記ＰＭＯＳデバイスのゲートにロウ電圧レベルを供給することと、
    イネーブルにされていない前記選択可能なオフチップコネクションに対応する前記ＰＭＯＳデバイスのゲートにハイ電圧レベルを供給することと、を備える
    請求項４０の方法。
  42. 前記複数の選択可能なオフチップコネクションのそれぞれを対応するＮＭＯＳデバイスのドレインに結合させることをさらに備え、各ＮＭＯＳデバイスのソースが接地電圧に結合されており、
    前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることは、
    前記イネーブルにされた選択可能なオフチップコネクションに対応する前記ＮＭＯＳデバイスのゲートにロウ電圧レベルを供給することと、
    イネーブルにされていない前記選択可能なオフチップコネクションに対応する前記ＮＭＯＳデバイスのゲートにハイ電圧レベルを供給することと、を備える
    請求項４１の方法。
  43. 前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることは、
    前記ＤＡ出力を複数の厚い酸化物ＮＭＯＳデバイスのドレインに対応するＡＣ結合キャパシタを介して結合させることであって、各ＮＭＯＳデバイスのソースが前記複数の選択可能なオフチップコネクションの対応する１つに結合されていることを備え、
    前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることは、
    前記イネーブルにされた選択可能なオフチップコネクションに対応する前記ＮＭＯＳデバイスのゲートにハイ電圧レベルを供給することと、
    イネーブルにされていない前記選択可能なオフチップコネクションに対応する前記ＮＭＯＳデバイスのゲートにロウ電圧レベルを供給することと、を備える
    請求項４０の方法。
  44. 送信機を構成するための方法であって、
    動作の第１の通信モードにおいて、バイパス制御信号をバイパススイッチをターンオンさせるように設定し、プリドライバ増幅器（ｐＤＡ）制御信号をｐＤＡをターンオフさせるように設定することであって、送信（ＴＸ）信号が前記ｐＤＡの入力に供給され、前記ｐＤＡがドライバ増幅器（ＤＡ）の入力に結合される出力を有し、前記バイパススイッチが前記ｐＤＡ入力と前記前記ｐＤＡ出力との間に結合されることと、
    前記第１の通信モードと異なる動作の第２の通信モードにおいて、前記バイパス制御信号を前記バイパススイッチをターンオフさせるように設定し、前記ｐＤＡ制御信号を前記ｐＤＡをターンオンさせるように設定することと、
    前記ＤＡ出力を複数の選択可能なオフチップコネクションに結合させることであって、各オフチップコネクションが前記ＤＡ出力をオフチップコンポーネントのセットに結合させ、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させる対応するオフチップコネクションスイッチを備えることと、
    オフチップコネクション制御信号に基づいて前記複数の選択可能なオフチップコネクションの少なくとも１つをイネーブルにすることと、
    を備えた方法。
  45. 送信機を構成するための方法であって、
    第１の通信モードにおいて、複数の選択可能なオフチップコネクションの第１をイネーブルにし、前記複数の選択可能なオフチップコネクションの第２をディセーブルにすることであって、送信（ＴＸ）信号がドライバ増幅器（ＤＡ）の入力に供給され、前記ＤＡが前記複数の選択可能なオフチップコネクションに結合されるＤＡ出力を有し、各オフチップコネクションが前記ＤＡ出力を前記対応するオフチップコネクションに結合させるスイッチを備えることと、
    前記第１の通信モードと異なる第２の通信モードにおいて、前記複数の選択可能なオフチップコネクションの前記第２をイネーブルにし、前記複数の選択可能なオフチップコネクションの前記第１をディセーブルにすることと
    を備えた方法。
JP2013151114A 2008-08-01 2013-07-19 マルチモード構成可能な送信機回路 Expired - Fee Related JP5694458B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/184,341 US8099127B2 (en) 2008-08-01 2008-08-01 Multi-mode configurable transmitter circuit
US12/184,341 2008-08-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011521378A Division JP2011530241A (ja) 2008-08-01 2009-08-03 マルチモード構成可能な送信機回路

Publications (2)

Publication Number Publication Date
JP2014003626A JP2014003626A (ja) 2014-01-09
JP5694458B2 true JP5694458B2 (ja) 2015-04-01

Family

ID=41210888

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011521378A Pending JP2011530241A (ja) 2008-08-01 2009-08-03 マルチモード構成可能な送信機回路
JP2013151114A Expired - Fee Related JP5694458B2 (ja) 2008-08-01 2013-07-19 マルチモード構成可能な送信機回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011521378A Pending JP2011530241A (ja) 2008-08-01 2009-08-03 マルチモード構成可能な送信機回路

Country Status (7)

Country Link
US (1) US8099127B2 (ja)
EP (1) EP2332262A2 (ja)
JP (2) JP2011530241A (ja)
KR (1) KR101234893B1 (ja)
CN (2) CN102113222B (ja)
TW (1) TW201012082A (ja)
WO (1) WO2010014984A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010025556A1 (en) * 2008-09-05 2010-03-11 Icera Canada ULC A passive transmitter architecture with switchable outputs for wireless applications
US8417201B1 (en) * 2009-06-24 2013-04-09 Rf Micro Devices, Inc. Dual path multi-mode power amplifier routing architecture
US20110012696A1 (en) * 2009-07-20 2011-01-20 Sony Ericsson Mobile Communications Ab Switched acoustic wave resonator for tunable filters
US8494455B2 (en) * 2009-11-19 2013-07-23 Qualcomm, Incorporated Methods and apparatus for a resonant transmit/receive switch with transformer gate/source coupling
US8626084B2 (en) * 2010-05-13 2014-01-07 Qualcomm, Incorporated Area efficient concurrent matching transceiver
US8892159B2 (en) * 2011-05-12 2014-11-18 St-Ericsson Sa Multi-standard transceiver architecture with common balun and mixer
US8736368B2 (en) * 2011-08-16 2014-05-27 Qualcomm Incorporated Class E amplifier overload detection and prevention
JP5886025B2 (ja) 2011-12-20 2016-03-16 ルネサスエレクトロニクス株式会社 Ｒｆ電力増幅器およびその動作方法
US9392442B1 (en) 2013-09-26 2016-07-12 Sprint Communications Company L.P. Secured application communications
US9538489B1 (en) 2014-08-27 2017-01-03 Sprint Communications Company L.P. Wireless communication device to synchronize data transfer rates
US9692471B2 (en) * 2015-01-21 2017-06-27 Mediatek Singapore Pte. Ltd. Wireless receiver with high linearity
TWI563719B (en) * 2015-05-28 2016-12-21 Airoha Tech Corp Wideband front-end device and method for filtering rf signal
KR102296174B1 (ko) 2015-06-26 2021-08-31 삼성전자주식회사 전자 장치 및 그의 오디오 변환 방법
KR101930802B1 (ko) * 2017-01-23 2018-12-19 (주)에프씨아이 집적된 전력 증폭기를 갖는 ｃｍｏｓ 송수신기
US11283444B2 (en) 2018-03-28 2022-03-22 Intel Corporation Techniques for multiple signal fan-out

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE25561T1 (de) * 1982-06-30 1987-03-15 Kaiser Christian Verfahren zur anzucht und zum aussetzen von pflanzen oder keimlingen.
JPH06103809B2 (ja) 1988-06-10 1994-12-14 三菱電機株式会社 増幅回路
CA2088813C (en) * 1992-03-02 2004-02-03 Willem G. Durtler Automatic level control circuit for dual mode analog/digital cellular telephone
US5661434A (en) 1995-05-12 1997-08-26 Fujitsu Compound Semiconductor, Inc. High efficiency multiple power level amplifier circuit
US5774017A (en) * 1996-06-03 1998-06-30 Anadigics, Inc. Multiple-band amplifier
JP3387508B2 (ja) 1998-02-19 2003-03-17 株式会社エヌ・ティ・ティ・ドコモ 無線送信増幅装置
JP3587347B2 (ja) * 1998-08-07 2004-11-10 松下電器産業株式会社 無線通信装置および無線通信装置における送信電力制御方法
EP1032120A3 (en) 1999-02-26 2003-07-30 Matsushita Electric Industrial Co., Ltd. Power amplifier, power control method for power amplifier, and communication equipment
US6313698B1 (en) * 1999-09-24 2001-11-06 Qualcomm Incorporated Method and apparatus for wireless phone transmit power amplification with reduced power consumption
EP1156582A3 (en) * 2000-05-16 2004-04-28 Nokia Corporation Transmitter/receiver chain impedance optimization
JP2005184608A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 通信用半導体集積回路
JP4347072B2 (ja) * 2004-01-23 2009-10-21 株式会社ルネサステクノロジ マルチモード型無線通信回路および無線端末装置
US20070161358A1 (en) * 2006-01-12 2007-07-12 Sony Ericsson Mobile Communications Ab Multiband radio module
JP4311405B2 (ja) * 2006-02-10 2009-08-12 住友化学株式会社 タンタル錯体、オレフィン重合用触媒及びオレフィン重合体の製造方法。
KR101325571B1 (ko) * 2006-07-28 2013-11-06 삼성전자주식회사 전원공급장치 및 이를 구비한 화상형성장치
US7427894B2 (en) * 2006-12-06 2008-09-23 Avago Technologies Wireless Ip (Singapore) Pte Ltd. Dual-mode, dual-load high efficiency RF power amplifier
US7863986B2 (en) * 2008-08-11 2011-01-04 Qualcomm Incorporation Techniques for improving balun loaded-Q
US8606193B2 (en) * 2008-11-13 2013-12-10 Qualcomm Incorporated RF transceiver IC having internal loopback conductor for IP2 self test
US8688058B2 (en) * 2008-11-24 2014-04-01 Chiewcharn Narathong Techniques for improving transmitter performance

Also Published As

Publication number Publication date
CN102113222A (zh) 2011-06-29
TW201012082A (en) 2010-03-16
KR20110039369A (ko) 2011-04-15
US8099127B2 (en) 2012-01-17
CN104660276B (zh) 2019-11-19
CN102113222B (zh) 2015-03-25
WO2010014984A2 (en) 2010-02-04
WO2010014984A3 (en) 2010-04-15
EP2332262A2 (en) 2011-06-15
CN104660276A (zh) 2015-05-27
JP2014003626A (ja) 2014-01-09
US20100029227A1 (en) 2010-02-04
KR101234893B1 (ko) 2013-02-19
JP2011530241A (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
JP5694458B2 (ja) マルチモード構成可能な送信機回路
KR101000994B1 (ko) 멀티 프로토콜 송수신기에 대한 공유 고전력 송신 경로를위한 방법 및 시스템
EP2430762B1 (en) Multi-mode multi-band power amplifier module
EP2457331B1 (en) Power amplifier with switched output matching for multi-mode operation
JP6522497B2 (ja) キャリアアグリゲーションのための低雑音増幅器
US8031005B2 (en) Amplifier supporting multiple gain modes
US8536950B2 (en) Multi-stage impedance matching
JP6046279B2 (ja) 複数の出力と構成可能ディジェネレーションインダクタとをもつ増幅器
JP5739075B2 (ja) チューナブル負荷整合を用いたマルチモードバイパスドライバ増幅器
EP2740213B1 (en) A high efficiency power amplifier
CA2947886C (en) Carrier aggregation amplifier with dual gain control
US8618879B2 (en) Semiconductor device
KR102325948B1 (ko) Rc 네트워크를 갖는 멀티-스테이지 증폭기
KR20160122191A (ko) 전류-효율형 저잡음 증폭기(lna)
US20180241358A1 (en) Radio frequency feedback power amplifiers
TW201828594A (zh) 用以組合並聯發射信號路徑的輸出的面積高效的架構
US6798288B1 (en) Receive band rejection for a digital RF amplifier
KR20150096193A (ko) 다중이득 모드를 지원하는 저잡음 증폭기
Zhu Architectures and Circuit Techniques for High-Performance Field-Programmable CMOS Software Defined Radios

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R150 Certificate of patent or registration of utility model

Ref document number: 5694458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees