KR20230102155A

KR20230102155A - 2차 고조파 트랩을 갖는 증폭기

Info

Publication number: KR20230102155A
Application number: KR1020210192055A
Authority: KR
Inventors: 김철영; 최한웅
Original assignee: 주식회사 인프리즘
Priority date: 2021-12-30
Filing date: 2021-12-30
Publication date: 2023-07-07
Also published as: KR102656450B1

Abstract

본 발명은 증폭기에 관한 것으로, 증폭부를 구성하는 트랜지스터 타입에 상보적 타입을 갖는 버랙터와 이에 직렬로 연결된 인덕터를 포함하는 2차 고조파 트랩부를 증폭부에 연결하는 구성을 제안한다. 본 발명은 2차 고조파 트랩부에 의해 입력 커패시턴스의 변동을 보상하여 고조파 발생을 억제함과 동시에 기 발생한 고조파들을 공진 현상에 의해 제거할 수 있다.

Description

2차 고조파 트랩을 갖는 증폭기{AMPLIFIER HAVING SECOND HARMONIC TRAP}

본 발명은 증폭기에 관한 것으로서, 특히, 2차 고조파 트랩을 이용하여 선형성을 개선한 증폭기에 관한 것이다.

증폭기는 입력 신호가 어느 정도 일정한 한계의 레벨로 입력되는 경우에는 선형성 있게 소정 비율로 비례하여 증폭해서 출력하지만, 일정한 한계의 레벨을 넘어 입력되는 경우에는 소정 비율로 비례하여 증폭해서 출력하지 못하고 발생한 고조파 성분을 포함하게 된다. 고조파 성분에 의해 야기된 증폭기의 비선형성은 무선 통신 시스템에서의 통신 성능을 왜곡 저하시키는 문제를 발생시킨다.

즉, 증폭기의 선형성은 LTE, Bluetooth, WiFi, 5G(5th Generation) 통신, 6G(6th Generation) 통신 등 모든 데이터 통신에서 가장 중요한 지표라 할 수 있다. 더욱이, 최근 더 빠른 데이터 전송을 위해 높은 선형성을 갖는 회로에 대한 요구가 크게 증가하고 있다. 무선 통신 시스템에서 선형성은 주로 전력 증폭기가 결정하게 된다. 따라서 전력 증폭기의 선형 출력 및 효율이 낮을 경우 시스템의 성능은 크게 열화된다.

아울러, 과거에는 높은 선형성을 위하여 높은 이득 및 높은 선형성을 갖는 Class A 증폭기를 사용하여 왔다. 그러나 Class A 증폭기는 항상 온(on) 상태로 켜져 있기 때문에 효율이 낮다는 문제점이 있다.

기술의 발전에 따라 트랜지스터의 이득이 증가하면서 근래에는 Class AB 증폭기가 널리 사용되게 되었다. Class AB 증폭기는 높은 효율을 제공하는 이점이 있기는 하나, 트랜스컨덕턴스의 비선형성과 증폭기 온/오프 시의 입력 커패시턴스의 변화로 인하여 2차 고조파가 많이 발생하는 문제가 있다. 이러한 고조파는 다수의 피드백 경로를 통해 원 신호와 혼합되어 3차 상호변조왜곡(third-order intermodulation; IM3) 성분들을 발생시키고 AM-PM(amplitude to phase) 특성을 열화시킨다. 결과적으로 이러한 고조파에 의해 전체적인 신호 품질은 저하되게 된다.

Class AB 증폭기에 적용되는 종래 기술에 따른 선형화 기법들은 고조파 발생을 억제하는 방식 또는 이미 발생한 고조파를 제거하는 방식 중 어느 하나에 기초하였다. 따라서 종래의 선형화 기법에 따른 Class AB 증폭기는 만족스러울 정도의 선형 출력 및 효율을 제공할 수 없었다.

따라서 당해 업계에서는 고조파 발생을 억제하면서도 이미 발생한 고조파를 제거함으로써 선형 출력 및 효율을 현저히 향상시킬 수 있는 Class AB 증폭기 구조에 대한 필요성이 존재하였다.

IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL.64, NO. 12, "Highly Linear mm-Wave CMOS Power Amplifier"(저자: Byungjoon Park 외 6인; 2016.12. 공개) IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 53. NO.5, "A Wideband Class-AB Power Amplifier With 29-57-GHz AM-PM Compensation in 0.9-V 28-nm Bulk CMOS"(저자: Marco Vigilante, Patrick Reynaert; 2018.5. 공개)

본 발명은 Class AB 증폭기에서 고조파 발생을 억제하면서도 이미 발생한 고조파를 제거함으로써 선형 출력 및 효율을 현저히 향상시킬 수 있는 증폭기를 제시할 것을 그 목적으로 한다.

상술한 기술적 과제를 해결하기 위하여 본 발명의 일 양상에 따른 Class AB 바이어스 조건에서 동작하는 단일 구조 증폭기는: 공통 소스를 갖는 N-타입 MOSFET으로 이루어진 증폭부(이하, 'NMOS 증폭부'라 함); 및 상기 NMOS 증폭부의 게이트와 소스 사이에 결합된 2차 고조파 트랩부를 포함하고, 상기 2차 고조파 트랩부는: P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 버랙터'라 함); 및 상기 PMOS 버랙터에 직렬로 연결된 인덕터를 포함할 수 있다.

여기서, 상기 2차 고조파 트랩부는: 상기 인덕터에 직렬로 연결된 DC 블록 커패시터를 더 포함할 수 있다.

이 때, 상기 PMOS 버랙터의 게이트는 입력 단자 및 상기 NMOS 증폭부의 게이트와 접속되고, 상기 PMOS 버랙터의 소스는 바이어스 전압에 연결되며, 상기 PMOS 버랙터의 드레인은 상기 인덕터의 일단과 접속되고, 상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고, 상기 DC 블록 커패시터의 타단은 상기 NMOS 증폭부의 소스와 접속되며, 상기 NMOS 증폭부의 드레인은 출력 단자와 연결될 수 있다.

상기 PMOS 버랙터의 입력 커패시턴스는 상기 NMOS 증폭부의 입력 커패시턴스와 동일할 수 있다.

본 발명의 다른 양상에 따른 Class AB 바이어스 조건에서 동작하는 단일 구조 증폭기는: 공통 소스를 갖는 N-타입 MOSFET으로 이루어진 증폭부(이하, 'NMOS 증폭부'라 함); 및 상기 NMOS 증폭부의 게이트와 소스 사이에 결합된 2차 고조파 트랩부를 포함하고, 상기 2차 고조파 트랩부는 병렬로 연결된 복수 개의 서브 고조파 트랩부들을 포함하고, 각각의 서브 고조파 트랩부는: P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 버랙터'라 함); 및 상기 PMOS 버랙터에 직렬로 연결된 인덕터를 포함할 수 있다.

여기서, 각각의 서브 고조파 트랩부는 상기 인덕터에 직렬로 연결된 DC 블록 커패시터를 더 포함할 수 있다.

상기 복수 개의 서브 고조파 트랩부들의 PMOS 버랙터들의 입력 커패시턴스의 합은 상기 NMOS 증폭부의 입력 커패시턴스와 동일할 수 있다.

본 발명의 일 양상에 따른 Class AB 바이어스 조건에서 동작하는 차동 구조 증폭기는: 서로 대칭으로 연결된 2개의 N-타입 MOSFET으로 이루어진 증폭부(이하, 'NMOS 차동 증폭부'라 함); 및 상기 NMOS 차동 증폭부의 게이트들과 소스들 사이에 결합된 2차 고조파 트랩부를 포함하고, 상기 NMOS 차동 증폭부는 공통 소스를 갖고, 상기 2차 고조파 트랩부는: 서로 대칭으로 연결된 2개의 P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 차동 버랙터'라 함); 및 상기 PMOS 차동 버랙터에 직렬로 연결된 인덕터를 포함할 수 있다.

이 때, 상기 PMOS 차동 버랙터의 2개의 P-타입 MOSFET은 서로 소스끼리 연결되고 드레인끼리 연결되는 방식으로 결합되고, 상기 PMOS 차동 버랙터의 게이트들은 입력 단자들 및 상기 NMOS 차동 증폭부의 게이트들과 접속되고, 상기 PMOS 차동 버랙터의 소스들은 바이어스 전압에 연결되며, 상기 PMOS 차동 버랙터의 드레인들은 상기 인덕터의 일단과 접속되고, 상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고, 상기 DC 블록 커패시터의 타단은 상기 NMOS 차동 증폭부의 소스들과 접속되며, 상기 NMOS 차동 증폭부의 드레인들은 출력 단자와 연결될 수 있다.

상기 PMOS 차동 버랙터의 입력 커패시턴스는 상기 NMOS 차동 증폭부의 입력 커패시턴스와 동일할 수 있다.

본 발명의 다른 양상에 따른 Class AB 바이어스 조건에서 동작하는 차동 구조 증폭기는: 서로 대칭으로 연결된 2개의 N-타입 MOSFET으로 이루어진 증폭부(이하, 'NMOS 차동 증폭부'라 함); 및 상기 NMOS 차동 증폭부의 게이트들과 소스들 사이에 결합된 2차 고조파 트랩부를 포함하고, NMOS 차동 증폭부는 공통 소스를 갖고, 상기 2차 고조파 트랩부는 병렬로 연결된 복수 개의 서브 고조파 트랩부들을 포함하고, 각각의 서브 고조파 트랩부는: 서로 대칭으로 연결된 2개의 P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 차동 버랙터'라 함); 및 상기 PMOS 차동 버랙터에 직렬로 연결된 인덕터를 포함할 수 있다.

여기서, 각각의 서브 고조파 트랩부는: 상기 인덕터에 직렬로 연결된 DC 블록 커패시터를 더 포함할 수 있다.

상기 복수 개의 서브 고조파 트랩부들의 PMOS 차동 버랙터들의 입력 커패시턴스의 합은 상기 NMOS 차동 증폭부의 입력 커패시턴스와 동일할 수 있다.

본 발명의 또 다른 양상에 따른 Class AB 바이어스 조건에서 동작하는 단일 구조 증폭기는: 공통 소스를 갖는 P-타입 MOSFET으로 이루어진 증폭부(이하, 'PMOS 증폭부'라 함); 및 상기 PMOS 증폭부의 게이트와 드레인 사이에 결합된 2차 고조파 트랩부를 포함하고, 상기 2차 고조파 트랩부는: N-타입 MOSFET으로 이루어진 버랙터(이하, 'NMOS 버랙터'라 함); 및 상기 NMOS 버랙터에 직렬로 연결된 인덕터를 포함할 수 있다.

이 때, 상기 NMOS 버랙터의 게이트는 입력 단자 및 상기 PMOS 증폭부의 게이트와 접속되고, 상기 NMOS 버랙터의 드레인은 바이어스 전압에 연결되며, 상기 NMOS 버랙터의 소스는 상기 인덕터의 일단과 접속되고, 상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고, 상기 DC 블록 커패시터의 타단은 상기 PMOS 증폭부의 드레인과 연결되며, 상기 PMOS 증폭부의 드레인은 출력 단자와 연결될 수 있다.

상기 NMOS 버랙터의 입력 커패시턴스는 상기 PMOS 증폭부의 입력 커패시턴스와 동일할 수 있다.

본 발명의 또 다른 양상에 따른 Class AB 바이어스 조건에서 동작하는 차동 구조 증폭기는: 서로 대칭으로 연결된 2개의 P-타입 MOSFET으로 이루어진 증폭부(이하, 'PMOS 차동 증폭부'라 함); 및 상기 PMOS 차동 증폭부의 게이트들과 드레인들 사이에 결합된 2차 고조파 트랩부를 포함하고, 상기 PMOS 차동 증폭부는 공통 소스를 갖고, 상기 2차 고조파 트랩부는: 서로 대칭으로 연결된 2개의 N-타입 MOSFET으로 이루어진 버랙터(이하, 'NMOS 차동 버랙터'라 함); 및 상기 NMOS 차동 버랙터에 직렬로 연결된 인덕터를 포함할 수 있다.

이 때, 상기 NMOS 차동 버랙터의 2개의 N-타입 MOSFET은 서로 소스끼리 연결되고 드레인끼리 연결되는 방식으로 결합되고, 상기 NMOS 차동 버랙터의 게이트들은 입력 단자들 및 상기 PMOS 차동 증폭부의 게이트들과 접속되고, 상기 NMOS 차동 버랙터의 드레인들은 바이어스 전압에 연결되며, 상기 NMOS 차동 버랙터의 소스들은 상기 인덕터의 일단과 접속되고, 상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속될 수 있고, 상기 DC 블록 커패시터의 타단은 상기 PMOS 차동 증폭부의 드레인들과 연결될 수 있다.

상기 NMOS 차동 버랙터의 입력 커패시턴스는 상기 PMOS 차동 증폭부의 입력 커패시턴스와 동일할 수 있다.

본 발명에 따르면 다음과 같은 효과가 있다.

첫째, 본 발명에 따르면 P-타입 트랜지스터 또는 N-타입 트랜지스터를 사용하는 증폭기가 Class AB 바이어스 조건에서 동작할 때, 각각 P-타입 버랙터 또는 N-타입 버랙터를 이용하여 입력 커패시턴스를 일정하게 유지하도록 하여 고조파 신호를 억제할 수 있다.

둘째, 본 발명의 증폭기는 고조파 신호를 억제하면서도 P-타입 버랙터 또는 N-타입 버랙터에 인덕터를 추가한 고조파 트랩을 이용하여 이미 발생한 고조파 성분들을 효과적으로 제거함으로써 선형 출력 및 효율을 현저히 향상시킬 수 있다.

셋째, 본 발명의 증폭기는 간단하게 구성된 고조파 트랩을 추가함으로써 높은 선형성을 요구하는 모든 종류의 무선통신 시스템의 통신 성능을 크게 향상시킬 수 있다.

본 발명은 이 외에도 본 발명의 구성으로부터 도출될 수 있는 다른 유리한 효과를 가질 수 있다.

도 1a는 본 발명의 일 실시예에 따른 공통 소스를 갖는 단일 구조 NMOS 증폭기의 회로를 도시한다.
도 1b는 도 1a에 도시된 2차 고조파 트랩의 등가 회로를 도시한다.
도 2는 본 발명의 다른 실시예에 따른 공통 소스를 갖는 단일 구조 NMOS 증폭기의 회로를 도시한다.
도 3a는 본 발명의 또 다른 실시예에 따른 공통 소스를 갖는 차동 구조 NMOS 증폭기의 회로를 도시한다.
도 3b는 도 3a에 도시된 2차 고조파 트랩의 등가 회로를 도시한다.
도 4는 본 발명의 또 다른 실시예에 따른 공통 소스를 갖는 단일 구조 PMOS 증폭기의 회로를 도시한다.
도 5는 본 발명의 또 다른 실시예에 따른 공통 소스를 갖는 차동 구조 PMOS 증폭기의 회로를 도시한다.

이하 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 이하에서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.

또한, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.

그리고 본 명세서에서 'A와 B가 연결되다' 또는 'A와 B를 연결하다'의 의미는 A와 B가 직접 연결된 경우뿐만 아니라, A와 B가 다른 구성요소를 경유하여 연결된 경우도 포함하는 것으로 해석되어야 한다.

따라서 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이를 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.

본 발명의 바람직한 실시예에 대하여 구체적으로 설명하되, 이미 알려진 기술적 부분에 대해서는 설명의 간결함을 위해 생략하거나 압축하기로 한다.

도 1a는 본 발명의 일 실시예에 따른 공통 소스를 갖는 단일 구조 NMOS 증폭기(100)의 회로를 도시한다. 단일 구조 NMOS 증폭기(100)는 Class AB의 바이어스 조건에서 동작하도록 설계된다.

단일 구조 NMOS 증폭기(100)는 공통 소스를 갖는 N-타입 MOSFET으로 이루어진 증폭부(110, 이하, 'NMOS 증폭부'라 함)를 포함한다. 공통 소스를 갖기 때문에 NMOS 증폭부(110)의 게이트와 소스 사이에 입력이 인가되고, NMOS 증폭부(110)의 드레인과 소스 사이의 신호가 출력된다. 즉, NMOS 증폭부(110)의 게이트는 입력 단자(IN)와 연결이 되고, NMOS 증폭부(110)의 드레인은 출력 단자(OUT)와 연결되며, 소스는 접지된다.

당해 업계에 널리 알려진 바와 같이 NMOS 증폭부(110)의 드레인은 AC 신호가 출력될 수 있도록 부하를 경유하여 바이어스 전압(VDD)과 연결될 수 있다. 도 1a에서는 AC 오픈(open)으로 보이게 하기 위하여 NMOS 증폭부(110)의 드레인이 부하 인덕터(140)를 경유하여 바이어스 전압(VDD)과 연결된 것으로 예시되어 있으나, 부하 저항을 경유하여 바이어스 전압(VDD)과 연결될 수도 있다.

NMOS 증폭부(110)의 소스가 접지되더라도 칩 레이아웃으로 인해 실제로는 기생 인덕턴스(130)가 존재하게 되고, 그로 인해 소스에서 발생한 비선형성이 남아있게 된다.

또한 NMOS 증폭부(110)에 큰 신호가 인가될 경우 NMOS 증폭부(110)의 입력 커패시턴스가 변화하게 되고 이로 인해 비선형성이 유발된다. 이러한 비선형성으로 인해 과거에 발생한 신호는 현재의 비선형성 신호에 영향을 주어 신호의 크기나 위상을 변화시키게 된다. 이것을 바로 메모리 효과라 한다. 메모리 효과는 비선형성을 더 가중시키고, 전력 증폭기가 메모리 효과를 갖는다면 전력 증폭기에서 발생되는 상호변조왜곡은 다양하고 복잡한 형태로 발생된다.

단일 구조 NMOS 증폭기(100)는 이러한 메모리 효과로 인해 발생하는 비선형 동작을 억제하기 위해 2차 고조파 트랩부(120)를 더 포함한다. 2차 고조파 트랩부(120)는 입력 신호의 AC 성분이 2차 고조파 트랩부(120) 쪽으로 빠지게 하는 역할을 한다.

2차 고조파 트랩부(120)는 NMOS 증폭부(110)의 게이트와 소스 사이에 결합될 수 있다. 소스는 접지되기 때문에 2차 고조파 트랩부(120)는 NMOS 증폭부(110)의 게이트와 그라운드 사이에 결합된다고 말할 수도 있다. 2차 고조파 트랩부(120)는 NMOS 증폭부(110)의 게이트 및 소스에서 발생한 비선형성을 개선하는데 특히 효과적이다.

2차 고조파 트랩부(120)는 P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 버랙터'라 함) 및 상기 PMOS 버랙터에 직렬로 연결된 인덕터를 포함한다. 이와 같이 PMOS 버랙터와 인덕터를 결합하여 2차 고조파 트랩부를 구성하는 것은 본 발명의 발명자들에 의해 처음 구상된 것이다.

다만 본 발명의 발명자들은 2차 고조파 트랩부(120)를 PMOS 버랙터와 인덕터로만 구성을 하게 되면 인덕터가 DC 관점에서 쇼트(short)로 보이기 때문에 전류가 흘러 버려 바이어스가 걸리지 않는 문제점이 있음을 알게 되었고, 이러한 문제점으로 인해 실제로 2차 고조파 트랩부를 구현하는 것은 용이하지 않았다. 그러나 본 발명의 기술 사상을 구현하기 위해서는, 즉, PMOS 버랙터가 입력 커패시턴스 보상을 함과 동시에 PMOS 버랙터와 인덕터가 함께 노치 필터로 기능하게 하기 위해서는 인덕터에 반드시 바이어스가 걸려야 한다. 본 발명의 발명자들은 상술한 문제점을 해결하기 위해 오랜 기간 고심하였고 상기 인덕터에 DC 블록 커패시터를 직렬로 연결시켜 줌으로써 이 문제를 해결하였다. 따라서 2차 고조파 트랩부(120)는 PMOS 버랙터, 인덕터뿐만 아니라 DC 블록 커패시터를 직렬로 연결해주어야 비로소 제 기능을 발휘할 수 있다. 다만 PMOS 버랙터와 인덕터로 구성된 2차 고조파 트랩부에 바이어스가 걸릴 수 있게 하는 다른 구성이 있다면 그러한 구성 또한 본 발명의 범위 내에 속할 것이다.

PMOS 버랙터는 P-타입 MOSFET의 소스, 드레인, 바디를 묶어 하나의 커패시터처럼 보이게 된다. 버랙터는 전압에 따라 커패시턴스가 가변할 수 있기 때문에 도 1b의 등가 회로에 도시된 바와 같이 가변 커패시터로 해석될 수 있다.

도 1a에 도시된 바와 같이, 상기 PMOS 버랙터의 게이트는 입력 단자(IN) 및 NMOS 증폭부(110)의 게이트와 접속되고, 상기 PMOS 버랙터의 소스는 부하(예컨대, 저항)를 경유하여 바이어스 전압에 연결된다.

상기 PMOS 버랙터의 드레인은 상기 인덕터의 일단과 접속되고, 상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되며, 상기 DC 블록 커패시터의 타단은 NMOS 증폭부(110)의 소스와 접속될 수 있다.

NMOS 증폭부(110)에 크기가 큰 신호가 인가되면 NMOS 증폭부(110)의 입력 커패시턴스가 증가하거나 감소하는 현상이 일어나게 되는데, 이 경우 신호는 시간 축에서 왜곡되게 된다. 이 때, 2차 고조파 트랩부(120)의 PMOS 버랙터는 이러한 NMOS 증폭부(110)의 입력 커패시턴스의 변화를 보상하는 역할을 수행하게 된다. 즉, NMOS 증폭부(110)에 연결된 PMOS 버랙터는 입력 커패시턴스의 증가 및 감소가 NMOS 증폭부(110)의 입력 커패시턴스와 반대로 동작하기 때문에 전체적인 입력 커패시턴스는 일정하게 된다.

NMOS 증폭부(110)의 입력 커패시턴스 보상 역할을 수행하기 위하여 상기 PMOS 버랙터의 입력 커패시턴스는 NMOS 증폭부(110)의 입력 커패시턴스와 동일한 것이 바람직하다. 즉, PMOS 버랙터의 폭 또는 넓이는 NMOS 증폭부의 폭 또는 넓이와 동일한 것이 바람직하다.

아울러, PMOS 버랙터는 가변 커패시터에 해당하기 때문에 PMOS 버랙터와 그것에 직렬로 연결된 인덕터는 노치 필터를 구성할 수 있다. 따라서 서로 공명하여 2차 고조파를 깔끔하게 제거할 수 있다.

결과적으로, 2차 고조파 트랩부(120)는 하나의 회로로 입력 커패시턴스 보상, 즉, 고조파 억제와 2차 고조파 제거를 동시에 수행할 수 있게 된다.

아울러, 도 1a에 예시된 회로에 임피던스 매칭을 위하여 입력 매칭 회로 및 출력 매칭 회로가 추가될 수도 있다.

도 1a에 예시된 실시예는 하나의 PMOS 버랙터를 갖는 실시예이다. 그러나 PMOS 버랙터를 복수 개로 구성하는 것도 가능하다. 도 2는 2개의 PMOS 버랙터로 구성된 2차 고조파 트랩부(120')를 갖는 단일 구조 NMOS 증폭기(100')의 회로를 예시한다. 단일 구조 NMOS 증폭기(100') 또한 Class AB 바이어스 조건에서 동작한다.

도 2에 예시된 바와 같이, 2차 고조파 트랩부(120')는 서로 병렬로 연결된 2개의 서브 고조파 트랩부(120'-1, 120'2)로 구성될 수 있다. 각각의 서브 고조파 트랩부(120'-1, 120'2)는 직렬로 연결된 PMOS 버랙터, 인덕터 및 DC 블록 커패시터를 포함할 수 있다.

구체적으로, 2차 고조파 트랩부(120')는 NMOS 증폭부(110')의 게이트와 소스 사이에 결합될 수 있다. 2차 고조파 트랩부(120')의 서브 고조파 트랩부들(120'-1, 120'2)은 서로 병렬로 연결되기 때문의 각각의 서브 고조파 트랩부(120'-1, 120'2) 또한 NMOS 증폭부(110')의 게이트와 소스 사이에 결합될 수 있다. 그 결과, 각 서브 고조파 트랩부(120'-1, 120'-2)의 PMOS 버랙터의 게이트는 입력 단자(IN) 및 NMOS 증폭부(110')의 게이트와 접속되고, 각 PMOS 버랙터의 소스는 바이어스 전압에 연결될 수 있다. 각 PMOS 버랙터의 드레인은 인덕터의 일단과 접속되고, 각 인덕터의 타단은 DC 블록 커패시터의 일단과 접속되며, 각 DC 블록 커패시터의 타단은 NMOS 증폭부(110')의 소스와 접속될 수 있다.

각 서브 고조파 트랩부(120'-1, 120'-2)의 PMOS 버랙터나 인덕터의 크기를 서로 다르게 조절할 경우에는 서로 상이한 주파수의 고조파를 제거할 있게 된다. 예컨대, 서브 고조파 트랩부(120'-1)의 PMOS 버랙터 및 인덕터의 크기는 공진에 의해 2차 고조파를 제거하도록 설정하고 서브 고조파 트랩부(120'-2)의 PMOS 버랙터 및 인덕터의 크기는 공진에 의해 3차 고조파를 제거하도록 설정함으로써 더 우수한 선형성을 달성할 수도 있다.

제1 서브 고조파 트랩부(120'-1)의 PMOS 버랙터(이하, '제1 PMOS 버랙터'라 함)의 입력 커패시턴스 및 제2 서브 고조파 트랩부(120'-2)의 PMOS 버랙터(이하, '제2 PMOS 버랙터'라 함)의 입력 커패시턴스의 합은 NMOS 증폭부(110')의 입력 커패시턴스와 동일하다. 즉, 제1 PMOS 버랙터의 폭과 제2 PMOS 버랙터의 폭을 합하면 NMOS 증폭부(110')의 폭과 동일하게 된다. 또는 제1 PMOS 버랙터의 넓이와 제2 PMOS 버랙터의 넓이를 합하면 NMOS 증폭부(110')의 넓이와 동일하게 된다.

도 2는 2개의 서브 고조파 트랩부를 포함한 2차 고조파 트랩부(120')를 예시한 반면, 더 많은 개수의 서브 고조파 트랩부를 포함하도록 2차 고조파 트랩부를 구성하는 것도 가능하다. 이 경우, 각각의 서브 고조파 트랩부들은 서로 병렬로 연결된다. 이 때, 2차 고조파 트랩부를 구성하는 서브 고조파 트랩부들의 PMOS 버랙터들의 입력 커패시턴스의 합은 NMOS 증폭부의 입력 커패시턴스와 동일하다.

도 2에 예시된 그 외의 구성은 도 1a에 예시된 구성과 동일하고, 도 1a에 예시된 것과 동일한 구성에 대한 설명은 생략한다.

도 3a는 본 발명의 또 다른 실시예에 따른 공통 소스를 갖는 차동 구조 NMOS 증폭기(200)의 회로를 도시한다. 차동 구조 NMOS 증폭기(200)는 Class AB 바이어스 조건에서 동작하도록 설계된다.

차동 구조 NMOS 증폭기(200)는 공통 소스를 갖고 서로 대칭으로 연결된 2개의 N-타입 MOSFET으로 이루어진 증폭부(210, 이하, 'NMOS 차동 증폭부'라 함)를 포함한다. 공통 소스를 갖기 때문에 NMOS 차동 증폭부(210)의 게이트들은 각각 입력 단자들(IN+, IN-)과 연결이 되고, NMOS 차동 증폭부(210)의 드레인들은 출력 매칭 회로(240)를 통해 출력 단자(OUT)와 연결되며, 소스들은 접지된다. 여기서, 출력 매칭 회로는 발룬으로 구성되되, 바이어스 전압(VDD)은 1차 코일의 센터탭에 인가되고 2차 코일의 일단은 출력 단자(OUT)와 연결된다. 여기서, 발룬의 1차 코일은 부하 인덕터로 기능할 것이다. 도 3a에 예시된 방식 외에, NMOS 차동 증폭부(210)의 드레인들은 각각 부하 인덕터를 경유하여 바이어스 전압(VDD)에 연결하고 발룬을 부가하여 출력 신호를 획득할 수 있다. 출력 매칭 회로의 구조는 당업계에 널리 공지되어 있으므로 자세한 설명은 생략한다.

NMOS 차동 증폭부(210)의 소스들이 접지되더라도 칩 레이아웃으로 인해 실제로는 기생 인덕턴스(230)가 존재하게 된다.

차동 구조 NMOS 증폭기(200)는 비선형 동작을 억제하기 위해 2차 고조파 트랩부(220)를 더 포함한다.

2차 고조파 트랩부(220)는 NMOS 차동 증폭부(210)의 게이트들과 소스들 사이에 결합될 수 있다. 소스들은 접지되기 때문에 2차 고조파 트랩부(220)는 NMOS 차동 증폭부(210)의 게이트들과 그라운드 사이에 결합된다고 말할 수도 있다.

2차 고조파 트랩부(220)는 PMOS 버랙터 2개와 인덕터 1개를 이용하여 T자 형태로 구성될 수 있다. 도 3b는 도 3a에 도시된 2차 고조파 트랩의 등가 회로를 도시한다. 구체적으로, 2차 고조파 트랩부(220)는 서로 대칭으로 연결된 2개의 PMOS 버랙터(이하, 'PMOS 차동 버랙터'라 함) 및 상기 PMOS 차동 버랙터에 직렬로 연결된 인덕터를 포함한다. 이 때, 상기 PMOS 차동 버랙터의 2개의 P-타입 MOSFET은 서로 소스끼리 연결되고 드레인끼리 연결되는 방식으로 결합된다.

도 3a에 예시된 바와 같이, 상기 PMOS 차동 버랙터의 게이트들은 입력 단자들(IN+, IN-) 및 NMOS 차동 증폭부(210)의 게이트들과 접속되고, 상기 PMOS 차동 버랙터의 소스들은 부하(예컨대, 저항)를 경유하여 바이어스 전압에 연결될 수 있다. 그리고 상기 PMOS 차동 버랙터의 드레인들은 상기 인덕터의 일단과 접속될 수 있다.

아울러, 도 1a에 예시된 단일 구조 NMOS 증폭기와 관련하여 설명한 것과 마찬가지로, 2차 고조파 트랩부(220)는 상기 인덕터에 직렬로 연결된 DC 블록 커패시터를 더 포함할 수 있다. 이 때, 상기 DC 블록 커패시터의 일단은 상기 인덕터의 타단과 직렬로 접속되고, 상기 DC 블록 커패시터의 타단은 NMOS 차동 증폭부(210)의 소스들과 접속될 수 있다.

PMOS 차동 버랙터의 입력 커패시턴스는 NMOS 차동 증폭부(210)의 입력 커패시턴스의 변동을 보상할 수 있도록 NMOS 차동 증폭부(210)의 입력 커패시턴스와 동일한 것이 바람직하다.

단일 구조 증폭기의 2차 고조파 트랩부가 복수 개의 PMOS 버랙터로 구성될 수 있는 것처럼, 차동 구조 증폭기의 2차 고조파 트랩부 또한 복수 개의 PMOS 차동 버랙터로 구성될 수 있다. 이 때, 차동 구조 증폭기의 2차 고조파 트랩부는 병렬로 연결된 복수 개의 서브 고조파 트랩부들을 포함하고, 각각의 서브 고조파 트랩부는 직렬 연결된 PMOS 차동 버랙터, 인덕터 및 DC 블록 커패시터를 포함할 수 있다. 각 서브 고조파 트랩부의 PMOS 차동 버랙터의 게이트들은 NMOS 차동 증폭부의 게이트들에 연결될 수 있다. 바람직하게, 상기 복수 개의 서브 고조파 트랩부들의 PMOS 차동 버랙터들의 입력 커패시턴스의 합은 NMOS 차동 증폭부의 입력 커패시턴스와 동일하다.

도 1a 내지 도 3b에 도시된 실시예들을 참조한 위 설명은 현재 통신 시스템에서 일반적으로 사용되는 NMOS 증폭기를 전제한 것이다. 그러나 동일한 컨셉이 PMOS 증폭기에도 적용이 될 수 있다. 이와 관련하여, 도 4는 본 발명의 또 다른 실시예에 따른 공통 소스를 갖는 단일 구조 PMOS 증폭기(300)의 회로를 도시하고, 도 5는 본 발명의 또 다른 실시예에 따른 공통 소스를 갖는 차동 구조 PMOS 증폭기(400)의 회로를 도시한다. 도 4의 단일 구조 PMOS 증폭기(300) 및 도 5의 차동 구조 PMOS 증폭기(400) 또한 Class AB 바이어스 조건에서 동작한다. 도 4 및 도 5에 도시된 실시예들은 PMOS 증폭기이므로 소스에 바이어스 전압(VDD)이 인가된다는 점을 제외하고는 NMOS 증폭기를 기반으로 한 앞의 설명이 그대로 적용될 수 있다.

구체적으로, 도 4에 도시된 단일 구조 PMOS 증폭기(300)는 공통 소스를 갖는 PMOS 증폭부(310) 및 PMOS 증폭부(310)의 게이트와 드레인 사이에 결합된 2차 고조파 트랩부(320)를 포함할 수 있다. PMOS 증폭부(310)의 드레인은 접지되기 때문에, 2차 고조파 트랩부(320)는 PMOS 증폭부(310)의 게이트와 그라운드 사이에 결합된다고 말할 수도 있다. 이 때, PMOS 증폭부(310)의 드레인은 부하 인덕터(340)를 경유하여 접지되는데, 2차 고조파 트랩부(320)는 부하 인덕터(340)를 경유하여 PMOS 증폭부(310)의 드레인과 연결될 수 있다. 칩 레이아웃으로 인하여 PMOS 증폭부(310)와 그라운드 사이에는 실제적으로 기생 인덕턴스(330)가 존재할 수 있다.

2차 고조파 트랩부(320)는 N-타입 MOSFET으로 이루어진 버랙터(이하, 'NMOS 버랙터'라 함), 상기 NMOS 버랙터에 직렬로 연결된 인덕터 및 상기 인덕터에 직렬로 연결된 DC 블록 커패시터를 포함할 수 있다.

상기 NMOS 버랙터의 게이트는 입력 단자(IN) 및 PMOS 증폭부(310)의 게이트와 접속되고, 상기 NMOS 버랙터의 드레인은 부하(예컨대, 저항)를 경유하여 바이어스 전압에 연결되며, 상기 NMOS 버랙터의 소스는 상기 인덕터의 일단과 접속될 수 있다. 상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고, 상기 DC 블록 커패시터의 타단은 부하 인덕터(340)를 경유하여 PMOS 증폭부(310)의 드레인과 접속되며, PMOS 증폭부(310)의 드레인은 또 다른 DC 블록 커패시터(350)를 통해 출력 단자(OUT)와 연결될 수 있다.

NMOS 버랙터의 입력 커패시턴스는 PMOS 증폭부(310)의 입력 커패시턴스의 변동을 보상하도록 PMOS 증폭부(310)의 입력 커패시턴스와 동일한 것이 바람직하다.

이하에서는 도 5를 참고하여 차동 구조 PMOS 증폭기(400)를 설명한다.

차동 구조 PMOS 증폭기(400)는 서로 대칭으로 연결된 2개의 P-타입 MOSFET으로 이루어진 증폭부(410, 이하, 'PMOS 차동 증폭부'라 함) 및 PMOS 차동 증폭부(410)의 게이트와 드레인 사이에 결합된 2차 고조파 트랩부(420)를 포함할 수 있다. 여기서, PMOS 차동 증폭부(410)는 공통 소스를 갖는다.

2차 고조파 트랩부(420)는 서로 대칭으로 연결된 2개의 N-타입 MOSFET으로 이루어진 버랙터(이하, 'NMOS 차동 버랙터'라 함), 상기 NMOS 차동 버랙터에 직렬로 연결된 인덕터, 및 상기 인덕터에 직렬로 연결된 DC 블록 커패시터를 포함할 수 있다.

상기 NMOS 차동 버랙터의 2개의 N-타입 MOSFET은 서로 소스끼리 연결되고 드레인끼리 연결되는 방식으로 결합될 수 있다. 즉, 2개의 NMOS와 상기 인덕터는 T자형으로 구성될 수 있다.

상기 NMOS 차동 버랙터의 게이트들은 입력 단자들(IN+, IN-) 및 PMOS 차동 증폭부(410)의 게이트들과 접속되고, 상기 NMOS 차동 버랙터의 드레인들은 부하(예컨대, 저항)를 경유하여 바이어스 전압에 연결되며, 상기 NMOS 차동 버랙터의 소스들은 상기 인덕터의 일단과 접속될 수 있다. 상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고, 상기 DC 블록 커패시터의 타단은 기생 인덕턴스(430)를 통해 접지되며, 출력 매칭 회로(440)의 1차 코일을 통해 PMOS 차동 증폭부(410)의 드레인들과 연결될 수 있다. 도 5에는 DC 블록 커패시터의 타단이 출력 매칭 회로(440)의 1차 코일의 센터탭과 연결된 것으로 도시되어 있다. 이것은 DC 블록 커패시터의 타단이 부하 인덕터를 경유하여 PMOS 증폭부(410)의 드레인에 연결된 것으로 볼 수 있다.

상기 NMOS 차동 버랙터의 입력 커패시턴스는 PMOS 차동 증폭부(410)의 입력 커패시턴스를 보상하도록 PMOS 차동 증폭부(410)의 입력 커패시턴스와 동일한 것이 바람직하다.

NMOS 증폭기의 2차 고조파 트랩부가 병렬로 연결된 복수 개의 서브 고조파 트랩부로 구성될 수 있듯이, PMOS 증폭기의 2차 고조파 트랩부 또한 병렬로 연결된 복수 개의 서브 고조파 트랩부로 구성될 수 있다. 각 서브 고조파 트랩부는 NMOS 버랙터, 인덕터 및 DC 블록 커패시터로 구성될 수 있다. 설명의 간결함을 위하여 중복된 설명은 생략한다.

아울러, 앞선 실시예들은 공통 소스를 갖는 증폭기 기반으로 설명이 되었으나, 본 발명의 기술 사상은 공통 소스 증폭부에 공통 게이트 트랜지스터가 추가된 캐스코드(cascode) 증폭기에도 적용될 수 있음은 물론이다.

본 발명에 따르면, 증폭부를 구성하는 트랜지스터 타입에 상보적 타입을 갖는 버랙터와 이에 직렬로 연결된 인덕터를 포함하는 2차 고조파 트랩부를 증폭부에 연결함으로써, Class AB 증폭기의 입력 커패시턴스의 변동을 보상하여 고조파 발생을 억제함과 동시에 기 발생한 고조파들을 2차 고조파 트랩부의 공진 현상에 의해 제거할 수 있다. 이에 의해 본 발명은 증폭기의 선형성 및 효율을 현저히 향상시킬 수 있는 효과를 달성한다. 즉, 본 발명은 고조파 억제 및 고조파 제거를 동시에 달성할 수 있는 신규한 증폭기 구조를 제안함으로써 높은 선형성이 요구되는 모든 종류의 무선 통신 시스템의 통신 성능을 크게 향상시킬 수 있다.

종래 기술의 경우에는 고조파 발생을 억제하는 회로만을 포함하거나, 발생된 고조파를 제거하는 회로만을 포함하여 선형성 향상에 있어 성능이 충분하지 못 하였다. 아울러, 고조파 발생을 억제하는 회로 및 고조파를 제거하는 회로 각각을 모두 사용한다고 가정할 경우 입력 커패시턴스가 지나치게 커져서 통상의 기술자는 양 회로를 모두 사용하는 것을 시도조차 하지 못하였다.

그러나 본 발명은 고조파 발생을 억제하는 기능과 고조파를 제거하는 기능을 동시에 수행할 수 있는 간단한 회로 구조를 제안함으로써 입력 커패시턴스를 적정 수준으로 유지하면서 선형성을 향상시킬 수 있다.

아울러, 본 발명의 기술 사상은 전력 증폭기, 저잡음증폭기 등 모든 종류의 증폭기에 적용될 수 있다.

상술한 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 균등범위로 이해되어야 할 것이다.

100, 100', 200: NMOS 증폭기 300, 400: PMOS 증폭기
110, 110', 210: NMOS 증폭부 310, 410: PMOS 증폭부
120, 120', 220, 320, 420: 2차 고조파 트랩부
120'-1, 120'-2: 서브 고조파 트랩부
130, 130', 230, 330, 430: 기생 인덕턴스
140, 140', 340: 부하 인덕터 240, 440: 출력 매칭 회로
350: DC 블록 커패시터

Claims

Class AB 바이어스 조건에서 동작하는 단일 구조 증폭기로서,
공통 소스를 갖는 N-타입 MOSFET으로 이루어진 증폭부(이하, 'NMOS 증폭부'라 함); 및
상기 NMOS 증폭부의 게이트와 소스 사이에 결합된 2차 고조파 트랩부
를 포함하고,
상기 2차 고조파 트랩부는:
P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 버랙터'라 함); 및
상기 PMOS 버랙터에 직렬로 연결된 인덕터
를 포함하는
단일 구조 증폭기.
제1항에 있어서,
상기 2차 고조파 트랩부는:
상기 인덕터에 직렬로 연결된 DC 블록 커패시터
를 더 포함하는
단일 구조 증폭기.
제2항에 있어서,
상기 PMOS 버랙터의 게이트는 입력 단자 및 상기 NMOS 증폭부의 게이트와 접속되고,
상기 PMOS 버랙터의 소스는 바이어스 전압에 연결되며,
상기 PMOS 버랙터의 드레인은 상기 인덕터의 일단과 접속되고,
상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고,
상기 DC 블록 커패시터의 타단은 상기 NMOS 증폭부의 소스와 접속되며,
상기 NMOS 증폭부의 드레인은 출력 단자와 연결되는,
단일 구조 증폭기.
제1항에 있어서,
상기 PMOS 버랙터의 입력 커패시턴스는 상기 NMOS 증폭부의 입력 커패시턴스와 동일한
단일 구조 증폭기.
Class AB 바이어스 조건에서 동작하는 단일 구조 증폭기로서,
공통 소스를 갖는 N-타입 MOSFET으로 이루어진 증폭부(이하, 'NMOS 증폭부'라 함); 및
상기 NMOS 증폭부의 게이트와 소스 사이에 결합된 2차 고조파 트랩부
를 포함하고,
상기 2차 고조파 트랩부는 병렬로 연결된 복수 개의 서브 고조파 트랩부들을 포함하고,
각각의 서브 고조파 트랩부는:
P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 버랙터'라 함); 및
상기 PMOS 버랙터에 직렬로 연결된 인덕터
를 포함하는
단일 구조 증폭기.
제5항에 있어서,
각각의 서브 고조파 트랩부는:
상기 인덕터에 직렬로 연결된 DC 블록 커패시터
를 더 포함하는
단일 구조 증폭기.
제5항에 있어서,
상기 복수 개의 서브 고조파 트랩부들의 PMOS 버랙터들의 입력 커패시턴스의 합은 상기 NMOS 증폭부의 입력 커패시턴스와 동일한
단일 구조 증폭기.
Class AB 바이어스 조건에서 동작하는 차동 구조 증폭기로서,
서로 대칭으로 연결된 2개의 N-타입 MOSFET으로 이루어진 증폭부(이하, 'NMOS 차동 증폭부'라 함); 및
상기 NMOS 차동 증폭부의 게이트들과 소스들 사이에 결합된 2차 고조파 트랩부
를 포함하고,
상기 NMOS 차동 증폭부는 공통 소스를 갖고,
상기 2차 고조파 트랩부는:
서로 대칭으로 연결된 2개의 P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 차동 버랙터'라 함); 및
상기 PMOS 차동 버랙터에 직렬로 연결된 인덕터
를 포함하는
차동 구조 증폭기.
제8항에 있어서,
상기 2차 고조파 트랩부는:
상기 인덕터에 직렬로 연결된 DC 블록 커패시터
를 더 포함하는
차동 구조 증폭기.
제9항에 있어서,
상기 PMOS 차동 버랙터의 2개의 P-타입 MOSFET은 서로 소스끼리 연결되고 드레인끼리 연결되는 방식으로 결합되고,
상기 PMOS 차동 버랙터의 게이트들은 입력 단자들 및 상기 NMOS 차동 증폭부의 게이트들과 접속되고,
상기 PMOS 차동 버랙터의 소스들은 바이어스 전압에 연결되며,
상기 PMOS 차동 버랙터의 드레인들은 상기 인덕터의 일단과 접속되고,
상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고,
상기 DC 블록 커패시터의 타단은 상기 NMOS 차동 증폭부의 소스들과 접속되며,
상기 NMOS 차동 증폭부의 드레인들은 출력 단자와 연결되는,
차동 구조 증폭기.
제8항에 있어서,
상기 PMOS 차동 버랙터의 입력 커패시턴스는 상기 NMOS 차동 증폭부의 입력 커패시턴스와 동일한
차동 구조 증폭기.
Class AB 바이어스 조건에서 동작하는 차동 구조 증폭기로서,
서로 대칭으로 연결된 2개의 N-타입 MOSFET으로 이루어진 증폭부(이하, 'NMOS 차동 증폭부'라 함); 및
상기 NMOS 차동 증폭부의 게이트들과 소스들 사이에 결합된 2차 고조파 트랩부
를 포함하고,
NMOS 차동 증폭부는 공통 소스를 갖고,
상기 2차 고조파 트랩부는 병렬로 연결된 복수 개의 서브 고조파 트랩부들을 포함하고,
각각의 서브 고조파 트랩부는:
서로 대칭으로 연결된 2개의 P-타입 MOSFET으로 이루어진 버랙터(이하, 'PMOS 차동 버랙터'라 함); 및
상기 PMOS 차동 버랙터에 직렬로 연결된 인덕터
를 포함하는
차동 구조 증폭기.
제12항에 있어서,
각각의 서브 고조파 트랩부는:
상기 인덕터에 직렬로 연결된 DC 블록 커패시터
를 더 포함하는
차동 구조 증폭기.
제12항에 있어서,
상기 복수 개의 서브 고조파 트랩부들의 PMOS 차동 버랙터들의 입력 커패시턴스의 합은 상기 NMOS 차동 증폭부의 입력 커패시턴스와 동일한
차동 구조 증폭기.
Class AB 바이어스 조건에서 동작하는 단일 구조 증폭기로서,
공통 소스를 갖는 P-타입 MOSFET으로 이루어진 증폭부(이하, 'PMOS 증폭부'라 함); 및
상기 PMOS 증폭부의 게이트와 드레인 사이에 결합된 2차 고조파 트랩부
를 포함하고,
상기 2차 고조파 트랩부는:
N-타입 MOSFET으로 이루어진 버랙터(이하, 'NMOS 버랙터'라 함); 및
상기 NMOS 버랙터에 직렬로 연결된 인덕터
를 포함하는
단일 구조 증폭기.
제15항에 있어서,
상기 2차 고조파 트랩부는:
상기 인덕터에 직렬로 연결된 DC 블록 커패시터
를 더 포함하는
단일 구조 증폭기.
제16항에 있어서,
상기 NMOS 버랙터의 게이트는 입력 단자 및 상기 PMOS 증폭부의 게이트와 접속되고,
상기 NMOS 버랙터의 드레인은 바이어스 전압에 연결되며,
상기 NMOS 버랙터의 소스는 상기 인덕터의 일단과 접속되고,
상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고,
상기 DC 블록 커패시터의 타단은 상기 PMOS 증폭부의 드레인과 연결되며,
상기 PMOS 증폭부의 드레인은 출력 단자와 연결되는,
단일 구조 증폭기.
제15항에 있어서,
상기 NMOS 버랙터의 입력 커패시턴스는 상기 PMOS 증폭부의 입력 커패시턴스와 동일한
단일 구조 증폭기.
Class AB 바이어스 조건에서 동작하는 차동 구조 증폭기로서,
서로 대칭으로 연결된 2개의 P-타입 MOSFET으로 이루어진 증폭부(이하, 'PMOS 차동 증폭부'라 함); 및
상기 PMOS 차동 증폭부의 게이트들과 드레인들 사이에 결합된 2차 고조파 트랩부
를 포함하고,
상기 PMOS 차동 증폭부는 공통 소스를 갖고,
상기 2차 고조파 트랩부는:
서로 대칭으로 연결된 2개의 N-타입 MOSFET으로 이루어진 버랙터(이하, 'NMOS 차동 버랙터'라 함); 및
상기 NMOS 차동 버랙터에 직렬로 연결된 인덕터
를 포함하는
차동 구조 증폭기.
제19항에 있어서,
상기 2차 고조파 트랩부는:
상기 인덕터에 직렬로 연결된 DC 블록 커패시터
를 더 포함하는
차동 구조 증폭기.
제20항에 있어서,
상기 NMOS 차동 버랙터의 2개의 N-타입 MOSFET은 서로 소스끼리 연결되고 드레인끼리 연결되는 방식으로 결합되고,
상기 NMOS 차동 버랙터의 게이트들은 입력 단자들 및 상기 PMOS 차동 증폭부의 게이트들과 접속되고,
상기 NMOS 차동 버랙터의 드레인들은 바이어스 전압에 연결되며,
상기 NMOS 차동 버랙터의 소스들은 상기 인덕터의 일단과 접속되고,
상기 인덕터의 타단은 상기 DC 블록 커패시터의 일단과 접속되고,
상기 DC 블록 커패시터의 타단은 상기 PMOS 차동 증폭부의 드레인들과 연결되는,
차동 구조 증폭기.
제19항에 있어서,
상기 NMOS 차동 버랙터의 입력 커패시턴스는 상기 PMOS 차동 증폭부의 입력 커패시턴스와 동일한
차동 구조 증폭기.