JP5443271B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、特に、駆動用ＩＣが表示パネルに直接搭載されるＣＯＧ（Chip on glass）方式の表示装置に関する。

近年、小型化や狭額縁化などの要請により、表示パネルを構成する透明基板上に直接駆動用ＩＣを実装するＣＯＧ方式が採用されている。

図１２は、ＣＯＧ方式の表示装置における表示パネル上の駆動用ＩＣとフレキシブル基板との接続形態の例を示す説明図である。図１２では、表示領域９０１を有する表示パネル９０に、駆動用ＩＣとしてゲートドライバＩＣ９０３、ソースドライバＩＣ９０４が搭載されている。また、それら駆動用ＩＣに信号および電源供給を行うために、フレキシブル基板８０の一方の端部が表示パネル９０の接続部９０２１に接続されている。接続部９０２１は、駆動用ＩＣが実装される領域であるＣＯＧ実装部９０２の端部であって、表示パネル９０上において、フレキシブル基板８０との接続のために異方性導電膜（以下、ＡＣＦという。）が設けられる部位である。

なお、フレキシブル基板８０の他方の端部は、ＬＣＤコントローラなどの制御回路が実装されている制御回路基板（図示せず）に接続される。

また、配線７１は、フレキシブル基板８０および表示パネル９０上に設けられる各駆動用ＩＣへの配線の例を示している。本例では、いわゆるマルチドロップ方式と呼ばれる接続方式で、各駆動用ＩＣへの配線が設けられている。マルチドロップ方式を使用する場合には、各駆動用ＩＣの端子が各々独立して設けられているため、それぞれの駆動用ＩＣのそれぞれの端子に対して外部（ここではフレキシブル基板８０）からの配線７１が接続される。例えば、ゲートドライバＩＣ９０３への配線７１は、電源供給用の配線や制御信号用の配線である。また、例えば、ソースドライバＩＣ９０４への配線７１は、データ信号用の配線や、制御信号用の配線、基準電圧供給用の配線、電源供給用の配線である。

これに対して、カスケード方式（またはカスケード接続）では、各々の駆動用ＩＣの一部の端子がカスケード配線によって接続される。カスケード配線では、上流側の駆動用ＩＣから下流側の駆動用ＩＣに順に信号が伝達される。駆動用ＩＣ側では、カスケード接続の対象とされた入力端子が、自身の回路（駆動用ＩＣ内の回路）にて所定の（対応する）出力端子に接続され、入力信号をそのまま隣接する下流側の駆動用ＩＣへの出力信号として出力する。

ところで、このような複数の駆動用ＩＣを表示パネル上に搭載するＣＯＧ方式の表示装置では、駆動用ＩＣの配置による制約や狭額縁化等の要請により、表示パネルと制御回路基板との接続にＬ字形状またはＴ字形状のフレキシブル基板が採用されることが多い。

このようなＣＯＧ方式の表示装置における表示パネル上の駆動用ＩＣとフレキシブル基板との接続形態に関して、液晶パネルの更なる狭額縁化やフレキシブル基板等の部品コストの低減を目的として様々な試みがなされている。

例えば、特許文献１には、表示パネル上に配設された複数の駆動用ＩＣに電源または信号を伝送する複数の配線部材（フレキシブル基板等）を備え、１つの駆動用ＩＣから出力された電源または信号が配線部材を介して他の駆動用ＩＣに入力される表示装置が記載されている。

また、例えば、特許文献２には、フレキシブル基板を２つに分割し、分割されたフレキシブル基板間の電源バス配線を透明基板の一主面上に設けたガラス内接続バス配線により電気的に接続する表示装置が記載されている。

また、例えば、特許文献３には、例えば、凸部と凸部との間に凹部を有する櫛歯状の端部を有するフレキシブル基板を用いる表示装置が記載されている。

特開２００５−１１４８０６号公報 特開２００８−２０５２９号広報 特開２００８−８９８１９号公報

Ｌ字形状やＴ字形状に限らず複雑な形状のフレキシブル基板を採用した場合、一般に定サイズである母材基板から取れる取り数が少なくなり、製造コストが増すという問題があった。

これに対し、例えば、特許文献１や特許文献２に記載された表示装置は、フレキシブル基板の形状を単純な形状とすることができる。しかし、特許文献１および特許文献２に記載された方法では、次のような問題は必ずしも解決されない。

例えば、ソースドライバＩＣを挟んでゲートドライバＩＣが配置されるような表示パネルへの適用ができない。また、特許文献１および特許文献２に記載された技術はいずれも各ソースドライバＩＣの信号用配線がガラス基板上に設けた配線によりカスケード接続することを前提としている。このため、表示装置の大型化により信号線の本数が多くなればなるほど、ガラス基板上に設けなければならないカスケード配線の本数も多くなるため、狭額縁化が十分に図れないという問題がある。また、信号用配線も抵抗値の小さいフレキシブル基板上に設けられることが好ましい。

また、特許文献１に記載された表示装置では、搭載するドライバ数に応じてフレキシブル基板を用意しなければならず、フレキシブル基板の圧着回数が増加し、製造工数がかかるという問題もある。

本発明は、上記問題に鑑みてなされたものであり、狭額縁化の要請にこたえつつ、製造コストを抑制し、かつより高性能な表示装置を提供することを目的とする。

また、ソースドライバＩＣを挟んでゲートドライバＩＣが配置されるような表示パネルであっても製造コストを抑制でき、各ソースドライバＩＣへの信号および電源供給を安定化することができる表示装置を提供することを目的とする。

本発明による表示装置は、ゲート電極とソース電極とが設けられた表示パネルにゲート駆動用ＩＣと複数のソース駆動用ＩＣ（例えば、ゲートドライバＩＣ１０３、ソースドライバＩＣ１０４−１〜１０４−３）が搭載された表示装置であって、複数のソース駆動用ＩＣに、２枚の矩形のフレキシブル基板（例えば、フレキシブル基板２１、２２）を介して外部回路からの信号および電源が供給され、２枚の矩形のフレキシブル基板のうちの第１のフレキシブル基板（例えば、フレキシブル基板２１）は、外部回路に接続される接続端子（例えば、接続端子２１１）を有し、複数のソース駆動用ＩＣは、入力端子（例えば、外部入力端子１０４１）に入力した外部回路からのソース電極駆動用の信号および電源を出力する出力端子（例えば、外部出力端子１０４２）を有し、複数のソース駆動用ＩＣにおける各々の入力端子と出力端子とが、当該駆動用ＩＣの中心部に対して対称となるように配置されているとともに、信号用の端子が両端に配置され、基準接地電位となる電源用の端子である基準接地端子（例えば、入力側であればＶＳＳ−Ｉｎ、出力側であればＶＳＳ−Ｏｕｔ）、電源電位となる電源用の端子（例えば、入力側であればＶＤＤ−Ｉｎ、例えば、入力側であればＶＤＤ−Ｏｕｔ）およびアナログ電源用の端子（例えば、入力側であればＶＤＤＡ−Ｉｎ，ＶＤＤＡ−Ｏｕｔ）を含む電源用の端子のうち、基準接地端子が最も中央部に配置されており、かつ他の電源用の端子は中央から端部に向かって電流が流れやすい順番に配置されていることを特徴とする。

電源用の端子は、中央から端部に向かって基準接地端子、電源電位となる電源用の端子、アナログ電源用の端子の順番に配置されていてもよい。

第１のフレキシブル基板が、複数のソース駆動用ＩＣのうちの第１のソース駆動用ＩＣに外部回路からのソース電極駆動用の信号および電源を供給するための配線を有し、２枚の矩形のフレキシブル基板のうちの第２のフレキシブル基板（例えば、フレキシブル基板２２）が、第１のソース駆動用ＩＣから出力される外部回路からのソース電極駆動用の信号および電源を他のソース駆動用ＩＣに供給するための配線（例えば、カスケードバス配線３２２）を有するように構成されていてもよい。

第１のフレキシブル基板は、複数のソース駆動用ＩＣのうちの第１のソース駆動用ＩＣに外部回路からのソース電極駆動用の信号および電源を供給するための配線を有し、２枚の矩形のフレキシブル基板のうちの第２のフレキシブル基板は、第１のソース駆動用ＩＣから出力される外部回路からのソース電極駆動用の信号を他のソース駆動用ＩＣに供給するための配線（例えば、配線３２２ｂ）と、第１のソース駆動用ＩＣを介さずに第１のフレキシブル基板から出力される外部回路からのソース電極駆動用の電源を他のソース駆動用ＩＣに供給するための配線（例えば、配線３２２ａ）を有するように構成されていてもよい（図６参照）。

ゲート駆動用ＩＣは複数搭載され、第１のフレキシブル基板は、複数のゲート駆動用ＩＣのうちの第１のゲート駆動用ＩＣに外部回路からのゲート電極駆動用の信号および電源を供給するための配線（例えば、配線３１１−１）を有し、第２のフレキシブル基板は、第１のゲート駆動用ＩＣを介さずに第１のフレキシブル基板から出力される外部回路からのゲート電極駆動用の信号および電源を第２のゲート駆動用ＩＣに供給するための配線（例えば、配線３２１）を有するように構成されていてもよい（図９参照）。

第２のフレキシブル基板におけるソース電極駆動用の信号および電源を他のソース駆動用ＩＣに供給するための配線と、第２のフレキシブル基板におけるゲート電極駆動用の信号および電源を第２のゲート駆動用ＩＣに供給するための配線とは、互いに交差しない位置に設けられていてもよい。

本発明によれば、狭額縁化の要請にこたえつつ、製造コストを抑制し、かつ各駆動用ＩＣへの信号および電源の供給をより安定して行える高性能な表示装置を提供することができる。また、ソースドライバＩＣを挟んでゲートドライバＩＣが配置されるような表示パネルであっても、狭額縁化の要請にこたえつつ、製造コストを抑制し、かつ各ソースドライバＩＣへの信号および電源の供給の安定化を図ることができる。

本実施形態の液晶表示装置の一例を示す平面図である。 ソースドライバＩＣ１０４の端子配置の概略を示す説明図である。 端子配置の具体例を示す説明図である。 端子配置の具体例を示す説明図である。 本実施形態の液晶表示装置の他の例を示す平面図である。 外部信号供給基板２１とバス配線基板２２との間の信号受け渡しの例を示す液晶表示装置の要部拡大図である。 本実施形態の液晶表示装置の他の例を示す平面図である。 外部信号供給基板２１上の配線実装例を示す説明図である。 外部信号供給基板２１とバス配線基板２２との間の信号受け渡しの例を示す液晶表示装置の要部拡大図である。 外部信号供給基板２１上の配線実装例を示す説明図である。 バス配線基板２２の配線実装例を示す説明図である。 ＣＯＧ方式の液晶表示装置における表示パネル上の駆動用ＩＣとフレキシブル基板との接続形態の一例を示す説明図。

以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態の液晶表示装置の一例を示す平面図である。図１に示す液晶表示装置は、表示パネル１０と、表示パネル１０に接続される２枚の矩形のフレキシブル基板２１，２２とを備えている。

例えば、表示パネル１０は、複数のＴＦＴ（Thin Film Transistor）がマトリクス状に設けられたＴＦＴアレイ基板を備えるアクティブマトリクス型の液晶表示パネルである。その場合、ＴＦＴアレイ基板と対向基板とを備え、それらの間に液晶層が挟持される。また、液晶表示パネルの略中央部には画像を表示する表示エリア１０１が設けられている。表示エリア１０１には複数の画素がマトリクス状に配置されている。例えば、ＴＦＴアレイ基板を構成する絶縁基板としての透明基板（例えば、ガラス基板）の一面上に、複数のゲート配線（ゲート電極）とゲート配線と直交する複数のソース配線（ソース電極）とが形成され、この両配線で囲まれた領域に画素電極が設けられる。

表示パネル１０を構成する透明基板上には、複数の駆動用ＩＣが直接実装されている。駆動用ＩＣは、透明基板上の少なくとも表示エリア１０１に対して突出している一辺に並んで搭載される。図１において、１０２は、透明基板上の表示エリア１０１に対して突出している領域を示している。この突出した部分が駆動用ＩＣが実装される領域であるＣＯＧ実装部１０２とされている。

ＣＯＧ実装部１０２の表面上には、駆動用ＩＣとして、ゲート配線駆動用ＩＣであるゲートドライバＩＣ１０３やソース配線駆動用ＩＣであるソースドライバＩＣ１０４が必要な数だけ実装される。図１に示す例では、駆動用ＩＣとして、１つのゲートドライバ１０３と、３つのソースドライバＩＣ１０４−１〜１０４−３が搭載される例を示している。

本発明では、各ソースドライバＩＣ１０４は、同一辺に沿って順次実装され、全ての外部入力について、電気的に直列ないわゆるカスケード接続されている。すなわち、各ソースドライバＩＣ１０４は、外部回路からの入力信号を全てカスケード入力端子から入力して、また全てカスケード出力端子から出力するように設計されている。外部回路からの入力信号には、ＲＳＤＳ（登録商標：Reduced swing differential Signaling）信号やＣＭＯＳ信号によるデータ信号だけでなく、クロック信号（ＣＬＫ）、データ出力制御信号（ＯＥ）、データキャリー信号（ＳＴＶ）といった制御信号やグランド電位等の基準接地電位となる低電圧電源（ＶＳＳ）、電源電位となる高電圧電源（ＶＤＤ）、アナログ電源（ＶＤＤＡ）といった電源供給用の配線も含まれる。

また、ＣＯＧ実装される駆動用ＩＣ（例えば、各ソースドライバ）の端子（パネル内部に向けて信号を出力するためのパネル出力端子を除く。）は、以下のようである。

ソース電極を駆動するためのデータ信号の入力／出力端子は両端に配置される。また、ソース電極を駆動するための電源（具体的には、電圧）の入力／出力端子については、最も中央部にＶＳＳ用の端子である基準接地端子を配置し、電流が流れやすい順番に中央から端部に向かって配置するものとする。従って、電源としてＶＳＳ、ＶＤＤ、ＶＤＤＡを有する例においては、ＶＳＳ用の端子を中央に、端部に向かって、ＶＤＤ用の端子、ＶＤＤＡ用の端子を順に配置する。また、入力端子と出力端子の配置は、当該駆動用ＩＣ中央部に対して対称とする。換言すると、入力端子と出力端子の配置は、当該駆動用ＩＣの長編の中点に対して線対称に配置されている。また、「電流が流れやすい」は、所定期間（例えば、１〜数フレームの期間）における電流量が多いことを意味する。

図２は、ソースドライバＩＣ１０４の端子配置の概略を示す説明図である。図２に示す例では、パネル外部からの入力信号を入力するための入力端子である外部入力端子１０４１と、その入力信号を隣接ＩＣに出力するための出力端子である外部出力端子１０４２とを含む当該駆動用ＩＣにおいて長手方向の一端部（外部入力端子が設けられる側の端部）に設けられる全ての端子を対象に、上記条件を合致させた例である。なお、外部入力端子１０４１はカスケード入力端子であり、外部出力端子１０４２はカスケード出力端子である。

図２において、ＲＳＤＳ−ＩｎはＲＳＤＳ信号用の入力端子（カスケード入力端子）を表している。また、Ｃ−Ｉｎは制御信号用の入力端子を表している。また、ＶＤＤ−Ｉｎは高電圧電源用の入力端子を表している。また、ＶＳＳ−Ｉｎは低電圧電源用の入力端子を表している。また、ＶＳＳ−Ｏｕｔは低電圧電源用の出力端子（カスケード出力端子）を表している。また、ＶＤＤ−Ｏｕｔは高電圧電源用の出力端子を表している。また、Ｃ−Ｏｕｔは制御信号用の出力端子を表している。ＲＳＤＳ−ＯｕｔはＲＳＤＳ信号用の出力端子を表している。

図２に示すように、外部入力端子１０４１が、ソースドライバＩＣ１０４の長手方向の一辺の中央から端部に向かって、例えば、ＶＳＳ−Ｉｎ、ＶＤＤ−Ｉｎ、Ｃ−Ｉｎ、ＲＳＤＳ−Ｉｎの順に配置され、外部出力端子１０４２が、ソースドライバＩＣ１０４の中央から端部に向かって、ＶＳＳ−Ｏｕｔ、ＶＤＤ−Ｏｕｔ、Ｃ−Ｏｕｔ、ＲＳＤＳ−Ｏｕｔの順に配置されている。

また、図３は、より具体的な端子配置の例を示す説明図である。例えば、図３では、ソースドライバＩＣ１０４の外部入力／出力端子として、ソースドライバＩＣ１０４の長手方向の一辺の中央から端部に向かって順に、ＶＳＳ用、ＶＤＤ用、ＶＤＤＡ用、ＲＧＢ信号（ＲＳＤＳまたはＣＭＯＳ信号）用の端子が設けられる例が示されている。

なお、図３に示すように、表示パネル１０上のフレキシブル基板との接続用の接続端子（接続部１０２１に設けられる接続バンプ）についても表示パネル上での配線が交差しないように配置するとともに、低い抵抗値が保持されるように電源関係の配線は線幅を太くすることが好ましい。

また、フレキシブル基板２１、２２は、それぞれ外部回路から入力される信号および電源を各駆動用ＩＣに供給するための矩形の基板である。本実施形態では、２枚あるうちの１つが実際に外部の制御回路と接続され、他の１つは外部の制御回路とは直接接続されずに表示パネル１０とのみ接続される。

以下、外部の制御回路と接続される方のフレキシブル基板２１を、外部信号供給基板２１と表現し、外部の制御回路と接続されない方のフレキシブル基板２２をバス配線基板２２と表現する場合がある。

外部信号供給基板２１は、外部回路との接続用の接続端子２１１と、表示パネル１０との接続用の接続端子（図示省略）とを備える。また、外部信号供給基板２１の一面上には、例えば銅箔などにより、表示パネル１０上に実装されている駆動用ＩＣへの信号および電源供給のための配線３１１、３１２が形成される。

配線３１１は、ゲートドライバＩＣ１０３にゲート電極駆動用の信号および電源を供給するための配線である。例えば、複数の電源用配線と複数の制御信号用配線とを有し、これら各線は略平行に形成される。

また、配線３１２は、ソースドライバＩＣ１０４（直接には、第１のソースドライバＩＣ１０４−１）に信号および電源を供給するための配線である。配線３１２は、例えば、複数の電源用配線と複数の制御信号用配線と複数のデータ信号用配線とを有し、これら各線は略平行に形成される。ここで、配線３１２に含まれる各線の配置は、接続先であるソースドライバＩＣ１０４の端子配置に対応しているものとする。

なお、第１のソースドライバＩＣ１０４−１は、カスケード接続されるソースドライバＩＣ１０４の中で最初に信号を入力するソースドライバＩＣ１０４である。図１に示す例では図中の最左端に配置されているソースドライバＩＣ１０４−１が該当する。なお、第１のソースドライバＩＣ１０４は、同一辺上に並んだソースドライバＩＣの中で、外部入力端子が最もゲートドライバＩＣ１０３に近い位置に配置される隣接するソースドライバＩＣ１０４であるということもできる。

バス配線基板２２は一端部に表示パネル１０との接続用の接続端子を備える。また、バス配線基板２２の一面上には、ソースドライバＩＣ１０４間を接続するためのカスケードバス配線３２２が設けられている。カスケードバス配線３２２は、例えば、第１のソースドライバＩＣ１０４−１と第２のソースドライバＩＣ１０４−２間に配置される場合には、第１のソースドライバＩＣ１０４−１の外部出力端子と、それに隣接する第２のソースドライバＩＣ１０４−２の外部入力端子とをパネル配線を介して接続するための配線である。なお、３つのソースドライバＩＣを備える場合には、バス配線基板２２には、カスケードバス配線３２２として、第１のソースドライバＩＣ１０４−１の外部出力端子と、それに隣接する第２のソースドライバＩＣ１０４−２の外部入力端子とをパネル配線を介して接続するための配線と、第２のソースドライバＩＣ１０４−２の外部出力端子と、それに隣接する第３のソースドライバＩＣ１０４−３の外部入力端子とをパネル配線を介して接続するための配線とが少なくとも設けられる。

外部信号供給基板２１およびバス配線基板２２は、表示パネル１０のＣＯＧ実装部１０２の外側の端部であって、異方性導電膜（以下、ＡＣＦという。）が設けられる部位である接続部１０２１を介して、表示パネル１０と接続される。図１に示す例では、図中左側に外部信号供給基板２１が配置され、その右側にバス配線基板２２が配置されている。

外部信号供給基板２１は、例えば、各配線３１２が、表示パネル１０上のパネル配線を介して第１のソースドライバＩＣ１０４−１の各外部入力端子と接続されたときに、それらパネル配線の配線距離（特に電源用配線）が最も短くなる位置に配置してもよい。

また、バス配線基板２２は、例えば、各配線３２２が、表示パネル１０上のパネル配線を介して各ソースドライバＩＣ１０４の各外部入力／出力端子と接続されたときに、それらパネル配線の配線距離（特に電源用配線）が最も短くなる位置に配置してもよい。例えば、図１において、ＣＯＧ実装部１０２の接続部１０２１に、第１のソースドライバＩＣ１０４−１の外部出力端子に対応する位置から最右端に位置するソースドライバＩＣの外部入力端子に対応する位置まで亘るように配置してもよい。

本実施形態では、外部信号供給基板２１（より具体的には、配線３１２の接続端子）から出力されるソースドライバＩＣ用信号は、表示パネル１０上のパネル配線を介して第１のソースドライバＩＣ１０４−１の外部入力端子に接続され、第１のソースドライバＩＣ１０４−１の外部出力端子から出力される。そして、第１のソースドライバＩＣ１０４−１の外部出力端子から出力された同ソースドライバＩＣ用信号は、パネル配線を介してバス配線基板２２（より具体的には、カスケードバス配線３２２の接続端子）に入力される。このようにして、外部信号供給基板２１とバス配線基板２２との間で、外部回路から入力される信号の受け渡しが行われる。同様に、ソース電極用の信号および電源は、ソースドライバＩＣ、ここでは第１のソースドライバＩＣ１０４−１を介して他のソースドライバに供給されている。

また、図４に示すように、外部回路からの入力信号は、ゲートドライバＩＣに供給するための、クロック信号（ＣＬＫ）、データ出力制御信号（ＯＥ）、データキャリー信号（ＳＴＶ）およびゲートロジック駆動電源（ＶＧＨ、ＶＧＬ）を含んでいる。これらゲートドライバＩＣへの供給信号は、ソースドライバＩＣ１０４を介さずに、表示パネル１０上の配線を介して、フレキシブル基板２２に供給されることになる。

この図４の態様においても、ソースドライバＩＣ１０４の端子配置は図３と同様に、中央から端部に向かって電流が流れやすい電源端子配列としている。すなわち、中央部にＶＳＳ用、その次にＶＤＤ用、ＶＤＤＡ用の端子を順に配置している。さらに、電源端子の外側にＲＳＤＳ信号用の端子を配置している。そして、これらソースドライバＩＣ１０４の端子はＩＣの中央部に対して対象となるように配置されている。

バス配線基板２２において、外部回路からの信号が入力されると、カスケードバス配線３２２と、カスケードバス配線３２２に対応して設けられるパネル配線（当該カスケードバス配線３２２とその接続先であるソースドライバＩＣの外部入力／出力端子との間に設けられるパネル配線）とによって、各ソースドライバＩＣにその信号（外部入力信号）が順次供給される。

図５および図６は、外部信号供給基板２１とバス配線基板２２との間の信号受け渡しにおける他の例を示す図である。図５は、本実施形態の液晶表示装置の他の例を示す平面図であり、図６は、図５に示した液晶表示装置の外部信号供給基板２１とバス配線基板２２との間の信号受け渡しにかかる要部拡大図である。図５および図６に示す例では、外部信号供給基板２１から出力されるソースドライバＩＣ用信号のうち電源系の信号は、表示パネル１０の端子部の配線３３を介してバス配線基板２２に入力する。

すなわち、外部信号供給基板２１に設けられる配線３１２のうちの電源系の信号配線である配線３１２ａについては、所定位置にてスルーホール４０を介して分岐線に電気的に接続され、その分岐線が表示パネル１０のＣＯＧ実装部１０２の端部領域に設けられた配線３３（以下、パネル内バス配線３３という。）と電気的に接続される。また、このパネル内バス配線３３が、バス配線基板２２に設けられる配線３２２のうちの電源系のバス配線である配線３２２ａに接続される。

なお、図６では、アルファベットａが付された符号は、電源系であることを示している。なお、アルファベットｂが付された符号は、電源系の対比としての信号系を示している。例えば、３１２ｂは外部信号供給基板２１に設けられる配線３１２のうちの信号系の信号配線を示す。また、３２２ｂは、バス配線基板２２に設けられる配線３２２のうちの信号系の信号配線を示す。

また、このようにしてもバス配線基板２２では各配線が交差することがないため、一層構造のままですむ。バス配線基板２２に設けられる信号系の信号配線３２２ｂと電源系の配線３２２ａはパネル端子を介して第２のソースドライバＩＣ１０４−２の外部入力端子１０４１ｂ、１０４１ａにそれぞれ電気的に接続されている。そして、第２のソースドライバＩＣ１０４−２に入力されたソース電極用の信号および電源は第２のソースドライバＩＣ１０４-２に形成された外部出力端子１０４２ｂ、１０４２ａからパネル端子を介してバス配線基板２２に供給され、さらに、第３のソースドライバＩＣ１０４−３へ供給されていく。なお、第２のソースドライバＩＣ１０４−２、第３のソースドライバＩＣ１０４−３は、共に、入力端子と出力端子とがＩＣの中心部に対して対称となるように配置されているとともに、信号用の端子が両端に配置され、電源用の端子うち基準接地端子が最も中央部に配置され、端部に向かって電流が流れやすい順番に配置されている。

図７は、本実施形態の液晶表示装置のさらなる他の例を示す平面図である。図７に示す例では、表示パネル１０のＣＯＧ実装部１０２において、カスケード接続される複数のソースドライバＩＣ１０４の両隣に、それぞれ１つずつゲートドライバＩＣ１０３（１０３−１および１０３−２）が設けられている。

このような場合、例えば、図８に示すように、外部信号供給基板２１に、各ゲートドライバＩＣへの信号および電源供給用の配線３１１−１、３１１−２を外部信号供給基板２１の両端部側に設けて、その一方（本例では、ゲートドライバＩＣ１０３−２への信号および電源供給用の配線３１１−２）を、表示パネル１０の端子部の配線３３を介してバス配線基板２２に入力すればよい。そして、このパネル内バス配線３３と、バス配線基板２２に設けられる、ゲートドライバＩＣ１０３−２への信号および電源供給用の配線３２１とを接続し、配線３２１が、ゲートドライバＩＣ１０３−２の外部入力端子と接続されているパネル配線と接続されることによって、ゲートドライバＩＣ１０３−２の外部入力端子に至るまでの導通が得られる。

本実施の形態において、外部信号供給基板２１にスルーホール４０を設けることなく、外部信号供給基板２１の一方の面にのみ配線を形成すればよいので、製造コストがさらに軽減させられる。本実施の形態においても図６に示したように、バス配線基板２１に供給されたソース電極駆動用の信号および電源は、第２のソースドライバＩＣ１０４-２の外部入力端子を介して外部出力端子に出力され、さらにバス配線基板２１の配線に供給される。

また、バス配線基板２１に供給されたゲートドライバＩＣ１０３−２用の配線３２１は、バス配線基板２１に形成されたソースドライバＩＣ用の配線３２２に交差しないように、バス配線基板２１の接続部とは反対側の端部に沿って配設されている。バス配線基板２１においてもスルーホール等を形成しないで各配線を交差させない構成としたことにより、バス配線基板における配線を一方の面にのみに形成することができるので製造コストを軽減することができる。

図４に示す態様では、外部信号供給基板２１のバス配線基板２２側には、ゲートドライバＩＣ１０３−２に供給するための配線が配置され、バス配線基板２２の外部信号供給基板２１側にはパネル配線を介してゲートドライバＩＣ１０３−２用の配線が形成されている。これら配線の中にもゲートドライバＩＣの電源用の配線があるが、電源用の配線の抵抗を少なくするため、その配置順は外側に低電圧用電源（ＶＧＬ）、高電圧用電源（ＶＧＨ）とすることが好ましい。

図９は、外部信号供給基板２１上の配線３１１−２から、表示パネル１０上の配線３３、バス配線基板２２上の配線３２１までの配線接続の一例を示す要部拡大図である。なお、図９には、外部信号供給基板２１に設けられる配線３１２のうちの電源系の信号配線である配線３１２ａも合わせて、表示パネル１０の端子部の配線３３を介してバス配線基板２２に入力する例が示されている。

そして、バス配線基板２２に設けられる信号系の信号配線３２２ｂと電源系の配線３２２ａはパネル端子を介して第２のソースドライバＩＣ１０４−２の外部入力端子１０４１ｂ、１０４１ａにそれぞれ電気的に接続されている。さらに、第２のソースドライバＩＣ１０４−２に入力されたソース電極用の信号および電源は第２のソースドライバＩＣ１０４-２に形成された外部出力端子１０４２ｂ、１０４２ａからパネル端子を介してバス配線基板２２に供給される。なお、第２のソースドライバＩＣ１０４−２は、入力端子と出力端子とがＩＣの中心部に対して対称となるように配置されているとともに、信号用の端子が両端に配置され、電源用の端子うち基準接地端子が最も中央部に配置され、端部に向かって電流が流れやすい順番に配置されている。

図１０は、外部信号供給基板２１とバス配線基板２２との間の信号受け渡しにおける外部信号供給基板２１上の配線３１１に関する他の実装例を示す説明図である。図１０に示す例では、外部信号供給基板２１に、ゲートドライバＩＣ１０３−１への信号および電源供給用の配線３１１を介して、バス配線基板２２にゲートドライバＩＣ１０３−２への信号が出力される。

すなわち、図１０に示すように、外部信号供給基板２１に設けられるゲートドライバＩＣ１０３−１への信号および電源供給用の配線３１１に対して、スルーホール４０を設けて表示パネル１０上の配線３３へと接続される分岐線と接続させるようにしてもよい。

なお、本実施の形態において、第２のソースドライバＩＣ１０４−２へのＶＳＳ，ＶＤＤ等の電源の供給を第１のソースドライバＩＣ１０４−１を介さずに行ったが、図４に示すように、ソース電極駆動用の電源も第１のソースドライバＩＣ１０４−１を介して行うようにすることもできる。すなわち、第１のソースドライバＩＣ１０４−１の外部入力端子１０４１ａを介して電源を供給し、同じＩＣの外部出力端子１０４２ａから出力し、バス配線基板２２を介して他のソースドライブＩＣの外部入力端子に供給する。このようにソース電極駆動用の信号および電源をソースドライブＩＣを介してカスケード接続することでフレキシブル基板を簡易に形成することができる。

図１１は、ゲートドライバＩＣ１０３−２への信号および電源供給用の配線３２１を含むバス配線基板２２の配線実装例を示す説明図である。図１１に示すように、ゲートドライバＩＣ１０３−２への信号および電源供給用の配線３２１は、ソースドライバＩＣ１０４間を接続するためのカスケードバス配線３２２の外側を通るように配線されることによって、バス配線基板２２上で各配線を交差させずに、ゲートドライバＩＣ１０３−２まで外部入力信号を供給することができる。

本発明は、複数の駆動用ＩＣが透明基板に直接搭載されるＣＯＧ（Chip on glass）方式の表示装置に好適に適用可能である。

１０ 表示パネル
１０１ 表示エリア
１０２ ＣＯＧ実装部
１０２１ 接続部
１０３、１０３−１、１０３−２ ゲートドライバＩＣ
１０４、１０４−１〜１０４−３ ソースドライバＩＣ
１０４１ 外部入力端子（カスケード入力端子）
１０４２ 外部出力端子（カスケード出力端子）
１０４３ パネル出力端子
２１ フレキシブル基板（外部信号供給基板）
２２ フレキシブル基板（バス配線基板）
２１１ 外部回路との接続用の接続端子
３１１ ゲートドライバＩＣ用バス配線（外部信号供給基板上）
３１２ ソースドライバＩＣ用バス配線（外部信号供給基板上）
３２１ ゲートドライバＩＣ用バス配線（バス配線基板上）
３２２ カスケードバス配線（バス配線基板上）

Claims (6)

1. ゲート電極とソース電極とが設けられた表示パネルにゲート駆動用ＩＣと複数のソース駆動用ＩＣが搭載された表示装置であって、
   前記複数のソース駆動用ＩＣに、２枚の矩形のフレキシブル基板を介して外部回路からの信号および電源が供給され、
   前記２枚の矩形のフレキシブル基板のうちの第１のフレキシブル基板は、外部回路に接続される接続端子を有し、
   前記複数のソース駆動用ＩＣは、入力端子に入力した外部回路からのソース電極駆動用の信号および電源を出力する出力端子を有し、
   前記複数のソース駆動用ＩＣにおける各々の入力端子と出力端子とが、当該駆動用ＩＣの中心部に対して対称となるように配置されているとともに、信号用の端子が両端に配置され、基準接地電位となる電源用の端子である基準接地端子、電源電位となる電源用の端子およびアナログ電源用の端子を含む電源用の端子のうち、前記基準接地端子が最も中央部に配置されており、かつ他の電源用の端子は中央から端部に向かって電流が流れやすい順番に配置されている
   ことを特徴とする表示装置。
2. 電源用の端子は、中央から端部に向かって基準接地端子、電源電位となる電源用の端子、アナログ電源用の端子の順番に配置されている請求項１に記載の表示装置。
3. 第１のフレキシブル基板は、複数のソース駆動用ＩＣのうちの第１のソース駆動用ＩＣに外部回路からのソース電極駆動用の信号および電源を供給するための配線を有し、
   ２枚の矩形のフレキシブル基板のうちの第２のフレキシブル基板は、前記第１のソース駆動用ＩＣから出力される外部回路からのソース電極駆動用の信号および電源を他のソース駆動用ＩＣに供給するための配線を有する
   請求項１または請求項２に記載の表示装置。
4. 第１のフレキシブル基板は、複数のソース駆動用ＩＣのうちの第１のソース駆動用ＩＣに外部回路からのソース電極駆動用の信号および電源を供給するための配線を有し、
   ２枚の矩形のフレキシブル基板のうちの第２のフレキシブル基板は、前記第１のソース駆動用ＩＣから出力される外部回路からのソース電極駆動用の信号を他のソース駆動用ＩＣに供給するための配線と、前記第１のソース駆動用ＩＣを介さずに前記第１のフレキシブル基板から出力される外部回路からのソース電極駆動用の電源を他のソース駆動用ＩＣに供給するための配線を有する
   請求項１または請求項２に記載の表示装置。
5. ゲート駆動用ＩＣは複数搭載され、
   第１のフレキシブル基板は、複数のゲート駆動用ＩＣのうちの第１のゲート駆動用ＩＣに外部回路からのゲート電極駆動用の信号および電源を供給するための配線を有し、
   第２のフレキシブル基板は、前記第１のゲート駆動用ＩＣを介さずに前記第１のフレキシブル基板から出力される外部回路からのゲート電極駆動用の信号および電源を第２のゲート駆動用ＩＣに供給するための配線を有する
   請求項３または請求項４に記載の表示装置。
6. 第２のフレキシブル基板におけるソース電極駆動用の信号および電源を他のソース駆動用ＩＣに供給するための配線と、前記第２のフレキシブル基板におけるゲート電極駆動用の信号および電源を第２のゲート駆動用ＩＣに供給するための配線とは、互いに交差しない位置に設けられている
   請求項５に記載の表示装置。

Images