JP5443151B2 - 複合基板の製造方法 - Google Patents

複合基板の製造方法 Download PDF

Info

Publication number
JP5443151B2
JP5443151B2 JP2009292329A JP2009292329A JP5443151B2 JP 5443151 B2 JP5443151 B2 JP 5443151B2 JP 2009292329 A JP2009292329 A JP 2009292329A JP 2009292329 A JP2009292329 A JP 2009292329A JP 5443151 B2 JP5443151 B2 JP 5443151B2
Authority
JP
Japan
Prior art keywords
substrate
optical device
sapphire substrate
thickness
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009292329A
Other languages
English (en)
Other versions
JP2011134849A (ja
Inventor
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2009292329A priority Critical patent/JP5443151B2/ja
Priority to CN201010563058.9A priority patent/CN102130017B/zh
Priority to US12/968,787 priority patent/US8104665B2/en
Publication of JP2011134849A publication Critical patent/JP2011134849A/ja
Application granted granted Critical
Publication of JP5443151B2 publication Critical patent/JP5443151B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、サファイア基板の表面に光デバイス層（エピ層）が積層された光デバイスウエーハにおける光デバイス層の表面にヒートシンク基板が接合された複合基板の製造方法に関する。
光デバイス製造工程においては、略円板形状であるサファイア基板の表面に窒化ガリウム系化合物半導体からなる光デバイス層が積層され格子状に形成された複数のストリートによって区画された複数の領域に発光ダイオード、レーザーダイオード等の光デバイスを形成して光デバイスウエーハを構成する。そして、光デバイスウエーハをストリートに沿って切断することにより光デバイスが形成された領域を分割して個々の光デバイスを製造している。（例えば、特許文献１参照。）
光デバイスは発熱することから、放熱するためにヒートシンク部材が接合される。（例えば、特許文献２参照。）
特許第２８５９４７８号 特開昭６０−９２６８６号公報
而して、光デバイスは例えば一辺が０．３mm角に形成されており、このように小さい光デバイスに個々のヒートシンクを接合するには手間がかかり、生産性が悪いという問題がある。
なお、光デバイスウエーハを構成するサファイア基板の表面に形成された光デバイス層の表面にヒートシンク基板を接合し、サファイア基板を所定の厚みに研削した後に、光デバイスウエーハをヒートシンク基板とともに切断することによりヒートシンクが接合された光デバイスを効率的に生産することができるが、次のような問題がある。即ち、光デバイスウエーハを構成するサファイア基板の表面に形成された光デバイス層の表面にヒートシンク基板を接合金属層を介して接合した複合基板においては、サファイア基板と接合金属層およびヒートシンク基板の厚みがそれぞれ均一に形成されていないと、研削装置のチャックテーブル上にヒートシンク基板側を保持してサファイア基板の裏面を研削し、サファイア基板を均一の厚みに加工することができない。この結果、サファイア基板の厚みを１０μm程度に薄く加工すると、光デバイス層が一部露出して光デバイスの品質を低下させるとともに、光デバイスの品質の安定化が図れないという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、サファイア基板の表面に光デバイス層が形成された光デバイスウエーハにおけるサファイア基板を均一の厚みに研削することができる光デバイスウエーハの表面にヒートシンク基板が接合された複合基板の製造方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、サファイア基板の表面に光デバイス層が積層された光デバイスウエーハにおける光デバイス層の表面にヒートシンク基板が接合された複合基板の製造方法であって、
サファイア基板を研削してサファイア基板の厚みを均一に形成するサファイア基板厚み均一化工程と、
該サファイア基板厚み均一化工程が実施されたサファイア基板の表面に光デバイス層を形成する光デバイス層形成工程と、
サファイア基板の表面に形成された光デバイス層の表面にヒートシンク基板の表面を接合金属層を介して接合することにより複合基板を形成する複合基板形成工程と、
該複合基板のサファイア基板側を研削装置のチャックテーブルに保持してヒートシンク基板の裏面を研削し、複合基板の厚みを均一に形成する複合基板厚み均一化工程と、
該複合基板厚み均一化工程が実施された複合基板のヒートシンク基板側を研削装置のチャックテーブルに保持してサファイア基板の裏面を研削し、サファイア基板を所定の厚みに形成する仕上げ研削工程と、を含む、
ことを特徴とする複合基板の製造方法が提供される。
本発明による複合基板の製造方法においては、サファイア基板厚み均一化工程を実施することによりサファイア基板の厚みを均一にし、この厚みが均一に形成されたサファイア基板の表面に光デバイス層を形成した後、サファイア基板の表面に形成された光デバイス層の表面にヒートシンク基板の表面を接合して複合基板を形成する。そして、厚みが均一に形成されたサファイア基板の厚みに倣って複合基板を構成するヒートシンク基板の裏面を研削することにより複合基板の厚みを均一に形成した後、複合基板を構成するヒートシンク基板側を研削装置のチャックテーブルに保持してサファイア基板の裏面を研削することによりサファイア基板を所定の厚みに形成する仕上げ研削工程を実施するので、サファイア基板の厚みは均一に形成されるため、サファイア基板を５μm前後に薄く加工しても光デバイス層が露出することはない。
本発明による複合基板の製造方法によって製造される複合基板を構成するサファイア基板の斜視図。 本発明による複合基板の製造方法におけるサファイア基板厚み均一化工程を示す説明図。 本発明による複合基板の製造方法における光デバイス層形成工程を実施することにより形成された光デバイスウエーハの斜視図および要部拡大断面図。 本発明による複合基板の製造方法における複合基板形成工程を示す説明図。 本発明による複合基板の製造方法における複合基板厚み均一化工程を示す説明図。 本発明による複合基板の製造方法における仕上げ研削工程を示す説明図。 本発明による複合基板の製造方法によって製造された複合基板の斜視図および要部拡大断面図。 図７に示す複合基板が分割された光デバイスの斜視図。
以下、本発明による複合基板の製造方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、複合基板を構成する光デバイスウエーハを形成するための円形状のサファイア基板２０が示されている。このサファイア基板２０は、例えば厚みが４８０μmに形成されている。
上記図１に示すサファイア基板２０には、先ず裏面２０b側を研削装置のチャックテーブルに保持して表面２０aを研削し、サファイア基板２０の厚みを均一に形成するサファイア基板厚み均一化工程を実施する。このサファイア基板厚み均一化工程は図２の(a)に示す研削装置３を用いて実施する。図２の(a)に示す研削装置３は、被加工物を保持するチャックテーブル３１と、該チャックテーブル３１に保持された被加工物を研削する研削手段３２を具備している。チャックテーブル３１は、上面に被加工物を吸引保持し図２の(a)において矢印３１aで示す方向に回転せしめられる。研削手段３２は、スピンドルハウジング３２１と、該スピンドルハウジング３２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル３２２と、該回転スピンドル３２２の下端に装着されたマウンター３２３と、該マウンター３２３の下面に取り付けられた研削ホイール３２４とを具備している。この研削ホイール３２４は、円環状の基台３２５と、該基台３２５の下面に環状に装着された研削砥石３２６とからなっており、基台３２５がマウンター３２３の下面に締結ボルト３２７によって取り付けられている。
上述した研削装置３を用いて上記研削工程を実施するには、図２の(a)に示すようにチャックテーブル３１の上面（保持面）に上記サファイア基板２０の裏面２０b側を載置する。そして、図示しない吸引手段によってチャックテーブル３１上にサファイア基板２を吸着保持する（サファイア基板保持工程）。従って、チャックテーブル３１上に保持されたサファイア基板２０は、表面２０aが上側となる。このようにチャックテーブル３１上にサファイア基板２０を吸引保持したならば、チャックテーブル３１を図２の(a)において矢印３１aで示す方向に例えば５００ｒｐｍで回転しつつ、研削手段３２の研削ホイール３２４を図２の(a)において矢印３２４aで示す方向に例えば１０００ｒｐｍで回転せしめて、図２の(ｂ)に示すように研削砥石３２６を被加工面であるサファイア基板２０の表面２０aに接触せしめ、研削ホイール３２４を図２の(a)および (ｂ)において矢印３２４bで示すように所定の研削送り速度で下方（チャックテーブル３１の保持面に対し垂直な方向）に例えば３０μm研削送りする。この結果、サファイア基板２０の表面２０aが研削されてサファイア基板２０は、図示の実施形態においては厚みが４５０μmに均一化される（サファイア基板厚み均一化工程）。
上述したサファイア基板厚み均一化工程を実施したならば、サファイア基板２０の表面２０aに光デバイス層を形成する光デバイス層形成工程を実施する。即ち、図３の(a)および(b)に示すように、サファイア基板２０の表面２０aにn型窒化物半導体層２１１をエピタキシャル成長により積層し、このn型窒化物半導体層２１１の表面にp型窒化物半導体層２１２をエピタキシャル成長により積層することにより、光デバイス層（エピ層）２１が例えば１０μｍの厚みで形成される。そして、光デバイス層（エピ層）２１が格子状に形成された複数のストリート２２によって区画された複数の領域に発光ダイオード、レーザーダイオード等の光デバイス２３が形成され、光デバイスウエーハ２が構成される。
上述したように光デバイス層形成工程を実施したならば、サファイア基板２０の表面に形成された光デバイス層２１の表面にヒートシンク基板の表面を接合金属層を介して接合することにより複合基板を形成する複合基板形成工程を実施する。即ち、図４の(a)および(b)に示すように、光デバイスウエーハ２を構成するサファイア基板２０の表面に形成された光デバイス層２１の表面２１aに、厚みが例えば２３０μmの銅タングステン（Cu-W）からなるヒートシンク基板４の表面４aを接合金属層５を介して接合する。この複合基板形成工程は、サファイア基板２０の表面に形成された光デバイス層２１の表面２１aまたはヒートシンク基板４の表面４aに金等の接合金属を蒸着して接合金属層５を形成し、該接合金属層５とヒートシンク基板４の表面４aまたは光デバイス層２１の表面２１aとを対面させ圧着することにより、光デバイスウエーハ２の光デバイス層２１の表面２１aにヒートシンク基板４の表面４aを接合金属層５を介して接合し、複合基板６を形成することができる。
次に、複合基板６のサファイア基板２０側を研削装置のチャックテーブルに保持してヒートシンク基板４の裏面４bを研削し、複合基板６の厚みを均一に形成する複合基板厚み均一化工程を実施する。この複合基板厚み均一化工程は、上記図２の(a)に示す研削装置３を用いて実施することができる。研削装置３を用いて複合基板厚み均一化工程を実施するには、図５の(a)に示すようにチャックテーブル３１の上面（保持面）に上記複合基板６のサファイア基板２０側を載置する。そして、図示しない吸引手段によってチャックテーブル３１上に複合基板６を吸着保持する（複合基板保持工程）。従って、チャックテーブル３１上に保持された複合基板６は、ヒートシンク基板４の裏面４bが上側となる。このようにチャックテーブル３１上に複合基板６を吸引保持したならば、チャックテーブル３１を図５の(a)において矢印３１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段３２の研削ホイール３２４を図５の(a)において矢印３２４aで示す方向に例えば６０００ｒｐｍで回転せしめて、図５の(ｂ)に示すように研削砥石３２６を被加工面であるヒートシンク基板４の裏面４bに接触せしめ、研削ホイール３２４を図５の(a)および (ｂ)において矢印３２４bで示すように所定の研削送り速度で下方（チャックテーブル３１の保持面に対し垂直な方向）に例えば３０μm研削送りする。従って、ヒートシンク基板４の裏面４bが３０μm研削されて、図示の実施形態においてはヒートシンク基板４の厚みは２００μmとなる。この結果、図示の実施形態においては複合基板６は厚みが６６０μmに均一化される（複合基板厚み均一化工程）。
上述した複合基板厚み均一化工程を実施したならば、複合基板６のヒートシンク基板４側を研削装置のチャックテーブルに保持してサファイア基板２０の裏面を研削し、サファイア基板２０を所定の厚みに形成する仕上げ研削工程を実施する。この仕上げ研削工程は、上記図２の(a)に示す研削装置３を用いて実施することができる。研削装置３を用いて仕上げ研削工程を実施するには、図６の(a)に示すようにチャックテーブル３１の上面（保持面）に上記複合基板６のヒートシンク基板４側を載置する。そして、図示しない吸引手段によってチャックテーブル３１上に複合基板６を吸着保持する（複合基板保持工程）。従って、チャックテーブル３１上に保持された複合基板６は、光デバイスウエーハ２を構成するサファイア基板２０の裏面２０bが上側となる。このようにチャックテーブル３１上に複合基板６を吸引保持したならば、チャックテーブル３１を図６の(a)において矢印３１aで示す方向に例えば５００ｒｐｍで回転しつつ、研削手段３２の研削ホイール３２４を図６の(a)において矢印３２４aで示す方向に例えば１０００ｒｐｍで回転せしめて、図６の(ｂ)に示すように研削砥石３２６を被加工面であるサファイア基板２０の裏面２０bに接触せしめ、研削ホイール３２４を図６の(a)および (ｂ)において矢印３２４bで示すように所定の研削送り速度で下方（チャックテーブル３１の保持面に対し垂直な方向）に例えば４４５μm研削送りする。この結果、サファイア基板２０の裏面２０bが４４５μm研削されて、図示の実施形態においてはサファイア基板２０の厚みは５μmとなり、光デバイスウエーハ２の厚みは１５μmとなる。このように仕上げ研削工程を実施することにより、図７の(a)および(b)に示すように厚みが１５μmの光デバイスウエーハ２の表面に厚みが２００μmのヒートシンク基板４が接合金属層５を介して接合された複合基板６を得ることができる。
以上のように、本発明による複合基板の製造方法においては、サファイア基板厚み均一化工程を実施することによりサファイア基板２０の厚みを均一にし、この厚みが均一に形成されたサファイア基板２０の表面に光デバイス層２１を形成した後、サファイア基板２０の表面に形成された光デバイス層２１の表面にヒートシンク基板４の表面を接合して複合基板を形成する。そして、厚みが均一に形成されたサファイア基板２０の厚みに倣って複合基板６を構成するヒートシンク基板４の裏面を研削することにより複合基板６の厚みを均一に形成した後、複合基板６を構成するヒートシンク基板４側を研削装置のチャックテーブルに保持してサファイア基板２０の裏面を研削し、サファイア基板２０を所定の厚みに形成する仕上げ研削工程を実施するので、サファイア基板２０の厚みは均一に形成されるため、サファイア基板２０を５μm前後に薄く加工しても光デバイス層２１が露出することはない。
以上のようにして製造された複合基板６は、次工程である分割工程において光デバイスウエーハ２の光デバイス層２１の表面に形成された複数のストリート２２に沿って分割することにより、図８に示すように表面にヒートシンク４０が接合金属層５を介して接合された個々の光デバイス２３を得ることができる。
２：光デバイスウエーハ
２０：サファイア基板
２１：光デバイス層（エピ層）
３：保護テープ
４：研削装置
４１：研削装置のチャックテーブル
４２４：研削ホイール
４２６：研削砥石
５：研磨装置
５１：研磨装置のチャックテーブル
５２６：研磨パッド

Claims (1)

  1. サファイア基板の表面に光デバイス層が積層された光デバイスウエーハにおける光デバイス層の表面にヒートシンク基板が接合された複合基板の製造方法であって、
    サファイア基板を研削してサファイア基板の厚みを均一に形成するサファイア基板厚み均一化工程と、
    該サファイア基板厚み均一化工程が実施されたサファイア基板の表面に光デバイス層を形成する光デバイス層形成工程と、
    サファイア基板の表面に形成された光デバイス層の表面にヒートシンク基板の表面を接合金属層を介して接合することにより複合基板を形成する複合基板形成工程と、
    該複合基板のサファイア基板側を研削装置のチャックテーブルに保持してヒートシンク基板の裏面を研削し、複合基板の厚みを均一に形成する複合基板厚み均一化工程と、
    該複合基板厚み均一化工程が実施された複合基板のヒートシンク基板側を研削装置のチャックテーブルに保持してサファイア基板の裏面を研削し、サファイア基板を所定の厚みに形成する仕上げ研削工程と、を含む、
    ことを特徴とする複合基板の製造方法。
JP2009292329A 2009-12-24 2009-12-24 複合基板の製造方法 Active JP5443151B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009292329A JP5443151B2 (ja) 2009-12-24 2009-12-24 複合基板の製造方法
CN201010563058.9A CN102130017B (zh) 2009-12-24 2010-11-25 复合基板的制造方法
US12/968,787 US8104665B2 (en) 2009-12-24 2010-12-15 Manufacturing method for composite substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009292329A JP5443151B2 (ja) 2009-12-24 2009-12-24 複合基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011134849A JP2011134849A (ja) 2011-07-07
JP5443151B2 true JP5443151B2 (ja) 2014-03-19

Family

ID=44186225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292329A Active JP5443151B2 (ja) 2009-12-24 2009-12-24 複合基板の製造方法

Country Status (3)

Country Link
US (1) US8104665B2 (ja)
JP (1) JP5443151B2 (ja)
CN (1) CN102130017B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935232B2 (en) 2015-03-12 2018-04-03 Toshiba Memory Corporation Method of manufacturing semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5508120B2 (ja) * 2010-04-28 2014-05-28 株式会社ディスコ 硬質基板の加工方法
US9266220B2 (en) 2011-12-30 2016-02-23 Saint-Gobain Abrasives, Inc. Abrasive articles and method of forming same
JP2015230971A (ja) * 2014-06-05 2015-12-21 株式会社ディスコ 積層ウェーハの形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6092686A (ja) 1983-10-26 1985-05-24 Sumitomo Electric Ind Ltd 半導体レ−ザ−装置
JP2859478B2 (ja) 1991-12-12 1999-02-17 日亜化学工業 株式会社 発光デバイス用の窒化ガリウム系化合物半導体ウエハーの切断方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
US7033858B2 (en) * 2003-03-18 2006-04-25 Crystal Photonics, Incorporated Method for making Group III nitride devices and devices produced thereby
US20060124941A1 (en) * 2004-12-13 2006-06-15 Lee Jae S Thin gallium nitride light emitting diode device
US20060289892A1 (en) * 2005-06-27 2006-12-28 Lee Jae S Method for preparing light emitting diode device having heat dissipation rate enhancement
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
US7435664B2 (en) * 2006-06-30 2008-10-14 Intel Corporation Wafer-level bonding for mechanically reinforced ultra-thin die
JP2008182015A (ja) * 2007-01-24 2008-08-07 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2008235398A (ja) * 2007-03-19 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2008235650A (ja) * 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法
JP2009224454A (ja) * 2008-03-14 2009-10-01 Disco Abrasive Syst Ltd 光デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935232B2 (en) 2015-03-12 2018-04-03 Toshiba Memory Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20110155791A1 (en) 2011-06-30
CN102130017B (zh) 2015-09-23
US8104665B2 (en) 2012-01-31
CN102130017A (zh) 2011-07-20
JP2011134849A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
CN107877011B (zh) SiC晶片的生成方法
CN108372434B (zh) SiC晶片的生成方法
US10872758B2 (en) SiC wafer producing method
US9852949B2 (en) Wafer processing method
TWI732949B (zh) 晶圓的加工方法
JP2008147412A (ja) 半導体ウェハ，半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法
JP2015032771A (ja) ウェーハの製造方法
JP2010225976A (ja) 積層ウェーハの分割方法
JP5443151B2 (ja) 複合基板の製造方法
JP5443192B2 (ja) サファイア基板の加工方法
TWI732950B (zh) 晶圓的加工方法
CN110571131B (zh) 倒角加工方法
JP5501785B2 (ja) サファイア基板の加工方法
JP5934491B2 (ja) サファイア基板の研削方法
TWI781313B (zh) 被加工物的切割方法
US20230048318A1 (en) Wafer producing method
TWI772341B (zh) 發光二極體晶片的製造方法及發光二極體晶片
JP2011129820A (ja) 光デバイスウエーハの加工方法
JP2017220478A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018014421A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2017168654A (ja) 半導体装置の製造方法
JP2016025116A (ja) ウエーハの加工方法
JP2011238787A (ja) 発光素子の製造方法
JP2017224725A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2017220476A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Ref document number: 5443151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250