JP5425683B2

JP5425683B2 - フレキシブル多層帯材に基づく完全集積化電磁干渉（ｅｍｉ）フィルタ

Info

Publication number: JP5425683B2
Application number: JP2010073647A
Authority: JP
Inventors: 徐▲徳▼鴻; 温志偉; 伍暁峰; 康浩大熊; 和明三野
Original assignee: Zhejiang University ZJU; Fuji Electric Co Ltd
Current assignee: Zhejiang University ZJU; Fuji Electric Co Ltd
Priority date: 2009-03-30
Filing date: 2010-03-26
Publication date: 2014-02-26
Anticipated expiration: 2030-03-26
Also published as: JP2010239135A; CN101593606A; US8183966B2; CN101593606B; US20100245008A1

Description

本発明は電子機器に関わり、とりわけフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタに関わる。

現在、電気電子機器はモジュール化、小型化、高出力密度化が更に進む傾向にあり、電気電子機器における各々の素子のサイズを極力小型化することが求められているとともに、深刻な電磁干渉（ＥＭＩ，electromagnetic interference）に対処するため、ＥＭＩフィルタに対してより一層の高性能化が求められている。

従来のディスクリート部品を用いたＥＭＩフィルタでは、ディスクリート部品の点数が膨大で、空間の有効利用がなされておらず、サイズが大きいなどの問題点が存在しているほか、フィルタの性能が分布定数の影響を受けやすい。

また、例えば非特許文献１に開示の従来技術が知られている。

「An integrating structure of EMI filter based on interleaved flexible multi-layer (FML) foils」、Xiaofeng Wu等；Proceedings of the 23rd IEEE Applied Power Electronics Conference, Washington, DC,USA, Feb.15-19, pp.491-497(2009)

本発明の目的は、上記従来技術の課題を解決できるフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタを提供することにある。

上記目的を達成するため、本発明において下記の技術的手段を用いた。
フレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタにおいて、ＥＥコアまたはＥＩコアによって二つの側部柱状体とエアギャップが形成された一つの中央柱状体を含む閉磁気回路を構成しており、第１の巻線と第２の巻線がそれぞれ二つの側部柱状体に巻きつけられており、両者の巻き付け方向が同じである。中央柱状体には第３の巻線と第４の巻線の二つの巻線が巻きつけられていると共に、該第３の巻線と第４の巻線の巻き付け方向は互いに逆である。

上記第１の巻線の末端における二つの端子がそれぞれ第２の巻線の始端における二つの端子に接続され、第２の巻線の末端における二つの端子がそれぞれ第３の巻線と第４の巻線の始端における各々一つの端子に接続されている。

さらに、前記第１の巻線と第２の巻線は共に２Ｎ（Ｎは正の整数である）枚以上の銅箔を含む千鳥状並列配置型のフレキシブル多層帯材を巻きつけてなり、かつ奇数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させ、また偶数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させることによって、四つの接続端子を形成する。

前記第３の巻線と第４の巻線は共に２Ｍ（Ｍは正の整数である）枚の銅箔を含む千鳥状並列配置型のフレキシブル多層帯材を巻きつけてなり、かつ偶数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させることによって二つの外部接続端子を形成し、全ての奇数層の銅箔については、その一端を短絡接続・接地させるが、他端は処理しない。

本発明の有益な効果は、ＥＭＩフィルタにおける全ての受動素子を一つのコアに集積化することによってフィルタのディファレンシャルモードでの挿入損失を大幅に向上するとともに、ＥＭＩフィルタの小形化と分布定数によるフィルタの性能への影響を低減したことである。

本発明に係わる実施例１の構成を示す概略図である。図１に示す四つの巻線におけるフレキシブル多層帯材の構成と接続を示す概略図であって、（ａ）は第１の巻線を示し、（ｂ）は第２の巻線を示し、（ｃ）は第３の巻線と第４の巻線を示す。実施例１における分布モデル構造と集積モデル構造を示す概略図であって、（ａ）は分布モデルを示し、（ｂ）は集積モデルを示す。本発明に係わる実施例２の構成を示す概略図である。図４に示す第５の巻線におけるフレキシブル多層帯材の構成と接続を示す概略図である。実施例２における分布モデル構造と集積モデル構造を示す概略図であって、（ａ）は分布モデルを示し、（ｂ）は集積モデルを示す。

以下、本発明の目的および効果をより明確にするために、図面と実施例を参照しつつ本発明をより詳細に説明する。
本発明のフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタにおいて、ＥＥコアまたはＥＩコアによって二つの側部柱状体と一つの中央柱状体を含む閉磁気回路を構成し、中央柱状体にエアギャップが形成されている。フレキシブル多層帯材を巻きつけてなる巻線は、それぞれコアの二つの側部柱状体および中央柱状体に配置されている。

二つの側部柱状体上における各巻線は、構造が同じであるとともに、巻き付け方向も同じであり、かつ共に２Ｎ枚以上の銅箔を含む千鳥状並列配置型のフレキシブル多層帯材を巻きつけてなる。フレキシブル多層帯材は、銅箔／フィルム材／銅箔／フィルム材‥‥フィルム材／銅箔／絶縁テープを順次積層し接着することによって作製される。

側部柱状体における各巻線では、そのフレキシブル多層帯材は２Ｎ（Ｎは正の整数である）枚以上の銅箔を含み、かつ奇数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させ、偶数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させることによって、巻線毎に四つの接続端子を形成する。

中央柱状体に二つの巻線が形成されまたは一つの巻線のみが形成されている。中央柱状体に二つの巻線が巻きつけられた場合に、二つの巻線は構造が同じあるが巻き付け方向が逆であり、かつ共に２Ｍ枚以上の銅箔を含む千鳥状並列配置型のフレキシブル多層帯材を巻きつけてなる。フレキシブル多層帯材は、銅箔／フィルム材／銅箔／フィルム材‥‥フィルム材／銅箔／絶縁テープを順次積層し接着することによって作製される。

中央柱状体における二つの巻線では、そのフレキシブル多層帯材は２Ｍ（Ｍは正の整数である）枚以上の銅箔を含み、かつ各々の巻線において偶数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させることによって二つの外部接続端子を形成し、奇数層の銅箔については、その一端を短絡接続・接地させるが、他端は処理しない。

側部柱状体上の巻線のうち一方の巻線の始端における二つの端子を外部回路と接続させるとともに、末端における二つの端子を側部柱状体上の他方の巻線の始端における二つの端子と接続させる。さらに、当該他方の巻線の末端における二つの端子をそれぞれ中央柱状体上の二つの巻線の始端における各々一つの端子と接続させ、中央柱状体上の二つの巻線の末端における各々一つの端子を外部回路と接続させる。

なお、上述した奇数層の銅箔または偶数層の銅箔は、それぞれすべての奇数層の銅箔またはすべての偶数層の銅箔に限定されるものではない。
中央柱状体に一つの巻線のみが巻きつけられた場合に、当該巻線は３Ｋ枚以上の銅箔を含む千鳥状並列配置型のフレキシブル多層帯材によって構成される。フレキシブル多層帯材は、銅箔／フィルム材／銅箔／フィルム材‥‥フィルム材／銅箔／絶縁テープを順次積層し接着することによって作製される。

中央柱状体に形成される一つの巻線では、そのフレキシブル多層帯材は３Ｋ（Ｋは正の整数、ｎは０または正の整数であり、ｎ≦Ｋ）枚以上の銅箔を含み、かつ第３ｎ層の銅箔における始端を短絡接続させるとともに末端を短絡接続させ、第（３ｎ＋１）層の銅箔における始端を短絡接続させるとともに末端を短絡接続させることによって四つの外部接続端子を形成し、第（３ｎ＋２）層の銅箔については、その一端を短絡接続・接地させるが、他端は処理しない。

側部柱状体上の巻線のうち一方の巻線の始端における二つの端子を外部回路と接続させるとともに、末端における二つの端子を側部柱状体上の他方の巻線の始端における二つの端子と接続させる。さらに、当該他方の巻線の末端における二つの端子をそれぞれ中央柱状体の巻線の始端にある二つの端子と接続させ、中央柱状体の巻線における他の二つの端子を外部回路と接続させる。

なお、上述した第３ｎ層の銅箔、第（３ｎ＋２）層の銅箔または第（３ｎ＋１）層の銅箔は、それぞれすべての第３ｎ層の銅箔、すべての第（３ｎ＋２）層の銅箔またはすべての第（３ｎ＋１）層の銅箔に限定されるものではない。

本発明に係わるディファレンシャルモードのキャパシタとコモンモードのインダクタは、側部柱状体における巻線に集積されている。この巻線では、全ての隣接する銅箔が、これらの間に設けられた絶縁媒体層（本例ではフィルム材）を介して電界結合を形成して、ＥＭＩフィルタにおけるディファレンシャルモードのキャパシタ（図３や図６等に示すキャパシタＣｘ）を構成する。

コモンモードの回路では、中央柱状体上の巻線で発生する磁束は省略してもよく、中央柱状体に流れる磁束が発生しない。一方、側部柱状体における巻線で発生する磁束は互いに増強するとともに互いに結合する。磁気回路における磁気抵抗が少ないため、極めて大きなコモンモードのインダクタンスが形成される。

本発明におけるコモンモードのキャパシタおよびディファレンシャルモードのインダクタは、中央柱状体における巻線に集積されている。この巻線では、同じターンにおける全ての隣接する銅箔が、これらの間に設けられた絶縁媒体層（本例ではフィルム材）を介して電界結合を形成して、ＥＭＩフィルタにおけるコモンモードのキャパシタ（図３や図６等に示すキャパシタＣｙ）を構成する。

ディファレンシャルモードの回路では、側部柱状体上の巻線で発生する磁束は省略してもよいが、中央柱状体における巻線で発生する磁束は互いに増強する。その回路の抵抗が少ないため、極めて大きなディファレンシャルモードのインダクタンスが形成される。中央柱状体におけるエアギャップの長さと巻線のターン数を調整することによって極めて広い範囲でディファレンシャルモードのインダクタンスの値を調整することが可能である。

本発明によれば、ＥＭＩフィルタにおける全ての受動素子を一つのコアに集積化することによってコンパクトな構成を実現するとともにスペースの利用率を向上させ、ＥＭＩフィルタのサイズを効果的に低減することができる。

以下、実施例１について図１〜図３を参照して説明する。
図１に、実施例１によるＥＭＩフィルタの構成例を示す。
図１に示すように、実施例１のフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタでは、ＥＥコアまたはＥＩコア（６，７）によって閉磁気回路を構成しており、中央柱状体にはエアギャップが形成されている。

側部柱状体上の二つの巻線（第１の巻線１、第２の巻線２）は、それぞれ、２Ｎ層（Ｎは正の整数；本例では図２（ａ）、（ｂ）に示すように４層（Ｎ＝２）の銅箔層）のフレキシブル多層帯材を巻きつけてなり、両者は巻き付け方向およびターン数が同じである。

一方、中央柱状体上の二つの巻線（第３の巻線３、第４の巻線４）は、それぞれ、２Ｍ層（Ｍは正の整数；本例では図２（ｃ）に示すように４層（Ｍ＝２）の銅箔層）のフレキシブル多層帯材を巻きつけてなり、両者は巻き付け方向が逆であるがターン数は同じである。

尚、既に述べたように、フレキシブル多層帯材は、銅箔／フィルム材／銅箔／フィルム材‥‥フィルム材／銅箔／絶縁テープを順次積層し接着することによって作製されるものである。

例えば図２（ａ）に示す第１の巻線１に係るフレキシブル多層帯材の例の場合、銅箔３１／フィルム材／銅箔３２／フィルム材／銅箔３３／フィルム材／銅箔３４／絶縁テープ４９が順次積層されて成る。

同様に、図２（ｂ）に示す第２の巻線２に係るフレキシブル多層帯材の例の場合、銅箔３５／フィルム材／銅箔３６／フィルム材／銅箔３７／フィルム材／銅箔３８／絶縁テープ５０が順次積層されて成る。

図２（ｃ）に示す第３の巻線３に係るフレキシブル多層帯材の例の場合、銅箔４３／フィルム材／銅箔４４／フィルム材／銅箔４５／フィルム材／銅箔４６／絶縁テープ４８が順次積層されて成る。

図２（ｃ）に示す第４の巻線４に係るフレキシブル多層帯材の例の場合、銅箔４２／フィルム材／銅箔４１／フィルム材／銅箔４０／フィルム材／銅箔３９／絶縁テープ４７が順次積層されて成る。

尚、ここでは、上記各銅箔は、その符号の偶数／奇数を以って、上述した奇数層の銅箔、偶数層の銅箔に分類するものとする。よって、例えば銅箔３３，３５，３９，４３等は上述した奇数層の銅箔に相当し、銅箔３４，３６，４０，４４等は上述した偶数層の銅箔に相当することになる。

また尚、図２等において、各フィルム材には特に符号を付していないが、各銅箔間に挟まれた部分（白で示す部分）がフィルム材である。
また、尚、本説明では、図２（ａ）〜（ｃ）に示す各銅箔の図上左端を上記始端、図上右端を上記末端とするものとする。

図１と図２に示すように、第１の巻線１において、銅箔３１，３３は始端が短絡接続されて端子１１を形成し、末端が短絡接続されて端子１３を形成する。銅箔３２，３４は始端が短絡接続されて端子１２を形成し、末端が短絡接続されて端子１４を形成する。

第２の巻線２において、銅箔３５，３７は始端が短絡接続されて端子１５を形成し、末端が短絡接続されて端子１７を形成する。銅箔３６，３８は始端が短絡接続されて端子１６を形成し、末端が短絡接続されて端子１８を形成する。

第３の巻線３において、銅箔４４，４６は始端が短絡接続されて端子２０を形成し、末端が短絡接続されて端子２２を形成する。銅箔４３，４５は末端が短絡接続されて端子２４を形成する。

第４の巻線４において、銅箔４０，４２は始端が短絡接続されて端子１９を形成し、末端が短絡接続されて端子２１を形成する。銅箔３９，４１は末端が短絡接続されて端子２３を形成する。

端子１３が端子１５に接続され、端子１４が端子１６に接続される。端子１７が端子１９に接続され、端子１８が端子２０に接続される。中央柱状体に巻く第３、第４の巻線３，４における他の二つの端子２３と端子２４が接地される。例えば、端子１１と端子１２が電源線ＬとＮとに接続され、端子２１と端子２２が電気電子機器に接続される。

接続後の完全集積化構造１の分布モデルと集積モデルはそれぞれ図３（ａ）と図３（ｂ）に示す。尚、これら図３には、上記各端子の番号も示してあり、上述した端子間接続関係が明確に図示されている。

図３（ａ）、（ｂ）から明らかなように、側部柱状体に巻く第１の巻線１、第２の巻線２によって、それぞれ、ディファレンシャルモードのキャパシタＣｘとコモンモードのインダクタＬ_ＣＭが形成される。中央柱状体に巻く第３の巻線３及び第４の巻線４によって、コモンモードのキャパシタＣｙおよびディファレンシャルモードのインダクタＬ_ＤＭが形成される。

このように、実施例１のＥＭＩフィルタでは、ＥＭＩフィルタにおける全ての受動素子を一つのコアに集積化することによってコンパクトな構成を実現するとともにスペースの利用率を向上させ、ＥＭＩフィルタのサイズを効果的に低減することができる。

以下、実施例２について図４〜図６を参照して説明する。
図４に、実施例２によるＥＭＩフィルタの構成例を示す。
尚、図４に示す第１の巻線１、第２の巻線２は、図１に示すものと略同様であってよく、同一符号を付してあり、その説明は簡略化する。

図４に示すように、実施例２のフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタにおいて、ＥＥコアまたはＥＩコア（６，７）によって閉磁気回路を構成しており、中央柱状体にはエアギャップが形成されている。側部柱状体上の二つの巻線（第１の巻線１、第２の巻線２）は、本例では４層のフレキシブル多層帯材を巻きつけてなり、両者は巻き付け方向およびターン数が同じである。

一方、中央柱状体上の１つの巻線（第５の巻線５）は、３Ｋ層（Ｋ；正の整数）の銅箔層より成るフレキシブル多層帯材を中央柱状体に巻きつけたものであり、本例では図５に示すような６層（Ｋ＝２）のフレキシブル多層帯材を巻きつけてなる。第５の巻線５の巻き付け方向は、第１の巻線１や第２の巻線２と同じである。

図２、図４および図５に示すように、第１の巻線１において、銅箔３１，３３は、始端が短絡接続されて端子１１を形成し、末端が短絡接続されて端子１３を形成する。銅箔３２，３４は、始端が短絡接続されて端子１２を形成し、末端が短絡接続されて端子１４を形成する。第２の巻線２において、銅箔３５，３７は、始端が短絡接続されて端子１５を形成し、末端が短絡接続されて端子１７を形成する。銅箔３６，３８は、始端が短絡接続されて端子１６を形成し、末端が短絡接続されて端子１８を形成する。

第５の巻線５に係るフレキシブル多層帯材の例の場合（上記の通り、本例では６層）、図５に示すように、銅箔５１／フィルム材／銅箔５２／フィルム材／銅箔５３／フィルム材／銅箔５４／フィルム材／銅箔５５／フィルム材／銅箔５６／絶縁テープ５７が順次積層されて成る。

そして、図５に示すように、第５の巻線５において、銅箔５３，５６は、始端が短絡接続されて端子２６を形成し、末端が短絡接続されて端子２８を形成する。銅箔５１，５４は、始端が短絡接続されて端子２５を形成し、末端が短絡接続されて端子２７を形成する。銅箔５２，５５は、末端が短絡接続されて端子２９を形成する。

そして、端子１３が端子１５に接続され、端子１４が端子１６に接続される。端子１７が端子２５に接続され、端子１８が端子２６に接続される。端子２９が接地される。端子１１と端子１２が電源線ＬとＮとに接続され、端子２７と端子２８が電気電子機器に接続される。接続後の完全集積化構造２の分布モデルと集積モデルはそれぞれ図６（ａ）と図６（ｂ）に示す。

図６（ｂ）に示すように、集積モデルとしては上記実施例１の図３（ｂ）に示すものと略同様であり、よって、ここでは特に説明しない。
このように、実施例２のＥＭＩフィルタでは、ＥＭＩフィルタにおける全ての受動素子を一つのコアに集積化することによってコンパクトな構成を実現するとともにスペースの利用率を向上させ、ＥＭＩフィルタのサイズを効果的に低減することができる。

さらに、従来の構成（非特許文献１）では漏れインダクタンスでディファレンシャルモードのインダクタを構成していたが、本発明では巻線３や巻線４または巻線５に電流が流れることによって生じる磁束でディファレンシャルモードのインダクタを構成することができるので、より大きなインダクタンスを得ることができる。よって、ディファレンシャルモードでの挿入損失を大幅に向上させることができる。

また、巻線１や巻線２では隣接する銅箔だけでなく、全ての銅箔間にキャパシタが生成され、分布定数回路を構成する。しかし、本発明では巻線３や巻線４、または巻線５によって大きなディファレンシャルモードのインダクタンスを得ることができるので、巻線１や巻線２の各銅箔間に生じた分布定数（キャパシタンス）を通過するノイズをより効果的に抑制でき、低ノイズ化が図れる。

上記各実施例は、本発明を説明するためのものであり、本発明はこれらの実施例によって限定されない。本発明の主旨および特許請求の範囲における保護範囲内において、本発明に対する如何なる修正および変更も本発明の保護範囲に含まれる。

１第１の巻線
２第２の巻線
３第３の巻線
４第４の巻線
５第５の巻線
６，７ＥＥコアまたはＥＩコア
１１，１２，１３，１４（第１の巻線１の）端子
１５，１６，１７，１８（第２の巻線２の）端子
１９，２１，２３（第４の巻線４の）端子
２０，２２，２４（第３の巻線３の）端子
２５，２６，２７，２８，２９（第５の巻線５の）端子
３１，３２，３３，３４（第１の巻線１の）銅箔
３５，３６，３７，３８（第２の巻線２の）銅箔
３９，４０，４１，４２（第４の巻線４の）銅箔
４３，４４，４５，４６（第３の巻線３の）銅箔
４７，４８，４９，５０，５７絶縁テープ
５１，５２，５３，５４，５５，５６（第５の巻線５の）銅箔

Claims

フレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタにおいて、
ＥＥコアまたはＥＩコアによって二つの側部柱状体とエアギャップが形成された一つの中央柱状体を含む閉磁気回路を構成し、
第１の巻線と第２の巻線は同じ巻き付け方向でそれぞれ二つの側部柱状体に巻きつけられており、
中央柱状体には第３の巻線と第４の巻線の二つの巻線が巻きつけられていると共に、該第３の巻線と第４の巻線の巻き付け方向は互いに逆であることを特徴とするフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタ。
請求項１に記載のフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタにおいて、
前記第１の巻線の末端における二つの端子がそれぞれ第２の巻線の始端における二つの端子に接続され、第２の巻線の末端における二つの端子がそれぞれ第３の巻線と第４の巻線の始端における各々一つの端子に接続されていることを特徴とするフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタ。
請求項１に記載のフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタにおいて、
前記第１の巻線および第２の巻線は共に２Ｎ（Ｎは正の整数である）枚以上の銅箔を含む千鳥状並列配置型のフレキシブル多層帯材を巻きつけてなり、かつ奇数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させ、偶数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させることによって四つの接続端子を形成することを特徴とするフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタ。
請求項１に記載のフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタにおいて、
前記第３の巻線および第４の巻線は共に２Ｍ（Ｍは正の整数である）枚以上の銅箔を含む千鳥状並列配置型のフレキシブル多層帯材を巻きつけてなり、かつ偶数層の銅箔における始端を短絡接続させるとともに末端を短絡接続させることによって二つの外部接続端子を形成し、奇数層の銅箔については、その一端を短絡接続・接地させることを特徴とするフレキシブル多層帯材に基づく完全集積化電磁干渉（ＥＭＩ）フィルタ。