JP5415547B2 - メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路 - Google Patents

メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路 Download PDF

Info

Publication number
JP5415547B2
JP5415547B2 JP2011532848A JP2011532848A JP5415547B2 JP 5415547 B2 JP5415547 B2 JP 5415547B2 JP 2011532848 A JP2011532848 A JP 2011532848A JP 2011532848 A JP2011532848 A JP 2011532848A JP 5415547 B2 JP5415547 B2 JP 5415547B2
Authority
JP
Japan
Prior art keywords
pass transistor
circuit
transistor
input
transistor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011532848A
Other languages
English (en)
Other versions
JPWO2011036770A1 (ja
Inventor
山 英 行 杉
本 哲 史 棚
亀 孝 生 丸
川 瑞 恵 石
口 智 明 井
藤 好 昭 斉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPWO2011036770A1 publication Critical patent/JPWO2011036770A1/ja
Application granted granted Critical
Publication of JP5415547B2 publication Critical patent/JP5415547B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路に関する。
近年、電子のスピン自由度を利用したスピンエレクトロニクスデバイスの研究開発が盛んに行われている。トンネル磁気抵抗効果（ＴＭＲ）を基礎とする研究開発が盛んに行われ、磁気ランダムアクセスメモリ（ＭＲＡＭ）やハードディスクドライブ（ＨＤＤ）の再生ヘッドなどに応用されるに至っている。さらに、半導体と磁性体とを結合したスピントランジスタが注目されている。
現在の半導体技術を基にしたリコンフィギャラブル論理回路として、ＦＰＧＡ(Field Programmable Gate Array) と呼ばれる集積回路がある。ＦＰＧＡは、内部のＳＲＡＭに情報を蓄え、このメモリに記憶された情報に基づいて、リコンフィギュラブル論理回路の論理と結線とを制御することができる。このように、ソフトウエアで論理を変更できるため、ハードウエアを作製後に回路の修正が可能となる。複雑化する集積回路を短納期で安価に実現する手段として、近年急速に伸びている。
ＦＰＧＡの中で、スイッチングボックス回路が数多く使用されている。スイッチングボックス回路は、４方向から来る信号線の結線方法を記憶させておき、信号線の入力と出力および信号線間の結線と断線を決定する回路である。このスイッチングボックス回路を有する回路は、メモリを書き換えることにより任意の結線方法を実現できる。
スイッチングボックス回路内ではメモリの出力を、パストランジスタ回路に接続する。パストランジスタ回路はスイッチの役割を果たし、メモリに記憶された情報に基づいて、信号線間の結線と断線を決める（例えば、非特許文献１参照）。
Design of Interconnection Networks for Programmable Logic, Guy Lemieux and David Lewis, Kluwer Academic Publishers, ISBN:1-4020-7700-9, Chapter6, pages 101-139
半導体のＣＭＯＳ技術によってスイッチングボックス回路を作製する場合、情報を記憶するメモリとしてＳＲＡＭが用いられる。このため、素子数が多くなってしまう。このスイッチボックス回路は、大量のＳＲＡＭを使用しているため、動作をしていないときでもリーク電流による消費電力が大きくなってしまう。そのため、高集積化しにくい回路となっている。
また、スイッチングボックス回路で多くのパストランジスタ回路を使用するため回路規模は非常に大きくなってしまい、高集積化を妨げる要因の一つとなっている。
更に、ＳＲＡＭは電源を切ると情報が失われてしまう揮発性メモリであるため、電源投入をする毎に外部メモリに蓄えていた情報を書き込む必要がある。このため、電源投入時に手間と時間がかかるという課題がある。
また、電源切断時に情報を蓄えておくための外部メモリを確保しておく必要があり、外部メモリのために消費電力および容積が必要になるという課題がある。このため、システム全体での高集積化および低消費電力化を妨げる要因の一つとなっている。
本発明は、上記事情を考慮してなされたものであって、高集積化および低消費電力化が可能なパストランジスタ回路およびスイッチングボックス回路を提供することを目的とする。
本発明の第１の態様によるパストランジスタ回路は、第１の信号線に接続される第１の入出力端子と、第２の信号線に接続される第２の入出力端子と、一端が第１の電源に接続される第１の素子と、前記第１の素子の他端に一端が接続され、他端が第２の電源に接続される第２の素子と、前記第１の素子の他端にソースが接続され、ゲートに第１の制御信号を受ける第１のトランジスタと、前記第１のトランジスタのドレインにゲートが接続され、前記第１の入出力端子にソースが接続され、前記第２の入出力端子にドレインが接続された第２のトランジスタと、を備え、前記第１および第２の素子のうちの少なくとも一方が不揮発性メモリ素子であり、他方がＭＯＳＦＥＴであることを特徴とする。
また、本発明の第２の態様によるスイッチングボックス回路は、第１の態様によるパストランジスタ回路と、前記第１および第２の信号線と、を備えていること特徴とする。
本発明によれば、高集積化および低消費電力化が可能なパストランジスタ回路およびスイッチングボックス回路を提供することができる。
一実施形態のパストランジスタ回路を示す回路図。 一実施形態のパストランジスタ回路を示す回路図。 一実施形態のパストランジスタ回路を示す回路図。 一実施形態のパストランジスタ回路を示す回路図。 第１実施形態のパストランジスタ回路を示す回路図。 第１実施形態のパストランジスタ回路の動作を説明する波形図。 第１実施形態のパストランジスタ回路の動作を説明する波形図。 第２実施形態のパストランジスタ回路を示す回路図。 第３実施形態のパストランジスタ回路を示す回路図。 第３実施形態の変形例によるパストランジスタ回路を示す回路図。 第４実施形態のパストランジスタ回路を示す回路図。 第５実施形態のパストランジスタ回路を示す回路図。 第５実施形態の変形例によるパストランジスタ回路を示す回路図。 第６実施形態のパストランジスタ回路を示す回路図。 一実施形態のスイッチングボックス回路を示す回路図。 入出力部の一具体例を示すブロック図。 一実施形態のスイッチングブロック回路を示す回路図。
以下に、本発明の実施形態を、図面を参照して詳細に説明する。ただし、図面は模式的なものであり、各部分の大きさ、各電圧の高さおよび各時間の長さ、部分間の大きさの比
率、電圧間の比率、時間の間隔などは現実のものとは異なる。また、図面の相互間においても、同じ部分を指す場合であっても、互いの寸法や比率が異なって示されている部分もある。
まず、本発明の実施形態を説明する前に、本発明の各実施形態によるメモリ機能付きパストランジスタ回路の概要について説明する。本発明の各実施形態は、不揮発性メモリ素子を備えたメモリ機能付きパストランジスタ回路である。不揮発性メモリ素子としては、スピンＭＯＳＦＥＴまたはＭＴＪ（Magnetic Tunneling Junction）素子が用いられる。スピンＭＯＳＦＥＴは、通常のＭＯＳＦＥＴ構造のソースおよびドレイン電極にそれぞれ強磁性体を具備している。強磁性体の磁化の向きによりスピンＭＯＳＦＥＴの特性が異なり、かつメモリ機能を有している。また、ＭＴＪ素子は、２つの磁性体間にトンネルバリアを挟んだ構造を有しており、２つの磁性体の磁化の向きにより抵抗値が異なり、メモリ機能を有している。このため、スピンＭＯＳＦＥＴまたはＭＴＪ素子を用いると、少ない素子数でメモリ機能付きパストランジスタ回路を構成できる。そして、スピンＭＯＳＦＥＴおよびＭＴＪ素子は、強磁性体を用いてメモリ機能を実現しかつ不揮発性であるため、電源投入する毎にスイッチングボックス回路のメモリへの書き込みをしなくてすむ。そして、このパストランジスタ回路は内部に不揮発性メモリを有しているため、動作していない場合は電源を切断することが可能になり、低消費電力なスイッチングボックス回路を構築できる。
スピンＭＯＳＦＥＴは、２つの強磁性体の互いの磁化の向きにより、２つの強磁性体間の抵抗値が異なる。このスピンＭＯＳＦＥＴにおけるソースおよびドレイン電極の磁性体の磁化の向きは略平行か略反平行のいずれかになっており、２つの強磁性体間の抵抗も低抵抗と高抵抗のいずれかの状態になっている。ＭＴＪ素子も同様に、２つの強磁性体の互いの磁化の向きにより、２つの強磁性体間の抵抗値が異なる。２つの強磁性体間の抵抗値において、低抵抗の場合を低抵抗状態、高抵抗の場合を高抵抗状態と呼ぶ。
本発明の一実施形態によるメモリ機能付きパストランジスタ回路を図１に示す。このパストランジスタ回路１は、４個のトランジスタ１０ａ、１０ｂ、１０ｃ、１０ｄを備えている。トランジスタ１０ａおよび１０ｂのうち少なくとも一方がスピンＭＯＳＦＥＴとなっている。トランジスタ１０ａは、ソースが第１電源２０に接続され、ゲートが第１端子１６ａに接続され、ドレインがトランジスタ１０ｂのドレインに接続されている。トランジスタ１０ｂは、ソースが第２電源２２に接続され、ゲートが第２端子１６ｂに接続されている。すなわち、トランジスタ１０ａ、１０ｂは直列に接続されている。トランジスタ１０ｃは、ソースがトランジスタ１０ａ、１０ｂのドレインに接続され、ゲートが第３端子１６ｃに接続され、ドレインがトランジスタ１０ｄのゲートに接続されている。トランジスタ１０ｄは、ソースが第１入出力端子２４に接続され、ドレインが第２入出力端子２６に接続されている。第１乃至第３端子１６ａ、１６ｂ、１６ｃにはタイミング信号（制御信号）、電源電圧Ｖｄｄ、もしくは基準電圧ＧＮＤが印加される。
次に、本発明の一実施形態におけるパストランジスタ回路１を備えたスイッチングボックス回路の一具体例を図１４に示す。一般に、スイッチングボックス回路は、４方向からの信号線が合流する領域において、結線と断線を決定する回路である。この具体例のスイッチングボックス回路５０は、４本の信号線ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４の結線と断線を決定するものであって、４個の入出力部６０１〜６０４と、４個の接続ノード６２１〜６２４と、６個のパストランジスタ回路１１〜１６とを有している。パストランジスタ回路１１〜１６は、それぞれ本発明の一実施形態におけるパストランジスタ回路１と同じ構成となっている。
４本の信号線ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４は、４方向に１本ずつ配置される構成となっている。図１４においては、上方には信号線ＳＬ１が、左方には信号線ＳＬ２が、下方には信号線ＳＬ３が、右方には信号線ＳＬ４が配置される。各信号線ＳＬｉ（ｉ＝１，・・・４）に入出力部６０ｉが接続される。各入出力部６０ｉ（ｉ＝１，・・・４）に接続ノード６２ｉが接続される。パストランジスタ回路１１は、第１および第２入出力端子の一方の入出力端子が接続ノード６２１に接続され、他方の入出力端子が接続ノード６２２に接続される。パストランジスタ回路１２は、第１および第２入出力端子の一方の入出力端子が接続ノード６２１に接続され、他方の入出力端子が接続ノード６２３に接続される。パストランジスタ回路１３は、第１および第２入出力端子の一方の入出力端子が接続ノード６２１に接続され、他方の入出力端子が接続ノード６２４に接続される。パストランジスタ回路１４は、第１および第２入出力端子の一方の入出力端子が接続ノード６２２に接続され、他方の入出力端子が接続ノード６２３に接続される。パストランジスタ回路１５は、第１および第２入出力端子の一方の入出力端子が接続ノード６２２に接続され、他方の入出力端子が接続ノード６２４に接続される。パストランジスタ回路１６は、第１および第２入出力端子の一方の入出力端子が接続ノード６２３に接続され、他方の入出力端子が接続ノード６２４に接続される。したがって、任意の一つの信号線は、入出力部、接続ノード、パストランジスタ回路、接続ノード、入出力部を通して他の任意の信号線と接続することができる。例えば、信号線ＳＬ１は、入出力部６０１、接続ノード６２１、パストランジスタ回路１１、接続ノード６２２、入出力部６０２からなるルートを通して信号線ＳＬ２と接続される。
次に、上記スイッチングボックス回路５０の入出力部６０の一具体例を図１５に示す。この具体例の入出力部６０は、入力部６０ａ、メモリ部６０ｂ、および出力部６０ｃを備えている。メモリ部６０ｂは、図１５に示すように、１個の不揮発性記憶素子（スピンＭＯＳＦＥＴ）と、２個のトランジスタとからなるパストランジスタ回路を有している。そして、入力部６０ａと出力部６０ｃのいずれか一方だけが導通となるように接続される。
したがって、パストランジスタ回路１がスイッチングボックス回路５０に用いられた場合には、第１入出力端子２４は、入出力部を介して、４方向の内のある一方向における一本の信号線に接続され、第２入出力端子２６は、他の入出力部を介して他の方向における一本の信号線に接続される。すなわち、トランジスタ１０ｄがパストランジスタとなる。このパストランジスタのオンまたはオフ状態に応じて、信号線間の結線と断線が決定される。
図１に示す本発明の一実施形態において、トランジスタ１０ａをｐ型ＭＯＳＦＥＴ１０ａ１に置き換え、トランジスタ１０ｂをｎ型スピンＭＯＳＦＥＴ１０Ｂに置き換え、トランジスタ１０ｃ、１０ｄをｎ型ＭＯＳＦＥＴ１０ｃ１、１０ｄ１にそれぞれ置き換えたパストランジスタ回路１を図２に示す。このパストランジスタ回路１においては、第１電源２０に電源電圧Ｖｄｄを印加し、第２電源２２に基準電圧ＧＮＤを印加する。更に、トランジスタ１０ａ１のゲートに基準電圧ＧＮＤが印加され、スピンＭＯＳＦＥＴ１０Ｂのゲートおよびトランジスタ１０ｃ１のゲートには制御信号ＥＮＡＢＬＥ２およびＥＮＡＢＬＥ１がそれぞれ入力される。
本発明の一実施形態のパストランジスタ回路１には、充電期間と動作期間を持つ。このパストランジスタ回路を論理動作させる前に、充電期間を設けて動作の安定化を行う。そして、動作期間の間に論理動作を行う。
次に、本発明の一実施形態のパストランジスタ回路１の動作を説明する。本明細書においては、Ｈレベルは電源電圧Ｖｄｄの半分以上の電圧とし、Ｌレベルは電源電圧Ｖｄｄの半分未満の電圧とする。
充電期間中の動作
ＥＮＡＢＬＥ２信号がＨレベルに達したときにトランジスタ１０ａ１とスピンＭＯＳＦＥＴ１０Ｂに直列に電流が流れる。トランジスタ１０ａ１とスピンＭＯＳＦＥＴ１０Ｂとの間のノードの電圧Ｖｍｉｄは、トランジスタ１０ａ１とスピンＭＯＳＦＥＴ１０Ｂの抵抗値により決まる。また、スピンＭＯＳＦＥＴ１０Ｂの抵抗状態により、電圧Ｖｍｉｄが異なる。トランジスタ１０ｄ１のゲート電圧をＶｇａｔｅとする。
今、ＥＮＡＢＬＥ１信号をＨレベルとする。ＥＮＢＡＬＥ１信号がＨレベルでは、トランジスタ１０ｃ１のソースとドレイン間が導通しているため、電圧Ｖｍｉｄと電圧Ｖｇａｔｅが略同電圧となる。このとき、第１入出力端子２４もしくは第２入出力端子２６のいずれか、もしくは第１入出力端子２４と第２入出力端子２６の両方の端子を、充電期間の間にＬレベルにする。トランジスタ１０ｄ１のゲートに充電される電荷量はスピンＭＯＳＦＥＴ１０Ｂの抵抗状態に依存する。
スピンＭＯＳＦＥＴ１０Ｂの抵抗状態が高抵抗状態の場合、トランジスタ１０ｄ１のゲートに正電荷が充電される。スピンＭＯＳＦＥＴ１０Ｂの抵抗状態が低抵抗状態の場合、トランジスタ１０ｄ１のゲートに正電荷が充電されないか、もしくは少ない量の正電荷だけが充電される。第１入出力端子２４もしくは第２入出力端子２６を、充電が完了して電圧Ｖｇａｔｅが略一定電圧になった後に、Ｈレベルにする。その後、ＥＮＡＢＬＥ１信号およびＥＮＡＢＬＥ２信号をそれぞれＬレベルにする。
動作期間中の動作
ＥＮＡＢＬＥ１信号がＬレベルなので、トランジスタ１０ｃ１は非導通状態となっている。トランジスタ１０ｄ１のゲートに十分な正電荷が充電されていれば、第１入出力端子２４と第２入出力端子２６は導通状態となり、第１入出力端子２４と第２入出力端子２６が結線された状態となる。これに対して、トランジスタ１０ｄ１のゲートに十分な正電荷が充電されていなければ、第１入出力端子２４と第２入出力端子２６は非導通状態となり、第１入出力端子２４と第２入出力端子２６が断線の状態となる。このように論理動作の直前に充電期間の動作を行う。トランジスタ１０ｄ１のゲートは、トランジスタ１０ｃ１のリーク電流により長い時間が経つと充電される。リーク電流により充電される前に、充電期間の動作を行う。
本発明の一実施形態では、図１に示すトランジスタ１０ａをｐ型ＭＯＳＦＥＴに置き換え、トランジスタ１０ｂをｎ型スピンＭＯＳＦＥＴ１０Ｂに置き換えた。しかし、図３に示す本発明の他の実施形態のようにトランジスタ１０ａをｐ型スピンＭＯＳＦＥＴ１０Ａに置き換え、トランジスタ１０ｂをｎ型ＭＯＳＦＥＴ１０ｂ１に置き換えてもよい。
また、上記実施形態では、トランジスタ１０ｃおよびトランジスタ１０ｄをｎ型ＭＯＳＦＥＴとしたが、ｐ型ＭＯＳＦＥＴを用いても構わない。
また上記実施形態では、トランジスタ１０ａ１のゲートに基準電圧ＧＮＤ、スピンＭＯＳＦＥＴ１０ＢのゲートにＥＮＡＢＬＥ２信号を印加したが、図４に示すようにトランジスタ１０ａ１のゲートにＥＮＡＢＬＥ２の反転信号を入力し、スピンＭＯＳＦＥＴ１０Ｂのゲートに電源電圧Ｖｄｄを印加しても構わない。
また、上記実施形態では、メモリ機能付き素子としてスピンＭＯＳＦＥＴを用いたが、ＭＴＪ（強磁性トンネル接合）素子を用いても構わない。この場合は、制御信号が不要となる。
ＳＲＡＭを用いた従来のメモリ付きパストランジスタ回路は７個の素子（ＳＲＡＭが６個の素子＋１個のパストランジスタ）を使用するのに対し、本発明の一実施形態では４個の素子でメモリ機能付きパストランジスタ回路を実現できる。また、ＳＲＡＭを用いた従来のメモリ付きパストランジスタ回路は、揮発性メモリであるため電源を切断できないが、本発明の一実施形態では論理動作をしていないときは電源を切断できるため、低消費電力のメモリ機能付きパストランジスタ回路が実現できる。
以上説明したように、本発明の一実施形態によれば、少ない素子数でメモリ機能付きパストランジスタ回路を実現することができる。これにより、小面積のメモリ機能付きパストランジスタ回路を実現することが可能となり、小面積のスイッチングボックス回路を得ることができる。また、本発明の一実施形態によるメモリ機能付きパストランジスタ回路を用いれば、低消費電力のスイッチングボックス回路を構成することができる。したがって、本発明の一実施形態によるメモリ機能付きパストランジスタ回路を用いれば、高集積でかつ低消費電力のリコンフィギャラブル論理回路を実現することができる。
また、上記スイッチングボックス回路を用いて、例えば、図１６に示すスイッチングブロック回路８０を構成することができる。このスイッチングブロック回路８０は、縦方向と横方向にｎ（≧１）本の信号線が配置され、縦方向の信号線と横方向の信号線との交差点に例えば図１４に示すスイッチングボックス回路５０を設けた構成となっている。このように構成されたスイッチングブロック回路８０も低消費電力となる。
（第１実施形態）
本発明の第１実施形態によるメモリ機能付きパストランジスタ回路を図５に示す。この実施形態のパストランジスタ回路１は、図１に示すパストランジスタ回路１において、トランジスタ１０ａをｐ型ＭＯＳＦＥＴ１０ａ１（以下、トランジスタ１０ａ１ともいう）に置き換え、トランジスタ１０ｂをｎ型スピンＭＯＳＦＥＴ１０Ｂ（以下、トランジスタ１０Ｂともいう）に置き換え、トランジスタ１０ｃをｎ型ＭＯＳＦＥＴ１０ｃ１（以下、トランジスタ１０ｃ１ともいう）に置き換え、トランジスタ１０ｄをｎ型ＭＯＳＦＥＴ１０ｄ１（以下、トランジスタ１０ｄ１ともいう）に置き換えた構成となっている。トランジスタ１０ａ１のゲートには基準電圧ＧＮＤが印加され、トランジスタ１０Ｂのゲートには制御信号ＥＮＡＢＬＥ２が入力し、トランジスタ１０ｃ１のゲートには制御信号ＥＮＡＢＬＥ１が入力する。
次に、本実施形態のパストランジスタ回路１の動作について図６Ａを参照して説明する。図６Ａは、制御信号ＥＮＡＢＬＥ１、ＥＮＡＢＬＥ２、第１および第２入出力端子２４、２６、および電圧Ｖｍｉｄ、Ｖｇａｔｅの波形図である。ここで、電圧Ｖｍｉｄはトランジスタ１０ａ１のドレインと、トランジスタ１０Ｂのドレインの接続ノードの電圧であり、電圧Ｖｇａｔｅはトランジスタ１０ｄ１のゲートの電圧である。
図６Ａの電圧Ｖｍｉｄの波形および電圧Ｖｇａｔｅの波形において、スピンＭＯＳＦＥＴ１０Ｂが高抵抗状態の場合を実線で示し、低抵抗状態の場合を破線で示す。時刻ｔ１において、ＥＮＡＢＬＥ２信号をＬレベルからＨレベルにする。すると、電圧ＶｍｉｄはＨレベルから、スピンＭＯＳＦＥＴ１０Ｂの抵抗状態に応じたレベルとなる。スピンＭＯＳＦＥＴ１０Ｂが高抵抗状態のときはＶｄｄとＧＮＤとの間のレベルとなり、スピンＭＯＳＦＥＴ１０Ｂが低抵抗状態のときはＬレベルになる。
次に、時刻ｔ２において、ＥＮＡＢＬＥ１信号をＬレベルからＨレベルにする。すると、ＶｍｉｄとＶｇａｔｅは略同電圧となる。なお、時刻ｔ２は、時刻ｔ１と略同時かもしくは時間ｔ１より後とする。本実施形態のように、まず、ＥＮＡＢＬＥ２信号をＬレベルからＨレベルにして、電圧ＶｍｉｄをＨレベルから、スピンＭＯＳＦＥＴ１０Ｂの抵抗状態に応じたレベルとし、その後、ＥＮＡＢＬＥ１信号をＬレベルからＨレベルにすることが好ましい。
次に、時刻ｔ３において、第１および第２入出力端子２４、２６の電圧をＨレベルからＬレベルにする。なお、図６Ａでは、時刻ｔ３以前の第１入出力端子２４および第２入出力端子２６の電圧がＨレベルとなっているが、Ｌレベルでも構わない。また、第１および第２入出力端子２４、２６の電圧をＬレベルにする時刻ｔ ３ は、図６Ａでは時刻ｔ２の後であるが、時刻ｔ２より前でかつ時刻ｔ１の後であっても構わないし、時刻ｔ１の前でも構わない。時刻ｔ３から時刻ｔ４の間に、トランジスタ１０ｄ１のゲートに電荷が充電、もしくはゲートから電荷が放電される。
次に、時刻ｔ４において、第１および第２入出力端子２４、２６の電圧をＬレベルからＨレベルにする。すると、スピンＭＯＳＦＥＴ１０Ｂが高抵抗状態のときは電圧Ｖｇａｔｅが上昇し、Ｖｄｄよりも大きな値となる。しかし、スピンＭＯＳＦＥＴ１０Ｂが低抵抗状態のときは電圧Ｖｇａｔｅがほとんど変化しない。これは、スピンＭＯＳＦＥＴ１０Ｂが高抵抗状態の場合において、電圧Ｖｇａｔｅが、トランジスタ１０ｃ１のゲート電圧となっている制御信号ＥＮＡＢＬＥ１の電圧値からトランジスタ１０ｃ１の閾値電圧を引いた値より高い、もしくは制御信号ＥＮＡＢＬＥ１の電圧値からトランジスタ１０ｃ１の閾値電圧を引いた値と同程度のため、トランジスタ１０ｃ１にはほとんど電流が流れない。しかしトランジスタ１０ｄ１のゲートには正電荷が充電されているため、時刻ｔ４の直後に、電圧Ｖｇａｔｅが電源電圧Ｖｄｄ以上の高電圧となる。
次に、時刻ｔ５において、制御信号ＥＮＡＢＬＥ１をＨレベルからＬレベルにする。すると、電圧Ｖｇａｔｅは、その値が少し小さくなる。時刻ｔ２から時刻ｔ５の間は、電圧Ｖｍｉｄ、ＶｇａｔｅがスピンＭＯＳＦＥＴ１０Ｂの抵抗状態に依存する。なお、時刻ｔ５は、時刻ｔ４より後とする。時刻ｔ５において、電圧Ｖｇａｔｅは低くなるが、電圧低下量は非常に小さいため、パストランジスタ１０ｄ１の動作には影響を与えない。制御信号ＥＮＡＢＬＥ１がＬレベルになると、トランジスタ１０ｃ１は非導通状態になり、電圧Ｖｍｉｄが変動しても、電圧Ｖｇａｔｅに小さな変動しか与えない。
次に、時刻ｔ６において、制御信号ＥＮＡＢＬＥ２をＨレベルからＬレベルにする。制御信号ＥＮＡＢＬＥ１がＬレベルであるため、トランジスタ１０ｃ１は非導通状態である。トランジスタ１０ｄ１のゲートに充電された電荷は、トランジスタ１０ｄ１のゲートに保持される。なお、時刻ｔ６は、時刻ｔ５と略同時、もしくは時刻ｔ５より後とする。
上記の動作を充電動作と呼び、上記の動作を行う期間を充電期間と呼ぶ。図６Ａでは、時刻ｔ１から時刻ｔ６までが充電期間となる。
図６Ａに示すように、上記の動作の後では、電圧ＶｇａｔｅはスピンＭＯＳＦＥＴ１０Ｂの高抵抗状態と低抵抗状態で大きな差がある。高抵抗状態では電圧Ｖｇａｔｅが非常に高く、低抵抗状態では電圧Ｖｇａｔｅが低い。
スピンＭＯＳＦＥＴ１０Ｂが高抵抗状態のときは、トランジスタ１０ｄ１のゲートに十分な電荷が充電されているため、トランジスタ１０ｄ１は導通状態となり、第１および第２入出力端子２４、２６は結線された状態となっている。
これに対して、スピンＭＯＳＦＥＴ１０Ｂが低抵抗状態のときは、トランジスタ１０ｄ１のゲートに電荷がほとんど充電されていないため、トランジスタ１０ｄ１は非導通状態となり、第１および第２入出力端子２４、２６は断線された状態となっている。
制御信号ＥＮＡＢＬＥ１およびＥＮＡＢＬＥ２がＬレベルのときに、本実施形態のメモリ機能付きパストランジスタ回路は論理動作を行う。
なお、上記の動作説明では、第１および第２入出力端子の電圧は、時刻ｔ４以降は、Ｈレベルとなっていたが、図６Ｂに示すように、時刻ｔ４と時刻ｔ５との間の時刻ｔ４’において、Ｌレベルとしてもよいし、時刻ｔ５と時刻ｔ６との間にＬレベルとしてもよい。
スピンＭＯＳＦＥＴ１０Ｂが低抵抗状態であった場合に、時間が経つと、トランジスタ１０ｃ１のリーク電流により、トランジスタ１０ｄ１のゲートに充電され、電圧Ｖｇａｔｅがあがる。非常に長い時間が経つと、電圧Ｖｇａｔｅはトランジスタ１０ｄ１の閾値電圧Ｖｔｈよりも高くなり、誤動作を引き起こす。誤動作を防ぐために、論理動作を行う直前に充電動作を行うか、もしくは一定間隔毎に充電動作を行うことが好ましい。
一定間隔で充電動作を行う場合の充電間隔τｃは、トランジスタ１０ｄ１のゲートのキャパシタンス成分Ｃｇと、トランジスタ１０ｃ１が非導通状態のときのトランジスタ１０ｃ１のソースとドレイン間の抵抗Ｒｏｆｆで決まる。一定間隔で充電動作を行う場合の充電間隔τｃは、τｃ＝Ｃｇ×Ｒｏｆｆ／２より短いことが必要となる。本実施形態では、τｃ＝１０μｓとした。
スピンＭＯＳＦＥＴ１０Ｂは不揮発性メモリであるため、本実施形態のメモリ機能付きパストランジスタ回路が論理動作していないときにはメモリ機能付きパストランジスタ回路の電源を切断する。
ＳＲＡＭを用いた従来のメモリ付きパストランジスタ回路は７個の素子を使用するのに対し、本実施形態では４個の素子でメモリ機能付きパストランジスタ回路を実現できる。また、ＳＲＡＭを用いた従来のメモリ付きパストランジスタ回路は、揮発性メモリであるため電源を切断できないが、本実施形態では論理動作をしていないときは電源を切断できるため、低消費電力のメモリ機能付きパストランジスタ回路を実現することができる。
以上説明したように、本実施形態によれば、少ない素子数でメモリ機能付きパストランジスタ回路を実現することができる。これにより、小面積のメモリ機能付きパストランジスタ回路を実現することが可能となり、小面積のスイッチングボックス回路を得ることができる。
また、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、低消費電力のスイッチングボックス回路を構成することができる。したがって、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、高集積でかつ低消費電力のリコンフィギャラブル論理回路を実現することができる。
（第２実施形態）
次に、本発明の第２実施形態によるパストランジスタ回路を図７に示す。この実施形態のパストランジスタ回路は、図５に示す第１実施形態において、トランジスタ１０ａ１のゲートに制御信号ＥＮＡＢＬＥ２の反転制御信号ＥＮＡＢＬＥ２−ＩＮＶを入力し、スピンＭＯＳＦＥＴ１０Ｂのゲートに電源電圧Ｖｄｄを印加した構成となっている。
このように構成された本実施形態のパストランジスタ回路において、第１実施形態と同様に、充電動作を行った後に、論理動作を行う。
本実施形態も第１実施形態と同様に、低消費電力のメモリ機能付きパストランジスタ回路を実現することができる。
また、少ない素子数でメモリ機能付きパストランジスタ回路を実現することができる。これにより、小面積のメモリ機能付きパストランジスタ回路を実現することが可能となり、小面積のスイッチングボックス回路を得ることができる。
また、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、低消費電力のスイッチングボックス回路を構成することができる。したがって、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、高集積でかつ低消費電力のリコンフィギャラブル論理回路を実現することができる。
（第３実施形態）
次に、本発明の第３実施形態によるパストランジスタ回路を図８に示す。この実施形態のパストランジスタ回路は、図５に示す第１実施形態において、トランジスタ１０ａ１をｐ型スピンＭＯＳＦＥＴ１０Ａに置き換え、スピンＭＯＳＦＥＴ１０Ｂをｎ型ＭＯＳＦＥＴ１０ｂ１（以下、トランジスタ１０ｂ１ともいう）に置き換えた構成となっている。そして、スピンＭＯＳＦＥＴ１０Ａのゲートに基準電圧ＧＮＤが印加され、トランジスタ１０ｂ１のゲートに制御信号ＥＮＡＢＬＥ２が入力される。
このように構成された本実施形態のパストランジスタ回路において、第１実施形態と同様に、充電動作を行った後に、論理動作を行う。なお、本実施形態においては、第１実施形態と異なり、ｐ型スピンＭＯＳＦＥＴ１０Ａが高抵抗状態の場合に、トランジスタ１０ｄ１は非導通状態となり、ｐ型スピンＭＯＳＦＥＴ１０Ａが低抵抗状態の場合に、トランジスタ１０ｄ１は導通状態となる。
本実施形態も第１実施形態と同様に、低消費電力のメモリ機能付きパストランジスタ回路を実現することができる。
また、少ない素子数でメモリ機能付きパストランジスタ回路を実現することができる。これにより、小面積のメモリ機能付きパストランジスタ回路を実現することが可能となり、小面積のスイッチングボックス回路を得ることができる。
また、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、低消費電力のスイッチングボックス回路を構成することができる。したがって、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、高集積でかつ低消費電力のリコンフィギャラブル論理回路を実現することができる。
なお、本実施形態において、図９に示すように、ｐ型スピンＭＯＳＦＥＴ１０Ａのゲートに制御信号ＥＮＡＢＬＥ２−ＩＮＶ信号を入力し、トランジスタ１０ｂ１のゲートに電源電圧Ｖｄｄを印加してもかまわない。この図９に示す、本実施形態の変形例によるパストランジスタ回路も、本実施形態と同様の効果を得ることができる。
（第４実施形態）
次に、本発明の第４実施形態によるパストランジスタ回路を図１０に示す。この実施形態のパストランジスタ回路は、図５に示す第１実施形態において、ｎ型ＭＯＳＦＥＴ１０ｃ１、１０ｄ１をｐ型ＭＯＳＦＥＴ１０ｃ２、１０ｄ２にそれぞれ置き換え、ｐ型ＭＯＳＦＥＴ１０ｃ２のゲートに制御信号ＥＮＡＢＬＥ１の反転信号ＥＮＡＢＬＥ１−ＩＮＶを入力した構成となっている。
本実施形態のパストランジスタ回路は、第１実施形態と同様に、充電動作を行った後に、論理動作を行う。なお、本実施形態においては、ｎ型スピンＭＯＳＦＥＴ１０Ｂが高抵抗状態の場合に、ｐ型ＭＯＳＦＥＴ１０ｄ２は非導通状態となり、ｎ型スピンＭＯＳＦＥＴ１０Ｂが低抵抗状態の場合に、ｐ型ＭＯＳＦＥＴ１０ｄ２は導通状態となる。
なお、第４実施形態の変形例として、図７、図８、図９に示すパストランジスタ回路において、ｎ型ＭＯＳＦＥＴ１０ｃ１、１０ｄ１を、それぞれｐ型ＭＯＳＦＥＴに置き換え、ＥＮＡＢＬＥ１信号をＥＮＡＢＬＥ１−ＩＮＶ信号に置き換えた構成としてもよい。
本実施形態およびその変形例も、第１実施形態と同様に、低消費電力のメモリ機能付きパストランジスタ回路を実現することができる。
また、少ない素子数でメモリ機能付きパストランジスタ回路を実現することができる。これにより、小面積のメモリ機能付きパストランジスタ回路を実現することが可能となり、小面積のスイッチングボックス回路を得ることができる。
また、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、低消費電力のスイッチングボックス回路を構成することができる。したがって、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、高集積でかつ低消費電力のリコンフィギャラブル論理回路を実現することができる。
（第５実施形態）
次に、本発明の第５実施形態によるパストランジスタ回路を図１１に示す。この実施形態のパストランジスタ回路は、図５に示す第１実施形態において、スピンＭＯＳＦＥＴ１０ＢをＭＴＪ（強磁性トンネル接合）素子１０Ｂ１に置き換え、トランジスタ１０ａ１のゲートに制御信号ＥＮＡＢＬＥ２−ＩＮＶを入力した構成となっている。ＭＴＪ素子１０Ｂ１はトランジスタ１０ａ１と直列に接続される。ＭＴＪ素子１０Ｂ１は高抵抗状態および低抵抗状態を持ち、抵抗状態は不揮発性である。
本実施形態は第１実施形態と同様に、充電動作を行った後に、論理動作を行う。本実施形態においては、ＭＴＪ素子１０Ｂ１が高抵抗状態の場合に、トランジスタ１０ｄ１は導通状態となり、ＭＴＪ素子１０Ｂ１が低抵抗状態の場合に、トランジスタ１０ｄ１は非導通状態となる。
なお、第５実施形態の変形例として、図１２に示すように、トランジスタ１０ａ１をＭＴＪ素子１０Ａ１に置き換えるとともにＭＴＪ素子１０Ｂ１をｎ型ＭＯＳＦＥＴ１０ｂ１に置き換え、トランジスタ１０ｂ１のゲートに制御信号ＥＮＡＢＬＥ２を入力するように、構成してもよい。
また、第１乃至第４実施形態およびそれらの変形例において、スピンＭＯＳＦＥＴを、ＭＴＪ素子に置き換えてもよい。
本実施形態も、第１実施形態と同様に、低消費電力のメモリ機能付きパストランジスタ回路を実現することができる。
また、少ない素子数でメモリ機能付きパストランジスタ回路を実現することができる。これにより、小面積のメモリ機能付きパストランジスタ回路を実現することが可能となり、小面積のスイッチングボックス回路を得ることができる。
また、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、低消費電力のスイッチングボックス回路を構成することができる。したがって、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、高集積でかつ低消費電力のリコンフィギャラブル論理回路を実現することができる。
（第６実施形態）
次に、本発明の第６実施形態によるパストランジスタ回路を図１３に示す。この実施形態のパストランジスタ回路は、図５に示す第１実施形態において、ｐ型ＭＯＳＦＥＴ１０ａ１をｐ型のスピンＭＯＳＦＥＴ１０Ａに置き換えた構成となっている。すなわち、直列に２個のスピンＭＯＳＦＥＴ１０Ａ、１０Ｂが接続された構成となっている。
そして、本実施形態においては、２つのスピンＭＯＳＦＥＴ１０Ａ、１０Ｂのうちの一方のスピンＭＯＳＦＥＴの磁化状態を反平行とし、他方のスピンＭＯＳＦＥＴの磁化状態を平行状態とする。このように、直列に接続された２つのスピンＭＯＳＦＥＴ１０Ａ、１０Ｂの磁化状態を相補的にしておくことで、大きな抵抗変化が得られるため、安定に回路動作することができる。
本実施形態も 本実施形態は第１実施形態と同様に、充電動作を行った後に、論理動作を行う。
本実施形態も、第１実施形態と同様に、低消費電力のメモリ機能付きパストランジスタ回路を実現することができる。
更に、少ない素子数でメモリ機能付きパストランジスタ回路を実現することができる。これにより、小面積のメモリ機能付きパストランジスタ回路を実現することが可能となり、小面積のスイッチングボックス回路を得ることができる。
また、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、低消費電力のスイッチングボックス回路を構成することができる。したがって、本実施形態によるメモリ機能付きパストランジスタ回路を用いれば、高集積でかつ低消費電力のリコンフィギャラブル論理回路を実現することができる。
なお、本実施形態では、スピンＭＯＳＦＥＴ１０Ａのゲートに基準電圧ＧＮＤを印加し、スピンＭＯＳＦＥＴ１０Ｂのゲートに制御信号ＥＮＡＢＬＥ２を入力したが、スピンＭＯＳＦＥＴ１０Ａのゲートに制御信号ＥＮＡＢＬＥ−ＩＮＶを入力し、スピンＭＯＳＦＥＴ１０Ｂのゲートに電源電圧Ｖｄｄを印加してもよい。
また、本実施形態では、トランジスタ１０ｃ１、１０ｄ１にｎ型ＭＯＳＦＥＴを用いたが、トランジスタ１０ｃ１、１０ｄ１にｐ型ＭＯＳＦＥＴを用いてもよい。
１０ａ トランジスタ
１０ａ１ ｐ型ＭＯＳＦＥＴ
１０Ａ ｐ型スピンＭＯＳＦＥＴ
１０Ａ１ ＭＴＪ素子
１０ｂ トランジスタ
１０ｂ１ ｎ型ＭＯＳＦＥＴ
１０Ｂ ｎ型スピンＭＯＳＦＥＴ
１０Ｂ１ ＭＴＪ素子
１０ｃ トランジスタ
１０ｃ１ ｎ型ＭＯＳＦＥＴ
１０ｃ２ ｐ型ＭＯＳＦＥＴ
１０ｄ トランジスタ（パストランジスタ）
１０ｄ１ ｎ型ＭＯＳＦＥＴ
１０ｄ２ ｐ型ＭＯＳＦＥＴ
２０ 第１電源
２２ 第２電源
２４ 第１入出力端子
２６ 第２入出力端子

Claims (10)

  1. 第１の信号線に接続される第１の入出力端子と、
    第２の信号線に接続される第２の入出力端子と、
    一端が第１の電源に接続される第１の素子と、
    前記第１の素子の他端に一端が接続され、他端が第２の電源に接続される第２の素子と、
    前記第１の素子の他端にソースおよびドレインの一方が接続され、ゲートに第１の制御信号を受け、前記第１制御信号に依存して導通状態および非導通状態の一方の状態になる第１のトランジスタと、
    前記第１のトランジスタの前記ソースおよびドレインの他方にゲートが接続され、前記第１の入出力端子にソースおよびドレインの一方が接続され、前記第２の入出力端子に前記ソースおよびドレインの他方が接続された第２のトランジスタと、
    を備え、
    前記第１および第２の素子のうちの少なくとも一方が不揮発性メモリ素子であり、他方がＭＯＳＦＥＴであり、
    前記第１のトランジスタが非導通状態であるときの前記第２のトランジスタの前記ゲートにおける電荷量は前記不揮発性メモリ素子の抵抗状態に依存するパストランジスタ回路。
  2. 第１の信号線に接続される第１の入出力端子と、
    第２の信号線に接続される第２の入出力端子と、
    一端が第１の電源に接続される第１の素子と、
    前記第１の素子の他端に一端が接続され、他端が第２の電源に接続される第２の素子と、
    前記第１の素子の他端にソースおよびドレインの一方が接続され、ゲートに第１の制御信号を受け、前記第１制御信号に依存して導通状態および非導通状態の一方の状態になる第１のトランジスタと、
    前記第１のトランジスタの前記ソースおよびドレインの他方にゲートが接続され、前記第１の入出力端子にソースおよびドレインの一方が接続され、前記第２の入出力端子に前記ソースおよびドレインの他方が接続された第２のトランジスタと、
    を備え、
    前記第１および第２の素子のうちの少なくとも一方が不揮発性メモリ素子であり、他方がＭＯＳＦＥＴであり、
    前記第１および第２の素子のうちのＭＯＳＦＥＴである素子を導通状態にした後に前記第１のトランジスタを導通状態にして前記第２のトランジスタのゲートに電荷を蓄積させ、その後前記第１のトランジスタを非導通状態にするとともに前記第１および第２の素子のうちのＭＯＳＦＥＴである素子を非導通状態にして前記第２のトランジスタの前記ゲートに蓄積された電荷量に応じた論理動作を行うパストランジスタ回路。
  3. 前記不揮発性メモリ素子は、スピンＭＯＳＦＥＴである請求項１または２記載のパストランジスタ回路。
  4. 前記第１の素子はｐ型ＭＯＳＦＥＴであり、前記第２の素子はｎ型スピンＭＯＳＦＥＴである請求項３記載のパストランジスタ回路。
  5. 前記第１の素子はｐ型スピンＭＯＳＦＥＴであり、前記第２の素子はｎ型ＭＯＳＦＥＴである請求項３記載のパストランジスタ回路。
  6. 前記第１の素子はｐ型スピンＭＯＳＦＥＴであり、前記第２の素子はｎ型スピンＭＯＳＦＥＴである請求項３記載のパストランジスタ回路。
  7. 前記第１および第２のトランジスタは、ｎ型ＭＯＳＦＥＴである請求項４乃至６のいずれかに記載のパストランジスタ回路。
  8. 前記第１および第２のトランジスタは、ｐ型ＭＯＳＦＥＴである請求項４乃至６のいずれかに記載のパストランジスタ回路。
  9. 前記第１の素子はＭＴＪ素子であり、前記第２の素子はＭＯＳＦＥＴである請求項１または２記載のパストランジスタ回路。
  10. 請求項１乃至９のいずれかに記載のパストランジスタ回路と、前記第１および第２の信号線と、を備えているスイッチングボックス回路。
JP2011532848A 2009-09-25 2009-09-25 メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路 Expired - Fee Related JP5415547B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/066678 WO2011036770A1 (ja) 2009-09-25 2009-09-25 メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路

Publications (2)

Publication Number Publication Date
JPWO2011036770A1 JPWO2011036770A1 (ja) 2013-02-14
JP5415547B2 true JP5415547B2 (ja) 2014-02-12

Family

ID=43795541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011532848A Expired - Fee Related JP5415547B2 (ja) 2009-09-25 2009-09-25 メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路

Country Status (3)

Country Link
US (1) US8405443B2 (ja)
JP (1) JP5415547B2 (ja)
WO (1) WO2011036770A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5651632B2 (ja) * 2012-03-26 2015-01-14 株式会社東芝 プログラマブルロジックスイッチ
JP2015230919A (ja) * 2014-06-03 2015-12-21 株式会社東芝 不揮発性メモリ、この不揮発性メモリを用いた不揮発性プログラマブルロジックスイッチおよび不揮発性プログラマブルロジック回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339235A (ja) * 2005-05-31 2006-12-14 Renesas Technology Corp 半導体装置
JP2009509460A (ja) * 2005-09-21 2009-03-05 アクテル・コーポレイシヨン プログラマブルロジックアレイ用不揮発性プログラマブルメモリセル
JP2009124175A (ja) * 2003-08-27 2009-06-04 Nec Corp 半導体装置
JP2009135533A (ja) * 2002-07-25 2009-06-18 Japan Science & Technology Agency スピントランジスタ及びそれを用いた不揮発性メモリ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713792A (en) * 1985-06-06 1987-12-15 Altera Corporation Programmable macrocell using eprom or eeprom transistors for architecture control in programmable logic circuits
US5247478A (en) * 1992-03-06 1993-09-21 Altera Corporation Programmable transfer-devices
US5841694A (en) * 1997-07-30 1998-11-24 Programmable Silicon Solutions High performance programmable interconnect
US6356478B1 (en) * 2000-12-21 2002-03-12 Actel Corporation Flash based control for field programmable gate array
JP4477305B2 (ja) 2002-07-25 2010-06-09 独立行政法人科学技術振興機構 スピントランジスタ及びそれを用いた不揮発性メモリ
JP4356542B2 (ja) 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
US7430137B2 (en) * 2004-09-09 2008-09-30 Actel Corporation Non-volatile memory cells in a field programmable gate array
JP2010508768A (ja) * 2006-11-01 2010-03-18 ガンボ・ロジック・インコーポレーテッド プログラマブル・ロジック用電荷捕獲不揮発性スイッチ・コネクタ
JP5326242B2 (ja) * 2007-08-30 2013-10-30 富士通株式会社 磁気トンネル素子、これを利用した半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135533A (ja) * 2002-07-25 2009-06-18 Japan Science & Technology Agency スピントランジスタ及びそれを用いた不揮発性メモリ
JP2009124175A (ja) * 2003-08-27 2009-06-04 Nec Corp 半導体装置
JP2006339235A (ja) * 2005-05-31 2006-12-14 Renesas Technology Corp 半導体装置
JP2009509460A (ja) * 2005-09-21 2009-03-05 アクテル・コーポレイシヨン プログラマブルロジックアレイ用不揮発性プログラマブルメモリセル

Also Published As

Publication number Publication date
US20120223762A1 (en) 2012-09-06
WO2011036770A1 (ja) 2011-03-31
JPWO2011036770A1 (ja) 2013-02-14
US8405443B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
CN103151068B (zh) 使用自旋转移力矩磁阻装置的软件可编程逻辑
US7903451B2 (en) Storage apparatus including non-volatile SRAM
JP5032611B2 (ja) 半導体集積回路
US11651820B2 (en) Fast read speed memory device
KR101415233B1 (ko) 자기 비트 셀 엘리먼트들을 위한 비대칭 기록 방식
US8154916B2 (en) Nonvolatile memory circuit using spin MOS transistors
US11087837B2 (en) Circuit cell for a memory device or logic device
WO2015012305A1 (ja) リコンフィギュラブル論理回路
JP5415547B2 (ja) メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路
US20160064077A1 (en) Memory cell with non-volatile data storage
JP2015144246A (ja) ナノ電気機械ベースのメモリ
JP2010027178A (ja) 記憶装置
JP4792093B2 (ja) スイッチングボックス回路、スイッチングブロック回路、およびｆｐｇａ回路
JP6288643B2 (ja) 不揮発性ラッチ回路
US9508433B2 (en) Non-volatile memory cell
US8611143B2 (en) Memory circuit using spin MOSFETs, path transistor circuit with memory function, switching box circuit, switching block circuit, and field programmable gate array
JP5238784B2 (ja) ルックアップテーブル回路およびフィールドプログラマブルゲートアレイ
JP2010250880A (ja) 磁気ランダムアクセスメモリ
TWI574271B (zh) Ｅｐｒｏｍ單元
CN115688673A (zh) 用值对配置位进行配置的系统和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131113

LAPS Cancellation because of no payment of annual fees