JP2009135533A - スピントランジスタ及びそれを用いた不揮発性メモリ - Google Patents
スピントランジスタ及びそれを用いた不揮発性メモリ Download PDFInfo
- Publication number
- JP2009135533A JP2009135533A JP2009062278A JP2009062278A JP2009135533A JP 2009135533 A JP2009135533 A JP 2009135533A JP 2009062278 A JP2009062278 A JP 2009062278A JP 2009062278 A JP2009062278 A JP 2009062278A JP 2009135533 A JP2009135533 A JP 2009135533A
- Authority
- JP
- Japan
- Prior art keywords
- spin
- transistor
- ferromagnetic
- magnetization
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】絶縁性の非磁性体からなるトンネル障壁365と該トンネル障壁365を挟み込む強磁性体からなるソース361及び強磁性体からなるドレイン363とにより形成されるトンネル接合構造と、前記トンネル障壁365に対して形成されるゲート電極371と、を有するトランジスタ。
【選択図】図14
Description
(1)MTJでは平行磁化、反平行磁化の磁化状態に対応して2値の抵抗値を取る。MRAMでは、MTJに駆動電流を流して出力電圧としてこの抵抗値を検出する。従って、高い出力電圧を得るためにはMTJの絶縁膜の厚さを調節しトンネル抵抗を最適化する必要がある。但し、TMR比も絶縁膜の厚さに依存するため、トンネル抵抗の最適化に関して制限が加わる。
(2)さらに、正確に情報の記憶内容を読み出すためには、TMR比を大きく取り、平行磁化と反平行磁化の2つの磁化状態間における出力電圧の比を大きくする必要がある。高いTMR比を実現するためには、スピン分極率の大きな強磁性体を用い、絶縁層の形成方法、材料、膜厚等の最適化が必要である。
(3)MTJを用いたMRAMでは、動作速度を上げるために、MTJに加えるバイアスを大きくする必要がある。しかし、MTJには、強磁性電極間に生じる電圧降下が大きくなるとTMR比が減少するという原理的に避けられない問題がある。すなわち,TMRによる出力電圧の変化率はMTJに生じる電圧降下が大きくなるにしたがって小さくなる。この現象は、TMR効果そのものに基因しており、TMR効果のみによって磁化の状態を読み出す限り避けるのは難しい。
従って、記憶素子の特性に関係なく、出力信号を記憶素子以外の周辺回路によって自由に設計することができれば、上記課題はすべて解決することができる。
上記回路を用いれば、トランジスタ内の磁化状態に応じた出力電圧を負荷と電源により設計できる高集積密度で高速な不揮発性記憶回路が提供できる。
また、このスピンフィルタおよびこれと同等の特性を有する他のスピントランジスタをメモリセルに用いた不揮発性メモリ回路は、トランジスタ内に含まれる強磁性体間の相対的な磁化の向きによって2値の情報を記憶することができるとともに、この相対的な磁化の向きを電気的に検出することができる。さらに,本発明の不揮発性メモリ回路を用いれば,記憶情報に対する出力信号を自由に設計できる。従って、上記トランジスタを用いれば、1つのトランジスタのみで1ビットの不揮発性メモリセルを構成する高速かつ高集積密度の不揮発性記憶回路の実現が可能となる。
第1の非磁性電極層と第2の非磁性電極層との間に第1の電源により第1の電圧を印加し、第2の非磁性電極層と第3の非磁性電極層との間、または、第1の非磁性電極層と第3の非磁性電極層との間に第2の電源により第2の電圧を印加し、第1の強磁性障壁層と第2の強磁性障壁層との相対的な磁化の向きに応じて、第1の非磁性電極層から第2の非磁性電極層に注入されたスピン偏極ホットキャリアを、第2の強磁性障壁層と第2の電源を介して流れる電流に、または、第2の非磁性電極層と第1の電源を介して流れる電流に切り替える。
図4(A)は、本実施の形態によるスピンフィルタトランジスタ1を用いたメモリセルの一構成例を示す図である。図4(A)に示すメモリセルでは、スピンフィルタトランジスタを多数マトリクス状に配置し、エミッタ端子Eを接地してコレクタ端子Cとベース端子Bとをそれぞれ読み出し用ビット線BLと読み出し用ワード線WLとに接続している。また、書き換え用ワード線と書き換え用ビット線を、上記スピンフィルタトランジスタ上で他の配線と電気的に絶縁した状態で交差するように配置する。この書き換え用ワード線と書き換え用ビット線として、上記の読み出し用ビット線BLと読み出し用ワード線WLとを併用しても良い。図4(A)は、併用した場合のセル構成を示す図である。図4(A)の場合では、スピンフィルタトランジスタ単体でメモリセルを構成できるとともに、配線に関しても非常に単純な構成にすることができる。従って、微細化に適したレイアウトを容易に構成することができる。図4(B)も同様のセル構成を用いている。
本発明に係る記憶回路は、スピントランジスタを用いた不揮発性記憶回路に関するものである。スピントランジスタは強磁性金属や強磁性半導体などの強磁性体をトランジスタ内に含み、この磁化状態によってキャリアのスピンの向きを制御して出力特性を変化させる。スピントランジスタ内部における強磁性体の磁化状態に基づき情報を記憶し、スピントランジスタ内部の磁化状態を反映したトランジスタの出力特性を用いて情報の読み出しを行う。スピントランジスタを用いれば1つのスピントランジスタで1ビットの不揮発性メモリセルを構成することが可能であり、また、記憶情報に対する出力信号の値を、このメモリセルに接続した周辺回路によって最適化することが可能である。
特に、MOSトランジスタに類似の形態を有する電圧駆動型のスピントランジスタでは、隣り合うメモリセルでソースを共通にするなど、微細化に適したレイアウトを容易に構成することができる。
以下、上述した書き換え/読み出し用ビット線および書き換え/読み出し用ワード線を、単に、それぞれビット線BL、ワード線WLと呼ぶ。
図11は、MOSトランジスタ型のスピントランジスタの断面構造を示す図である。図11に示すように、MOSトランジスタ型のスピントランジスタ300は、NM半導体301上に、FMからなるソース303と、FMからなるドレイン305と、ゲート絶縁膜307を介してゲート電極311と、が形成された構造を有している。FMとNM半導体とのショットキー接合をソース303とドレイン305に用いており、その他の構成は通常のMOSトランジスタと同様である。
また、ソース303とドレイン305にFSを用いることにより半導体301との間にpn接合を形成し、ソースおよびドレインを形成することも可能である。
また、2つの図11、14、15に示した電圧駆動型のスピントランジスタのソースを1つのソースで共通とした構造を形成することも可能である。図16(A)は共通ソース構成を有するメモリセルの構成例を示す図である。図16(B)は、共通ソース構成を有するメモリセルの断面構造例を示す図である。
2 第1の強磁性障壁層
3 第1の非磁性電極層
4 第2の非磁性電極層
5 スピンインジェクタ
6 第2の強磁性障壁層
7 第3の非磁性電極層
8 スピンアナライザ
9 アップスピンバンド端
10 ダウンスピンバンド端
11 フェルミエネルギー、伝導体の底、価電子帯の頂上
21 エミッタ
22 ベース
23 コレクタ
24 アップスピン
25 ダウンスピン
26 スピン偏極ホットエレクトロン(アップスピン)
27 スピン偏極ホットエレクトロン(ダウンスピン)
41 不揮発性メモリ
42 ワード線
43 ビット線
44 負荷抵抗
45 電源
46 負荷線
150 スピントランジスタ
157 出力端子
160 能動負荷
170 負荷曲線
Claims (8)
- 絶縁性の非磁性体からなるトンネル障壁と該トンネル障壁を挟み込む強磁性体からなるソース及び強磁性体からなるドレインとにより形成されるトンネル接合構造と、前記トンネル障壁に対して形成されるゲート電極と、を有することを特徴とするトランジスタ。
- 前記ソース及び前記ドレインに用いる強磁性体は、前記強磁性金属または強磁性半導体であることを特徴とする請求項1に記載のトランジスタ。
- 前記トンネル障壁の厚さは前記ゲート電極に電圧を印加することによって前記ソースから前記ドレインにトンネル電流が生じる程度に調整されていることを特徴とする請求項1に記載のトランジスタ。
- 前記ソースと前記ドレインとの相対的な磁化の向きによって、相互コンダクタンスまたは出力電流の大きさを制御できることを特徴とする請求項1に記載のトランジスタ。
- 請求項1から4までのいずれか1項に記載の1つのトランジスタと、
前記トランジスタ内に含まれる強磁性体の磁化の状態を変えることにより前記トランジスタ内に情報の書き換えを行う情報書き換え手段と、
前記トランジスタの出力特性から磁化の状態として記憶された情報を読み出す情報読み出し手段とを有することを特徴とする記憶素子。 - 請求項1から4までのいずれか1項に記載のトランジスタは、
磁化の方向を独立に制御できる強磁性体(以下「フリー層」と称する。)と、磁化の方向を変化させない強磁性体(以下、「ピン層」と称する。)と、を有しており、
前記フリー層と前記ピン層とが同じ磁化の向きを有する第1の状態及び、異なる磁化の向きを有する第2の状態とを保持できることを特徴とする請求項5に記載の記憶素子。 - 請求項1から4までのいずれか1項に記載の1つのトランジスタを用いて、前記ピン層に対する前記フリー層の相対的な磁化の向きによって情報を記憶し、前記ピン層と前記フリー層との相対的な磁化の向きに依存する前記トランジスタの出力特性に基づいて前記トランジスタ内に記憶された情報を検出することを特徴とする請求項6に記載の記憶素子。
- 請求項1から4までのいずれか1項に記載の1つのトランジスタと、
前記ソースと接続する第1の配線と、
前記ゲート電極と接続する第2の配線と、
前記ドレインと接続する第3の配線と
を有する記憶素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009062278A JP5064429B2 (ja) | 2002-07-25 | 2009-03-16 | スピントランジスタ及びそれを用いた不揮発性メモリ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217336 | 2002-07-25 | ||
JP2002217336 | 2002-07-25 | ||
JP2009062278A JP5064429B2 (ja) | 2002-07-25 | 2009-03-16 | スピントランジスタ及びそれを用いた不揮発性メモリ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003086145A Division JP4477305B2 (ja) | 2002-07-25 | 2003-03-26 | スピントランジスタ及びそれを用いた不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009135533A true JP2009135533A (ja) | 2009-06-18 |
JP5064429B2 JP5064429B2 (ja) | 2012-10-31 |
Family
ID=39517350
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009062281A Expired - Fee Related JP5064430B2 (ja) | 2002-07-25 | 2009-03-16 | スピントランジスタ及びそれを用いた不揮発性メモリ |
JP2009062278A Expired - Fee Related JP5064429B2 (ja) | 2002-07-25 | 2009-03-16 | スピントランジスタ及びそれを用いた不揮発性メモリ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009062281A Expired - Fee Related JP5064430B2 (ja) | 2002-07-25 | 2009-03-16 | スピントランジスタ及びそれを用いた不揮発性メモリ |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5064430B2 (ja) |
CN (1) | CN101202302B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011036770A1 (ja) * | 2009-09-25 | 2011-03-31 | 株式会社 東芝 | メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路 |
US9112139B2 (en) | 2011-09-26 | 2015-08-18 | Kabushiki Kaisha Toshiba | Spin transistor and memory |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7936028B2 (en) * | 2007-11-09 | 2011-05-03 | Samsung Electronics Co., Ltd. | Spin field effect transistor using half metal and method of manufacturing the same |
JP5150673B2 (ja) * | 2010-03-19 | 2013-02-20 | 株式会社東芝 | スピンメモリおよびスピントランジスタ |
FR2966636B1 (fr) * | 2010-10-26 | 2012-12-14 | Centre Nat Rech Scient | Element magnetique inscriptible |
CN106531883A (zh) * | 2016-12-30 | 2017-03-22 | 上海集成电路研发中心有限公司 | Stt-mram存储单元 |
JP6462191B1 (ja) * | 2018-02-01 | 2019-01-30 | Tdk株式会社 | データの書き込み方法、検査方法、スピン素子の製造方法及び磁気抵抗効果素子 |
US10541269B2 (en) * | 2018-06-26 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory and manufacturing method thereof |
CN112886275A (zh) * | 2019-11-13 | 2021-06-01 | 林清霞 | 一种超宽带吸波器及使用方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238924A (ja) * | 1998-02-20 | 1999-08-31 | Toshiba Corp | スピン依存伝導素子とそれを用いた電子部品および磁気部品 |
JP2000332317A (ja) * | 1999-05-19 | 2000-11-30 | Toshiba Corp | 磁性素子、記憶装置、磁気再生ヘッド、及び磁気ディスク装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3217703B2 (ja) * | 1995-09-01 | 2001-10-15 | 株式会社東芝 | 磁性体デバイス及びそれを用いた磁気センサ |
US6034887A (en) * | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
-
2003
- 2003-07-25 CN CN2007101696922A patent/CN101202302B/zh not_active Expired - Fee Related
-
2009
- 2009-03-16 JP JP2009062281A patent/JP5064430B2/ja not_active Expired - Fee Related
- 2009-03-16 JP JP2009062278A patent/JP5064429B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238924A (ja) * | 1998-02-20 | 1999-08-31 | Toshiba Corp | スピン依存伝導素子とそれを用いた電子部品および磁気部品 |
JP2000332317A (ja) * | 1999-05-19 | 2000-11-30 | Toshiba Corp | 磁性素子、記憶装置、磁気再生ヘッド、及び磁気ディスク装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011036770A1 (ja) * | 2009-09-25 | 2011-03-31 | 株式会社 東芝 | メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路 |
US8405443B2 (en) | 2009-09-25 | 2013-03-26 | Kabushiki Kaisha Toshiba | Pass transistor circuit with memory function, and switching box circuit including the pass transistor circuit |
JP5415547B2 (ja) * | 2009-09-25 | 2014-02-12 | 株式会社東芝 | メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路 |
US9112139B2 (en) | 2011-09-26 | 2015-08-18 | Kabushiki Kaisha Toshiba | Spin transistor and memory |
Also Published As
Publication number | Publication date |
---|---|
JP5064429B2 (ja) | 2012-10-31 |
CN101202302A (zh) | 2008-06-18 |
CN101202302B (zh) | 2012-08-15 |
JP2009135534A (ja) | 2009-06-18 |
JP5064430B2 (ja) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4477305B2 (ja) | スピントランジスタ及びそれを用いた不揮発性メモリ | |
JP5121793B2 (ja) | スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ | |
JP5064429B2 (ja) | スピントランジスタ及びそれを用いた不揮発性メモリ | |
US7397071B2 (en) | Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same | |
KR20100073870A (ko) | 플로팅 바디 효과를 이용한 자기저항 메모리셀, 이를 포함하는 메모리 소자 및 그 동작 방법 | |
JP4415146B2 (ja) | 強磁性半導体を用いた電界効果トランジスタと及びこれを用いた不揮発性メモリ | |
CN1757121A (zh) | 具有自旋相关转移特性的场效应晶体管及使用了它的非易失性存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5064429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |