JP5413120B2 - 多層配線基板および多層配線基板の製造方法 - Google Patents
多層配線基板および多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP5413120B2 JP5413120B2 JP2009236471A JP2009236471A JP5413120B2 JP 5413120 B2 JP5413120 B2 JP 5413120B2 JP 2009236471 A JP2009236471 A JP 2009236471A JP 2009236471 A JP2009236471 A JP 2009236471A JP 5413120 B2 JP5413120 B2 JP 5413120B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- thin film
- film element
- multilayer wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
基板上の薄膜素子に印加される応力を小さくするためには、薄膜素子上に形成される多層配線層の絶縁層や配線層の応力を小さくすることが必要である。多層配線層の絶縁層や配線層の膜厚を薄くすることで応力を低減できるが、配線層の抵抗が増大する問題があった。また、熱硬化収縮が小さい絶縁樹脂材料や硬化温度が低い絶縁樹脂材料を選択する必要があるが、絶縁層の材料が制限され、材料選択の自由度が低くなるという問題があった。
また、硬化温度が低い絶縁層の材料を選択した場合、あるいは従来の絶縁層の材料を選択し硬化温度を低下して多層配線基板を製造した場合、製造工程中に発生する絶縁層の熱硬化収縮による薄膜素子への応力を軽減することはできるが、絶縁層材料は十分な高分子化ができなくなるため、基板と絶縁材料との密着性,あるいは絶縁材料の破断強度のような機械的特性が制限されてしまい、製造工程後の多層配線基板の信頼性試験では、薄膜素子上に形成した多層配線層において絶縁層のクラックあるいは基板から絶縁層や配線層の剥離が生じるということがあった。
また、第一の絶縁層を形成する工程では、第一の絶縁層は薄膜素子と基板の面方向に間をあけた状態で加熱されて硬化するので、薄膜素子に作用する第一の絶縁層の熱硬化収縮の応力を軽減することができる。そして、薄膜素子および第一の絶縁層の上と薄膜素子および第一の絶縁層の間には、第一の絶縁材料よりも硬化温度が低く、熱硬化収縮の少ない第二の絶縁材料で第二の絶縁層が形成されるので、薄膜素子に作用する熱硬化収縮の応力を抑制することができる。
そして、多層配線基板は、第一の絶縁層と第二の絶縁層とを備えることにより、基板上に形成した多層配線層の絶縁層のクラックあるいは基板から絶縁層や配線層の剥離、配線層の断線などの不良を抑制しつつ,薄膜素子の特性劣化が抑制され、高い信頼性を維持することができると共に品質が安定する。
また、第一の絶縁層を形成した後に、第一の絶縁層パターンが形成されない基板上に薄膜素子を形成することによって、第一の絶縁層の形成工程中に発生する薄膜素子への応力を無くすことができ,多層配線基板の製造工程中での薄膜素子の特性劣化を無くすことができる。
図1に示すように、第一の実施の形態による多層配線基板109は、基板101と、基板101上に配設された薄膜素子102と、薄膜素子102と基板101の面方向に間隔をあけて基板101上に配設された第一の絶縁層103と、薄膜素子102と第一の絶縁層103との間に配設されて基板101と接すると共に薄膜素子102および第一の絶縁層103の上に配設された
第二の絶縁層104と、第二の絶縁層104の上に配設されて第二の絶縁層104に形成された開口部104bを通して薄膜素子102と接する給電層201と、給電層201の上に配設されて薄膜素子102と電気的に接続する配線層105とから概略構成される。
薄膜素子102と第一の絶縁層103とは、隣接せずに第二の絶縁層104を挟持している構成である。
薄膜素子102は、基板101上に形成された薄膜キャパシタとする。
第一及び第二の絶縁層103、104は絶縁材料で形成されており、第一の絶縁層103は、第二の絶縁層104よりも弾性率が小さくなるように形成されている。
次に、本発明の第一の実施の形態による多層配線基板の製造方法について、図2乃至4に基づいて説明する。
本発明の第一の実施形態による多層配線基板の製造方法では、図2(a)〜(e)に示す基板101上に薄膜素子102を形成する薄膜素子形成工程と、図3(a)、(b)に示す基板101上に第一の絶縁層103を形成する第一の絶縁層形成工程と、図3(c)基板101上及び薄膜素子102と第一の絶縁層103との上に第二の絶縁層104を形成する第二の絶縁層形成工程と、図4(a)〜(d)に示す第二の絶縁層104上に配線層105を形成する配線層形成工程とを有する。
まず、図2(a)に示すように、基板101を洗浄し、図2(b)に示すように基板101上の全面に薄膜素子102(図2(e)参照)構成する薄膜102aを形成するために、DCスパッタ装置内に基板101を導入する。DCスパッタ装置を稼動させ所望の真空度に達した後に、基板101上の全面に下部電極、誘電体、上部電極の順にそれぞれ薄膜102aを形成する。
ここで、下部電極としてTaとPtの積層膜、誘電体としてチタン酸ストロンチウム、上部電極としてPtを形成する。チタン酸ストロンチウムの比誘電率を高くするために、基板101を600℃に加熱した状態でチタン酸ストロンチウムの成膜を行う。
同様に、チタン酸ストロンチウムからなる誘電体、Pt/Taからなる下部電極についても、Pt上部電極の加工方法と同様にフォトレジスト202とエッチングによるパターニングによって所望のパターンに加工し、フォトレジスト202を除去して図2(e)に示すような薄膜キャパシタからなる薄膜素子102を形成する。
基板101および薄膜素子102の表面を酸素プラズマ処理により清浄にした後、図3(a)に示すように、基板101および薄膜素子102上に、第一の絶縁層103を構成する感光性を有するポリイミド樹脂を塗布して第一の絶縁材料層(第一の絶縁材料)103aを形成し、これを乾燥させる。
そして、第一の絶縁材料層103aが乾燥した後に、露光および現像処理により、図3(b)に示すような薄膜素子102と間をあけたパターンの硬化前の第一の絶縁層103を形成する。
薄膜素子102と第一の絶縁層103とは接していない構成である。このとき、第一の絶縁層103は、一つのパターンでもよく複数のパターンから構成されていてもよい。
外観検査により薄膜素子102と第一の絶縁層103とが接しないことを確認した後に、硬化前の第一の絶縁層103を窒素雰囲気中で加熱処理をし、硬化させて第一の絶縁層103が形成される。このとき、加熱処理温度は350℃とする。
次に、図3(c)に示すように、薄膜素子102および第一の絶縁層103の上部と、薄膜素子102および第一の絶縁層103の間とに第二の絶縁層104を構成する感光性を有するエポキシ樹脂を塗布して第二の絶縁材料層(第二の絶縁材料)104aを形成し、これを乾燥させた。このとき、薄膜素子102および第一の絶縁層103の間に配設された第二の材料層104aは基板101と接している。
第二の材料層104aが乾燥した後に、第一の絶縁層103の形成方法と同様に、露光及び現像処理により、図3(d)に示すように、硬化前の第二の絶縁層104をパターニングする。このとき、第二の絶縁層104は、薄膜素子102上に開口部104bを有している。
外観検査後、第二の絶縁層104を窒素雰囲気中で加熱処理をし、硬化させて第二の絶縁層104が形成される。ここで加熱処理温度は200℃とする。
第一及び第二の絶縁層103、104を硬化させる加熱処理温度は上記の温度に限られることはないが、第一の絶縁層103の硬化温度が第二の絶縁層104の硬化温度よりも高くなるように第一および第二の絶縁層103、104を構成する絶縁材料を選択する。
次に基板101、薄膜素子102そして第二の絶縁層104を酸素プラズマで洗浄した後に、DCスパッタ装置内に導入する。DCスパッタ装置を稼動し、所望の真空度に達した後に、室温にて基板101全面にTi、Cuの順に積層成膜し、図4(a)に示すような給電層201を形成する。
ここで、Tiは基板101上と電解めっきでの給電層201となるCuとの密着を高める為の密着層であり、Tiに限定されることはなく、例えばTa、Cr、Mo、Al、Ni、W、これらを含む化合物としてもよい。
そして、図4(b)に示すように、Cu/Ti積層膜の給電層201上に所望の形状のフォトレジスト202を形成し、電解めっき処理をして図4(c)に示すような配線層105を形成した後に、フォトレジスト202と不要な給電層201とを除去する。
そして、図4(d)に示すよう配線層105が第二の絶縁層104の開口部104bを通して薄膜素子102と電気的に接続し、本実施の形態の多層配線基板109が完成する。
第一の実施の形態による多層配線基板109は、第一の絶縁層103が第二の絶縁層104よりも弾性率が小さく第二の絶縁層104よりも変形しやすいので、第二の絶縁層104よりも第一の絶縁層103が基板101と多層配線層の第二の絶縁層104や配線層105との熱膨張係数差によって発生する応力を緩和することができ、多層配線基板109製造後の信頼性試験において、基板101から多層配線層の第二の絶縁層104や配線層105の剥離を抑制することができる。そして、第二の絶縁層104に作用する応力も第一の絶縁層103が吸収するので、基板101と第二の絶縁層104の熱膨張係数差によって生じた応力による基板101からの多層配線層の第二の絶縁層104の剥離を抑制し、また第二の絶縁層104から薄膜素子102に伝達する応力を低減させることができる。
また、第一の絶縁層形成工程では、第一の絶縁層103は薄膜素子102と基板101の面方向に間をあけた状態で加熱されて硬化するので、薄膜素子102に作用する第一の絶縁層103の熱硬化収縮の応力を軽減することができる。また、薄膜素子102および第一の絶縁層103の上と間とには、第一の絶縁材料よりも硬化温度が低く、熱硬化収縮の少ない第二の絶縁材料で第二の絶縁層104が形成されるので、第一の絶縁層103を構成する第一の絶縁材料が薄膜素子102と接した状態で熱硬化処理される場合と比べて、薄膜素子102に作用する熱硬化収縮の応力を抑制することができる。
そして、多層配線基板109は、第一の絶縁層103と第二の絶縁層104とを備えることにより、基板101上に形成した多層配線層の絶縁層のクラックあるいは基板101から絶縁層や配線層105の剥離、配線層105の断線などの不良を抑制しつつ,薄膜素子102の特性劣化が抑制され、高い信頼性を維持することができると共に品質が安定する効果を奏する。
また多層配線基板109を製造した後の信頼性試験として温度サイクル試験(−65℃/150℃,1000サイクル)を実施したところ、配線層105の断線による抵抗劣化不良は発生せず、外観検査でも第二の絶縁層104のクラックは発生しなかった。
多層配線基板119では、絶縁層114を成形する工程中に薄膜素子102の薄膜キャパシタの絶縁破壊電圧の低下は発生しなかった。
多層配線基板119を製造した後の温度サイクル試験(−65℃/150℃)では、数100サイクル経過したところで、絶縁層114にクラック、そして基板101から第二の絶縁層104の剥離が発生した。
多層配線基板129では、絶縁層124を成形する工程のポリイミド熱硬化工程で、薄膜素子102である薄膜キャパシタの絶縁破壊電圧の劣化が生じた。
多層配線基板129を製造した後の温度サイクル試験(−65℃/150℃)では,第二の絶縁層104のクラックや基板101からの剥離は発生しなかった。
そして、本実施の形態の多層配線基板109では、ポリイミド樹脂で構成された第一の絶縁層103は、薄膜素子102と間をあけた状態で熱硬化収縮し、薄膜素子102と接して硬化する第二の絶縁層104はエポキシ樹脂で構成されているので、製造工程中に薄膜素子102に作用する第一の絶縁層103および第二の絶縁層104の熱硬化収縮の応力を軽減できることがわかる。
また、各多層配線基板119、129を製造した後の温度サイクル試験(−65℃/150℃)では,絶縁層にエポキシ樹脂と比べて弾性率の小さいポリイミド樹脂を使用したほうが、基板101と第二の絶縁層104との熱膨張係数差によって発生する応力を緩和する能力が高いことがわかる。
本発明の第二の実施形態による多層配線基板の製造方法では、図6(a)〜(c)に示す基板101上に第一の絶縁層103を形成する第一の絶縁層形成工程と、図7(a)〜(d)に示す基板101上に薄膜素子102を構成する薄膜を形成する薄膜素子形成工程と、第一の実施の形態と同様に、図3(c)、(d)に示す薄膜素子102および第一の絶縁層103の上と間とに第二の絶縁層104を形成する第二の絶縁層形成工程と、図4(a)〜(d)に示す第二の絶縁層104上に配線層105を形成する配線層形成工程とから概略構成される。
図6(a)に示す基板101を洗浄した後、図6(b)に示すように、基板101上に第一の絶縁層103として感光性を有するポリイミド樹脂を塗布して第一の絶縁材料層103aを形成し乾燥させる。第一の絶縁材料層103aが乾燥した後、露光および現像処理により、図6(c)に示すような所望のパターンの硬化前の第一の絶縁層103を形成し、硬化前の第一の絶縁層103を窒素雰囲気中で400℃の加熱処理をし、第一の絶縁層103を硬化させる。
次に、基板101および第一の絶縁層103を洗浄した後、図7(a)に示すように薄膜素子102構成する薄膜102aを形成するために、DCスパッタ装置内に導入する。DCスパッタ装置を稼動し、所望の真空度に達した後に、基板101全面に下部電極、誘電体、上部電極の順に積層成膜し薄膜102aを形成する。下部電極としてTaとPtの積層膜,誘電体としてチタン酸ストロンチウム、上部電極としてPtを形成した。
ここでは、400℃に基板101を加熱した状態で、チタン酸ストロンチウムの成膜をおこなった。薄膜素子形成工程では、最大温度が第一の絶縁層103のガラス転移温度および硬化温度を超えない温度とすることが好ましい。
ウェットエッチングにおいてもドライエッチングと同様に、第一の絶縁層103の表面粗度および表面結合状態が変化する可能性があり、薄膜素子102の形成前後で第一の絶縁層103表面は異なることになる。
また、第一の絶縁層形成工程の後に薄膜素子形成工程を行うので、第一の絶縁層103が熱硬化収縮する際に、熱硬化収縮の応力が薄膜素子102への作用することがない。
また、第一の絶縁層103を形成した後に,第一の絶縁層103パターンが形成されない基板101上に薄膜素子102を形成することによって、第一の絶縁層103の形成工程中に発生する薄膜素子102への応力を無くすことができ,多層配線基板109の製造工程中での薄膜素子102の特性劣化を無くすことができる。
また、第一の絶縁層103は、薄膜素子102の形成工程によって第一の絶縁層103の硬化温度に制限を受けることがないため、第一の絶縁層103を十分高分子化させることができ、基板101と第一の絶縁層103との密着性、あるいは絶縁材料の破断強度のような機械的特性を損なうことがない。
また、第一の絶縁層形成工程の後に薄膜素子形成工程を行うので、多層配線基板109の製造工程において薄膜素子102が経験する温度は、第二の絶縁層104の熱硬化温度までで、第一の実施の形態による多層配線基板の製造方法による場合と比べて低温となるので、第一の実施の形態による多層配線基板の製造方法により製造された多層配線基板109と比べて同等、あるいはより高い信頼性を得ることができる。
例えば、上述した本実施の形態では、基板101はシリコン基板の例を述べたが、シリコン基板以外の半導体基板やガラス基板、セラミックス基板であってもよい。なお、基板101表面に半導体素子や薄膜素子を形成する場合はシリコン基板やガラス基板が望ましい。
また、薄膜素子102は薄膜キャパシタの例を述べたが、導電体薄膜で形成した薄膜抵抗であってもよく、また半導体素子であってもよい。
また、図1では、第一の絶縁層103は薄膜素子102の周囲に基板101の面方向に間隔をあけて配されているが、図8に示すように、薄膜素子102が開口部102bを有していて、この開口部102bに薄膜素子102と基板の面方向に間隔をあけて第一の絶縁層103が配されて、薄膜素子102および第一の絶縁層103の間の第二の絶縁層104が配された構成としてもよい。
また、配線層105上に絶縁層と配線層を交互に形成し、配線層を複数層有していてもよい。
102 薄膜素子
102b 開口部
103 第一の絶縁層
104 第二の絶縁層
105 配線層
109 多層配線基板
Claims (11)
- 基板上に薄膜素子と第一の絶縁層とが前記基板の面方向に間をあけて配設され、前記薄膜素子および前記第一の絶縁層にまたがって第二の絶縁層が配設されると共に、前記第二の絶縁層が前記薄膜素子と前記第一の絶縁層との間に配設された多層配線基板であって、
前記第一の絶縁層は前記第二の絶縁層よりも弾性率が小さいことを特徴とする多層配線基板。 - 前記第一の絶縁層は、少なくとも一つ以上のパターンから構成されることを特徴とする請求項1に記載の多層配線基板。
- 前記薄膜素子は前記基板が露出する開口部を有しており、前記開口部内の前記基板上には、前記薄膜素子と前記基板の面方向に間隔をあけて前記第一の絶縁層が配設されると共に、前記薄膜素子および前記第一の絶縁層の間に前記第二の絶縁層が配設されていることを特徴とする請求項1または2に記載の多層配線基板。
- 前記第一および前記第二の絶縁層は樹脂を含む材料で構成されることを特徴とする請求項1乃至3のいずれかに記載の多層配線基板。
- 前記基板は、半導体基板またはガラス基板であることを特徴とする請求項1乃至4のいずれかに記載の多層配線基板。
- 前記薄膜素子は、薄膜キャパシタ、薄膜抵抗、半導体素子のうち少なくとも1つを有することを特徴とする請求項1乃至5のいずれかに記載の多層配線基板。
- 請求項1乃至6のいずれかに記載の多層配線基板の製造方法であって、
前記基板上に前記薄膜素子を構成する薄膜を形成し、前記薄膜を前記薄膜素子のパターンに形成する薄膜素子形成工程と、
前記基板および前記薄膜素子の上に前記第一の絶縁層を構成する第一の絶縁材料を配して、前記第一の絶縁材料を前記第一の絶縁層のパターンに形成して加熱により硬化させる第一の絶縁層形成工程と、
前記薄膜素子および前記第一の絶縁層の上と間とに前記第二の絶縁層を構成する第二の絶縁材料を配して、前記第二の絶縁材料を前記第二の絶縁層のパターンに形成して加熱により硬化させる第二の絶縁層形成工程とを有し、前記第一の絶縁材料は前記第二の絶縁材料よりも硬化温度が高いことを特徴とする多層配線基板の製造方法。 - 請求項1乃至6のいずれかに記載の多層配線基板の製造方法であって、
前記基板上に前記第一の絶縁層を構成する第一の絶縁材料を配して、前記第一の絶縁材料を前記第一の絶縁層のパターンに形成して加熱により硬化させる第一の絶縁層形成工程と、
前記基板および前記第一の絶縁層上に前記薄膜素子を構成する薄膜を形成し、前記薄膜を前記薄膜素子のパターンに形成する薄膜素子形成工程と、
前記薄膜素子および前記第一の絶縁層の上と間とに前記第二の絶縁層を構成する第二の絶縁材料を配して、前記第二の絶縁材料を前記第二の絶縁層のパターンに形成して加熱により硬化させる第二の絶縁層形成工程とを有し、前記第一の絶縁材料は前記第二の絶縁材料よりも硬化温度が高いことを特徴とする多層配線基板の製造方法。 - 前記第一の絶縁層形成工程において、前記第一の絶縁材料は非感光性の絶縁材料であり、エッチングによって前記第一の絶縁層のパターンに形成することを特徴とする請求項8に記載の多層配線基板の製造方法。
- 前記薄膜素子形成工程において、前記薄膜形成時の最大温度が前記第一の絶縁材料のガラス転移温度及び硬化温度よりも低いことを特徴とする請求項8または9に記載の多層配線基板の製造方法。
- 前記第一の絶縁層形成工程において、前記第一の絶縁材料は感光性を有する絶縁材料であり、露光および現像処理にて前記第一の絶縁層のパターンに形成することを特徴とする請求項7、8および10のいずれかに記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009236471A JP5413120B2 (ja) | 2009-10-13 | 2009-10-13 | 多層配線基板および多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009236471A JP5413120B2 (ja) | 2009-10-13 | 2009-10-13 | 多層配線基板および多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086680A JP2011086680A (ja) | 2011-04-28 |
JP5413120B2 true JP5413120B2 (ja) | 2014-02-12 |
Family
ID=44079431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009236471A Expired - Fee Related JP5413120B2 (ja) | 2009-10-13 | 2009-10-13 | 多層配線基板および多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5413120B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6357856B2 (ja) * | 2014-05-12 | 2018-07-18 | Tdk株式会社 | 薄膜キャパシタ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2301083A1 (en) * | 1998-06-12 | 1999-12-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
JP2000323628A (ja) * | 1999-05-10 | 2000-11-24 | Hitachi Ltd | 半導体装置とその製造方法、およびこれを用いた電子機器 |
JP2003234439A (ja) * | 2002-02-07 | 2003-08-22 | Sony Chem Corp | 絶縁性樹脂組成物 |
JP2008159973A (ja) * | 2006-12-26 | 2008-07-10 | Nec Corp | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 |
JP5292848B2 (ja) * | 2007-02-27 | 2013-09-18 | 富士通株式会社 | 部品内蔵基板及びその製造方法 |
-
2009
- 2009-10-13 JP JP2009236471A patent/JP5413120B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011086680A (ja) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4674606B2 (ja) | 薄膜キャパシタ | |
JP6665838B2 (ja) | インダクタ部品 | |
US20080145996A1 (en) | Method for Manufacturing Dielectric Thin Film Capacitor | |
JP6233445B2 (ja) | 電子部品 | |
JPWO2009057276A1 (ja) | インダクタンス部品およびその製造方法 | |
JP2009164219A (ja) | 電子部品の製造方法 | |
US20170142838A1 (en) | Laminated thin film capacitor | |
WO2019111966A1 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2016046454A (ja) | 薄膜電子部品 | |
JP2008112790A (ja) | 半導体パッケージおよびその製造方法 | |
WO2019225695A1 (ja) | ガラス回路基板およびその製造方法 | |
JP2018133361A (ja) | 電子部品内蔵基板 | |
JP2006179564A (ja) | 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法 | |
JP2011040571A (ja) | 誘電体薄膜素子 | |
JP5413120B2 (ja) | 多層配線基板および多層配線基板の製造方法 | |
KR20100048277A (ko) | 임베디드 커패시터 및 그 제조방법 | |
JP2006287063A (ja) | 電子部品 | |
JP5929540B2 (ja) | 電子部品 | |
JP4735929B2 (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
JP4196351B2 (ja) | フィルム状コンデンサの製造方法 | |
JP2005268259A (ja) | 多層配線基板 | |
JP5413035B2 (ja) | 多層配線基板の製造方法、積層化多層配線基板 | |
JP5119058B2 (ja) | 薄膜キャパシタ | |
JP5686366B2 (ja) | 誘電体構造体、及びその製造方法 | |
WO2017094835A1 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
LAPS | Cancellation because of no payment of annual fees |