JP5412637B2 - 調整機能付集積回路 - Google Patents
調整機能付集積回路 Download PDFInfo
- Publication number
- JP5412637B2 JP5412637B2 JP2007335380A JP2007335380A JP5412637B2 JP 5412637 B2 JP5412637 B2 JP 5412637B2 JP 2007335380 A JP2007335380 A JP 2007335380A JP 2007335380 A JP2007335380 A JP 2007335380A JP 5412637 B2 JP5412637 B2 JP 5412637B2
- Authority
- JP
- Japan
- Prior art keywords
- adjustment function
- state
- integrated circuit
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 claims description 104
- 238000012545 processing Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 23
- 238000001514 detection method Methods 0.000 description 6
- 238000012795 verification Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 241000080590 Niso Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
外部端子として出力端子、出力制御端子、接地端子および電源端子の4種類を有する調整機能付集積回路であって、
所定の出力信号を前記出力端子に送出する主回路と、前記出力制御端子の状態により前記出力信号の送出乃至停止を制御する出力制御部と、前記主回路の回路機能乃至特性を調整するための調整用データを記憶している多段のデータレジスタ手段と、該データレジスタ手段に組み込まれて電源オフ後もデータを保持する電気的書換え可能な不揮発性メモリと、電源電圧が所定の閾値を超えて変化したときにその変化を検出する状態変化検出手段と、該状態変化検出手段が検出した前記変化をカウントする状態カウンタとを有し、
前記出力制御端子が第1の状態のとき前記出力制御部により前記主回路から前記出力端子を介して所定の出力信号を外部に送出される通常モードとなる一方、
前記出力制御端子が前記第1の状態を反転して前記出力信号の外部への送出を停止する第2の状態において、前記状態変化検出手段が前記電源電圧の変化を検出し、前記変化を前記状態カウンタがカウントすると、前記データレジスタ手段に対し前記出力端子および出力制御端子を介して所定の調整用データを設定し得る調整機能設定モードとなり、前記状態カウンタが初期状態に戻るまでの間は前記調整機能設定モードが維持される一方、前記調整機能設定モードにおいては前記状態カウンタが検出する前記電源電圧を上下させての状態変化が前記不揮発性メモリに調整用データを設定するための所定の処理を進行させることを特徴とする調整機能付集積回路にある。
第1の態様に記載する調整機能付集積回路において、
予め定められた一連の処理内容を表す複数種類の命令コードからなる命令データが書込まれる命令レジスタを、さらに有し、
前記第2の状態において、前記状態変化検出手段が前記電源電圧の変化を検出して、前記状態カウンタが前記変化をカウントすると、前記出力端子と前記出力制御端子が前記命令コードを前記命令レジスタに設定するための端子として機能し、設定された命令コードが調整機能設定命令に一致した場合は調整機能設定モードに入り、該調整機能設定モードに対し定められた状態変化回数により前記状態カウンタが初期状態に戻るまでの間は調整機能設定モードが維持されるとともに、前記調整機能設定モードにおいては前記出力端子と前記出力制御端子は前記調整用データ設定のための端子として機能し、電源電圧を上下させての状態変化が前記不揮発性メモリに調整用データを設定するための所定の処理を進行させることを特徴とする調整機能付集積回路にある。
第1又は第2の態様に記載する調整機能付集積回路において、
前記調整機能の設定に続いて不揮発性メモリの書込みレベルの検証ステップを追加し、不揮発性メモリの書込みレベルの情報を出力端子若しくは出力制御端子へ取り出せるように構成したことを特徴とする調整機能付集積回路にある。
第3の態様に記載する調整機能付集積回路において、
不揮発性メモリの書込みレベルの検証は、検証すべき不揮発性メモリを選択するため、前記データレジスタ手段へのアドレスデータの入力ステップを追加して行うようにしたことを特徴とする調整機能付集積回路にある。
第2の態様に記載する調整機能付集積回路において、
前記命令レジスタと前記命令データの入力ステップを決めるデコーダとを有し、入力された命令データに基づき、複数種類の所定の命令を独立したモードとして実行可能にしたことを特徴とする調整機能付集積回路にある。
第5の態様に記載する調整機能付集積回路が複数ブロックのデータレジスタ手段を含む場合において、
調整機能設定の命令データがデータレジスタ手段のブロックを指定するアドレス情報を持つことを特徴とする調整機能付集積回路にある。
第5又は第6の態様に記載する調整機能付集積回路において、
前記命令レジスタに所定の命令データが書込まれていない場合、及び命令の実行が終了した後は、次に起きる状態変化によってスタンバイモードに復帰することを特徴とする調整機能付集積回路にある。
第5乃至第7の態様の何れか一つに記載する調整機能付集積回路において、
前記命令データが前記出力制御端子乃至前記出力端子を前記主回路の内部信号を取り出すための出力端子とする命令を含み、その命令の実行をなし得るように構成したことを特徴とする調整機能付集積回路にある。
第5乃至第8の態様の何れか一つに記載する調整機能付集積回路において、
前記命令データが、前記出力制御端子又は前記出力端子の一方を前記主回路の中の回路要素に信号を入れる入力端子とし、他方の端子をこの信号に対する前記回路要素の出力を取り出す出力端子とする命令を含み、その命令の実行をなし得るように構成したことを特徴とする調整機能付集積回路にある。
第1乃至第9の態様の何れか一つに記載する調整機能付集積回路において、
前記出力制御端子の機能を前記主回路の機能を停止させるためのチップ選択端子で代替させたことを特徴とする調整機能付集積回路にある。
図3は調整機能設定モードについて、命令入力から命令の実行と終了迄のタイミングチャートを示している。この場合、調整機能設定モードは「命令入力」、EEPROMに書込まれている既存データの「消去」、「状態切替」、「調整データ入力」及びEEPROMへの「書込み」の5回のステップを経てスタンバイモードに復帰している。
図3における命令入力ステップにおいて、EEPROMの書込みレベルを検証するための命令入力がされた場合の動作を表2にまとめた。ここで、EEPROMの書込みレベルの検証とは、EEPROMの「ON」乃至「OFF」の程度を調べるテストである(以下、このテストのモードを第1のTESTモードという)。第1のTESTモードでは各EEPROMゲート及びドレインを出力端子OUTと導通させて、出力端子OUTに所定の電圧を印加して流れる電流を出力端子OUTを介して検出する。すなわち、EEPROMのI−V特性を検出する。ここで、例えば、2Vの電圧を印加したとき電流が流れなければ十分OFFしている(「L」レベル)と判断し、0.1Vの電圧を印加したとき電流が流れれば十分ONしていると判断する。
表3は主回路1内の動作を検証するため第2のTESTモードの動作内容を纏めたものである。ここで、主回路1内の動作の検証とは、例えば主回路1の内部電圧がどの程度であるかを調べるテストである。このモードにおいては、書込まれた命令データにより状態信号が「2H」となった後の状態変化で、第2のデコーダ10がそのRS出力からのリセット信号を出力することによりスタンバイモードに戻している。このように第2のTESTモードは、他のモードに較べて少ないステップで終了できるが、状態信号に基づきステップを踏んで処理が進行する基本的な態様は、表1や表2の場合と同じである。
表4は電源ON時の動作モードを纏めたものである。
2 出力制御部
3 データレジスタ部
5 電源電圧検出部
6 状態カウンタ
7 第1のデコーダ
9 命令レジスタ
10 第2のデコーダ
12 昇圧回路
14 パワーオンクリア部
16 リードパルス発生器
70 状態デコーダ
Claims (10)
- 外部端子として出力端子、出力制御端子、接地端子および電源端子の4種類を有する調整機能付集積回路であって、
所定の出力信号を前記出力端子に送出する主回路と、前記出力制御端子の状態により前記出力信号の送出乃至停止を制御する出力制御部と、前記主回路の回路機能乃至特性を調整するための調整用データを記憶している多段のデータレジスタ手段と、該データレジスタ手段に組み込まれて電源オフ後もデータを保持する電気的書換え可能な不揮発性メモリと、電源電圧が所定の閾値を超えて変化したときにその変化を検出する状態変化検出手段と、該状態変化検出手段が検出した前記変化をカウントする状態カウンタとを有し、
前記出力制御端子が第1の状態のとき前記出力制御部により前記主回路から前記出力端子を介して所定の出力信号を外部に送出される通常モードとなる一方、
前記出力制御端子が前記第1の状態を反転して前記出力信号の外部への送出を停止する第2の状態において、前記状態変化検出手段が前記電源電圧の変化を検出し、前記変化を前記状態カウンタがカウントすると、前記データレジスタ手段に対し前記出力端子および出力制御端子を介して所定の調整用データを設定し得る調整機能設定モードとなり、前記状態カウンタが初期状態に戻るまでの間は前記調整機能設定モードが維持される一方、前記調整機能設定モードにおいては前記状態カウンタが検出する前記電源電圧を上下させての状態変化が前記不揮発性メモリに調整用データを設定するための所定の処理を進行させることを特徴とする調整機能付集積回路。 - 請求項1に記載する調整機能付集積回路において、
予め定められた一連の処理内容を表す複数種類の命令コードからなる命令データが書込まれる命令レジスタを、さらに有し、
前記第2の状態において、前記状態変化検出手段が前記電源電圧の変化を検出して、前記状態カウンタが前記変化をカウントすると、前記出力端子と前記出力制御端子が前記命令コードを前記命令レジスタに設定するための端子として機能し、設定された命令コードが調整機能設定命令に一致した場合は調整機能設定モードに入り、該調整機能設定モードに対し定められた状態変化回数により前記状態カウンタが初期状態に戻るまでの間は調整機能設定モードが維持されるとともに、前記調整機能設定モードにおいては前記出力端子と前記出力制御端子は前記調整用データ設定のための端子として機能し、電源電圧を上下させての状態変化が前記不揮発性メモリに調整用データを設定するための所定の処理を進行させることを特徴とする調整機能付集積回路。 - 請求項1又は請求項2に記載する調整機能付集積回路において、
前記調整機能の設定に続いて不揮発性メモリの書込みレベルの検証ステップを追加し、不揮発性メモリの書込みレベルの情報を出力端子若しくは出力制御端子へ取り出せるように構成したことを特徴とする調整機能付集積回路。 - 請求項3に記載する調整機能付集積回路において、
不揮発性メモリの書込みレベルの検証は、検証すべき不揮発性メモリを選択するため、前記データレジスタ手段へのアドレスデータの入力ステップを追加して行うようにしたことを特徴とする調整機能付集積回路。 - 請求項2に記載する調整機能付集積回路において、
前記命令レジスタと前記命令データの入力ステップを決めるデコーダとを有し、入力された命令データに基づき、複数種類の所定の命令を独立したモードとして実行可能にしたことを特徴とする調整機能付集積回路。 - 請求項5に記載する調整機能付集積回路が複数ブロックのデータレジスタ手段を含む場合において、
調整機能設定の命令データがデータレジスタ手段のブロックを指定するアドレス情報を持つことを特徴とする調整機能付集積回路。 - 請求項5又は請求項6に記載する調整機能付集積回路において、
前記命令レジスタに所定の命令データが書込まれていない場合、及び命令の実行が終了した後は、次に起きる状態変化によってスタンバイモードに復帰することを特徴とする調整機能付集積回路。 - 請求項5乃至請求項7の何れか一つに記載する調整機能付集積回路において、
前記命令データが前記出力制御端子乃至前記出力端子を前記主回路の内部信号を取り出すための出力端子とする命令を含み、その命令の実行をなし得るように構成したことを特徴とする調整機能付集積回路。 - 請求項5乃至請求項8の何れか一つに記載する調整機能付集積回路において、
前記命令データが、前記出力制御端子又は前記出力端子の一方を前記主回路の中の回路要素に信号を入れる入力端子とし、他方の端子をこの信号に対する前記回路要素の出力を取り出す出力端子とする命令を含み、その命令の実行をなし得るように構成したことを特徴とする調整機能付集積回路。 - 請求項1乃至請求項9の何れか一つに記載する調整機能付集積回路において、
前記出力制御端子の機能を前記主回路の機能を停止させるためのチップ選択端子で代替させたことを特徴とする調整機能付集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335380A JP5412637B2 (ja) | 2007-12-26 | 2007-12-26 | 調整機能付集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335380A JP5412637B2 (ja) | 2007-12-26 | 2007-12-26 | 調整機能付集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009157663A JP2009157663A (ja) | 2009-07-16 |
JP5412637B2 true JP5412637B2 (ja) | 2014-02-12 |
Family
ID=40961617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007335380A Active JP5412637B2 (ja) | 2007-12-26 | 2007-12-26 | 調整機能付集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5412637B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62102315A (ja) * | 1985-10-29 | 1987-05-12 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タのメモリバツクアツプ装置 |
JPS62150599A (ja) * | 1985-12-24 | 1987-07-04 | Nec Corp | メモリ回路 |
JPH07146820A (ja) * | 1993-04-08 | 1995-06-06 | Hitachi Ltd | フラッシュメモリの制御方法及び、それを用いた情報処理装置 |
JP2000010867A (ja) * | 1998-06-18 | 2000-01-14 | Olympus Optical Co Ltd | 書換え可能な不揮発性メモリを備えたカメラ |
JP2003059297A (ja) * | 2001-08-08 | 2003-02-28 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを用いた半導体モジュール |
JP2003345672A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | コンピュータのデータ保護システム及びデータ保護のプログラム |
JP2006004478A (ja) * | 2004-06-15 | 2006-01-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2007
- 2007-12-26 JP JP2007335380A patent/JP5412637B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009157663A (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101364439B (zh) | 闪存器件和操作该闪存器件的方法 | |
KR101039962B1 (ko) | 불휘발성 메모리 소자 및 프로그램 방법 | |
US7203091B2 (en) | Semiconductor integrated circuit device and non-volatile memory system using the same | |
KR101566899B1 (ko) | 동작 특성들을 변경할 수 있는 반도체 장치와 그 방법, 및 상기 반도체 장치를 포함하는 반도체 시스템 | |
US7257047B2 (en) | Page buffer circuit of flash memory device with improved read operation function and method of controlling read operation thereof | |
CN109671464A (zh) | 存储器模块、操作其的方法和存储器模块的测试系统 | |
JP2009528635A (ja) | 集積回路の動作パラメータを調整するための装置及び方法 | |
JP2007179725A (ja) | 半導体メモリのオンダイターミネーション装置及び方法 | |
CN107527658B (zh) | 半导体装置 | |
US8953397B2 (en) | Semiconductor device and method of operating the same | |
KR20160023305A (ko) | 전자 장치 | |
KR101024152B1 (ko) | 불휘발성 메모리 소자의 페이지 버퍼를 이용한 프로그램 검증 방법 | |
JP6726300B2 (ja) | 電源回路 | |
JP5412637B2 (ja) | 調整機能付集積回路 | |
CN101202115B (zh) | 内置非挥发性存储器芯片的测试模式实现方法 | |
KR102523270B1 (ko) | I2c 통신을 지원하는 이퓨즈 오티피 메모리 및 그의 동작 방법 | |
JP5020623B2 (ja) | パワーオンシステムリセット回路 | |
US6377509B2 (en) | Semiconductor integrated circuit | |
US11004522B2 (en) | Fail bit number counting circuit and non-volatile semiconductor storage device | |
US8788893B2 (en) | Semiconductor device and memory device | |
JP4441326B2 (ja) | 電圧検出回路 | |
US9633718B1 (en) | Nonvolatile memory device | |
US10248427B2 (en) | Semiconductor device performing boot-up operation on nonvolatile memory circuit and method of operating the same | |
JP5976077B2 (ja) | 内部電源電圧発生回路、半導体記憶装置及び半導体装置 | |
EP3223282B1 (en) | Option code providing circuit and providing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5412637 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |