JP2009157663A - 調整機能付集積回路 - Google Patents

Abstract

【課題】 専用端子を使用することなく調整用データの書込みができて、誤書込みを回避できる調整機能付集積回路を提供する。
【解決手段】 本発明の調整機能付集積回路は、出力制御端子ＯＥの状態により主回路１からの出力信号の送出乃至停止を制御する出力制御部２と、調整用のデータを記憶するＥＥＰＲＯＭが組み込まれたデータレジスタ部３とを有し、出力制御端子ＯＥにより出力端子ＯＵＴをディスエーブル状態にし、電源電圧ＶＤＤに所定の状態変化を与えた場合に調整機能設定モードが始まる。その調整機能設定モードの間、出力制御端子ＯＥ及び出力端子ＯＵＴを調整用データ設定のための端子として使用することにより、データレジスタ部３の中のＥＥＰＲＯＭに前記調整データを書込めるようにした。
【選択図】 図１

Description

本発明は調整機能付集積回路に関し、特に回路機能及び特性の調整のための電気的書換え可能な不揮発性メモリ（以下、ＥＥＰＲＯＭと称す）を内蔵し、このＥＥＰＲＯＭに調整用データを書込むことで回路機能及び特性の調整が可能な集積回路に適用して有用なものである。

近年、集積回路、特にアナログ集積回路において、その特性を調整したいという要望が強まってきている。すなわち、集積回路に搭載させたＥＥＰＲＯＭにプログラムすることで内部のアナログ電圧等を目的に合わせて調整するといった自由度の高い集積回路の出現が望まれている。そこで、回路機能乃至特性の調整のためのＥＥＰＲＯＭを内蔵し、このＥＥＰＲＯＭに調整用データを書込むことで回路機能及び特性の調整が可能な集積回路が種々提案されている。

しかしながら、その多くは調整用データ書込みのための専用端子を設けたものである。このように専用端子を設けた場合、端子の増加によりコンパクトな集積回路を構成することが困難になり、調整機能を有しない集積回路とは異なるパッケージの使用、さらには設計基板の変更を余儀なくされる。

一方、最近になり調整用データ書込みのための専用端子を用いずにデータの書込みをできる集積回路も提案されている。

ただ、従来技術に係るこの種の集積回路は、通常動作時に当該集積回路に印加される予期しないノイズ等に起因した意図しない書込み、即ち誤書込みにより、ＥＥＰＲＯＭに書込まれた調整用データが消失する可能性が高い。また、ＥＥＰＲＯＭの書込みレベルを検証する等の機能追加が困難であるという問題がある。

なお、ＥＥＰＲＯＭに書込みを行う技術を開示する公知文献として特許文献１が挙げられる。

特開２００３−６５０３号公報

本発明は、上記従来技術に鑑み、専用端子を使用することなく調整用データの設定ができ、かつ誤書込みの発生による調整用データの消失を事実上回避できる調整機能付集積回路を提供することを目的とする。

上記目的を達成するための本発明の第１の態様は、
所定の出力信号を出力端子に送出する主回路と、出力制御端子により前記出力信号の送出乃至停止を制御する出力制御部と、前記主回路の回路機能乃至特性を調整するための調整用データを記憶している多段のデータレジスタ手段と、このデータレジスタ手段に組み込まれて電源オフ後もデータを保持する電気的書換え可能なＥＥＰＲＯＭと、所定の状態変化を検出する状態変化検出手段とを有し、
前記データレジスタ手段に対して調整用データを設定する調整機能設定モードは前記出力制御端子が主回路の出力を停止しているスタンバイモードにあってかつ前記状態変化検出手段が所定の状態変化を検出した時に始まり、前記調整機能設定モードにおいて前記出力端子と前記出力制御端子は調整機能設定のための端子として機能することを特徴とする調整機能付集積回路にある。

本発明の第２の態様は、
上記第１の態様に記載する調整機能付集積回路において、
前記調整機能設定モードは、前記ＥＥＰＲＯＭの既存データの消去、前記データレジスタ手段に対する調整用データの入力、データレジスタ手段から前記ＥＥＰＲＯＭへのデータ書込み、スタンバイモードへの復帰の少なくとも４つの処理ステップを有することを特徴とする調整機能付集積回路にある。

本発明の第３の態様は、
上記第２の態様に記載する調整機能付集積回路において、
前記処理ステップは前記状態変化検出手段が前記状態変化を検出する度に順次進行すること特徴とする調整機能付集積回路にある。

本発明の第４の態様は、
上記第１乃至第３の態様の何れか一つに記載する調整機能付集積回路において、
前記状態変化の回数を記録するカウント手段を有し、前記状態変化検出手段の出力信号と前記カウント手段の出力信号からなる状態信号に前記処理ステップを対応させることにより、前記状態信号を受けて各処理を実行するための信号を発生するデコード手段を具備したことを特徴とする調整機能付集積回路にある。

本発明の第５の態様は、
上記第１乃至第４の態様の何れか一つに記載する調整機能付集積回路において、
前記ＥＥＰＲＯＭのデータ消去あるいはデータ書込みに必要な電圧を発生するため、前記制御端子又は前記出力端子の何れか一方が消去あるいは書込み電圧を発生する昇圧回路へのクロック入力端子として使用されることを特徴とする調整機能付集積回路にある。

本発明の第６の態様は、
上記第１乃至第５の態様の何れか一つに記載する調整機能付集積回路において、
当該調整機能付集積回路の電源の投入時及び前記出力制御端子が前記主回路からの前記出力信号の送出を停止するディスエーブル状態から前記出力信号の送出を許容するエネーブル状態への移行時に、前記ＥＥＰＲＯＭのデータが対応する前記データレジスタ手段に読出されるように構成したことを特徴とする調整機能付集積回路にある。

本発明の第７の態様は、
上記第１乃至第６の態様の何れか一つに記載する調整機能付集積回路において、
前記調整機能の設定に続いてＥＥＰＲＯＭの書込みレベルの検証ステップを追加し、ＥＥＰＲＯＭの書込みレベルの情報を出力端子若しくは出力制御端子へ取り出せるように構成したことを特徴とする調整機能付集積回路にある。

本発明の第８の態様は、
上記第７の態様に記載する調整機能付集積回路において、
ＥＥＰＲＯＭの書込みレベルの検証は、検証すべきＥＥＰＲＯＭを選択するため、前記データレジスタ手段へのアドレスデータの入力ステップを追加して行うようにしたことを特徴とする調整機能付集積回路にある。

本発明の第９の態様は、
上記第１乃至第８の態様の何れか一つに記載する調整機能付集積回路において、
予め定められた一連の処理の内容を表す複数種類の命令データが書込まれる命令レジスタ手段と前記命令データの入力ステップを決めるデコーダとを有し、入力された命令データに基づき、複数種類の所定の命令を独立したモードとして実行可能にしたことを特徴とする調整機能付集積回路にある。

本発明の第１０の態様は、
上記第９の態様に記載する調整機能付集積回路が
複数ブロックのデータレジスタ手段を含む場合において、
調整機能設定の命令データがデータレジスタ手段のブロックを指定するアドレス情報を持つことを特徴とする調整機能付集積回路にある。

本発明の第１１の態様は、
上記第９又は第１０の態様に記載する調整機能付集積回路において、
前記命令レジスタに所定の命令データが書込まれていない場合、及び命令の実行が終了した後は、次に起きる状態変化によってスタンバイモードに復帰することを特徴とする調整機能付集積回路にある。

本発明の第１２の態様は、
上記第９乃至第１１の態様の何れか一つに記載する調整機能付集積回路において、
命令データが前記出力制御端子乃至前記出力端子を前記主回路の内部信号を取り出すための出力端子とする命令を含み、その命令の実行をなし得るように構成したことを特徴とする調整機能付集積回路にある。

本発明の第１３の態様は、
上記第９乃至第１２の態様の何れか一つに記載する調整機能付集積回路において、
前記命令データが、前記出力制御端子又は前記出力端子の一方を前記主回路の中の回路要素に信号を入れる入力端子とし、他方の端子をこの信号に対する前記回路要素の出力を取り出す出力端子とする命令を含み、その命令の実行をなし得るように構成したことを特徴とする調整機能付集積回路にある。

本発明の第１４の態様は、
上記第１乃至第１３の態様の何れか一つに記載する調整機能付集積回路において、
前記状態変化検出手段は電源電圧の変化を前記所定の状態変化として検出するものであることを特徴とする調整機能付集積回路にある。

本発明の第１５の態様は、
上記第１乃至第１４の態様に記載する何れか一つの調整機能付集積回路において、
前記出力制御端子の機能を前記主回路の機能を停止させるためのチップ選択端子で代替させたことを特徴とする調整機能付集積回路にある。

本発明によれば、出力制御端子がディスエーブル状態にある初期状態（以降、スタンバイ状態と呼ぶ。）において、状態変化検出手段により所定の状態変化が検出されると、出力端子と前記出力制御端子とを調整機能設定のための端子として使用することができるようになる。従って、一方の端子からクロックを供給し、他方の端子から調整用データを供給する２端子のシリアルデータ転送方式により、機能調整設定のためのデータを入力することができる。さらには、入力されたデータをＥＥＰＲＯＭに保存することができ、通常動作時には常に主回路をＥＥＰＲＯＭに保存されたデータに基づき動作させることが可能となる。上述したように調整機能設定モードに入るには、出力制御端子がディスエーブルになっていて、かつ状態変化が検出された場合に限られているので、出力制御端子がイネーブルに設定されている通常動作時には、意図しない状態変化が発生しても誤って機能調整の設定が行われる事態を未然に防止し得る。

以下本発明の実施の形態を図面に基づき詳細に説明する。

図１は本発明の第１の実施の形態に係る調整機能付集積回路を示すブロック線図である。同図に示すように、主回路１は、例えば発振器、基準電圧発生器等を構成しており、当該集積回路の本来機能を発揮する部分である。本実施の形態において、最低限必要となる集積回路の外部端子は、出力端子ＯＵＴ、出力制御端子ＯＥ、電力を供給するための接地端子と電源端子の４端子である。主回路１の出力信号は、出力制御部２を介して出力端子ＯＵＴから送出される。出力端子ＯＵＴから出力信号が送出されている通常動作モードにおいては、状態デコーダ７０の出力ＯＥ１のみが「Ｈ」レベルで、他の出力ＣＫＥ、ＥＲ、ＷＲ，ＴＥＳＴは「Ｌ」レベルとなっている。このため出力制御端子ＯＥが「Ｈ」レベルである場合には、出力制御部２の制御入力ＯＥ２も「Ｈ」レベルとなり、出力制御部２は主回路１の出力を有効（イネーブル）にする。一方、出力制御端子ＯＥが「Ｌ」レベルである場合には、制御入力ＯＥ２は「Ｌ」レベルとなり、出力制御部２は主回路１の出力を無効（ディスエーブル）にする。即ち、出力端子ＯＵＴが高インピーダンス状態となって主回路１の出力信号の送出が停止される。

本形態では、電源電圧ＶＤＤの変動を調整機能の設定をするための状態変化として使用する。電源電圧検出部５は状態変化を論理信号に変換する回路である。電源電圧検出部５は電源電圧ＶＤＤが定格動作電圧ＶＤＤＬ（例えば３Ｖ）である場合には「Ｌ」レベル、高電源電圧ＶＤＤＨ（例えば６Ｖ）である場合には「Ｈ」レベルの論理信号を出力Ｅｏｕｔから出力する。この論理信号は状態カウンタ６及び状態デコーダ７０に供給されている。

状態カウンタ６は電源電圧検出部５が出力する論理信号の変化をカウントするものであるが、インヒビット端子ＩＮＨが「Ｈ」レベルのときには状態カウンタ６のカウント機能は阻止される。一方、インヒビット端子ＩＮＨが「Ｌ」レベルのときには、状態カウンタ６はクロック端子ＣＬＫに入力される出力Ｅｏｕｔの論理レベルの変化をカウントする。以下、電源電圧検出部５の出力Ｅｏｕｔと状態カウンタ６の出力Ｑ１乃至Ｑｎから送出される出力信号を併せて状態信号と呼ぶこととする。

調整機能設定に必要となる全ての処理ステップはこの状態信号に対応付けされているので、状態デコーダ７０は状態信号をみることで各処理ステップに必要な信号（出力ＣＫＥ、ＥＲ、ＷＲ、ＴＥＳＴ、ＯＥ１）を送出することができる。

状態デコーダ７０は状態信号が全て「Ｌ」レベルのときのみ出力ＯＥ１を「Ｈ」レベルにし、状態信号を受信する入力Ａ０乃至Ａｎの何れか一つでも「Ｈ」レベルとなればその出力ＯＥ１を「Ｌ」レベルにする構成となっている。

出力制御端子ＯＥが「Ｈ」レベルの時に、電源電圧ＶＤＤが通常の動作電圧である定格動作電圧ＶＤＤＬを超えて上昇すると、状態変化検出手段としての電源電圧検出部５が動作して、その出力Ｅｏｕｔが「Ｈ」レベルになる。これにより状態デコーダ７０の出力ＯＥ１が「Ｌ」レベルとなると、出力制御部２の制御入力ＯＥ２も「Ｌ」レベルとなって、主回路１の機能を無効（ディスエーブル）する。しかしながら、状態変化の回数を数える状態カウンタ６は出力制御端子ＯＥが「Ｈ」レベルのためそのインヒビット入力ＩＮＨは「Ｈ」レベルとなっており状態変化をカウントしない。このため電源電圧が元の定格動作電圧ＶＤＤＬに戻ると通常動作モードに復帰する。すなわち、通常動作モードにおいて状態変化が検出されたとしても、以下に説明する調整機能設定モードに移行することはない。

通常動作モードから出力制御端子ＯＥが「Ｌ」レベルになると、状態信号は全て「Ｌ」レベルで出力制御部２の制御入力ＯＥ２も「Ｌ」レベルとなる。以下この状態をスタンバイモードと呼ぶ。

スタンバイモードから電源電圧が通常の動作電圧である定格動作電圧ＶＤＤＬを超えて上昇し、電源電圧検出部５の出力Ｅｏｕｔが「Ｈ」レベルになると状態カウンタ６が動作する。一度、状態カウンタ６が動作して、その出力端子Ｑ１乃至Ｑｎの何れか一つでも「Ｈ」レベルになっている間は、電源電圧ＶＤＤが元の動作電圧である定格動作電圧に戻っても、また出力制御端子ＯＥが「Ｈ」レベルになっても状態デコーダ７０の出力ＯＥ１は「Ｌ」レベルに保たれ、主回路１の出力端子ＯＵＴは無効（ディスエーブル）状態に固定される。この状態になると、出力制御端子ＯＥと出力端子ＯＵＴは調整機能の設定をするための端子として使用可能となり、調整機能を設定できる状態となる。この状態を調整機能設定モードと呼ぶことにする。

データレジスタ部３は、ＥＥＰＲＯＭと一体化したシフトレジスタを複数段ならべたもので、シフトレジスタのデータはＥＥＰＲＯＭに書込むことができ、ＥＥＰＲＯＭあるデータはシフトレジスタに読出すこともできる構成となっている。本データレジスタ部３は多段のシフトレジスタとして機能するため、ＣＫ端子へのクロック入力により、Ｄｉ端子にあるデータを読み込むことができる。また、シフトレジスタの出力がデータレジスタ部３の出力（Ｑ１・・・Ｑｎ）となっており、これら出力により主回路１の調整が行なわれる。

電源電圧検出部５と状態カウンタ６の出力からなる状態信号により、状態デコーダ７０の出力ＥＲが「Ｈ」レベル（状態デコーダ７０の他の出力は全て「Ｌ」レベルである。）になると、出力制御端子ＯＥからのクロックが昇圧回路１２に供給されて昇圧回路１２が動作し、その出力端子ＶＥから所定の高電圧を出力する。この高電圧により各ＥＥＰＲＯＭの記憶内容は一括して消去される。

更なる状態変化により、状態信号が変わって状態デコーダ７０の出力ＣＫＥが「Ｈ」レベル（状態デコーダ７０の他の出力は全て「Ｌ」レベルである。）になると、出力端子ＯＵＴからのクロック信号がデータレジスタ部３に供給されて、出力制御端子ＯＥ上の調整用データはデータレジスタ部３に読み込まれる。

更なる状態変化より、状態信号が変わって状態デコーダ７０の出力ＷＲが「Ｈ」レベル（この場合も状態デコーダ７０の他の出力は全て「Ｌ」レベルである。）になり、その時の電源電圧ＶＤＤがＥＥＰＲＯＭにデータを書込むために適切な電圧であれば、データレジスタ部３上の調整用データをＥＥＰＲＯＭに書込むことができる。一方、電源電圧ＶＤＤではＥＥＰＲＯＭにデータを書込むために十分な電圧が得られない場合には、消去の時と同様に昇圧回路を用意して出力制御端子ＯＥからのクロックにより電源電圧ＶＤＤを昇圧し、その昇圧電圧でＥＥＰＲＯＭに書込みをしてもよい。

更なる状態変化より、状態信号が変わって状態デコーダ７０の出力ＴＥＳＴが「Ｈ」レベル（この場合も状態デコーダ７０の他の出力は全て「Ｌ」レベルである）になると、ＥＥＰＲＯＭの書込みレベルの検証が可能となる。例えば出力ＴＥＳＴで駆動されるＴｉｎにより、特定のＥＥＰＲＯＭのドレインとゲートをＴｏｕｔに導通させることができれば、出力端子ＯＵＴに印加した電圧とそこに流れる電流によりＥＥＰＲＯＭの書込みレベルの検証をすることができる。なお、データレジスタ部３にある全てのＥＥＰＲＯＭの書込みレベルを検証することも可能であるが、その方法については後に述べる。

更なる状態変化より、状態信号が変わって機能調整設定モードの終了を検出すると、状態デコーダ７０はリセット出力Ｒ／Ｓより出力リセット信号を状態カウンタ６に送出し、状態カウンタ６の出力Ｑ１乃至Ｑｎを全て「Ｌ」レベルに設定する。これにより、本回路は出力制御端子ＯＥが「Ｌ」レベルであればスタンバイモードに、出力制御端子ＯＥが「Ｈ」レベルであれば通常動作モードに復帰する。

リードパルス発生器１６は通常動作モードに移行する時、すなわち出力制御部２の制御入力ＯＥ２が「Ｌ」レベルから「Ｈ」レベルに変化する時に、その信号を受けてリードパルス信号を発生する。このリードパルス信号がデータレジスタ部３の入力端子ＲＥＡＤに供給されると、ＥＥＰＲＯＭの記憶内容が対応するシフトレジスタに読み出される。

パワーオンクリア部１４は電源電圧ＶＤＤがゼロから立ち上がった時にパルス信号を発生する回路である。パルス信号はオアゲート１５を介して状態カウンタ６をリセットする。これにより状態デコーダ７０の出力ＯＥ１が「Ｈ」レベルに設定される。従って、出力制御端子ＯＥが「Ｈ」レベルであれば出力ＯＥ１に同期して、また出力制御端子ＯＥが「Ｌ」レベルであればＯＥが「Ｈ」レベルとなった時にはリードパルス発生器１６にリードパルス信号を発生させる。従って、本形態に基づく調整機能付集積回路は、主回路１の出力が出力端子ＯＵＴから送出されている時には、主回路１は常にデータレジスタ内のＥＥＰＲＯＭに保存された調整用データに基づいて動作することになる。

なお、機能設定のためにＥＥＰＲＯＭの書込みレベルの検証機能は必ずしも必要なものではなく、省略することも可能である。

かかる実施の形態においては、調整機能設定モードの全ての動作は一連の連続した動作の中でしか実行できない。例えば、ＥＥＰＲＯＭにデータの書込みをしないで、ＥＥＰＲＯＭの書込みレベルの検証だけ実行することはできないという不都合がある。

図２は、上述の如き不都合を除去し得る本発明の第２の実施の形態に係る調整機能付集積回路を示すブロック線図である。同図に示す本形態では、図１に示す第１の実施の形態に対し、命令レジスタ９とこの命令レジスタ９への命令入力のステップを限定するための第１のデコーダ７とを有すると同時に、第１の実施の形態における状態デコーダ７０の代わりに状態信号と命令データの両方の信号を受けて命令実行のための信号を発生する第２のデコーダ１０を有している。

本形態では命令レジスタ９に所定の命令データを入力することにより、命令を個別に実行させることが可能となる。例えば、ＥＥＰＲＯＭの書込みレベルの検証などをＥＥＰＲＯＭへのデータ書込みを経ることなく個別で実行できるようになる。

ここで、第１のデコーダ７には電源電圧検出部５と状態カウンタ６の出力からなる状態信号がその入力Ａ０，Ａ１，・・・Ａｎを介して入力されている。状態信号が所定の状態になるとデコーダ７がその出力Ｃｇａｔｅから「Ｈ」レベルの信号を出力すると、アンドゲート８は開かれる。この状態において出力制御端子ＯＥと出力端子ＯＵＴから命令データ及びクロック信号が供給されると、命令データが命令レジスタ９に書込まれる。

第２のデコーダ１０には、状態信号がその入力Ａ０，Ａ１，・・・Ａｎを介して入力され、命令レジスタ９に書込まれた命令データがその入力Ｂ１，・・・Ｂｎとして供給される。従って、第２のデコーダ１０は状態信号と命令データに基づき、出力ＣＫＥ、ＷＲ，Ｔｅｓｔ１乃至Ｔｅｓｔｎの何れかを「Ｈ」レベルにする。

第２のデコーダ１０は命令毎に命令に対する処理の終了を判断してリセットパルスをＲＳ端子から出力するだけでなく、命令レジスタ９に命令データが書込まれていない場合や、命令データが予め定めたデータと一致しない場合にもリセットパルスを出力する。これにより、回路外部からのノイズによる意図しない処理の発生防止機能を第１の実施の形態に較べてより強化することができる。

パワーオンクリア部１４は、電源電圧ＶＤＤが立ち上がったときにオアゲート１５を介して状態カウンタ６の他に命令レジスタ９の内容もリセットして初期化する。

以下、これら種々の命令に対する処理モードについて具体的に詳述する。

＜調整機能設定モード＞
図３は調整機能設定モードについて、命令入力から命令の実行と終了迄のタイミングチャートを示している。この場合、調整機能設定モードは「命令入力」、ＥＥＰＲＯＭに書込まれている既存データの「消去」、「状態切替」、「調整データ入力」及びＥＥＰＲＯＭへの「書込み」の５回のステップを経てスタンバイモードに復帰している。

また、図３（ａ）は電源電圧ＶＤＤの波形を示しており、電源電圧ＶＤＤが定格動作電圧ＶＤＤＬ及び高電源電圧ＶＤＤＨの間を上下する様子を示している。同図（ｂ）は電源電圧検出部５の出力Ｅｏｕｔの出力信号で、図（ａ）の電源電圧ＶＤＤの状態変化に同期して「Ｌ」乃至「Ｈ」レベルの論理信号に変換される様子を示している。以下、同図（ｃ）は入力端子化した出力端子ＯＵＴに供給されるクロック信号の波形、同図（ｄ）は出力制御端子ＯＥに供給される調整用データの一例を示す波形、同図（ｅ）は電源電圧ＶＤＤの波形に対する電源電圧検出部５及びＶＤＤ状態カウンタ６の出力からなる状態信号の変化の様子を示している。状態信号の「０」はスタンバイモードにおいて電源電圧検出部５が「Ｌ」レベルで、状態カウンタ６がリセットされた状態にあることを示している。スタンバイモードにおいて、最初の状態変化により電源電圧ＶＤＤが定格動作電圧ＶＤＤＬから高電源電圧ＶＤＤＨに変化すると、電源電圧検出部５の出力Ｅｏｕｔは「Ｌ」レベルから「Ｈ」レベルになり、状態カウンタ６は“１”をカウントし、“１”に対応する信号をＱ１からＱｎから出力する。その時の状態信号を「１Ｈ」と表記している。状態カウンタ６は電源電圧検出部の出力Ｅｏｕｔが「Ｌ」レベルから「Ｈ」レベルへの立ち上がりのみをカウントする回路とすると、電源電圧ＶＤＤが高電源電圧ＶＤＤＨから通常動作電圧ＶＤＤＬに変化したときには、電源電圧検出部の出力Ｅｏｕｔは「Ｌ」で状態カウンタ６は“１”のままであるので、その時の状態信号を「１Ｌ」と表記している。以降、電源電圧ＶＤＤの昇降により状態信号は「２Ｈ」、「２Ｌ」、「３Ｈ」と変化することになる。

図３では、状態信号「１Ｈ」に命令入力ステップを対応させている。調整機能設定モードにするための命令データ（図３ではこの命令データの例として「１１０」コードを使っている。）の入力により、その後の状態信号「１Ｌ」、「２Ｈ」、「２Ｌ」、「３Ｈ」に対して、それぞれＥＥＰＲＯＭの「消去」、「状態切替」、「調整用データ入力」、ＥＥＰＲＯＭへの「書込み」の処理ステップが割当てられる。命令入力がされた後のこれらの処理は第１の実施の形態における説明と同様である。図３では、状態信号「１Ｌ」に対して「消去」を割当てたが、状態信号「１Ｌ」に「状態切替」を割当て「２Ｈ」に「消去」を割当てても良く、状態信号に対する処理ステップの割当て方は、図３に限定されるものでないことは言うまでもない。

状態信号「３Ｈ」の後、高電源電圧ＶＤＤＨから定格電源電圧ＶＤＤＬへ変化すると、この状態変化を第２のデコーダ１０が検出して出力端子Ｒ／Ｓからリセット信号を送出する。このリセット信号により状態カウンタ６及び命令レジスタ９がリセットされて、スタンバイモードに戻る。

かかるスタンバイモードにおいて、出力制御端子ＯＥを「Ｈ」レベルとすると、出力制御部２の制御入力ＯＥ２が「Ｈ」レベルとなり通常動作モードに移行する。このときリードパルス発生器１６が動作してデータレジスタ部３のＲＥＡＤ端子にリードパルス信号が供給される。この結果ＥＥＰＲＯＭの記憶内容が対応するシフトレジスタに読出されるので、主回路１は調整機能設定モードで設定されたデータに基づき動作することになる。

かかる一連の動作内容を纏めて表１に示す。

表１は「状態信号」欄に各ステップにおける状態信号を示し、「ＯＥ」欄に各処理ステップにおける出力制御端子ＯＥの状態と役割、「ＶＤＤ」欄に各処理ステップにおける電源電圧ＶＤＤの具体的な値、「ＯＵＴ」欄に各処理ステップにおける出力端子ＯＵＴの状態と役割、「命令ＲＥＧ」欄は各処理ステップにおける命令レジスタ９のデータ内容、「データＲＥＧ」欄は各ステップにおけるデータレジスタ部３のシフトレジスタのデータ内容、「説明」欄に各処理ステップの補足説明を示している。

＜第１のＴＥＳＴモード＞
図３における命令入力ステップにおいて、ＥＥＰＲＯＭの書込みレベルを検証するための命令入力がされた場合の動作を表２にまとめた。ここで、ＥＥＰＲＯＭの書込みレベルの検証とは、ＥＥＰＲＯＭの「ＯＮ」乃至「ＯＦＦ」の程度を調べるテストである（以下、このテストのモードを第１のＴＥＳＴモードという）。第１のＴＥＳＴモードでは各ＥＥＰＲＯＭゲート及びドレインを出力端子ＯＵＴと導通させて、出力端子ＯＵＴに所定の電圧を印加して流れる電流を出力端子ＯＵＴを介して検出する。すなわち、ＥＥＰＲＯＭのＩ−Ｖ特性を検出する。ここで、例えば、２Ｖの電圧を印加したとき電流が流れなければ十分ＯＦＦしている（「Ｌ」レベル）と判断し、０．１Ｖの電圧を印加したとき電流が流れれば十分ＯＮしていると判断する。

表２はかかる第１のＴＥＳＴモードの動作内容を纏めたものである。

表２における各欄は表１と同じである。表２の第１のＴＥＳＴモードと表１の調整機能設定モードとを比較すると、命令入力後においては同じ状態信号に対し異なる処理がなされている。第１のＴＥＳＴモードにおける各処理ステップは表３で十分説明されているので、ここでは状態信号が「１Ｌ」の時にデータレジスタに入力されるアドレスデータの役割について説明をする。アドレスデータは多数あるＥＥＰＲＯＭの中からテスト対象とするＥＥＰＲＯＭを選択するために入力される。アドレスデータは選択したいＥＥＰＲＯＭが入っているシフトレジスタを「Ｈ」レベル（逆に「Ｌ」レベルでも良い）に設定するデータである。「状態切替」を経た後の検証ステップで第２のデコーダ１０の出力端子Ｔｅｓｔ１が「Ｈ」レベルになった時に、アドレスデータで選択されたＥＥＰＲＯＭのゲートとドレインだけを出力端子ＯＵＴに接続し、選択されていないＥＥＰＲＯＭのゲートとドレインは出力端子ＯＵＴに接続されないようにすれば、選択されたＥＥＰＲＯＭのＩ−Ｖ特性だけを出力端子ＯＵＴから検証することができるようになる。

＜第２のＴＥＳＴモード＞
表３は主回路１内の動作を検証するため第２のＴＥＳＴモードの動作内容を纏めたものである。ここで、主回路１内の動作の検証とは、例えば主回路１の内部電圧がどの程度であるかを調べるテストである。このモードにおいては、書込まれた命令データにより状態信号が「２Ｈ」となった後の状態変化で、第２のデコーダ１０がそのＲＳ出力からのリセット信号を出力することによりスタンバイモードに戻している。このように第２のＴＥＳＴモードは、他のモードに較べて少ないステップで終了できるが、状態信号に基づきステップを踏んで処理が進行する基本的な態様は、表１や表２の場合と同じである。

表３に基づき第２のＴＥＳＴモードの具体的な態様を説明しておく。命令レジスタ９に書込まれた第２のＴＥＳＴ命令の内容に基づき、第２のデコーダ１０の出力端子Ｔｅｓｔ２・・・Ｔｅｓｔｎのいずれかが「Ｈ」レベルとなると、この信号により端子Ｔｏｕｔ２・・・Ｔｏｕｔｎを介して主回路１の所定の内部ノードが出力端子ＯＵＴに接続される。かくして出力端子ＯＵＴを介しそのノードの電圧測定などが可能となる。また、異なる第２のＴＥＳＴ命令により第２のデコーダ１０の異なる出力端子を「Ｈ」レベルにすることで、主回路１の他のノードを出力端子ＯＵＴに接続し、その状態を外部に取り出すこともできる。

また、第２のＴＥＳＴ命令により主回路１のあるノードを出力制御端子ＯＥと接続し、他のノードを出力端子ＯＵＴに接続することで一方の端子から信号を入力し他方の端子からその信号に対する出力を観測することもできる。

＜電源ＯＮ時の動作モード＞
表４は電源ＯＮ時の動作モードを纏めたものである。

同表に示すように、出力制御端子ＯＥが「Ｌ」レベルの時は、出力端子ＯＵＴが高インピーダンス状態となり、パワーオンクリア部１４からの信号により、状態カウンタ６及び命令レジスタ９が初期化される。この状態ではデータレジスタ部３の内容はＥＥＰＲＯＭのデータと一致していないが、出力制御端子ＯＥが「Ｈ」レベルなって通常動作モードになると、リードパルス発生器１６が動作してデータレジスタ部３にはＥＥＰＲＯＭの調整用データが読み出されてデータレジスタ部３はＥＥＰＲＯＭの調整用データと一致する。

一方、出力制御端子ＯＥが「Ｈ」レベルの時には、出力端子ＯＵＴを介して主回路１の出力信号の送出が開始されるとともに、パワーオンクリア部１４により命令レジスタ９が初期化され、同時にリードパルス発生器が動作してデータレジスタ部３にはＥＥＰＲＯＭの調整用データが読み出される。

なお、上記実施の形態では、状態変化に関する情報は電源電圧ＶＤＤの変化を利用して検出している。電源電圧ＶＤＤを印加するための端子は必ず有しているので、この電源電圧ＶＤＤの状態変化を検出するのが最も簡便であるが、状態変化に関する情報を得る手段はこれに限るものではない。

さらに、上記実施の形態では、調整機能設定モード及び第１のＴＥＳＴモードにおいてデータは出力制御端子ＯＥより供給され、クロック信号は出力端子ＯＵＴから供給されているが、出力制御端子ＯＥと出力端子ＯＵＴの役割を入れ替えてもよいことは勿論である。また、第１と第２のテストモードにおいても、出力制御端子ＯＥと出力端子ＯＵＴの役割を入れ替えてもよいことは言うまでもない。

本発明は集積回路を製造・販売する産業分野において有効に利用し得る。

本発明の第１の実施の形態に係る調整機能付集積回路を示すブロック線図である。 本発明の第２の実施の形態に係る調整機能付集積回路を示すブロック線図である。 本発明の実施の形態における書込みモードの場合のタイミングチャートを示しており、（ａ）が電源電圧ＶＤＤの波形、（ｂ）が出力Ｅｏｕｔから送出される状態信号の波形、（ｃ）が出力端子ＯＵＴに供給するクロック信号の波形、（ｄ）が出力制御端子ＯＥに供給される調整用データの一例を示す波形、（ｅ）が電源電圧検出部及び状態カウンタの出力からなる状態信号を示している。

符号の説明

１ 主回路
２ 出力制御部
３ データレジスタ部
５ 電源電圧検出部
６ 状態カウンタ
７ 第１のデコーダ
９ 命令レジスタ
１０ 第２のデコーダ
１２ 昇圧回路
１４ パワーオンクリア部
１６ リードパルス発生器
７０ 状態デコーダ

Claims (15)

1. 所定の出力信号を出力端子に送出する主回路と、出力制御端子により前記出力信号の送出乃至停止を制御する出力制御部と、前記主回路の回路機能乃至特性を調整するための調整用データを記憶している多段のデータレジスタ手段と、このデータレジスタ手段に組み込まれて電源オフ後もデータを保持する電気的書換え可能な不揮発性メモリと、所定の状態変化を検出する状態変化検出手段とを有し、
   前記データレジスタ手段に対して調整用データを設定する調整機能設定モードは前記出力制御端子が主回路の出力を停止しているスタンバイモードにあってかつ前記状態変化検出手段が所定の状態変化を検出した時に始まり、前記調整機能設定モードにおいて前記出力端子と前記出力制御端子は調整機能設定のための端子として機能することを特徴とする調整機能付集積回路。
2. 請求項１に記載する調整機能付集積回路において、
   前記調整機能設定モードは、前記不揮発性メモリの既存データの消去、前記データレジスタ手段に対する調整用データの入力、データレジスタ手段から前記不揮発性メモリへのデータ書込み、スタンバイモードへの復帰の少なくとも４つの処理ステップを有することを特徴とする調整機能付集積回路。
3. 請求項２に記載する調整機能付集積回路において、
   前記処理ステップは前記状態変化検出手段が前記状態変化を検出する度に順次進行すること特徴とする調整機能付集積回路。
4. 請求項１乃至請求項３の何れか一つに記載する調整機能付集積回路において、
   前記状態変化の回数を記録するカウント手段を有し、前記状態変化検出手段の出力信号と前記カウント手段の出力信号からなる状態信号に前記処理ステップを対応させることにより、前記状態信号を受けて各処理を実行するための信号を発生するデコード手段を具備したことを特徴とする調整機能付集積回路。
5. 請求項１乃至請求項４の何れか一つに記載する調整機能付集積回路において、
   前記不揮発性メモリのデータ消去あるいはデータ書込みに必要な電圧を発生するため、前記制御端子又は前記出力端子の何れか一方が消去あるいは書込み電圧を発生する昇圧回路へのクロック入力端子として使用されることを特徴とする調整機能付集積回路。
6. 請求項１乃至請求項５の何れか一つに記載する調整機能付集積回路において、
   当該調整機能付集積回路の電源の投入時及び前記出力制御端子が前記主回路からの前記出力信号の送出を停止するディスエーブル状態から前記出力信号の送出を許容するエネーブル状態への移行時に、前記不揮発性メモリのデータが対応する前記データレジスタ手段に読出されるように構成したことを特徴とする調整機能付集積回路。
7. 請求項１乃至請求項６の何れか一つに記載する調整機能付集積回路において、
   前記調整機能の設定に続いて不揮発性メモリの書込みレベルの検証ステップを追加し、不揮発性メモリの書込みレベルの情報を出力端子若しくは出力制御端子へ取り出せるように構成したことを特徴とする調整機能付集積回路。
8. 請求項７に記載する調整機能付集積回路において、
   不揮発性メモリの書込みレベルの検証は、検証すべき不揮発性メモリを選択するため、前記データレジスタ手段へのアドレスデータの入力ステップを追加して行うようにしたことを特徴とする調整機能付集積回路。
9. 請求項１乃至請求項８の何れか一つに記載する調整機能付集積回路において、
   予め定められた一連の処理の内容を表す複数種類の命令データが書込まれる命令レジスタ手段と前記命令データの入力ステップを決めるデコーダとを有し、入力された命令データに基づき、複数種類の所定の命令を独立したモードとして実行可能にしたことを特徴とする調整機能付集積回路。
10. 請求項９に記載する調整機能付集積回路が
    複数ブロックのデータレジスタ手段を含む場合において、
    調整機能設定の命令データがデータレジスタ手段のブロックを指定するアドレス情報を持つことを特徴とする調整機能付集積回路。
11. 請求項９又は請求項１０に記載する調整機能付集積回路において、
    前記命令レジスタに所定の命令データが書込まれていない場合、及び命令の実行が終了した後は、次に起きる状態変化によってスタンバイモードに復帰することを特徴とする調整機能付集積回路。
12. 請求項９乃至請求項１１の何れか一つに記載する調整機能付集積回路において、
    命令データが前記出力制御端子乃至前記出力端子を前記主回路の内部信号を取り出すための出力端子とする命令を含み、その命令の実行をなし得るように構成したことを特徴とする調整機能付集積回路。
13. 請求項９乃至請求項１２の何れか一つに記載する調整機能付集積回路において、
    前記命令データが、前記出力制御端子又は前記出力端子の一方を前記主回路の中の回路要素に信号を入れる入力端子とし、他方の端子をこの信号に対する前記回路要素の出力を取り出す出力端子とする命令を含み、その命令の実行をなし得るように構成したことを特徴とする調整機能付集積回路。
14. 請求項１乃至請求項１３の何れか一つに記載する調整機能付集積回路において、
    前記状態変化検出手段は電源電圧の変化を前記所定の状態変化として検出するものであることを特徴とする調整機能付集積回路。
15. 請求項１乃至請求項１４の何れか一つに記載する調整機能付集積回路において、
    前記出力制御端子の機能を前記主回路の機能を停止させるためのチップ選択端子で代替させたことを特徴とする調整機能付集積回路。

Images