KR100996093B1 - 불휘발성 메모리 소자 및 그 동작 방법 - Google Patents

불휘발성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR100996093B1
KR100996093B1 KR1020080087115A KR20080087115A KR100996093B1 KR 100996093 B1 KR100996093 B1 KR 100996093B1 KR 1020080087115 A KR1020080087115 A KR 1020080087115A KR 20080087115 A KR20080087115 A KR 20080087115A KR 100996093 B1 KR100996093 B1 KR 100996093B1
Authority
KR
South Korea
Prior art keywords
data
option information
bit
storing
bits
Prior art date
Application number
KR1020080087115A
Other languages
English (en)
Other versions
KR20100028195A (ko
Inventor
김유성
양중섭
김덕주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080087115A priority Critical patent/KR100996093B1/ko
Publication of KR20100028195A publication Critical patent/KR20100028195A/ko
Application granted granted Critical
Publication of KR100996093B1 publication Critical patent/KR100996093B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

불휘발성 메모리 소자는, 데이터 저장을 위한 메모리 셀들을 포함하는 제1메모리 블록들과, 옵션 정보 저장을 위한 메모리 셀들을 포함하는 제2 메모리 블록들을 포함하는 메모리 셀 어레이; 전원이 온 되어 시동 모드로 동작시에 상기 제 2 메모리 블록에서 독출 되는 데이터가 복수개의 입출력단으로부터 동시에 출력되면, 동시에 출력되는 데이터 그룹의 1'과 '0'데이터의 개수를 카운팅 하여 그 결과를 제공하는 비트 카운터; 및 상기 비트 카운터가 제공하는 카운팅 결과에 따라 상기 데이터 그룹의 데이터를 결정하여 옵션정보 저장을 위한 저장부에 저장하고, 상기 저장부의 옵션정보에 의해서 이후의 동작 제어를 수행하는 제어부를 포함하는 것을 특징으로 한다.
CAM, 옵션정보

Description

불휘발성 메모리 소자 및 그 동작 방법{Non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자에 관한 것으로, 초기 옵션정보를 별도의 셀 블록에 저장하여 옵션정보의 변경이 자유로운 불휘발성 메모리 소자 및 그 동작 방법에 관한 것이다.
최근, 캠코더, 디지털 카메라, 휴대폰, MP3(MPEG-1 Layer3) 플레이어 등과 같은 모바일(mobile) 제품들에 대한 수요가 증가함에 따라 모바일 제품들의 동작 성능을 더욱 향상시키기 위한 노력들이 이루어지고 있다.
모바일 제품에 적용되는 불휘발성 메모리 소자는 적용되는 제품의 동작특성에 맞도록 내부 옵션이 결정되어 각각의 어플리케이션(응용) 프로그램에 따라 동작하도록 한다.
새로운 기술이 개발되면서 모바일 제품에서 요구하는 어플리케이션이 늘어나고, 이에 따라 불휘발성 메모리 소자에 다양한 옵션을 부여하는 기술이 필요하다.
도 1은 옵션정보 설정을 위한 메탈 옵션을 나타낸다.
도 1을 참조하면, 메탈옵션은 매트릭스(Matrix)와 매트릭스 n(Matrix_n)의 본딩(bonding) 정보에 따라서 옵션 정보 저장부에 저장되는 데이터가 달라진다.
도 2는 옵션 정보 저장을 위한 퓨즈 회로를 나타낸다.
도 2를 참조하면, 옵션 정보를 저장하는 퓨즈 회로는 제 1 내지 제 9 NMOS 트랜지스터(N1)와 제 1 내지 제 8 퓨즈(F1 내지 F8)를 포함한다.
제 1 NMOS 트랜지스터(N1)는 매트릭스 n(Matrix n)을 '0'으로 초기화하기 위해 턴 온 되고, 제 2 내지 제 9 NMOS 트랜지스터(N2 내지 N9)는 제 1 내지 제 8 퓨즈(F1 내지 F8)의 컷팅여부에 따라서 매트릭스(Matrix) 신호를 출력하기 위해 턴 온 된다.
불휘발성 메모리 소자는 상기의 도 1 또는 도 2와 같이 메탈 옵션(Metal option)이나 퓨즈(fuse) 옵션을 이용해서 초기 동작을 위한 옵션 정보를 저장하고, 전원이 온 되면 시동동작에서 저장된 옵션 정보를 제어부의 저장부로 로딩 하여 동작을 한다.
상기 초기 동작을 위한 옵션 정보로는 불휘발성 메모리 소자의 구성 정보나, 전압, 타이밍 트림, 리페어 어드레스 및 배드 블록 정보 등이 저장된다. 그러나 상기의 메탈 옵션이나 퓨즈 옵션을 이용해서 옵션정보를 저장하는 것은 물리적인 방법으로 불휘발성 메모리 소자의 제조시의 웨이퍼 테스트(Wafer test) 등에 이루어진다. 따라서 이후에는 옵션의 추가나 변경이 불가능하다.
따라서 본 발명이 이루고자 하는 기술적 과제는 불휘발성 메모리의 초기 시동시에 로딩 해야 하는 옵션정보를 메모리 셀에 저장하여 이후의 옵션 저장, 변경 등을 쉽게 할 수 있는 불휘발성 메모리 소자 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들을 포함하는 제1메모리 블록들과, 옵션 정보 저장을 위한 메모리 셀들을 포함하는 제2 메모리 블록들을 포함하는 메모리 셀 어레이; 전원이 온 되어 시동 모드로 동작시에 상기 제 2 메모리 블록에서 독출 되는 데이터가 복수개의 입출력단으로부터 동시에 출력되면, 동시에 출력되는 데이터 그룹의 1'과 '0'데이터의 개수를 카운팅 하여 그 결과를 제공하는 비트 카운터; 및 상기 비트 카운터가 제공하는 카운팅 결과에 따라 상기 데이터 그룹의 데이터를 결정하여 옵션정보 저장을 위한 저장부에 저장하고, 상기 저장부의 옵션정보에 의해서 이후의 동작 제어를 수행하는 제어부를 포함한다.
상기 제어부는, 상기 옵션정보를 상기 제 2 메모리 블록에 저장할 때, 상기 복수개의 입출력단에 하나의 비트 데이터가 동일하게 동시에 입력되게 제어하는 것을 특징으로 한다.
상기 제어부는, 테스트 모드로 동작 모드를 선택한 후, 상기 제 2 메모리 블록을 선택하여 옵션정보를 프로그램하는 것을 특징으로 한다.
상기 제어부는 테스트 모드 및 시동모드 이외의 동작 모드에서 상기 제 2 메모리 블록이 선택되지 않도록 하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
불휘발성 메모리 소자의 동작방법에 있어서, 상기 불휘발성 메모리 소자의 제어부가 테스트 모드로 진입하여 옵션정보를 저장하기 위한 메모리 블록을 선택하여 인에이블시키는 단계; 외부에서 입력되는 상기 메모리 블록에 저장할 옵션정보를 제어부의 저장부에 저장하는 단계; 상기 저장부에 저장된 옵션정보의 데이터 비트 각각의 비트를 동일한 N 개의 비트로 복사생성 하여 상기 메모리 블록에 프로그램하는 단계; 재부팅을 시도하여, 상기 메모리 블록에 저장된 옵션 정보를 독출하고, N 개의 비트들의 '1'데이터와 '0'데이터 개수를 카운팅 하여 옵션 정보 데이터 비트를 판단하여 상기 저장부에 저장하는 단계; 및 상기 저장부에 저장된 옵션정보에 따라 상기 제어부가 상기 불휘발성 메모리 소자의 프로그램, 독출 및 소거 동작을 제어하는 단계를 포함한다.
상기 메모리 블록에 옵션 정보를 저장하는 단계는, 상기 메모리 블록의 비트라인에 연결되는 페이지 버퍼에 데이터 입력을 위해 연결되는 N 개의 입출력 포트에 하나의 옵션 정보 비트를 공통적으로 입력하여 N 개의 옵션 정보 비트가 프로그램되도록 하는 것을 특징으로 한다.
상기 N 개의 입출력 포트에서 동시에 출력되는 비트의 '1'과 '0'의 개수를 카운트하여 그 결과에 따라서 하나의 옵션정보 데이터 비트로 결정하는 것을 특징으로 한다.
상기 카운팅에 의해 옵션 정보 데이터 비트를 판단하는 것은, N 개의 비트중 많은 개수의 데이터를 옵션 정보 데이터 비트로 판단하여 상기 저장부에 저장하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 동작방법은 시동시에 로딩 해야 하는 옵션정보를 메모리 블록에 저장하여 옵션정보의 변경, 삭제와 추가가 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 3a를 참조하면, 불휘발성 메모리 소자(300)는 메모리 셀 어레이(310), 페이지 버퍼부(320), Y 디코더(330), X 디코더(340), 전압 제공부(350), 제어부(360), 및 비트카운터(370)를 포함한다.
메모리 셀 어레이(310)는 데이터 저장을 위한 다수의 메모리 셀들을 포함한다. 메모리 셀들은 각각 메모리 블록으로 구성된다. 메모리 블록들은 데이터 저장을 위한 메모리 블록들과, 옵션 정보 저장을 위한 캠(CAM) 블록, 여분의 스페 어(Spare) 블록들을 포함한다.
페이지 버퍼부(320)는 메모리 셀 어레이(310)의 비트라인에 연결되어 선택되는 메모리 셀에 저장할 데이터를 임시 저장하거나, 선택되는 메모리 셀에 저장된 데이터를 독출 하여 저장하는 페이지 버퍼들을 포함한다.
Y 디코더(330)는 페이지 버퍼들의 데이터 입출력 경로를 제공하고, X 디코더(340)는 메모리 셀 어레이(310)의 메모리 블록을 선택하여 인에이블하고, 인에이블된 메모리 블록의 워드라인들과 전압 제공을 위한 글로벌 워드라인을 연결한다.
상기 Y 디코더(330)를 통해서 데이터 입출력을 위한 IO<7:0>(380)에 페이지 버퍼 회로가 연결된다.
전압 제공부(350)는 글로벌 워드라인에 공급되는 동작 전압을 생성하여 출력한다. 비트 카운터(370)는 테스트 모드로 동작하는 동안 페이지 버퍼부(320)에서 출력되는 데이터군의 '1'과 '0'의 개수가 몇 개인지를 카운트하여 그 결과를 제어부(360)에 제공한다.
제어부(360)는 페이지 버퍼부(320), Y 디코더(330), X 디코더(340)와 전압 제공부(350) 및 비트 카운터(370)를 제어하기 위한 제어신호를 출력하고, 비트 카운터(370)가 제공하는 비트의 수에 따라서 옵션 데이터 비트를 결정하고, 결정된 옵션데이터 비트를 저장한다.
제어부(360)는 옵션 데이터를 저장하기 위한 저장부(361)를 포함하고, 시동시에 메모리 셀 어레이(310)의 캠 블록에서 독출 되는 데이터를 저장부(361)에 저장한 후, 이후의 동작에서 저장부(361)에 저장되는 옵션정보에 의해서 동작 제어를 한다.
상기의 저장부(361)는 초기 시동시에 독출동작 제어를 위해 필요한 알고리즘 데이터와, 옵션 정보가 저장되어 있는 CAM 블록 어드레스 정보가 저장되어 있고, 이후에 옵션 정보를 저장하기 위한 저장 공간이 포함된다.
도 3b는 도 3a의 메모리 셀 어레이의 블록도이다.
도 3b를 참조하면, 메모리 어레이(310)는 메인 블록부(311), CAM 블록부(312), 여분 블록부(Extra; 313)를 포함한다.
메인 블록부(311)는 데이터 저장을 위한 메인 블록(BK)들이 포함되고, 제 1 플레인(311a)과 제 2 플레인(311b)로 구분된다. 그리고 CAM 블록부(312)는 제 1 내지 제 2 CAM 블록(312a 내지 312d)을 포함하고, 여분 블록부(313)는 여분의 메모리 블록들을 포함한다.
제 1 플레인(311a)과 제 2 플레인(311b)은 각각 메모리 블록(BK)들을 포함한다.
CAM 블록부(312)의 제 1 내지 제 4 CAM 블록(312a 내지 312d)들에는 옵션정보가 저장된다. 옵션정보는 하나의 비트를 동일한 여러 비트로 복사하여 저장하여 에러가 발생되는 경우를 방지할 수 있다.
예를 들어 하나의 비트가 IO<7:0>을 통해서 동일하게 동시에 입력되어 프로그램되게 하고, 이후에 독출할 때 IO<7:0>에서 출력되는 8개의 비트 데이터들 중 많은 데이터 비트를 판단하여 사용한다. 즉, '1'이 저장되는 경우, IO<7:0>에는 순서대로'11111111'을 입력하여 저장한다. 그리고 독출시에 IO<7:0>에서 동시에 출력 되는 데이터가'11100011'라면, '1'의 개수가 많기 때문에 데이터 비트를 '1'로 판단한다. 따라서 에러 발생을 최소화할 수 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 소자(300)는 CAM 블록부(312)에 옵션 정보를 저장하고, 전원이 온 되어 시동시에 독출 하여 저장부(361)에 저장한 후, 불휘발성 메모리 소자(300)의 동작 제어를 한다.
도 4는 CAM 블록의 메모리 셀들의 문턱전압 분포를 나타낸다.
도 4를 참조하면, CAM 블록부(312)에 메모리 셀들은 옵션 정보를 저장하기 위해서, 싱글 레벨 셀로 동작한다. 그리고 프로그램 검증전압(PV)과 독출전압(RV)은 리드 마진(Read margin)이 충분하도록 문턱전압을 디자인한다. 본 발명의 실시 예에서는 싱글 레벨 셀의 검증전압(PV) 마진은 2~4V이고, 독출전압(RV) 마진은 1~2V가 되도록 하고, NOP(Number of Partial program)는 1~8회로 설정한다. 그리고 프로그램시의 ISPP(Increment Step Program Pulse)는 분포 마진을 좋게 하기 위해서 100~1000mV로 하고, 소거/쓰기(Erase/Write; E/W) 사이클 특성은 1~10k를 만족하도록 한다.
도 5a는 본 발명의 실시 예에 따른 옵션정보 프로그램 방법을 설명하기 위한 도면이고, 도 5b는 도 5a에 따른 옵션정보 프로그램 방법의 동작 순서도이다.
도 5a를 참조하면, 클럭신호(CLK)에 따라서 입출력 포트인 IO<7:0>를 통해서 옵션 정보가 입력된다. 이때 옵션정보는 하나의 비트 데이터가 IO<7:0>에 동일하게 동시에 입력되도록 하여 8개의 동일한 데이터가 입력되어 저장되도록 하고, 출력할 때도 동시에 IO<7:0>에서 출력되는 데이터는 하나의 비트 데이터를 복사한 것으로 판단하도록 한다.
도 5b를 참조하여 프로그램 동작을 보다 상세히 설명하면 다음과 같다.
먼저 CAM 블록부(312)에 옵션 정보를 저장하기 위해서는, 제어부(360)가 불휘발성 메모리 소자(300)의 동작 모드를 테스트 모드로 들어간다(S501).
테스트 모드에서 제어부(360)는 옵션 정보로 저장해야 하는 데이터를 IO<7:0>를 통해서 외부에서 입력받아 저장부(361)에 저장한다(S503). 그리고 제어부(360)는 저장부(361)에 저장된 데이터를 페이지 버퍼부(320)의 페이지 버퍼에 각각 저장한다(S505).
이때, 하나의 비트 데이터를 8개로 복사하여 IO<7:0>에 동시에 입력함으로써 동일한 데이터가 8비트씩 저장되고, 출력될 때도 동시에 IO<7:0>에서 출력될 수 있게 한다. 상기의 IO<7:0>에서 동시에 출력되는 데이터는 비트 카운터(370)를 이용할 수 있다. 즉 비트 카운터(370)를 이용하여 8개씩 동일한 데이터가 중복되게 페이지 버퍼부(320)에 입력되게 제어할 수 있다.
상기와 같이 페이지 버퍼부(320)에 옵션 데이터가 입력된 이후에는 일반적인 불휘발성 메모리 소자(300)의 프로그램 동작에 따른 프로그램을 수행한다(S507). 이때 제어부(360)는 CAM 블록부(312)의 제 1 내지 제 4 CAM 블록(312a 내지 312d)들 중 하나를 인에이블시켜서 옵션 데이터를 프로그램한다.
상기와 같이 CAM 블록부(312)에 저장된 옵션 데이터를 로딩 하여 불휘발성 메모리 소자(300)가 동작하는 것은 다음과 같다.
도 6a는 본 발명의 실시 예에 따른 옵션정보를 독출 방법을 설명하기 위한 도면이고, 도 6b는 도 6a에 따른 옵션정보를 이용한 동작 방법의 동작 순서도이다.
도 6a를 참조하면, 불휘발성 메모리 소자(300)에 전원이 온 되면, 시동 동작으로 제어부(360)는 CAM 블록부(312)의 어드레스를 선택하여 CAM 블록부(312)에 저장된 옵션 정보를 로딩 한다. 이때, 시동 동작을 하는 동안에는 외부의 클럭이 없기 때문에 제어부(360) 내부에서 클럭신호를 생성한다. 이때의 클럭 주기는 10~200ns이다.
그리고 독출 되는 데이터는 8개씩 나누어 비트 카운터(370)에서 '1'의 개수와 '0'의 개수를 카운팅 한 후, 카운팅 정보를 제어부(360)로 제공한다. 제어부(360)는 비트 카운터(370)에서 제공되는 카운팅 정보를 이용해서 많은 개수를 가지는 데이터를 선택하여 저장부(360)에 저장한다. 상기의 방식에 따라서 메모리 셀에 프로그램이나 독출 에러가 발생된다 하여도 신뢰성이 보장될 수 있다.
한편 본 발명의 실시 예에 따른 불휘발성 메모리 소자(300)의 제어부(360)가 선택하는 CAM 블록부(312)의 어드레스는 다음의 표1과 같이 구성된다.
Figure 112008062910314-pat00001
표 1에서 나타난 바와 같이 8비트의 데이터를 판단하여 개수가 많은 비트 데이터를 저장부(361)에 저장한다. 상기 CAMREG_ADD 는 저장부(361)의 옵션 데이터가 저장되는 어드레스를 나타낸다.
도 6b를 참조하여 옵션 데이터를 독출 하여 저장하는 과정을 좀 더 상세히 설명하면 다음과 같다.
먼저, 불휘발성 메모리 소자(300)에 전원이 온 되면 시동 과정에서 제어부(360)가 CAM 블록부(312)에서 옵션 정보가 저장된 CAM 블록을 선택하고, 데이터 독출 동작을 수행한다(S601, S603).
이때, 상기 제어부(360)의 저장부(361)에는 CAM 블록 어드레스 정보가 저장되어 있다. 이를 위해서 저장부(361)는 초기 시동시에 독출동작 제어를 위해 필요한 알고리즘 데이터와, 옵션 정보가 저장되어 있는 CAM 블록 어드레스 정보가 저장되어 있고, 이후에 옵션 정보를 저장하기 위한 저장 공간이 포함된다.
상기 CAM 블록에서 독출 되는 데이터는 페이지 버퍼에 저장되고 IO<7:0>를 통해서 8비트씩 동시에 출력된다. 출력되는 8비트 데이터들은 비트 카운터(370)에서 '1'과 '0'의 개수로 카운팅 되고, 카운팅 결과는 제어부(360)로 전달된다(S605).
제어부(360)는 많은 개수를 갖는 데이터 비트를 선택하여 저장부(361)의 옵션 정보 저장을 위한 공간에 저장한다(S607).
모든 옵션 정보가 로딩 되어 저장부(361)에 저장되면 시동 동작이 완료되고(S609), 이후에 제어부(360)는 저장부(361)에 저장된 옵션정보에 따라서 불휘발성 메모리 소자(300)의 동작 제어를 수행한다.
상기와 같이 메모리 셀 어레이(310)에서 CAM 블록부(312)를 별도로 정의하여 구성하고, 불휘발성 메모리 소자(300)의 동작에 필요한 옵션정보를 저장하는 방식으로, 이후에 옵션 정보를 변경, 추가 또는 삭제할 수 있으며, 비트 카운터(370)를 이용해서 독출 되는 옵션 정보의 데이터를 판단함으로써 신뢰성을 높일 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 옵션정보 설정을 위한 메탈 옵션을 나타낸다.
도 2는 옵션 정보 저장을 위한 퓨즈 회로를 나타낸다.
도 3a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 3b는 도 3a의 메모리 셀 어레이의 블록도이다.
도 4는 CAM 블록의 메모리 셀들의 문턱전압 분포를 나타낸다.
도 5a는 본 발명의 실시 예에 따른 옵션정보 프로그램 방법을 설명하기 위한 도면이다.
도 5b는 도 5a에 따른 옵션정보 프로그램 방법의 동작 순서도이다.
도 6a는 본 발명의 실시 예에 따른 옵션정보를 독출 방법을 설명하기 위한 도면이다.
도 6b는 도 6a에 따른 옵션정보를 이용한 동작 방법의 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
300 : 불휘발성 메모리 소자 310 : 메모리 셀 어레이
311 : 메인 블록부 312 : CAM 블록부
320 : 페이지 버퍼부 330 : Y 디코더
340 : X 디코더 350 : 전압 제공부
360 : 제어부 370 : 비트 카운터

Claims (8)

  1. 데이터 저장을 위한 메모리 셀들을 포함하는 제1메모리 블록들과, 옵션 정보 저장을 위한 메모리 셀들을 포함하는 제2 메모리 블록들을 포함하는 메모리 셀 어레이;
    전원이 온 되어 시동 모드로 동작시에 상기 제 2 메모리 블록에서 독출 되는 데이터가 복수개의 입출력단으로부터 동시에 출력되면, 동시에 출력되는 데이터 그룹의 1'과 '0'데이터의 개수를 카운팅 하여 그 결과를 제공하는 비트 카운터; 및
    상기 비트 카운터가 제공하는 카운팅 결과에 따라 상기 데이터 그룹의 데이터를 결정하여 옵션정보 저장을 위한 저장부에 저장하고, 상기 저장부의 옵션정보에 의해서 이후의 동작 제어를 수행하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 제어부는,
    상기 옵션정보를 상기 제 2 메모리 블록에 저장할 때, 상기 복수개의 입출력단에 하나의 비트 데이터가 동일하게 동시에 입력되게 제어하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 제어부는,
    테스트 모드로 동작 모드를 선택한 후, 상기 제 2 메모리 블록을 선택하여 옵션정보를 프로그램하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 3항에 있어서,
    상기 제어부는 테스트 모드 및 시동모드 이외의 동작 모드에서 상기 제 2 메모리 블록이 선택되지 않도록 하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 불휘발성 메모리 소자의 동작방법에 있어서,
    상기 불휘발성 메모리 소자의 제어부가 테스트 모드로 진입하여 옵션정보를 저장하기 위한 메모리 블록을 선택하여 인에이블시키는 단계;
    외부에서 입력되는 상기 메모리 블록에 저장할 옵션정보를 제어부의 저장부에 저장하는 단계;
    상기 저장부에 저장된 옵션정보의 데이터 비트 각각의 비트를 동일한 N 개의 비트로 복사생성 하여 상기 메모리 블록에 프로그램하는 단계;
    재부팅을 시도하여, 상기 메모리 블록에 저장된 옵션 정보를 독출하고, N 개의 비트들의 '1'데이터와 '0'데이터 개수를 카운팅 하여 옵션 정보 데이터 비트를 판단하여 상기 저장부에 저장하는 단계; 및
    상기 저장부에 저장된 옵션정보에 따라 상기 제어부가 상기 불휘발성 메모리 소자의 프로그램, 독출 및 소거 동작을 제어하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  6. 제 5항에 있어서,
    상기 메모리 블록에 옵션 정보를 저장하는 단계는,
    상기 메모리 블록의 비트라인에 연결되는 페이지 버퍼에 데이터 입력을 위해 연결되는 N 개의 입출력 포트에 하나의 옵션 정보 비트를 공통적으로 입력하여 N 개의 옵션 정보 비트가 프로그램되도록 하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  7. 제 6항에 있어서,
    상기 N 개의 입출력 포트에서 동시에 출력되는 비트의 '1'과 '0'의 개수를 카운트하여 그 결과에 따라서 하나의 옵션정보 데이터 비트로 결정하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
  8. 제 5항에 있어서,
    상기 카운팅에 의해 옵션 정보 데이터 비트를 판단하는 것은, N 개의 비트중 많은 개수의 데이터를 옵션 정보 데이터 비트로 판단하여 상기 저장부에 저장하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
KR1020080087115A 2008-09-04 2008-09-04 불휘발성 메모리 소자 및 그 동작 방법 KR100996093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080087115A KR100996093B1 (ko) 2008-09-04 2008-09-04 불휘발성 메모리 소자 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087115A KR100996093B1 (ko) 2008-09-04 2008-09-04 불휘발성 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20100028195A KR20100028195A (ko) 2010-03-12
KR100996093B1 true KR100996093B1 (ko) 2010-11-22

Family

ID=42178931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087115A KR100996093B1 (ko) 2008-09-04 2008-09-04 불휘발성 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR100996093B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101200125B1 (ko) 2010-12-20 2012-11-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20120120612A (ko) 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 이의 프로그램 방법

Also Published As

Publication number Publication date
KR20100028195A (ko) 2010-03-12

Similar Documents

Publication Publication Date Title
US8270215B2 (en) Nonvolatile memory device and method of programming the same
US6556504B2 (en) Nonvolatile semiconductor memory device and data input/output control method thereof
US6741499B2 (en) Non-volatile semiconductor memory device
JP3816788B2 (ja) 不揮発性半導体記憶装置
US7640389B2 (en) Non-volatile memory having a multiple block erase mode and method therefor
US7684242B2 (en) Flash memory device and method of operating the same
KR101755772B1 (ko) 가변 트림 파라미터들을 갖는 메모리 디바이스
US7486559B2 (en) Non-volatile semiconductor memory device
JP2006012367A (ja) 不揮発性半導体記憶装置
US20100115344A1 (en) Macro and command execution from memory array
US7180783B2 (en) Non-volatile memory devices that include a programming verification function
US6888764B2 (en) Semiconductor device including semiconductor memory
US20130070535A1 (en) Nonvolatile memory device and method of operating the same
JP4919775B2 (ja) 不揮発性半導体記憶装置
KR100996093B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
US20120057419A1 (en) Semiconductor memory device and method of operating the same
KR20140124545A (ko) 비휘발성 메모리 및 이의 부트업 동작 방법
JP2007035163A (ja) 不揮発性半導体記憶装置及び信号処理システム
JP4284331B2 (ja) 不揮発性半導体記憶装置のアクセス方法
US20100287337A1 (en) Nonvolatile memory device and method of operating the same
US6381192B1 (en) Address buffer in a flash memory
US8788893B2 (en) Semiconductor device and memory device
KR20120088442A (ko) 비휘발성 메모리 시스템 및 이를 위한 플래그 데이터 입출력 방법
JP2012155788A (ja) Ｎａｎｄ型フラッシュメモリ
US9053776B2 (en) Setting information storage circuit and integrated circuit chip including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee