JP5408305B2 - Ofdm受信装置 - Google Patents
Ofdm受信装置 Download PDFInfo
- Publication number
- JP5408305B2 JP5408305B2 JP2012148515A JP2012148515A JP5408305B2 JP 5408305 B2 JP5408305 B2 JP 5408305B2 JP 2012148515 A JP2012148515 A JP 2012148515A JP 2012148515 A JP2012148515 A JP 2012148515A JP 5408305 B2 JP5408305 B2 JP 5408305B2
- Authority
- JP
- Japan
- Prior art keywords
- ofdm
- clock
- branch
- branches
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radio Transmission System (AREA)
Description
Y=(P1×D1+P2×D2)/(P1+P2)
ダイバーシティ合成においては、アンテナの指向性などを変えることにより、各ブランチ間の相関を減らして受信感度を向上させることが可能である。ただし、複数の経路からの信号を受信するので、あるブランチの受信信号の品質が極端に悪くなると、他のブランチの信号も劣化を生じるおそれがある。
上述の実施例では、複数の信頼性の高いブランチの位相誤差の平均値に基づいて、クロック誤差を補正するための補正指示が作成されるが、本発明はこれに限定されるものではない。すなわち、例えば、位相誤差平均値の最も小さいブランチを選択し、その選択したブランチのクロックと他のブランチのクロックが同じになるように、各ブランチのクロックを制御するようにしてもよい。あるいは、平均電力が最大であるブランチを選択し、その選択したブランチのクロックと他のブランチのクロックが同じになるように、各ブランチのクロックを制御するようにしてもよい。さらに、MERが最小であるブランチを選択し、その選択したブランチのクロックと他のブランチのクロックが同じになるように、各ブランチのクロックを制御するようにしてもよい。
2 ガード相関部
3 位相誤差平均部
4 電力検出部
5 MER算出部
6 重み付け部
7 判定部
8 クロック誤差補正部
101 アンテナ
102 チューナ
103 A/D変換部
104 直交変換部
105 FFT部
106 伝送路等化部
107 ダイバーシティ合成部
108 誤り訂正部
Claims (4)
- OFDM信号を受信するOFDM受信装置であって、
前記OFDM信号を受信する複数のOFDMブランチと、
前記複数のOFDMブランチの各々において前記OFDM信号を処理するための処理クロックを生成する複数のクロック生成部と、
前記複数のOFDMブランチの各々において前記処理クロックによって処理されたOFDM信号のシンボル間隔の誤差を検出する誤差検出部と、
前記複数のOFDMブランチの各々において検出された前記シンボル間隔の誤差の平均値を算出する誤差平均部と、
前記複数のOFDMブランチの各々において算出された前記平均値を、前記複数のOFDMブランチの各々における前記シンボル間隔の誤差の変動量と変動量閾値との比較結果に基づいて合成することにより、前記平均値の合成値を生成する判定部と、
前記判定部によって生成された前記合成値に基づいて、前記複数のクロック生成部の各々に対して、前記処理クロックの誤差を補正するための補正指示情報を出力するクロック誤差補正部と、を有し、
前記複数のクロック生成部の各々は、前記補正指示情報に基づいて前記処理クロックの誤差を補正し、
前記判定部は、
前記複数のOFDMブランチの各々において、前記変動量が前記変動量閾値よりも小さいと判定した場合、前記平均値を合成して前記合成値を生成し、
前記複数のOFDMブランチのうちの少なくとも1つのOFDMブランチにおいて、前記変動量が前記変動量閾値よりも大きいと判定した場合、前記大きいと判定されるより前の期間に前記変動量が前記変動量閾値よりも小さいと判定した場合の前記平均値を前記誤差平均部に保持平均値として保持させ、
前記少なくとも1つのOFDMブランチにおいて前記変動量が前記変動量閾値よりも大きいと判定する期間では、前記少なくとも1つのOFDMブランチを除く前記複数のOFDMブランチの各々について算出された前記平均値を合成して前記合成値を生成し、
前記少なくとも1つのOFDMブランチにおいて前記大きいと判定した前記変動量が前記変動量閾値よりも小さくなったと判定した場合、前記少なくとも1つのOFDMブランチを除く前記複数のOFDMブランチの各々について算出された前記平均値と前記少なくとも1つのOFDMブランチの前記保持平均値とを合成して前記合成値を生成する
ことを特徴とするOFDM受信装置。 - 前記OFDM受信装置は、
原クロックを生成する少なくとも1つの原クロック生成部をさらに含み、
前記複数のクロック生成部の各々は、
前記補正指示情報に基づいて、前記原クロックの周波数を制御することにより、前記処理クロックを補正するクロック補正処理部を含み、
前記複数のOFDMブランチの各々は、
前記OFDM信号を復調する復調部と、
前記復調部の出力信号を保持し、対応する前記クロック生成部に含まれる前記クロック補正処理部によって補正された処理クロックに基づいて、前記保持された出力信号を出力する保持部と、を含む
ことを特徴とする請求項1に記載のOFDM受信装置。 - 前記複数のOFDMブランチの各々において前記処理クロックによって処理されたOFDM信号の平均電力を検出する電力検出部をさらに有し、
前記判定部は、
前記複数のOFDMブランチの各々について、前記電力の平均値を電力閾値と比較し、
前記比較の結果、前記電力閾値よりも大きいと判定した前記電力の平均値に対応するOFDMブランチについて算出された前記誤差の平均値を合成することにより、前記合成値を生成する
ことを特徴とする請求項1または2に記載のOFDM受信装置。 - 前記複数のOFDMブランチの各々において前記処理クロックによって処理されたOFDM信号をフーリエ変換することにより得られる周波数領域信号についてエラー率を検出する検出部をさらに有し、
前記判定部は、
前記複数のOFDMブランチの各々について、前記エラー率をエラー率閾値と比較し、
前記比較の結果、前記エラー率閾値よりも小さいと判定した前記エラー率に対応するOFDMブランチについて算出された前記誤差の平均値を合成することにより、前記合成値を生成する
ことを特徴とする請求項1〜3のいずれか1つに記載のOFDM受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012148515A JP5408305B2 (ja) | 2012-07-02 | 2012-07-02 | Ofdm受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012148515A JP5408305B2 (ja) | 2012-07-02 | 2012-07-02 | Ofdm受信装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007263990A Division JP2009094839A (ja) | 2007-10-10 | 2007-10-10 | Ofdm受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227946A JP2012227946A (ja) | 2012-11-15 |
JP5408305B2 true JP5408305B2 (ja) | 2014-02-05 |
Family
ID=47277581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012148515A Expired - Fee Related JP5408305B2 (ja) | 2012-07-02 | 2012-07-02 | Ofdm受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5408305B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017158028A (ja) * | 2016-03-01 | 2017-09-07 | 日本電信電話株式会社 | 信号伝送システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188580A (ja) * | 1998-12-22 | 2000-07-04 | Matsushita Electric Ind Co Ltd | Ofdm受信装置 |
US6542560B1 (en) * | 1999-04-23 | 2003-04-01 | Lucent Technologies Inc. | Method of channel estimation and compensation based thereon |
JP4309537B2 (ja) * | 1999-12-08 | 2009-08-05 | 株式会社東芝 | Ofdm受信装置 |
JP2004214960A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | Ofdm復調装置 |
JP4459749B2 (ja) * | 2004-08-05 | 2010-04-28 | パナソニック株式会社 | Ofdmダイバーシティ同期装置及び受信端末装置並びに中継装置 |
JP4597767B2 (ja) * | 2005-05-20 | 2010-12-15 | 株式会社日立国際電気 | ダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機 |
-
2012
- 2012-07-02 JP JP2012148515A patent/JP5408305B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012227946A (ja) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5098553B2 (ja) | Ofdm受信装置およびofdm受信方法 | |
KR101020393B1 (ko) | Ofdm 수신 장치 | |
US7577216B2 (en) | Guard interval and FFT mode detector in DVB-T receiver | |
JP4545209B2 (ja) | 直交周波数分割多重信号の受信装置およびその受信方法 | |
JP4173460B2 (ja) | デジタル放送受信装置 | |
JP2004228853A (ja) | Ofdm受信装置及びデータ復調方法 | |
JP4157159B1 (ja) | 受信装置及び受信方法 | |
JP4071468B2 (ja) | Ofdm受信装置 | |
JP5408305B2 (ja) | Ofdm受信装置 | |
JPWO2008007490A1 (ja) | ダイバーシティ受信装置およびダイバーシティ受信方法 | |
JP2006246364A (ja) | ダイバーシティ受信装置 | |
JP3335933B2 (ja) | Ofdm復調装置 | |
JP2013106270A (ja) | 通信システム、通信システムの制御方法、及びアダプティブアレイ無線装置 | |
JP4926878B2 (ja) | 中継装置 | |
JP2005277605A (ja) | 受信方法および装置 | |
JP2005286362A (ja) | デジタル受信機 | |
JP2008035364A (ja) | 受信方法ならびにそれを利用した受信装置および無線装置 | |
JP2002204405A (ja) | デジタル放送受信装置 | |
JP4926879B2 (ja) | 中継装置 | |
JPWO2009072306A1 (ja) | ダイバーシティ受信装置及びダイバーシティ受信方法 | |
US9559876B2 (en) | Adaptive equalization processing circuit and adaptive equalization processing method | |
JP2013201578A (ja) | 伝送路応答推定器、及び放送受信装置 | |
JP4183613B2 (ja) | 受信方法および装置 | |
JP3789276B2 (ja) | Ofdm受信機 | |
JP4698536B2 (ja) | 受信方法ならびにそれを利用した受信装置および無線装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |