JP5407078B2 - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- JP5407078B2 JP5407078B2 JP2010038085A JP2010038085A JP5407078B2 JP 5407078 B2 JP5407078 B2 JP 5407078B2 JP 2010038085 A JP2010038085 A JP 2010038085A JP 2010038085 A JP2010038085 A JP 2010038085A JP 5407078 B2 JP5407078 B2 JP 5407078B2
- Authority
- JP
- Japan
- Prior art keywords
- feedthrough
- sectional area
- semiconductor package
- case
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、半導体パッケージに関し、さらに詳細には、ケースの内部に半導体素子が配設され、該ケースの壁部に該半導体素子を外部機器と電気的に接続するためのフィードスルーを備える半導体パッケージに関する。 The present invention relates to a semiconductor package, and more particularly, a semiconductor package including a semiconductor element disposed inside a case and a feedthrough for electrically connecting the semiconductor element to an external device on a wall portion of the case. About.
発熱する半導体素子、およびその発熱素子を冷却するための冷却素子を有する半導体装置を単一のパッケージに収納した半導体パッケージが知られている(特許文献1参照)。当該半導体パッケージにおいては、パッケージ内における高周波信号の損失および反射を低減し、また、外部から冷却素子に流入する熱を遮断することによって冷却素子における消費電力を抑制し、高効率で低消費電力を図ること等が要求されている。 2. Description of the Related Art A semiconductor package in which a semiconductor device that generates heat and a semiconductor device having a cooling element for cooling the heat generating element are housed in a single package is known (see Patent Document 1). In the semiconductor package, the loss and reflection of high-frequency signals in the package are reduced, and power consumption in the cooling element is suppressed by blocking heat flowing into the cooling element from the outside, so that high efficiency and low power consumption are achieved. Planning is required.
ここで、図5に従来の半導体パッケージ100の例を示す(特許文献1参照)。より詳しくは、半導体パッケージ100は、小型基板106に積置されたレーザを発信するためのレーザダイオード105と、レーザダイオード105を規定温度に維持するための冷却素子103と、これらを格納するためのパッケージ101と、パッケージ101の側壁に貫入されて、レーザダイオード105に入力する高周波信号をパッケージ101外部から内部に導入するフィードスルー102を備えている。フィードスルー102は、セラミック部材上に、導体の信号線路およびグランド線路が形成されることにより構成される。また、小型基板106に積置されたレーザダイオード105は、放熱基板104を介して冷却素子103の上に配置される。フィードスルー102を介してパッケージ内に導入された高周波信号は、フィードスルー102と小型基板106との間に配置される低熱伝導率の部材で構成されるフレキシブル基板111aを通ってレーザダイオード105に入力される。高周波信号の入力に基づいてレーザダイオード105から放射されるレーザは、パッケージ101内部に配置されて、レーザダイオード105から放射されるレーザを平行光線に変換するための第一レンズ121により平行光線とされ、パッケージ101に配設された窓部124を通過してパッケージ101外部に導出される。窓部124は通常、サファイアやガラス部材により形成される。パッケージ外部には、平行なレーザ光線を収束するための第二レンズ122が配置されている。そして、収束されたレーザ光線は、光ファイバ123に入力されて光信号として伝送される。
Here, FIG. 5 shows an example of a conventional semiconductor package 100 (see Patent Document 1). More specifically, the
前述の半導体パッケージ100に例示されるように、設計自由度の高いセラミックのフィードスルーが用いられている場合が多々ある。セラミックは、信頼性が高く、熱伝導率も比較的高く、チップで発熱する熱を外に逃がすという点では非常に優れている素材であると言え、多くのパッケージに採用されている。しかし、パッケージに搭載される半導体素子がレーザダイオードのような発光素子等の場合には、その放熱能力も十分では無く、ペルチェ素子のようなクーラーで強制的に冷やす等の温度コントロールが必要になってくる。
ところで、セラミックのフィードスルーはその素子の電気的特性維持を目的とし、素子の直近まで接近して配設される。より詳しくは、外部から入力される信号に基づいて発光素子から出力される光信号の信号伝送速度が例えば2.5Gbps以上の高速伝送となる場合に、フィードスルーと発光素子とを接続する配線部において伝送損失が増大し、高周波特性が劣化することが知られているが、この劣化を抑えるために、フィードスルーの信号端子と、基板の導体線路とを極力接近させる必要があるからである。
しかし、上記のように、セラミックのフィードスルーが素子の直近まで接近している構造の場合、セラミックの持つ熱伝導率の高さが不利に働く場合がある。セラミックのフィードスルーは、その製造プロセスにより、シート状またはブロック状の構造をしている場合が多く、パッケージの外側の熱も内部に伝えてしまうため、素子直近部分まで接近している部分では、セラミックの放散する熱も無視できなくなるという課題が生じ得る。
As exemplified by the
By the way, the ceramic feedthrough is arranged close to the element for the purpose of maintaining the electrical characteristics of the element. More specifically, when the signal transmission speed of the optical signal output from the light emitting element is high-speed transmission of, for example, 2.5 Gbps or more based on the signal input from the outside, the wiring portion that connects the feedthrough and the light emitting element It is known that the transmission loss increases and the high-frequency characteristics deteriorate, in order to suppress the deterioration, but it is necessary to bring the signal terminal of the feedthrough close to the conductor line of the substrate as much as possible.
However, as described above, when the ceramic feedthrough is close to the element, the high thermal conductivity of the ceramic may be disadvantageous. Ceramic feedthroughs often have a sheet-like or block-like structure depending on the manufacturing process, and heat from the outside of the package is also transferred to the inside. The problem that the heat dissipated by the ceramic cannot be ignored can arise.
本発明は、上記事情に鑑みてなされ、フィードスルーを介してケースの内部に伝播する熱の影響を小さくすることができ、半導体素子の誤作動の防止、および冷却素子への供給電力の抑制が可能な半導体パッケージを提供することを目的とする。 The present invention has been made in view of the above circumstances, can reduce the influence of heat propagating through the feedthrough to the inside of the case, prevent the malfunction of the semiconductor element, and suppress the power supplied to the cooling element. An object is to provide a possible semiconductor package.
本発明は、以下に記載するような解決手段により、前記課題を解決する。 The present invention solves the above-described problems by the solving means described below.
この半導体パッケージは、閉空間となるケースの内部に半導体素子が配設され、該ケースの壁部に該半導体素子を外部機器と電気的に接続するためのフィードスルーを備える半導体パッケージであって、前記フィードスルーは、前記壁部の壁面に直交する方向におけるいずれかの位置に他の位置よりも断面積が小さくなる断面積狭小部を有し、該断面積狭小部が前記ケースの外部から内部へ向かう方向における熱伝導を阻害する断熱部となり、前記断面積狭小部は、前記フィードスルーにおける前記ケースの内側の位置に切欠溝、貫通孔、もしくは空孔からなる空隙部を設けることによって形成され、前記空隙部は、前記フィードスルーにおける配線パターンの無い位置に設けられることを要件とする。 The semiconductor package is a semiconductor package in which a semiconductor element is disposed inside a case that becomes a closed space, and a feed-through for electrically connecting the semiconductor element to an external device is provided on a wall portion of the case, The feedthrough has a cross-sectional area narrow portion whose cross-sectional area is smaller than other positions at any position in a direction orthogonal to the wall surface of the wall portion, and the cross-sectional area narrow portion is formed from the outside of the case. It becomes a heat insulating part that hinders heat conduction in the direction toward, and the narrow cross-sectional area part is formed by providing a gap part made up of a notch groove, a through hole, or a hole at a position inside the case in the feedthrough. The gap is required to be provided at a position where there is no wiring pattern in the feedthrough .
本発明によれば、外部からフィードスルーを介してパッケージ内部に侵入する熱伝導を抑制することが可能となり、半導体素子における熱害を防止でき、冷却素子の消費電力を抑制することが可能となる。 According to the present invention, it is possible to suppress the heat conduction that enters the inside of the package through the feedthrough from the outside, it is possible to prevent thermal damage in the semiconductor element, and it is possible to suppress the power consumption of the cooling element. .
図1、図2に、本発明の実施形態に係る半導体パッケージ1の構成を示す。図1は、半導体パッケージ1の蓋部を外した状態の平面図(概略図)であり、図2は、正面断面図(概略図)である。
半導体パッケージ1は、ケース2の内部に半導体素子3が収容されると共に、ケース2の壁部に、半導体素子3を外部機器と電気的に接続するためのフィードスルー10が配設される構造を有する。一例として、半導体素子3は、レーザダイオードのように光を出射する発光素子である。
1 and 2 show a configuration of a semiconductor package 1 according to an embodiment of the present invention. FIG. 1 is a plan view (schematic diagram) of the semiconductor package 1 with a lid portion removed, and FIG. 2 is a front sectional view (schematic diagram).
The semiconductor package 1 has a structure in which a
図2に示すように、ケース2は、略長方形の基体2aと、基体2aの周縁部に接合される枠体2bとを備え、内部に半導体素子3等が搭載された後、上部に蓋部(不図示)が接合されて閉空間として構成される。基体2a上には、半導体素子3および図示しない温度センサ等の各種電子部品が、冷却素子5および基板6を介して接着固定される。
ここで、基体2aはCu−W合金等からなる。Cu−W合金は熱放散性が良好であり、他の部材に使用されるFe−Ni−Co合金(コバール)やセラミックと熱膨張係数が近似するという点で好適である。また、枠体2bは、Fe−Ni−Co合金等から成り、公知の切削加工法やプレス加工法等の加工方法を用いて所定の枠状に形成される。なお、枠体2bはセラミック等の絶縁体でも構わない。さらに、基体2aおよび枠体2bを一体に形成しても構わない。
As shown in FIG. 2, the
Here, the
ここで、符号4は半導体素子3等を上面に載置して、当該素子等からの熱を伝導させる熱伝導金属ブロックである。冷却素子5を用いて熱伝導金属ブロック4を冷却することによって、半導体素子3等が冷却される作用が得られる。
より詳しくは、半導体素子3として用いられるレーザダイオード等の発光素子は発光することにより発熱する。そのため、冷却素子5を用いた冷却が必要となる。ここで、冷却素子5としては、例えば、ペルチェ効果を利用するペルチェ素子が用いられて、電圧の印加によって冷却作用を得ることができる。なお、温度制御は、外部機器(駆動回路)からフィードスルー10(後述)を通じて送られる制御信号によって行われ、冷却素子(ペルチェ素子)5に印加する電圧を変えることによって冷却能力が調整される。
Here, reference numeral 4 denotes a thermally conductive metal block that places the
More specifically, the light emitting element such as a laser diode used as a
さらに、ケース2の側壁部には、集光レンズ8や光ファイバ(不図示)を固定するための窓部が設けられる。集光レンズ8は、一例として、サファイア、ガラス等の透光性材料からなり、半導体素子(発光素子)3で出射された光は、集光レンズ8で集光され、光ファイバを通じてパッケージ外部へ伝達される(図1、図2の矢印L方向)。
なお、光を出射するための発振制御は、外部機器(駆動回路)からフィードスルー10(後述)を通じて半導体素子(発光素子)3に送られる制御信号により制御される。より詳しくは、外部からの信号はフィードスルー10(後述)を通じてケース2の内部に導入され、ボンディングワイヤ7によって、半導体素子(発光素子)3に伝達される。これにより半導体素子(発光素子)3は、外部からの入力信号に応じて発振動作を行い、光信号を出射する。この光信号は窓部の集光レンズ8で集光され、集光された光は図示しないインタフェースの光ファイバ等を介して外部に出力される。
ここで、入力信号は2.5Gbps以上(例えば10Gbps)の高周波であるため、フィードスルー10と半導体素子3とを接続するボンディングワイヤ7をできる限り短くして、インダクタンス成分を抑制することが要求される。
Further, the side wall portion of the
The oscillation control for emitting light is controlled by a control signal sent from an external device (drive circuit) to the semiconductor element (light emitting element) 3 through a feedthrough 10 (described later). More specifically, an external signal is introduced into the
Here, since the input signal has a high frequency of 2.5 Gbps or more (for example, 10 Gbps), it is required to suppress the inductance component by shortening the
一方、ケース2の他の側壁部には、フィードスルー10が嵌め込まれて接合される。フィードスルー10は、ケース2の内部に配設される半導体素子3、冷却素子5および各種電子部品と、外部機器(例えば駆動回路等)とを接続する機能を有するものであって、リード端子11、およびリード端子11と半導体素子3等との接続用のメタライズ配線層12が設けられている。
なお、本実施形態においては、側壁部すなわち枠体2bによってフィードスルー10が支持されるが、側壁部以外の例えば底部(基体2a)によってフィードスルー10が支持される構造としてもよい。
On the other hand, the
In the present embodiment, the
本実施形態におけるフィードスルー10は、セラミック材料を用いて形成される。一例として、アルミナ、酸化珪素(SiO2 )、酸化カルシウム(CaO)、酸化マグネシウム(MgO)等の原料粉末に樹脂バインダや溶剤等を添加混合して泥漿状とし、これを公知のドクターブレード法等によりシート状とすることによって複数枚のセラミックシート10a〜10dを作製し、その後セラミックシートに打ち抜き加工を施してこれらを積層し、1500[℃]程度の高温で焼成して形成される。すなわち、セラミックシート10a〜10dが焼成により結合して、一体構造のフィードスルー10となる。
The
また、リード端子11は、Fe−Ni−Co合金、Fe−Ni合金等の金属材料からなり、光半導体素子3を図示しない外部機器(駆動回路等)に電気的に接続する作用をなす。一例として、リード端子11は、Fe−Ni−Co合金からなる板材に打ち抜き加工、エッチング加工等を施すことによって所定形状に形成される。
The
また、メタライズ配線層12は、その一端側が、ボンディングワイヤ7を介して、半導体素子3の電極、冷却素子5の電極および各種電子部品(不図示)等の電極、基板6の電極等に接続され、他端側が、銀ロウ等の金属ロウ材を介して、リード端子11と接続される。当該リード端子11が外部機器に接続されることによって、半導体素子3、冷却素子5および各種電子部品、基板6等が外部と接続される。
一例として、メタライズ配線層12はW、Mo、Mn等の高融点金属の粉末を含有する金属ペーストを焼成して形成される。より詳しくは、例えばW粉末やMn粉末等の金属粉末に有機樹脂バインダや溶剤を添加混合して得た金属ペーストを、フィードスルー10用に作製される前記セラミックシートに公知のスクリーン印刷法等により所定パターンに印刷塗布した後に焼成することで、フィードスルー10の所定位置に被着形成される。
Further, one end side of the metallized
As an example, the metallized
前述のように、フィードスルー10と半導体素子3とを接続するボンディングワイヤ7をできる限り短くする必要があるために、フィードスルー10は、できる限り半導体素子3に近接させた構造とすることが要求される。しかしながら、セラミックのように熱伝導率が高い材料を用いて形成されるフィードスルー10においては、半導体パッケージ1の外側の熱をパッケージ内部(ケース2内部)に伝えてしまう作用が生じ、パッケージ内部(ケース2内部)の温度上昇を招いてしまうという課題が生じる。その結果、フィードスルー10と半導体素子3とが接近している部分では、フィードスルー10の放散する熱によって半導体素子3に熱害が生じるおそれがある。当然、パッケージ内部(ケース2内部)の温度上昇により、冷却素子5における消費電力の増加という課題も生じる。
そこで、本実施形態に係るフィードスルー10は、特徴的構成として、ケース2の外部から内部へ向かう方向における熱伝導を阻害する断熱部を有し、上記課題の解決を可能としている。当該断熱部は、フィードスルー10において、断面積が小さくなる断面積狭小部を形成することによって設けられる。すなわち、熱伝導は断面積が小さいほど抑制されることから、断面積が小さくなる箇所を設けて熱伝導を阻害する作用を得るものである。したがって、断熱部すなわち断面積狭小部は、ケース2の外部から内部への伝熱を抑制する目的上、ケース2の内側(枠体2bの枠内)の位置に設けることが好適である。
なお、本実施形態における断熱部は、ケース2の外部から内部へ向かう方向における熱伝導の阻害を目的としているが、当然に、断熱部が逆方向(ケース2の内部から外部へ向かう方向)に対しても熱伝導の阻害作用を奏することは言うまでもない。
As described above, since it is necessary to make the
Therefore, the
In addition, although the heat insulation part in this embodiment aims at inhibition of the heat conduction in the direction which goes to the inside from the exterior of
断面積狭小部の具体的な形成例を、図3の説明図を用いて説明する。なお、図3はフィードスルー10を上面から視て断面積狭小部を示す説明図であり、構造の説明を目的とする図であるため、断面積狭小部の配設位置に関して図2と完全に一致するものではない。
断熱部としての断面積狭小部は、フィードスルー10において、ケース2の外部から内部へ向かう方向、すなわち、ケース2の側壁部(ここでは枠体2a)の壁面に直交する方向(図3の矢印T方向)におけるいずれかの位置に他の位置よりも断面積が小さくなるようにして形成される。
本実施形体においては、断面積狭小部は、フィードスルー10に切欠溝、貫通孔、もしくは空孔からなる空隙部を設けることによって形成される。なお、いずれも、ケース2の内側の位置に形成される。
A specific example of forming the narrow cross-sectional area will be described with reference to FIG. Note that FIG. 3 is an explanatory view showing the narrow cross-sectional area when the
In the
In this embodiment, the narrow cross-sectional area is formed by providing the
第1実施例として、図3のA−A線位置に示すように、フィードスルー10に貫通孔(スルーホール)13を設けることによって、断面積狭小部を形成する。これにより、矢印T方向におけるA−A線位置の断面積は、その前後位置の断面積よりも小さくすることができる。
貫通孔13の形成方法としては、前述のフィードスルー10形成方法において、すなわち、アルミナに溶剤等を添加混合して泥漿状とし、これをシート状とすることによって複数枚のセラミックシート10a〜10dを作製した後、各シートの面内における同一位置に打ち抜き加工を施してこれらを積層し、焼成することによって、フィードスルー10全体を貫通するスルーホールとして形成することができる。
As a first embodiment, as shown at the position AA in FIG. 3, a through hole (through hole) 13 is provided in the
As a method for forming the through-
第2実施例として、図3のB−B線位置に示すように、フィードスルー10に長孔状の貫通孔(スリット)14を設けることによって、断面積狭小部を形成する。これにより、矢印T方向におけるB−B線位置の断面積は、その前後位置の断面積よりも小さくすることができる。
貫通孔14の形成方法は、基本的に前記貫通孔13の形成方法と同一であるが、丸孔状に代えて長孔状に打ち抜き加工をする点で相違する。
As a second embodiment, a narrow cross-sectional area is formed by providing a long through hole (slit) 14 in the
The method of forming the through
第3実施例として、図3のC−C線位置に示すように、フィードスルー10に空孔15を設けることによって、断面積狭小部を形成する。すなわち、空孔15は、貫通孔13、貫通孔14と相違して、フィードスルー10の上下方向(基体2aにおける基板6載置面に直交する方向)において、フィードスルー10全体を貫通せずに形成された空隙部(図2参照)である趣旨である。これにより、矢印T方向におけるC−C線位置の断面積は、その前後位置の断面積よりも小さくすることができる。
空孔15の形成方法としては、前述のフィードスルー10形成方法において、すなわち、アルミナに溶剤等を添加混合して泥漿状とし、これをシート状とすることによって複数枚のセラミックシート10a〜10dを作製した後、所定のシートのみに打ち抜き加工を施して、つまり、各シートごとに面内における打ち抜き位置を変えて打ち抜き加工を施して、これらを積層し、焼成することによって、各シートごとに該シートを貫通するスルーホールとして形成することができ、フィードスルー10全体としてみれば空孔として形成することができる。したがって、当該空孔15が形成されるセラミックシート内においては、貫通孔(スルーホール)であると捉えることもできる。もちろん、貫通孔状に打ち抜き加工をせずに、溝状にプレス加工をして形成してもよい。
As a third embodiment, as shown in the CC line position in FIG. 3, a
As the method for forming the
第4実施例として、図3のD−D線位置に示すように、フィードスルー10に切欠溝16を設けることによって、断面積狭小部を形成する。これにより、矢印T方向におけるD−D線位置の断面積は、その前後位置の断面積よりも小さくすることができる。
切欠溝16の形成方法としては、前述のフィードスルー10形成方法において、すなわち、アルミナに溶剤等を添加混合して泥漿状とし、これをシート状とすることによって複数枚のセラミックシート10a〜10dを作製した後、例えば最下層のシート10dの下面において、矢印B方向と直交する方向に溝を形成する加工(例えばプレス加工等)を施してこれらを積層し、焼成することによって、フィードスルー10に切欠溝を形成することができる。
As a fourth embodiment, as shown in the DD line position in FIG. 3, the cut-through
As a method of forming the
第5実施例として、図3のE−E線位置に示すように、フィードスルー10に切欠溝17を設けることによって、断面積狭小部を形成する。これにより、矢印T方向におけるE−E線位置の断面積は、その前後位置の断面積よりも小さくすることができる。
切欠溝17の形成方法は、基本的に前記切欠溝16の形成方法と同一であるが、切欠溝16はセラミックシートの下面もしくは上面に溝が設けられるのに対し、切欠溝17はセラミックシートの側面に溝が設けられる点で相違する。
As a fifth embodiment, as shown in the position of the line E-E in FIG. 3, the
The method of forming the
上記いずれの実施例の場合にも、空隙部(貫通孔13、貫通孔14、空孔15、切欠溝16、切欠溝17として例示)は、フィードスルー10における配線パターンの無い位置に、すなわち配線パターンを回避するように形成される。なお、全図において、図の簡略化のため、フィードスルー10内部における配線パターンについては図示を省略している。
In any of the above-described embodiments, the void portion (illustrated as the through
次に第6実施例について図4を用いて説明する。第6実施例は上記の実施例で形成される空隙部の内面(内壁面)に導電性金属材料からなる被膜が設けられる構造を有し、いわゆるVIAホールとして上下に積層された各セラミックシートに設けられる配線パターン間を導通するための導体(配線)として兼用される作用を奏する。例えば、図4に示すように、内面に導電性金属材料からなる被膜18aが設けられた空隙部18によって、セラミックシート10bのメタライズ配線層12とセラミックシート10dのメタライズ配線層12とを導通させることができる。当然、空隙部18の内部は空洞状であることから、前述の実施例と同様の効果が得られることは言うまでもない。
なお、内面に被膜18aを有する空隙部18の形成方法として、公知のVIAホール形成方法を採用することができる。
Next, a sixth embodiment will be described with reference to FIG. The sixth embodiment has a structure in which a coating made of a conductive metal material is provided on the inner surface (inner wall surface) of the gap portion formed in the above embodiment, and each ceramic sheet stacked vertically as a so-called VIA hole is provided. There exists an effect | action used as a conductor (wiring) for electrically conducting between the wiring patterns provided. For example, as shown in FIG. 4, the metallized
In addition, a well-known VIA hole formation method is employable as a formation method of the space |
上記いずれの実施例の場合にも、空隙部の内部(空洞状の部分)は、空気で充たされている。空気は熱伝導率が低いため、断熱部を形成するために好適である。
さらに、変形例として、空隙部(貫通孔13、貫通孔14、空孔15、切欠溝16、切欠溝17として例示)の内部に断熱性材料(例えば樹脂等)を充填することによって断熱部を形成してもよい。
In any of the above embodiments, the inside of the gap portion (hollow portion) is filled with air. Since air has a low thermal conductivity, it is suitable for forming a heat insulating part.
Furthermore, as a modified example, the heat insulating portion is filled by filling a heat insulating material (for example, resin or the like) inside the void portion (illustrated as the through
なお、上記の各実施例は、あくまでも代表的な例示に過ぎず、これに限定されるものではない。いずれの実施例も、積層されるセラミックシート10a〜10dにおける一もしくは複数または全てのシートに適用できるものである。さらに、前記積層形成ではなく一体形成されるフィードスルー10に対しても適用できることは言うまでもない。
In addition, each said Example is only a typical illustration to the last, and is not limited to this. Any of the embodiments can be applied to one or a plurality or all of the laminated
以上、説明した通り、本発明に係る半導体パッケージによれば、外部からフィードスルーを介してパッケージ内部(すなわちケース内部)に侵入する熱伝導を抑制することが可能となる。その結果、パッケージ内部(すなわちケース内部)の温度上昇を抑制することができるため、半導体素子の冷却作用を得る際に冷却素子において消費される電力を抑制することが可能となる。また、パッケージ内部(すなわちケース内部)の温度上昇に起因する半導体素子における熱害を防止することが可能となる。 As described above, according to the semiconductor package of the present invention, it is possible to suppress heat conduction from entering the inside of the package (that is, inside the case) from the outside via the feedthrough. As a result, the temperature rise inside the package (that is, inside the case) can be suppressed, so that the power consumed in the cooling element when the cooling action of the semiconductor element is obtained can be suppressed. In addition, it is possible to prevent thermal damage in the semiconductor element due to the temperature rise inside the package (that is, inside the case).
なお、本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更可能であることは言うまでもない。特に、半導体素子として発光素子(レーザダイオード)を例に挙げて説明したが、これに限定されるものではなく、受光素子等の他の半導体素子を搭載する場合であっても同様に適用することが可能である。 Needless to say, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the present invention. In particular, a light emitting element (laser diode) has been described as an example of a semiconductor element. However, the present invention is not limited to this, and the same applies even when other semiconductor elements such as a light receiving element are mounted. Is possible.
1 半導体パッケージ
2 ケース
3 半導体素子
4 熱伝導金属ブロック
5 冷却素子
6 基板
7 ボンディングワイヤ
8 集光レンズ
10 フィードスルー
11 リード端子
12 メタライズ配線層
13、14 貫通孔
15 空孔
16、17 切欠溝
18 貫通孔(内面に導電性金属被膜有り)
DESCRIPTION OF SYMBOLS 1
Claims (4)
前記フィードスルーは、前記壁部の壁面に直交する方向におけるいずれかの位置に他の位置よりも断面積が小さくなる断面積狭小部を有し、該断面積狭小部が前記ケースの外部から内部へ向かう方向における熱伝導を阻害する断熱部となり、
前記断面積狭小部は、前記フィードスルーにおける前記ケースの内側の位置に切欠溝、貫通孔、もしくは空孔からなる空隙部を設けることによって形成され、
前記空隙部は、前記フィードスルーにおける配線パターンの無い位置に設けられること
を特徴とする半導体パッケージ。 A semiconductor package is provided with a semiconductor element disposed inside a case that becomes a closed space, and includes a feedthrough for electrically connecting the semiconductor element to an external device on the wall of the case,
The feedthrough has a cross-sectional area narrow portion whose cross-sectional area is smaller than other positions at any position in a direction orthogonal to the wall surface of the wall portion, and the cross-sectional area narrow portion is formed from the outside of the case. It becomes a heat insulating part that inhibits heat conduction in the direction toward
The narrow cross-sectional area is formed by providing a gap formed by a notch groove, a through hole, or a hole at a position inside the case in the feedthrough ,
The semiconductor package according to claim 1, wherein the gap is provided at a position where there is no wiring pattern in the feedthrough .
を特徴とする請求項1記載の半導体パッケージ。 The gap portion, the semiconductor package according to claim 1, wherein the thermally insulating material is filled in.
を特徴とする請求項1または請求項2記載の半導体パッケージ。 3. The semiconductor package according to claim 1, wherein the gap portion is provided with a coating made of a conductive metal material on an inner surface, and also serves as a wiring in the feedthrough.
を特徴とする請求項1〜3のいずれか一項記載の半導体パッケージ。 The feedthrough has a shape in which a plurality of layers are laminated made of ceramic material, part or any one of claims 1-3, wherein the void portion to all of the layers are provided Semiconductor package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038085A JP5407078B2 (en) | 2010-02-24 | 2010-02-24 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038085A JP5407078B2 (en) | 2010-02-24 | 2010-02-24 | Semiconductor package |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011176068A JP2011176068A (en) | 2011-09-08 |
JP2011176068A5 JP2011176068A5 (en) | 2013-02-07 |
JP5407078B2 true JP5407078B2 (en) | 2014-02-05 |
Family
ID=44688691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010038085A Active JP5407078B2 (en) | 2010-02-24 | 2010-02-24 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5407078B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6495740B2 (en) * | 2015-05-21 | 2019-04-03 | 京セラ株式会社 | Electronic device mounting substrate and electronic device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2511136Y2 (en) * | 1990-06-21 | 1996-09-18 | 新光電気工業株式会社 | Metal package for electronic parts |
JP2581436Y2 (en) * | 1992-03-13 | 1998-09-21 | 株式会社村田製作所 | Case type electronic components |
JP2001228371A (en) * | 2000-02-18 | 2001-08-24 | Nec Eng Ltd | Optical module |
JP4190126B2 (en) * | 2000-02-29 | 2008-12-03 | 日本特殊陶業株式会社 | Lead wire sealing structure, manufacturing method thereof, and gas sensor using lead wire sealing structure |
JP4605957B2 (en) * | 2001-09-21 | 2011-01-05 | 京セラ株式会社 | Package for storing semiconductor elements |
JP4269632B2 (en) * | 2002-10-15 | 2009-05-27 | パナソニック電工株式会社 | Electronic circuit module |
JP4555026B2 (en) * | 2004-08-27 | 2010-09-29 | 日本特殊陶業株式会社 | Photoelectric conversion module, laminated substrate assembly |
JP4483896B2 (en) * | 2007-05-16 | 2010-06-16 | ソニー株式会社 | Semiconductor device and manufacturing method thereof |
-
2010
- 2010-02-24 JP JP2010038085A patent/JP5407078B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011176068A (en) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6243510B2 (en) | Electronic component storage package and electronic device | |
JP2006303400A (en) | Package for containing electronic component, electronic device and its packaging structure | |
WO2018151176A1 (en) | Package with built-in thermoelectric element | |
CN110957278B (en) | Package for mounting electronic component and electronic device using the same | |
JP4822820B2 (en) | Semiconductor element storage package and semiconductor device | |
JP4480598B2 (en) | Electronic component storage package and electronic device | |
US20200214120A1 (en) | Circuit board having heat-dissipation block and method of manufacturing the same | |
JP6767204B2 (en) | Boards for mounting electronic components, electronic devices and electronic modules | |
JP5407078B2 (en) | Semiconductor package | |
JP6034158B2 (en) | Wiring board and mounting structure using the same | |
JP6626735B2 (en) | Electronic component mounting board, electronic device and electronic module | |
JP7366214B2 (en) | Substrate for mounting light emitting elements and light emitting device | |
JP2006210672A (en) | Connecting terminal, package for housing electronic part using it and electronic device | |
WO2018155053A1 (en) | Wiring substrate, electronic device package, and electronic device | |
JP3457916B2 (en) | Optical semiconductor element storage package | |
JP2014146759A (en) | Electronic component housing package and electronic device using the same | |
JP7145739B2 (en) | Wiring boards, electronic devices and electronic modules | |
JP6026900B2 (en) | Electronic component storage package and electronic device using the same | |
JP4914775B2 (en) | Optical module | |
JP6382615B2 (en) | Wiring board, electronic device, and mounting structure of electronic device | |
JP5791258B2 (en) | Electronic component storage package and mounting structure | |
JP2010283265A (en) | Airtight package for electrical circuit, and method of manufacturing the same | |
JP2001028407A (en) | Package for housing optical semiconductor device | |
JP2017152557A (en) | Package for housing optical semiconductor element and optical semiconductor device | |
JP2005191045A (en) | Wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5407078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |