JP5791258B2 - Electronic component storage package and mounting structure - Google Patents
Electronic component storage package and mounting structure Download PDFInfo
- Publication number
- JP5791258B2 JP5791258B2 JP2010239862A JP2010239862A JP5791258B2 JP 5791258 B2 JP5791258 B2 JP 5791258B2 JP 2010239862 A JP2010239862 A JP 2010239862A JP 2010239862 A JP2010239862 A JP 2010239862A JP 5791258 B2 JP5791258 B2 JP 5791258B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulator
- substrate
- storage package
- mounting region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Semiconductor Lasers (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
本発明は、電子部品を実装することが可能な電子部品収納用パッケージおよびそれに電子部品を実装した実装構造体に関する。 The present invention relates to an electronic component storage package capable of mounting an electronic component and a mounting structure on which the electronic component is mounted.
近年、機器の小型化とともに、IC、発光ダイオード、圧電素子または水晶振動子などの電子部品を実装することが可能な小型の電子部品収納用パッケージが開発されている。 In recent years, along with miniaturization of devices, small electronic component housing packages capable of mounting electronic components such as ICs, light emitting diodes, piezoelectric elements, and crystal resonators have been developed.
また、レーザーダイオードまたはフォトダイオードなどの光半導体素子を実装することが可能な光半導体用の電子部品収納用パッケージが提案されている(例えば、特許文献1参照)。 In addition, there has been proposed an electronic component housing package for an optical semiconductor capable of mounting an optical semiconductor element such as a laser diode or a photodiode (for example, see Patent Document 1).
上記特許文献1で提案されている電子部品収納用パッケージは、電子部品を搭載する金属基板と、パッケージの内外を電気的に接続することが可能な端子を有するセラミックス端子部材と、を含んで構成されている。なお、かかるセラミックス端子部材は、端子を形成することが可能な下層部材と、下層部材上に形成される上層部材の二層構造であって、下層部材は矩形状に形成されている。
The electronic component storage package proposed in
ところで、上記特許文献1で提案された電子部品収納用パッケージは、下層部材が矩形状であって、パッケージ内部に実装した電子部品の発する熱によって熱応力が加わりやすい。そのため、下層部材がセラミックスから成る場合は、熱応力が加わるとクラックが発生し、パッケージの気密性が損なわれる虞がある。
Incidentally, in the electronic component storage package proposed in
本発明は、気密性に優れた電子部品収納用パッケージおよび実装構造体を提供することを目的とする。 An object of the present invention is to provide an electronic component storage package and a mounting structure excellent in airtightness.
本発明の実施形態に係る電子部品収納用パッケージは、上面に第1電子部品実装領域を有する基板と、前記基板上であって前記第1電子部品実装領域の外周に沿って枠状に設けられ、一部に取付け部を有する基体と、下層、中間層および上層を積層して前記取付け部に前記基板の上面との間に距離を空けて設けられ、上部が平面視して前記基板と重なる領域から前記基板と重ならない領域にまで延在するとともに、前記下層の前記基板と重なる領域に端面から突出する第2電子部品実装領域を有し、該第2電子部品実装領域を挟んで上下方向に一対の溝を有した絶縁体と、前記絶縁体上であって前記基板と重なる領域から前記基板と重ならない領域にかけて設けられ、前記第1電子部品実装領域に実装される電子部品および前記第2電子部品実装領域に実装される電子部品と電気的に接続される線路導体とを有している。 An electronic component storage package according to an embodiment of the present invention is provided in a frame shape on a substrate having a first electronic component mounting region on an upper surface and on the substrate along an outer periphery of the first electronic component mounting region. The base having a mounting portion in part and the lower layer, the intermediate layer, and the upper layer are laminated to be provided at a distance from the upper surface of the substrate, and the upper portion overlaps the substrate in plan view. A second electronic component mounting region that extends from the region to a region that does not overlap with the substrate and that protrudes from an end surface in the region that overlaps the lower substrate; and vertically extending across the second electronic component mounting region an insulator having a pair of grooves in the even on insulator provided over the region which does not overlap with the substrate from a region overlapping with the substrate, the electronic component and the being mounted on the first mounting area Second electronic component And a line conductor connected to the electronic components and electrically mounting the instrumentation area.
本発明の実施形態に係る実装構造体は、前記電子部品収納用パッケージと、前記電子部品収納用パッケージの前記第1電子部品実装領域に実装した第1電子部品と、前記電子部品収納用パッケージの第2電子部品実装領域に実装した第2電子部品とを備えている。 A mounting structure according to an embodiment of the present invention includes an electronic component storage package, a first electronic component mounted in the first electronic component mounting region of the electronic component storage package, and the electronic component storage package. And a second electronic component mounted in the second electronic component mounting region.
本発明によれば、気密性に優れた電子部品収納用パッケージおよび実装構造体を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the electronic component storage package and mounting structure excellent in airtightness can be provided.
以下、本発明の一実施形態に係る電子部品収納用パッケージおよび実装構造体について、図面を参照しながら説明する。 Hereinafter, an electronic component storage package and a mounting structure according to an embodiment of the present invention will be described with reference to the drawings.
<電子部品収納用パッケージおよび実装構造体の構成>
図1は、本発明の一実施形態に係る電子部品収納用パッケージを示す前方斜視図であって、絶縁体を前方から見た斜視図である。図2は、図1に示す電子部品収納用パッケージの後方斜視図であって、絶縁体を後方から見たものである。図3は、図1に示す電子部品収納用パッケージの分解斜視図であって、基板と、基体と、絶縁体および枠体を示すものである。図4は、絶縁体の後方斜視図であって、絶縁体を後方から見たものである。
また、図5は、絶縁体の平面図であって、下層、中間層および上層を重ね合わせた状態を示している。図6は、絶縁体の平面図であって、下層、中間層を重ね合わせた状態を示している。図7は、絶縁体の平面図であって、下層を示している。図8は、図1に示す電子部品収納用パッケージの平面図である。図9は、図5に示す仮想切断線X−X’に沿って、電子部品収納用パッケージを切断した断面図である。図10は、図5に相当する実装構造体の平面図である。図11は、図6に相当する実装構造体の断面図である。
<Configuration of electronic component storage package and mounting structure>
FIG. 1 is a front perspective view showing an electronic component storage package according to an embodiment of the present invention, and is a perspective view of an insulator as viewed from the front. FIG. 2 is a rear perspective view of the electronic component storage package shown in FIG. 1 and shows the insulator from the rear. FIG. 3 is an exploded perspective view of the electronic component storage package shown in FIG. 1 and shows a substrate, a base, an insulator, and a frame. FIG. 4 is a rear perspective view of the insulator, as viewed from the rear.
FIG. 5 is a plan view of the insulator and shows a state in which the lower layer, the intermediate layer, and the upper layer are overlapped. FIG. 6 is a plan view of an insulator and shows a state in which a lower layer and an intermediate layer are overlaid. FIG. 7 is a plan view of an insulator and shows a lower layer. FIG. 8 is a plan view of the electronic component storage package shown in FIG. FIG. 9 is a cross-sectional view of the electronic component storage package taken along the virtual cutting line XX ′ shown in FIG. FIG. 10 is a plan view of the mounting structure corresponding to FIG. FIG. 11 is a cross-sectional view of the mounting structure corresponding to FIG.
電子部品収納用パッケージ1は、上面に第1電子部品実装領域R1を有する基板2と、基板2上であって第1電子部品実装領域R1の外周に沿って設けられ、一部に取付け部Mを有する基体3を含んでいる。また、電子部品収納用パッケージ1は、取付け部Mに設けられ、上部が平面視して基板2と重なる領域から基板2と重ならない領域にまで延在された絶縁体4を含んでいる。さらに、電子部品収納用パッケージ1は、絶縁体4に設けられ、基板2と重なる領域から基板2と重ならない領域にかけて設けられた線路導体5と、絶縁体4および基体3上に設けられ、平面視して第1電子部品実装領域R1を取り囲む枠体6を含んでいる。また、絶縁体4は、平面視して枠体6で囲まれる領域に第2電子部品実装領域R2をさらに有するとともに、平面視して枠体6で囲まれる領域における端面に一対の溝Dを有している。
The electronic
実装構造体1Xは、電子部品収納用パッケージ1と、電子部品収納用パッケージ1の第1電子部品実装領域R1に実装した第1電子部品7と、電子部品収納用パッケージ1の第2電子部品実装領域R2に実装した第2電子部品8とを備えている。なお、第1電子部品7または第2電子部品8は、複数の電子部品から構成されているものであっても構わない。
The
電子部品収納用パッケージ1は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオードまたはサイリスタなどの能動部品、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子、セラミック発振子またはペルチェ素子などの受動部品、あるいはリジッド基板、フレキシブル基板またはリジッドフレキシブル基板などのプリント基板、からなる第1電子部品7および第2電子部品8を実装するものである。
The electronic
また、本実施形態の電子部品収納用パッケージ1では、高耐圧化、大電流化または高速・高周波化に対応したものであって、第1電子部品実装領域R1には、例えばペルチェ素子からなる冷却部7aと、冷却部7a上に実装される例えばフレキシブル基板からなる基板部7bと、基板部7b上に実装される例えば光半導体素子からなる発光部7cとからなる第1電子部品が実装されている。また、第2電子部品実装領域R2には、例えば高周波信号を入出力できる配線基板からなる第2電子部品8を実装し、第2電子部品8の配線パターンと線路導体5とをボンディングワイヤ等で電気的に接続する。なお、第1電子部品7の基板部7bと第2電子部品8とがボンディングワイヤ等で電気的に接続される。
Further, the electronic
基板2は、平面視したとき四角形状に形成された部材である。基板2は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、あるいはこれらの金属材料を含有する合金から成る。基板2は、熱伝導率を良好にして、第1電子部品実装領域R1に実装した第1電子部品7から発生する熱を効率良く基板2を介して外部に放散させる機能を備えている。なお、基板2の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。
The
また、基板2は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工などの金属加工法を用いることで、所定形状に製作される。なお、基板2の一辺の長さは、例えば3mm以上50mm以下に設定されている。また、基板2の上下方向の厚みは、例えば0.3mm以上5mm以下に設定されている。
The
また、基板2の表面は、酸化腐食の防止または第1電子部品実装領域R1に第1電子部品7の冷却部7aを実装するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の鍍金層が形成されている。基板2の第1電子部品実装領域R1は、基板2の上面に基体3を接続したときに、基体3と接続されない領域である。なお、本実施形態では、基板2の形状を四角形状としているが、第1電子部品7の冷却部7a、基板部7bおよび発光部7cを実装することが可能であれば、四角形状に限られず、四角形状以外の多角形状または楕円形状などであってもよい。
In addition, the surface of the
基体3は、基板2の第1電子部品実装領域R1の外周に沿って接続され、第1電子部品実装領域R1に実装する第1電子部品7を外部から保護するための部材である。基体3は、平面視したときに四角形状に形成された枠状の一部を切り欠いた形状である。また、基体3は、取付け部Mが設けられた箇所と対向する箇所に貫通孔Hが設けられている。基体3は、ろう材を介して基板2にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミ二ウムまたはマグネシウムなどからなり、ニッケル、カドミウムまたは燐などの添加物を含有させてもよい。
The
また、基体3は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、あるいはこれらの金属材料を含有する合金から成る。基体3は、第1電子部品実装領域R1に第1電子部品7を実装されている状態で、第1電子部品7の基板部7bおよび発光部7cから発生する熱を効率良く基体3の外部に発散させる機能を備えている。なお、基体3の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。
The
また、基体3は、平面視したときに基板2内に収まる大きさであって、一辺の長さが、例えば3mm以上50mm以下に設定されている。また、基体3の取付け部Mが設けられた箇所の上下の厚みは、例えば0.1mm以上20mm以下に設定されている。また、基体3の取付け部Mが設けられていない箇所の上下方向の厚みは、例えば1mm以上30mm以下に設定されている。また、基体3を平面視したときの枠の幅の厚みは、例えば0.1mm以上3mm以下に設定されている。
Moreover, the base |
基体3の取付け部Mが形成されている箇所に、絶縁体4が設けられる。また、基体3の貫通孔Hが形成されている箇所に、外部に設ける光ファイバFから伝わる光を基体3内部にまで通すために設けられている。貫通孔Hには、例えば、サファイア、プラスチックまたはガラスなどの光透過性部材9を嵌めこむことが可能な保持部材10が設けられる。なお、光透過性部材9の光軸上に、第1電子部品7の発光部7cが位置するように設定されている。そして、発光部7cと光透過性部材9との間で光信号入出力される。
The
絶縁体4は、基体3の取付け部Mに設ける部材である。絶縁体4は、取付け部Mに設けた状態で、パッケージ内外を電気的に接続するための線路導体5が設けられる。
The
絶縁体4は、基体3の取付け部Mが形成されている箇所に設けられ、基板2と距離を空けて設けられる。仮に、絶縁体4と基板2とを直接接続した場合には、基板2の第1電子部品実装領域R1に実装される第1電子部品7から発生する熱の多くが、基板2を介して絶縁体4に伝わる。絶縁体4に多くの熱が伝わると、絶縁体4と第2電子部品実装領域R2に実装される第2電子部品8との熱膨張係数差に起因した熱応力が第2電子部品8と絶縁体4との接合部に集中し、接合部におけるクラックや剥がれが発生するとともに、絶縁体4上に形成された線路導体5が熱の影響により破損する虞がある。本実施形態では、絶縁体4を基板2から距離を空けて離すように、基体3を介して基板2上に設けることで、絶縁体4に至る基体3の表面で放熱されるとともに、絶縁体4に伝わる熱が減少され、基板2に伝わる熱に基づいて、絶縁体4と第2電子部品実装領域R2に実装される第2電子部品8との接合部におけるクラックや剥がれを抑制することができるとともに、絶縁体4上の線路導体5が破損するのを抑制することができる。
The
絶縁体4は、下層4a、中間層4bおよび上層4cの三層構造からなる。下層4a上に、中間層4bが積層され、中間層4b上に上層4cが積層された構造である。なお、線路導体5は、中間層4bの上面に形成され、中間層4bの一端から他端にかけて設けられている。
The
絶縁体4の下層4aは、矩形状の板体の一辺に一対の切欠きを設けた形状である。そして、その切欠きのそれぞれに溝を設けた形状である。なお、一対の切欠きの間の上面が、第2電子部品実装領域R2となる。
The
絶縁体4の中間層4bは、下層4aと重ね合わせたときに、下層4aの一対の切欠きを含むように、矩形状の板体の一辺に1つ切欠きを設けた形状である。そして、中間層4bの切欠きには、一対の溝を設けた形状である。なお、絶縁体4の下層4aの溝と絶縁体4の中間層4bの溝は、下層4aと中間層4bを重ね合わせたときに、両溝は重なって溝D
として構成される。
The
Configured as
絶縁体4の上層4cは、平面視して下層4aおよび中間層4bの上部に重ね合わせたときに、溝Dおよび第2電子部品実装領域R2が露出するように、矩形状の切欠きが設けられた形状である。
The
絶縁体4の下層4a、中間層4bおよび上層4cは、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック等のセラミックスから成る。なお、絶縁体4の熱膨張率は、例えば2×10−6/K以上10×10−6/K以下に設定されている。
The
絶縁体4の下層4a、中間層4bおよび上層4cは、平面視したときの一辺の長さは、切欠きおよび溝が存在しないと仮定したとき、例えば例えば2mm以上50mm以下に設定されている。また、下層4a、中間層4bおよび上層4cの上下方向の厚みは、例えば0.2mm以上5mm以下に設定されている。なお、下層4a、中間層4bおよび上層4cは、一辺の長さ、厚みが一致しなくても構わない。
The length of one side of the
ここで、絶縁体4の作製方法について説明する。絶縁体4は、下層4a、中間層4bおよび上層4cに対応するグリーンシートを準備する。そして、各グリーンシートを所定の形状となるように、レーザー、パンチまたはカッターなどの工具を用いて、焼成前の下層4a、中間層4bおよび上層4cを得る。次に、焼成前の未硬化の下層4a、中間層4bおよび上層4cに対して、例えば、蒸着法、スクリーン印刷法またはスパッタ法などの薄膜形成技術を用いて、中間層4bの上面に複数の線路導体5を形成する。また、下層4a、中間層4bおよび上層4cに対して、線路導体5の電気特性を向上させるために、それぞれの側面の一部にメタライズ層11を形成する。その後、絶縁体4の下層4a、中間層4bおよび上層4cを圧着して、積層した状態で同時焼成する。このようにして、絶縁体4を作製することができる。なお、線路導体5およびメタライズ層11は、例えば、タングステン、モリブデンまたはマンガンなどの高融点金属材料から成る。
Here, a method for manufacturing the
焼成後の絶縁体4は、下層4a、中間層4bおよび上層4cが一体となる。絶縁体4を平面視したときに、線路導体5は上層4cによって、2つに分かれて見えるものの、上層4cの直下において、線路導体5は連続している。そのため、絶縁体4を平面視したときに、枠体6で囲まれる内外にまで延在された線路導体5が設けられる。その結果、線路導体5を介して、電子部品収納用パッケージ1の内外を電気的に接続することができる。
In the
絶縁体4は、下層4aに一対の切欠きを設け、さらに中間層4bに下層4aの一対の切欠きを含むような大きさの切欠きを設けることで、下層4aに第2電子部品実装領域R2を設けることができる。仮に、絶縁体4に切欠きが存在しない場合は、第2電子部品実装領域R2が存在しないため、絶縁体4に第2電子部品8を実装することができない。
The
第2電子部品実装領域R2は、下層4aの上面の一部であって、中間層4bおよび上層4cで覆われていない露出した箇所である。そのため、第2電子部品8を実装する第2電子部品実装領域R2の高さ位置は、絶縁体4の中間層4bまたは上層4cの上面の高さ位置よりも低く設定される。絶縁体4に第2電子部品実装領域R2を設けることで、第1電子部品実装領域R1と高さ位置の異なる箇所に、第2電子部品8を実装することができる。その結果、第1電子部品7と第2電子部品8の実装する高さ位置を異ならせることができ、特定箇所に両部品からの熱が集中するのを抑制することができ、パッケージの気密性が破壊される虞を低減することができる。さらに、第2電子部品実装領域R2と中間層4bとの間に段差部を設けることにより、第2電子部品実装領域R2に実装される電子部品
の電極部や配線基板の配線パターンの高さ位置と、線路導体5との高さ位置を調整することができるとともに、伝送線路における特性インピーダンスを整合させることができ、高周波信号を円滑に入出力することができる。
The second electronic component mounting region R2 is a part of the upper surface of the
絶縁体4の溝Dは、絶縁体4の下層4aおよび中間層4bのそれぞれに溝Dに対応する溝を形成して、上層4cを下層4aおよび中間層4bと重ならないように配置することで、設けることができる。また、電子部品収納用パッケージを製造する際には、基板2、基体3、絶縁体4および枠体6の接合部に設けられたロウ材を溶融するための熱が電子部品収納用パッケージに加えられるが、基板2、基体3、枠体6と絶縁体4との熱膨張係数差に起因した熱応力が溝Dによって緩和され、絶縁体4や第2電子部品実装領域R2および基板2、基体3、絶縁体4および枠体6の接合部におけるクラックや割れを抑制できる。さらに、パッケージ内部は、第1電子部品7および第2電子部品8が発熱することで、常温よりも高い温度状態になることがあるが、パッケージの内側に位置する絶縁体4の内側に溝Dを設けることで、基板2、基体3、枠体6と絶縁体4との熱膨張係数差に起因した熱応力が絶縁体4にかかっても、絶縁体4の溝Dにて応力を緩和することができる。その結果、絶縁体4が破壊される虞、第2電子部品実装領域R2に実装される第2電子部品8が破壊される虞、さらには基板2、基体3、絶縁体4および枠体6の接合部におけるクラックが生じる虞を低減することができ、パッケージの気密性を向上させることができる。
The grooves D of the
また、溝Dが設けられている中間層4bの端部にまで線路導体5の一部が設けられている。かかる溝Dの近傍に線路導体5を設けることで、線路導体5と第1電子部品実装領域R1に実装した第1電子部品7の基板部7bとをワイヤ12を介して電気的接続することができる。ワイヤ12の一部は、平面視して溝Dと重なるように設けられている。さらに、溝D内にワイヤ12の一部が位置決めされている。ワイヤ12は、中間層4bの上面と中間層4bの上面より下方に位置する第1電子部品7とを電気的に接続するため、溝Dが存在しないと、ワイヤ12の一部が中間層4bの端部の一部と接する虞があるが、溝Dにワイヤ12の一部が位置決めされて、線路導体5同士が電気的に接続されるのを抑制することができ、電気的信頼性の優れたパッケージを提供することができる。
A part of the
絶縁体4は、基体3の取付け部Mにろう材を介して接合される。絶縁体4は、絶縁体4を取付け部Mに接合した状態で、絶縁体4の上層4cの上面と、基体3の取付け部Mが設けられていない箇所の上面との高さ位置が合わさるように設定されている。また、絶縁体4は、基体3および枠体6より外側にはみ出るように接合される。これにより、絶縁体4と基体3および枠体6との接合部において、ロウ材によるメニスカスが形成される。その結果、基板2、基体3、枠体6と絶縁体4との熱膨張係数差に起因した熱応力が発生したとしても、基板2、基体3、絶縁体4および枠体6の接合部におけるクラックが生じる虞を低減しつつ、絶縁体4の溝Dによって第2電子部品実装領域R2や第2電子部品実装領域R2に実装される第2電子部品8が破壊される虞を低減することができ、パッケージの気密性を向上させることができる。
The
枠体6は、枠状であって、絶縁体4の上層4cの上面と、基体3の取付け部Mが設けられていない箇所の上面に接続される部材である。
The
枠体6は、絶縁体4および基体3上に設けられ、平面視して第1電子部品実装領域R1および第2電子部品実装領域R2を取り囲む大きさに設定されている。枠体6は、ろう材を介して絶縁体4および基体3上に接続される。そして、絶縁体4は、上下方向において基体3と枠体6との間に位置し、両者の間にて挟持される。なお、枠体6は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、あるいはこれらの金属材料を含有する合金から成る。
The
枠体6の平面視したときの一辺の長さは、例えば3mm以上50mm以下に設定されている。枠体6の上下方向の厚みは、例えば0.1mm以上3mm以下に設定されている。枠体6の平面視したときの枠の幅の厚みは、例えば0.1mm以上3mm以下に設定されている。
The length of one side when the
端子13は、外部の電子機器等と素子2とを電気的に接続するための部材である。端子13は、ろう材を介して、線路導体5上に接続される。そして、線路導体5と端子13とが電気的に接続される。また、隣接する線路導体5同士の間を空けて設けることで、隣接する線路導体5同士を電気的に絶縁する。そして、各端子13を各線路導体5に設けることで、隣接する端子13同士は、電気的に絶縁している。
The terminal 13 is a member for electrically connecting an external electronic device or the like to the
実装構造体1Xは、電子部品収納用パッケージ1の第1電子部品実装領域R1に電子部品7を実装し、第2電子部品実装領域R2に電子部品8を実装することで作製することができる。
The mounting
本実施形態に係る電子部品収納用パッケージ1および実装構造体1Xのように、特に、第2電子部品8を絶縁体4に直接実装した場合は、第2電子部品8にて発生する熱が絶縁体4に多く伝わろうとする。かかる場合は、絶縁体4に加わる熱応力が大きく、特に、絶縁体4が破壊される虞が大きい。本実施形態に係る電子部品収納用パッケージ1および実装構造体1Xは、パッケージの内壁部の一部である絶縁体4の内側の端面に溝Dを設けることで、パッケージ内部が高温になって絶縁体4に熱応力が加わっても、溝Dにて応力を緩和することができ、絶縁体4が破壊される虞を低減することができる。その結果、絶縁体4の応力集中を低減し、絶縁体4にクラックが発生するのを抑制し、パッケージの気密性を良好に維持することができる。
As in the case of the electronic
<電子部品収納用パッケージの製造方法>
ここで、図1または図2に示す電子部品収納用パッケージの製造方法を説明する。
<Method for manufacturing electronic component storage package>
Here, a method for manufacturing the electronic component storage package shown in FIG. 1 or 2 will be described.
まず、基板2、基体3、絶縁体4および枠体6のそれぞれを準備する。
First, the
基板2、基体3および枠体6のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
Each of the
絶縁体4は、下層4a、中間層4bおよび上層4cをそれぞれ準備する。絶縁体4は、上述した実施形態における絶縁体4の作製方法によって準備することができる。また、絶縁体4は、下層4a、中間層4bおよび上層4cのそれぞれに対応する型枠を準備し、それぞれの枠体内に、例えば酸化アルミ二ウム質の材料を充填し、焼結前の下層4a、中間層4bおよび上層4cを取り出してもよい。
The
次に、前駆体の下層4aの上に前駆体の中間層4および上層4cを載せて加圧させることで、それぞれを密着させる。そして、焼結処理することで、絶縁体4を作製することができる。
Next, the
また、準備した基体3の貫通孔Hに、光透過性部材9を実装した保持部材10をろう材を介して嵌めて接続する。
Further, the holding
次に、準備した基板2、基体3、絶縁体4および枠体6のそれぞれをろう材を介して接続する。具体的に、基板2の外周に沿って基体3をろう材を介して接続する。そして、基体3の取付け部Mが設けられている箇所に、絶縁体4をろう材を介して接続する。そして、絶縁体4と基体3の上面に対して、ろう材を介して枠体6を接続する。このようにして
、電子部品収納用パッケージ1を作製することができる。
Next, each of the
次に、作製した電子部品収納用パッケージ1に半田を介して第1電子部品7および第2電子部品8を実装することで、実装構造体1Xを作製することができる。
Next, the mounting
<変形例>
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。なお、図12は、一変形例に係る電子部品収納用パッケージ1の絶縁体4の平面図である。
<Modification>
The present invention is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the scope of the present invention. FIG. 12 is a plan view of the
上記一実施形態に係る電子部品収納用パッケージ1は、図5に示すように、下層4aの中間層4bから露出する第2電子部品実装領域R2が、一対の溝Dの間にあるものの、一対の溝Dで挟まれた箇所に位置する中間層4bの縁が一直線であったが、これに限られない。図12に示すように、第2電子部品実装領域R2の面積を大きくし、一対の溝Dで挟まれる箇所に位置する中間層4bの縁が端子13の実装される領域に向かって凹んだ形状であってもよい。
As shown in FIG. 5, the electronic
絶縁体4の中間層4bに凹部を設けることで、絶縁体4に加わる熱応力をさらに緩和することができ、絶縁体4にクラックが発生するのを低減することができる。また、第2電子部品実装領域R2を大きくすることができ、第2電子部品8の選択性を向上させることができる。
By providing the recess in the
1 電子部品収納用パッケージ
1X 実装構造体
2 基板
3 基体
4 絶縁体
5 線路導体
6 枠体
7 第1電子部品
8 第2電子部品
9 光透過性部材
10 保持部材
11 メタライズ層
12 ワイヤ
13 端子
R1 第1電子部品実装領域
R2 第2電子部品実装領域
M 取付け部
D 溝
H 貫通孔
F 光ファイバ
DESCRIPTION OF
Claims (4)
前記基板上であって前記第1電子部品実装領域の外周に沿って枠状に設けられ、一部に取付け部を有する基体と、
下層、中間層および上層を積層して前記取付け部に前記基板の上面との間に距離を空けて設けられ、平面視して前記基板と重なる領域から前記基板と重ならない領域にまで延在するとともに、前記下層の前記基板と重なる領域に端面から突出する第2電子部品実装領域を有し、該第2電子部品実装領域を挟んで上下方向に一対の溝を有した絶縁体と、
前記絶縁体上であって前記基板と重なる領域から前記基板と重ならない領域にかけて設けられ、前記第1電子部品実装領域に実装される電子部品および前記第2電子部品実装領域に実装される電子部品と電気的に接続される線路導体と、
を有していることを特徴とする電子部品収納用パッケージ。 A substrate having a first electronic component mounting region on an upper surface;
A base body provided on the substrate and in a frame shape along the outer periphery of the first electronic component mounting region, and having a mounting portion in part;
A lower layer, an intermediate layer, and an upper layer are stacked and provided at a distance from the upper surface of the substrate at the mounting portion, and extends from a region overlapping the substrate to a region not overlapping the substrate in plan view. And an insulator having a second electronic component mounting region protruding from an end face in a region overlapping the substrate of the lower layer, and having a pair of grooves in the vertical direction across the second electronic component mounting region ;
Electronic components mounted on the first electronic component mounting region and electronic components mounted on the first electronic component mounting region, which are provided on the insulator from a region overlapping the substrate to a region not overlapping the substrate. A line conductor electrically connected to,
A package for storing electronic parts, comprising:
前記線路導体は一部が前記溝が設けられている端部にまで設けられているとともに、前記線路導体と前記第1電子部品実装領域に実装される電子部品とがワイヤを介して電気的に接続されることを特徴とする電子部品収納用パッケージ。 The electronic component storage package according to claim 1 ,
The line conductor is partially provided up to the end where the groove is provided, and the line conductor and the electronic component mounted in the first electronic component mounting region are electrically connected via a wire. Electronic component storage package characterized by being connected.
前記絶縁体は、前記第2電子部品実装領域の上面の高さ位置が、前記線路導体の高さ位置よりも低く設定されていることを特徴とする電子部品収納用パッケージ。 The electronic component storage package according to claim 1 or 2 ,
The electronic component storage package, wherein the insulator is set such that a height position of an upper surface of the second electronic component mounting region is lower than a height position of the line conductor.
An electronic component storage package according to any one of claims 1 to 3, a first electronic component mounted in the first electronic component mounting region of the electronic component storage package, and the electronic component storage package. A mounting structure comprising: a second electronic component mounted in the second electronic component mounting region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010239862A JP5791258B2 (en) | 2010-10-26 | 2010-10-26 | Electronic component storage package and mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010239862A JP5791258B2 (en) | 2010-10-26 | 2010-10-26 | Electronic component storage package and mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012094641A JP2012094641A (en) | 2012-05-17 |
JP5791258B2 true JP5791258B2 (en) | 2015-10-07 |
Family
ID=46387674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010239862A Active JP5791258B2 (en) | 2010-10-26 | 2010-10-26 | Electronic component storage package and mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5791258B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6180729B2 (en) * | 2012-12-05 | 2017-08-16 | 株式会社東芝 | Superconducting coil and manufacturing method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3493301B2 (en) * | 1998-01-26 | 2004-02-03 | 京セラ株式会社 | High frequency input / output terminals and high frequency semiconductor element storage package |
JP3457921B2 (en) * | 1999-12-24 | 2003-10-20 | 京セラ株式会社 | Package for storing input / output terminals and semiconductor elements |
JP3888525B2 (en) * | 2001-08-06 | 2007-03-07 | 住友電気工業株式会社 | Optical communication module |
JP4594073B2 (en) * | 2004-11-29 | 2010-12-08 | 京セラ株式会社 | Connection terminal and electronic component storage package and electronic device using the same |
JP2007067314A (en) * | 2005-09-02 | 2007-03-15 | Ntt Electornics Corp | Light emitting module |
-
2010
- 2010-10-26 JP JP2010239862A patent/JP5791258B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012094641A (en) | 2012-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823023B2 (en) | Device storage package | |
JPWO2018151176A1 (en) | Thermoelectric element package | |
JP6825986B2 (en) | Wiring boards, electronic component storage packages and electronic devices | |
WO2015088028A1 (en) | Element housing package and mounting structure | |
JP6626735B2 (en) | Electronic component mounting board, electronic device and electronic module | |
JP2007227739A (en) | Package for receiving electronic component and electronic component device | |
JP6082114B2 (en) | Device storage package and mounting structure | |
JP6913532B2 (en) | Optical semiconductor device storage package and optical semiconductor device | |
JP5791258B2 (en) | Electronic component storage package and mounting structure | |
JP5905728B2 (en) | Device storage package and mounting structure | |
JP6075597B2 (en) | Device storage package and mounting structure | |
JP6030371B2 (en) | Device storage package and mounting structure | |
JP6166101B2 (en) | Optical semiconductor element storage package and mounting structure including the same | |
JP6272052B2 (en) | Electronic device mounting substrate and electronic device | |
JP6760788B2 (en) | Semiconductor packages and semiconductor devices | |
JP5213663B2 (en) | Electronic device mounting structure | |
JP6408661B2 (en) | TO-CAN type package header and semiconductor device | |
JP5791263B2 (en) | Electronic component storage package and mounting structure | |
JP5969317B2 (en) | Optical semiconductor element storage package and mounting structure | |
WO2010150729A1 (en) | Element storage package and mounting structure | |
JP6622583B2 (en) | Wiring board and electronic device | |
JP2014049563A (en) | Package for housing electronic component and mounting structure | |
JP6239970B2 (en) | TO-CAN type package header and semiconductor device | |
JP2010283265A (en) | Airtight package for electrical circuit, and method of manufacturing the same | |
JP5992785B2 (en) | Semiconductor element storage package and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5791258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |