JP5391420B2 - サージ電流検出回路 - Google Patents

Description

本発明は、落雷による停電等でブレーカーが遮断された場合の復旧を自動で行うブレーカー自動投入装置に内蔵されるサージ電流検出回路に関するものである。

本発明者らは、無人通信設備などで、落雷で漏電ブレーカーが落ちたときに、自動的に再投入する装置に関して、既に、電流が過剰に流れ、ブレーカーが遮断された場合でも、一定時間後に自動的にモーターが作動してブレーカーを復旧するブレーカー自動投入装置を開発した（特許文献１）。
かかるブレーカー自動投入装置は、スイッチレバーを、カムを用いて、小さなモーターで効率よく押し上げるもので、より詳しく述べると、操作部を有する昇降部材と一体に結合された作動カムに開放部が形成され、該作動カムに旋回ピンが噛み合うようになされ、該旋回ピンが非常時作動モーターにより駆動されうるようになされており、動かすのが重いスイッチレバーを軽々と持ち上げ、カムの強力な働きでスムーズに再投入することができるといった装置である。

このようなブレーカー装置では、雷サージ対策のため雷サージ電流の検出が必要である。従来から、雷サージ電流を検出するサージ電流検出装置として、雷サージ電流の大きさに対応した誘起電圧を発生するロゴスキーコイルを利用した回路を用いた装置が知られている（特許文献２）。
かかるサージ電流検出装置は、雷サージ電流の通路を囲むように配置されたロゴスキーコイルと、このロゴスキーコイルの両端間に接続された積分回路と、この積分回路の出力電圧最大値をホールドするピークホールド回路と、このピークホールド回路のホールド値をディジタル値に変換するＡ／Ｄコンバータと、このピークホールド回路のホールド値が一定値を越えたときに動作するトリガ回路と、実時刻を示す信号を出力する時計回路と、メモリと、外部との接続に供されるインターフェース回路と、マイクロプロセッサから構成されるものである。
そして、上記のトリガ回路の出力およびインターフェース回路を介する外部からのアクセス信号のいずれにも応答して動作を開始し、トリガ回路の出力で動作を開始したときにはＡ／Ｄコンバータを動作させるとともにディジタル信号に変換されたホールド値と時計回路の出力とをメモリにストアし、外部からのアクセス信号に応答して動作を開始したときにはメモリ装置にストアされているデータを、インターフェース回路を介して外部へ転送するものである。

また、上記のサージ電流検出装置におけるピークホールド回路の複雑な構成を是正すべく、更に、一定値以上の落雷が検出された場合にリアルタイムで検出結果を外部へ落雷警報として出力すべく、検出電流の積算値を計測し記憶する機能を備えた落雷電流検出装置も知られている（特許文献３）。
かかる落雷電流検出装置は、ロゴスキーコイルと、このロゴスキーコイルの両端間に接続された整流回路と、整流回路の出力電圧を保持する充電回路と、整流回路の出力電圧が所定値を越えた場合にトリガ信号を発生するトリガ回路と、トリガ信号が発生した場合にトリガ信号の発生回数を積算して記憶し、かつ現在時刻を検出時間として記憶し、かつ充電回路に保持されている電圧値を雷サージ電流値とみなしＡ／Ｄ変換して記憶するとともにその電流値を積算して記憶する手段と、操作スイッチからの表示要求に応じて、記憶している回数、検出時間、電流値およびその積算電流値を表示器に表示する手段と、トリガ信号を無電圧接点信号に変換して出力する雷サージ警報出力手段から構成されるものである。

実登３１１４６５１号公報 実公平０７−０４２１４４号公報 特開２００１−３４９９０８号公報

上述したように、特許文献２のサージ電流検出装置では、積分回路とその後段のピークホールド回路とで構成されており、複雑な構成のピークホールド回路を設ける必要があった。また、一般に積分回路はオペアンプ１個で構成されており、それに供給する電源として＋Ｖｃｃと−Ｖｃｃの２種類の電源が必要であった。

また、特許文献３の落雷電流検出装置では、ロゴスキーコイルの両端間に接続された整流回路とその整流回路の出力電圧を保持する充電回路とで構成されている。整流回路は、ロゴスキーコイルの誘起電圧の波高値を整流し、充電回路へ一時的に蓄える働きを担うものである。従って、かかる装置の場合も整流回路と充電回路といったような複雑な構成となっていた。

上記状況を鑑みて、本発明は、ピークホールド機能を有する積分回路を用いて、片電源で可能で低コスト化を図れ、サージ波形および波高値を再現可能なサージ電流検出回路を提供することを目的とする。

上記課題を達成すべく、本発明のサージ電流検出回路は、サージ電流の大きさに対応した誘起電圧を発生するロゴスキーコイルと、前記ロゴスキーコイルの一端Ｐ _Ａ に接続される第１オペアンプＩ _１ と第１コンデンサＣ _１ で構成される第１の積分回路と、前記ロゴスキーコイルの他端Ｐ _Ｂ に接続される第２オペアンプＩ _２ と第２コンデンサＣ _２ で構成される第２の積分回路と、ロゴスキ−コイルの端子Ｐ _Ａ と第１オペアンプの反転入力端子との接続部分Ｐ _１２ に一端が接続され他端が接地された抵抗Ｒ _１ と、ロゴスキ−コイルの端子Ｐ _Ｂ と第２オペアンプの反転入力端子との接続部分Ｐ _２２ に一端が接続され他端が接地された抵抗Ｒ _２ と、を備える。
そして、第１オペアンプの非反転入力端子および第２オペアンプの非反転入力端子を接地し、第１オペアンプと第２オペアンプの＋Vccに供給する電源を共通とし、それぞれの−Vccは接地し、第１の積分回路からの出力電圧値と第２の積分回路からの出力電圧値を加算し、その値をディジタル値に変換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータの出力値を入力し、所定の閾値を超えた場合に雷サージ電流と判断して所定の処理を行う判断処理部を備えた構成とされる。

かかる構成によれば、積分回路内のオペアンプへの電源供給は片電源だけで足り、面積オーバヘッドの大きな電源素子数を低減でき、同時に低コスト化が図れることとなる。また、ロゴスキーコイルの両端にミラー状にそれぞれ接続される第１の積分回路と第２の積分回路、各々の積分回路からの出力電圧値を加算し、その値をディジタル値に変換するＡ／Ｄコンバータを備えることで、サージ波形および波高値を再現することが可能となる。

また、本発明の別の観点のサージ電流検出回路は、サージ電流の大きさに対応した誘起電圧を発生するロゴスキーコイルと、ロゴスキーコイルの一端に接続される第１の積分回路と、ロゴスキーコイルの他端に接続される第２の積分回路と、第１の積分回路からの出力電圧値と第２の積分回路からの出力電圧値をディジタル値に変換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータの出力値を入力し、所定の閾値を超えた場合に雷サージ電流と判断して所定の処理を行う判断処理部を備えた構成とされる。

かかる構成によっても、同様に、積分回路内のオペアンプへの電源供給は片電源だけで足り、面積オーバヘッドの大きな電源素子数を低減でき、同時に低コスト化が図れることとなる。また、ロゴスキーコイルの両端にミラー状にそれぞれ接続される第１の積分回路と第２の積分回路と、各々の積分回路からの出力電圧値をディジタル値に変換するＡ／Ｄコンバータを備えることによっても、サージ波形および波高値を再現することが可能となる。かかる場合は、判断処理部において、各々の積分回路からの出力電圧値を加算する処理プログラムの実行することで可能となる。

ここで、上記のサージ電流検出回路における判断処理部は、マイクロプロセッサとメモリとＩ／Ｏ部で構成され、Ａ／Ｄコンバータの出力値を入力し、マイクロプロセッサが所定の閾値を超えているか否かを判断し、所定の閾値を超えた場合に信号出力する構成とされることが好ましい態様である。
かかる構成とすることにより、本発明のサージ電流検出回路を利用して、ブレーカー自動投入や、コンセントの安全機構を必要時に作動させることが可能となる。

また、上記のサージ電流検出回路は、リアルタイムな時刻を示す信号を出力する時計回路と外部出力手段を更に備え、上述した判断処理部において、所定の閾値を超えたと判断した場合、時計回路の出力である時刻情報とＡ／Ｄコンバータの出力値情報をメモリに保存し、外部出力手段を用いて時刻情報と出力値情報を外部に出力する構成とされることが好ましい態様である。
かかる構成とすることにより、雷サージの波高値および流れた時刻を内蔵されるメモリに記憶でき、それを外部に出力することが可能となる。
ここで、外部出力手段とは、発光ダイオード（ＬＥＤ）や液晶小型ディスプレイなどを用いた表示窓や、無線或は有線の通信手段を介して外部にデータ出力するものである。

本発明のサージ電流検出回路によれば、ピークホールド機能を有する積分回路を用いて、片電源で可能で低コスト化を図れ、またサージ波形および波高値を再現できるといった効果がある。

従来のサージ電流検出用の積分回路 本発明のサージ電流検出用の積分回路 本発明のサージ電流検出用の積分回路の各点の電圧波形 本発明のサージ電流検出用の積分回路の電圧出力の取出し形態

以下、本発明の実施形態について、図面を参照しながら詳細に説明していく。
先ず、従来のサージ電流検出用の積分回路を図１に示す。電流ケーブル１１を囲むようにロゴスキーコイル１２を配置し、サージ電流検出部１０を構成している。このロゴスキーコイル１２の両端間（P1，Ｐ２）には積分回路を構成している。ロゴスキーコイル１２は、内側を流れるサージ電流の大きさに応じた誘起電圧を発生し、積分回路へ出力する。

積分回路は、オペアンプＩ_１とコンデンサＣ_３から構成されている。オペアンプＩ_１の入力電圧が急激に立ち上がるとオペアンプの出力は上昇しようとし、コンデンサＣ_３に電荷が溜まっていない場合には、コンデンサＣ_３の両端の電圧は０Ｖで、マイナス入力端子の電圧と同じなので出力は０Ｖとなる。一方、コンデンサＣ_３にはオペアンプＩ_１の出力から電流が流れ込み、徐々に電荷が溜まる。コンデンサＣ_３への充電が進むにつれて、コンデンサＣ_３の両端の電圧は上昇し、出力電圧が上昇する。このコンデンサＣ_３に流れ込む電流は一定で、コンデンサＣ_３の両端の電圧は直線的に上昇することになる。

従来のサージ電流検出回路では、ロゴスキーコイルの両端に雷サージ電流の大きさに対応した誘起電圧が発生した場合、この誘起電圧の波高値は、雷サージ電流の波高値に対応し、この誘起電圧の波高値を上述した積分回路を経由して後段のピークホールド回路（図示せず）でホールドしている。
また、従来のサージ電流検出回路に使用される積分回路では、図１に示すように、一般にオペアンプ１個で構成されており、それに供給する電源として＋Ｖｃｃと−Ｖｃｃの２種類の電源が必要となっている。

これに対して、本発明のサージ電流検出用の積分回路を図２に示す。
本発明のサージ電流検出回路は、積分回路を工夫している。すなわち、図２に示すように、サージ電流の大きさに対応した誘起電圧を発生するロゴスキーコイル１２と、ロゴスキーコイル１２の両端（Ｐ_Ａ，Ｐ_Ｂ）にミラー状にそれぞれ接続される第１の積分回路（オペアンプＩ_１とコンデンサＣ_１で構成される積分回路）と第２の積分回路（オペアンプＩ_２とコンデンサＣ_２で構成される積分回路）と、各々の積分回路からの出力電圧値を加算し、出力電圧値（Ｖ_ＯＵＴ）を出している。
ロゴスキーコイル１２の端Ｐ_ＡとオペアンプＩ_１の入力の間には、抵抗Ｒ_１が設けられている。ロゴスキーコイル１２の端Ｐ_ＢとオペアンプＩ_２の入力の間には、抵抗Ｒ_２が設けられている。

また、図２に示すように、本発明のサージ電流検出用の積分回路の場合は、供給する電源として＋Ｖｃｃの１種類の電源だけで足りる。

次に、本発明のサージ電流検出用の積分回路の電圧波形について説明する。
図３は、本発明のサージ電流検出用の積分回路の各点の電圧波形を模式的に示している。図３（１）は、ロゴスキーコイル１２の両端（Ｐ_Ａ，Ｐ_Ｂ）に雷サージ電流の大きさに対応した誘起電圧が発生することにより現れる端子間電圧波形である。最初の山の部分は、雷サージがかかった様子を示す波形である。本来は、もっとインパルス状になるが、説明のために時間軸方向に引き伸ばした形になっている。

図３（２）（３）は、それぞれ、ロゴスキーコイル１２の両端（Ｐ_Ａ，Ｐ_Ｂ）の電圧波形で、プラス・マイナスが逆転している。それぞれ、片側プラスの１／２と片側マイナスの１／２を示している。
図３（２）の電圧波形を入力とする第１の積分回路（オペアンプＩ_１とコンデンサＣ_１で構成される積分回路）の出力電圧値は、図３（４）に示されるＰ_Ｃ点の電圧波形となる。Ｐ_Ｃ点の電圧波形の場合、プラスの間のときは、電圧値は０であり、マイナスになると積分を継続していくことになる。
また、図３（３）の電圧波形を入力とする第２の積分回路（オペアンプＩ_２とコンデンサＣ_２で構成される積分回路）の出力電圧値は、図３（５）に示されるＰ_Ｄ点の電圧波形となる。Ｐ_Ｄ点の電圧波形の場合、最初に積分して上昇した後、図３（３）のＰ_Ｂの電圧波形がプラスに転じると放電されていく。

そして、第１の積分回路（オペアンプＩ_１とコンデンサＣ_１で構成される積分回路）と第２の積分回路（オペアンプＩ_２とコンデンサＣ_２で構成される積分回路）の各々の積分回路からの出力電圧値を加算したものが、図３（６）に示されるＶ_ＯＵＴの電圧波形となる。
図３（５）の電圧波形からサージ電流の波高値のタイミングが検出でき、また、図３（６）のＶ_ＯＵＴの電圧波形から、波高値が算出できることになる。

図４は、本発明のサージ電流検出用の積分回路の電圧出力の取出し形態を２種類示している。図４（１）は、図２で示した本発明のサージ電流検出用の第１の積分回路の出力Ｐ_Ｃにダイオード４２を接続し、また、第２の積分回路の出力Ｐ_Ｄにダイオード４３を接続し、それらを直結して抵抗Ｒ_４を介して接地している。この抵抗Ｒ_４にかかる電圧値をＡ／Ｄコンバータ４１で取り込んでディジタル信号Ｓ_１としている。これにより、第１の積分回路からの出力電圧値と第２の積分回路からの出力電圧値を加算することができる。

一方、図４（２）は、図２で示した本発明のサージ電流検出用の第１の積分回路の出力Ｐ_Ｃと第２の積分回路の出力Ｐ_Ｄに直接Ａ／Ｄコンバータ４６，４７を接続して、２つのディジタル信号Ｓ_２，Ｓ_３として取り込むようにしている。
図４（２）にしめされる形態は、第１の積分回路からの出力電圧値と第２の積分回路からの出力電圧値をディジタル値に変換するＡ／Ｄコンバータに直接に接続し、その後のディジタル処理で加算処理を行うものである。

本発明のサージ電流検出回路は、ブレーカー装置や電源コンセントに有用である。

１０ サージ電流検出部
１１ 電流ケーブル
１２ ロゴスキーコイル
２０ 実施例１のサージ電流検出用の積分回路
３０ 従来のサージ電流検出用の積分回路
４１，４６，４７ Ａ／Ｄコンバータ
４２，４３ ダイオード

Claims (5)

1. サージ電流の大きさに対応した誘起電圧を発生するロゴスキーコイルと、前記ロゴスキーコイルの一端Ｐ _Ａ に接続される第１オペアンプＩ _１ と第１コンデンサＣ _１ で構成される第１の積分回路と、前記ロゴスキーコイルの他端Ｐ _Ｂ に接続される第２オペアンプＩ _２ と第２コンデンサＣ _２ で構成される第２の積分回路と、前記ロゴスキ−コイルの端子Ｐ _Ａ と前記第１オペアンプの反転入力端子との接続部分Ｐ _１２ に一端が接続され他端が接地された抵抗Ｒ _１ と、前記ロゴスキ−コイルの端子Ｐ _Ｂ と前記第２オペアンプの反転入力端子との接続部分Ｐ _２２ に一端が接続され他端が接地された抵抗Ｒ _２ と、を備え、
   前記第１オペアンプの非反転入力端子および前記第２オペアンプの非反転入力端子を接地し、前記第１オペアンプと前記第２オペアンプの＋Vccに供給する電源を共通とし、それぞれの−Vccは接地し、前記第１の積分回路からの出力電圧値と前記第２の積分回路からの出力電圧値を加算し、その加算電圧値をディジタル値に変換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータの出力値を入力し、所定の閾値を超えた場合に雷サージ電流と判断して所定の処理を行う判断処理部を備えたことを特徴とするサージ電流検出回路。
2. 前記判断処理部は、マイクロプロセッサとメモリとＩ／Ｏ部で構成され、前記Ａ／Ｄコンバータの出力値を入力し、前記マイクロプロセッサが所定の閾値を超えているか否かを判断し、所定の閾値を超えた場合に信号出力することを特徴とする請求項１に記載のサージ電流検出回路。
3. リアルタイムな時刻を示す信号を出力する時計回路と外部出力手段を更に備え、前記判断処理部において、所定の閾値を超えたと判断した場合、前記時計回路の出力である時刻情報と前記Ａ／Ｄコンバータの出力値情報を前記メモリに保存し、前記外部出力手段を用いて前記時刻情報と出力値情報を外部に出力することを特徴とする請求項２に記載のサージ電流検出回路。
4. 請求項１乃至３のいずれかに記載のサージ電流検出回路を備えたブレーカー装置。
5. 請求項１乃至３のいずれかに記載のサージ電流検出回路を備えた電源コンセント。