JP5375441B2

JP5375441B2 - 半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体

Info

Publication number: JP5375441B2
Application number: JP2009196465A
Authority: JP
Inventors: 直行山田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2009-08-27
Filing date: 2009-08-27
Publication date: 2013-12-25
Anticipated expiration: 2029-08-27
Also published as: JP2011048624A

Description

本発明は、半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体に関し、詳細には、省電力モード時のメモリの利用効率を向上させた半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体に関する。

近年、複写装置、ファクシミリ装置、プリンタ装置、複合装置、スキャナ装置、コンピュータ等の画像処理装置は、画像処理を行うのに複数の機能モジュールを搭載した半導体集積回路、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）を搭載してメインＣＰＵの制御下で各種画像処理を行っており、また、近年、ネットワークに接続されてネットワーク上の端末との間でデータの送受信を行うネットワーク機能を備えた画像処理装置が出現している。

このようなＡＳＩＣは、種々の画像処理やネットワーク通信処理を行うために、ＡＳＩＣ内部にＲＡＭ（Random Access Memory）を内蔵しており、内蔵ＲＡＭは、処理用途に特化した容量・構成となっていて、ＦＩＦＯ（First-In First-Out）形式、非同期ＲＡＭ、同期ＲＡＭ等があって、インターフェイスも、リード／ライトのデータポート数が異なる等様々である。

また、画像処理装置やデータ通信装置は、通常、電源の投入後に、使用されずに待機状態となっている時間が多く、従来から、消費電力を削減するために、使用されずに一定時間が経過すると、ネットワークからの要求や動作要求操作等を検知する復帰検知部や通信機能部等の必要部分にのみ電力供給を行い、その他の各部への電力の供給を停止または供給電力量を削減して消費電力を削減する省電力モードを備えている。

従来、このようなＡＳＩＣを搭載し省電力モードを備えた画像処理装置やデータ通信装置においては、省電力モード時に電力の供給が停止されるメインＣＰＵ（Central Processing Unit ）の他に、省電力モード時に電力の供給されるサブＣＰＵをＡＳＩＣ内に搭載し、省電力モード時に、サブＣＰＵが、メインＣＰＵに代わって省電力モード時の処理を行ったり、省電力復帰要因が発生すると、サブＣＰＵがメインＣＰＵを起動させて、メインＣＰＵが、各部を立ち上げることが行われている。また、複数の機能モジュールを搭載するＡＳＩＣを備えた画像処理装置やデータ通信装置は、省電力モードにおいて、電力の供給を停止する機能モジュールと電力の供給を継続する機能モジュールとがある。省電力モード時にも電力の供給される機能モジュールとしては、例えば、ネットワーク上の端末との間でネットワーク通信を行うネットワークモジュールがあり、省電力モードにおいてもサブＣＰＵの制御下で内蔵ＲＡＭを使用してネットワーク通信処理を行う。さらに、ＡＳＩＣの搭載する内蔵ＲＡＭにあっても、省電力モード時に電力供給が停止されるＲＡＭもある。

そして、従来、消費電力のより一層の削減を図るために、省電力モード移行時に、ＡＳＩＣ内蔵ＲＡＭの構成（Ｂｉｔ幅とＷｏｒｄ数）自体の組み替えは行うことなく、メインＲＯＭの省電力モード処理プログラムをＡＳＩＣの該内蔵ＲＡＭにコピーし、省電力モード時に、ＡＳＩＣ外のメインＲＯＭを駆動させることなく、サブＣＰＵが内蔵ＲＡＭの省電力モード処理プログラムに基づいて動作することで、省電力モード時のＡＳＩＣ内蔵ＲＡＭの有効利用と消費電力の削減を図った技術が提案されている（特許文献１参照）。

しかしながら、上記公報記載の従来技術にあっては、ＡＳＩＣ内蔵ＲＡＭの構成（Ｂｉｔ幅とＷｏｒｄ数）自体の組み替えは行わずに、省電力モード時に、省電力モード処理プログラムをメインＲＯＭからＡＳＩＣの該内蔵ＲＡＭにコピーして、サブＣＰＵが内蔵ＲＡＭの省電力モード処理プログラムに基づいて動作するようにしているため、省電力モード時に利用可能なＲＡＭの容量が固定値となり、プログラム等の予め固定されている容量のデータの記憶用にしか使用することができず、また、ＡＳＩＣ内の他のＲＡＭが利用されず、利用効率が悪いという問題があった。

そこで、本発明は、半導体集積回路に搭載されている記憶手段の省電力モード時での利用効率を向上させることのできる半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体を提供することを目的としている。

本発明は、上記目的を達成するために、各種機能動作を実行する複数の機能実行手段への供給電力の停止を行う省電力モード時に、複数の記憶手段を所定の記憶領域長を有する複数の分割記憶領域からなる再構築記憶手段として再構築し、該再構築記憶手段の各分割記憶領域へのアクセスの許可／不許可を制御することを特徴としている。

また、本発明は、前記再構築記憶手段の利用状況を監視して、該監視結果に基づいて利用する前記再構築記憶手段の利用記憶容量を決定し、決定した該利用記憶容量に基づいて前記再構築記憶手段の前記分割記憶領域毎のアクセスの許可／不許可を制御することを特徴としてもよい。

さらに、本発明は、前記アクセスが不許可とされている前記再構築記憶手段の前記分割記憶領域を非活性化することを特徴としてもよい。

本発明によれば、半導体集積回路に搭載されている記憶手段の省電力モード時での利用効率を向上させることができる。

本発明の一実施例を適用した複合装置の備えているＡＳＩＣの要部ブロック構成図。ＡＳＩＣの省電力モード時のＲＡＭ再構築状態を示すブロック構成図。ＡＳＩＣにおける再構築前のＲＡＭの配置概念図。ＡＳＩＣにおけるＲＡＭをネットワークデータ用ＲＡＭとして必要なビット幅に纏めた状態を示す概念図。図４のＲＡＭを連結した状態を示す概念図。ＡＳＩＣにおける未使用ＲＡＭの分割、非活性化及び連結による再構築の説明図。ＡＳＩＣにおけるＲＡＭを再構築した状態を示す概念図。

以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。

図１〜図７は、本発明の半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体の一実施例を示す図であり、図１は、本発明の半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体の一実施例を適用した複合装置のＡＳＩＣ１の要部ブロック構成図である。

図１において、複合装置は、図示しないが、スキャナ部、プロッタ部、操作表示部、コントローラ部等を備え、コントローラ部にＡＳＩＣ１が搭載されている。複合装置は、電源がオンされた後、使用されない待機状態が所定の待ち時間経過すると、主要各部への電力の供給を停止または削減する省電力モードを備えている。

スキャナ部は、例えば、ＣＣＤ（Charge Coupled Device ）を利用したイメージスキャナ等が利用されており、一般にＡＤＦ（自動原稿送り装置）を備えている。ＡＤＦは、セットされた複数枚の原稿を１枚ずつスキャナ部の原稿読取位置に送給し、スキャナ部は、ＡＤＦから搬送されてきた原稿を走査して、原稿の画像を所定の解像度で読み取ってコントローラ部に出力する。

プロッタ部は、例えば、電子写真式記録装置等を用いたプリンタが使用されており、受信した画像データやスキャナ部で読み取った画像データ等のコントローラ部から渡される画像データに基づいて画像を用紙に記録出力する。

操作表示部は、複合装置を操作するのに必要な各種キーやディスプレイ（例えば、ＬＣＤ（Liquid Crystal Display）等）及び複合装置の動作状態を表示するＬＥＤ等のランプ等を備え、操作キーからは、複合装置を利用した各種操作の命令が入力される。操作表示部は、操作キーから入力された命令内容や複合装置からオペレータに通知する各種情報をディスプレイに表示する。

コントローラ部は、図示しないが、メインＣＰＵ、ＲＯＭ、ＲＡＭ等を備えているとともに、ＡＳＩＣ１を搭載しており、ＲＯＭは、複合装置としての基本プログラム、省電力時制御プログラム及び省電力時メモリ制御処理プログラム（記憶制御プログラム）等のプログラム及びシステムデータが格納されている。メインＣＰＵは、省電力モードに入っていない通常動作モード時においては、ＲＯＭ内のプログラムに基づいてＲＡＭをワークメモリとして利用して、複合装置の各部を制御して複合装置としての基本処理を実行する。また、メインＣＰＵは、省電力モード移行条件が満たされると、ＲＯＭ内の省電力時制御プログラム及びＲＯＭ内の省電力時メモリ制御処理プログラムをＡＳＩＣ１に転送する。なお、省電力時メモリ制御処理プログラムは、後述する本発明の省電力時メモリ制御処理方法（記憶制御方法）を実行するプログラムであるが、この省電力時メモリ制御処理方法の実行機能がＡＳＩＣ１内にハードウェア機能として構築されているときには、コントローラ部のＲＯＭに省電力時メモリ制御処理プログラムを格納しておく必要がなく、また、省電力モード移行時に省電力時メモリ制御処理プログラムをＲＯＭからＡＳＩＣ１にコピーする必要もない。さらに、省電力時制御プログラムは、省電力モード時においてもＲＯＭに電力を供給してＡＳＩＣ１からＲＯＭに省電力時制御プログラムを読み取る場合には、省電力モード移行時に、省電力時制御プログラムをＲＯＭからＡＳＩＣ１にコピーしない。

ＡＳＩＣ１は、図１に示すように、サブＣＰＵ１１を備えているとともに、ネットワークコントローラ１２、ＰＣＩｅモジュール１３、コミニュケーションバッファモジュール（CommBuff）１４、複数の画像処理モジュール１５ａ〜１５ｎ等の各種機能モジュール、各機能モジュール用のＲＡＭ（記憶手段）１１ｍ〜１４ｍ、１５ａｍ〜１５ｎｍ、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄ及びバス１６等を備えており、また、図２に示すように、記憶領域使用状態監視部１７、通常動作モード復帰要因検出部１８、一時記憶容量決定部１９及び非活性化部２０等を備えている。ＡＳＩＣ１は、通常動作モード時には、全てのモジュール１１〜１５ｎ、ＲＡＭ１２〜１４、１５ａｎ〜１５ｎｍ、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄに対して電力を供給し、消費電力を削減する省電力モード時には、サブＣＰＵ１１、ネットワークコントローラ１２及び動作必要なＲＡＭ１１ｍ〜１４ｍ、１５ａｍ〜１５ｎｍと切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄにのみ電力が供給される。

サブＣＰＵ１１は、ＲＡＭ１１ｍに接続され、ＲＡＭ１１ｍを利用してＡＳＩＣ１の各部を制御して、ＡＳＩＣ１としての機能を実行するとともに、後述する省電力モード時の処理及び省電力時メモリ制御処理を実行する。

ＰＣＩｅモジュール１３は、ＲＡＭ１３ｍに切り替え部１３ｄを介して接続され、ＲＡＭ１３ｍを利用して外部デバイスとの間でデータのＰＣＩｅ通信を行う。

コミニュケーションバッファモジュール１４は、ＲＡＭ１４ｍに切り替え部１４ｄを介して接続されており、ＲＡＭ１４ｍを利用してサブＣＰＵ１１とコントローラ部のメインＣＰＵとのデータ交換を行う。

各画像処理部１５ａ〜１５ｎは、それぞれ、対応するＲＡＭ１５ａｍ〜１５ｎｍに切り替え部１５ａｄ〜１５ｎｄを介して接続されており、ＲＡＭ１５ａｍ〜１５ｎｍを利用してそれぞれ機能割り付けされている画像処理、例えば、拡大処理、回転処理、画像濃度変換処理等の画像処理を行う。

そして、ネットワークコントローラ１２は、複合装置に接続されるＬＡＮ（Local Area Network）等のネットワークを介して該ネットワークに接続されている相手装置との間でネットワーク通信を行うモジュールであり、ＭＡＣ（Media Access Control）機能を搭載している。ネットワークコントローラ１２は、図示しないＰＨＹからのネットワークパケットを、パケットフィルタを通してＲＡＭ１２ｍに記憶し、ＲＡＭ１２に記憶された受信データは、その後、サブＣＰＵ１１及びネットワークコントローラ１２によってさらにフィルタリング処理が行われる。

上記ＲＡＭ１１ｍ〜１４ｍ、１５ａｍ〜１５ｎｍは、それぞれＲＡＭ１１ｍ〜１４ｍ、１５ａｍ〜１５ｎｍを利用するサブＣＰＵ１１やモジュール１２〜１４、１５ａ〜１５ｎの利用目的に応じたビット幅、ワード数、インターフェイス等に特化されており、例えば、サブＣＰＵ１１の利用するＲＡＭ１１ｍは、３２ビット×５１２ワード、ネットワークコントローラ１２の利用するＲＡＭ１２ｍは、６４ビット×１０２４ワード、ＰＣＩｅモジュール１３の利用するＲＡＭ１３ｍは、３２ビット×５１２ワード、コミニュケーションバッファモジュール１４の利用するＲＡＭ１４ｍは、３２ビット×５１２ワード、画像処理モジュール１５ａの利用するＲＡＭ１５ａｍは、２２ビット×１２８ワード、画像処理モジュール１５ｂの利用するＲＡＭ１５ｂｍは、２６ビット×１２８ワード、画像処理モジュール１５ｃの利用するＲＡＭ１５cmは、２４ビット×６４ワード、・・・、画像処理モジュール１５ｎの利用するＲＡＭ１５ｎｍは、２４ビット×６４ワードである。

切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄは、複合装置の通常動作モード時と省電力モード時のＡＳＩＣ１内のＲＡＭ構成を切り替える機能及びＩ／Ｆ信号を切り替えて整合し、複数のＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを所定記憶幅であるＲＡＭ１２ｍのビット幅の複数の分割ＲＡＭ領域（分割記憶領域）ＲＳ１〜ＲＳ６（図２参照）を有する再構築ＲＡＭ部（再構築記憶手段）ＲＳｍとして再構築する記憶領域構築手段として機能し、また、再構築ＲＡＭ部ＲＳｍの各分割ＲＡＭ領域ＲＳ１〜ＲＳ６へのアクセスの許可／不許可を制御する分割アクセス制御手段として機能する。具体的には、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄは、通常動作モード時には、各ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍをそれぞれ対応するモジュール１３、１４、１５ａ〜１５ｎに接続し、図２に示すように、省電力モード時におけるこれらのＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍの利用目的に応じて所定ビット幅に合わせて同じワード数のＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを組み合わせて、図２に示すように、所定ビット幅（所定記憶幅）を有し所定ワード数の分割ＲＡＭ領域（分割記憶領域）ＲＳ１〜ＲＳ６を有する再構築ＲＡＭ部ＲＳｍを構築する。なお、ＣＰＵ周辺用の３２ビット×５１２ワードのＲＡＭ１１ｍは、省電力モード中でも他の用途でサブＣＰＵ１１が使用するため、再構築ＲＡＭ部ＲＳｍとして集約するＲＡＭの対象とはしない。

この場合、複数の切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄを連動させて、図２に示すように、各分割ＲＡＭ領域ＲＳ１〜ＲＳ６を制御する切り替え機構部Ｋ１〜Ｋ６として動作する。

図２において、記憶領域使用状態監視部１７は、省電力モード時における分割ＲＡＭ領域ＲＳ１〜ＲＳ６の使用状態を監視し、記憶部容量決定部１９は、記憶領域使用状態監視部１７の監視結果に基づいて、分割ＲＡＭ領域ＲＳ１〜ＲＳ６のうち動的に利用する分割ＲＡＭ領域ＲＳ１〜ＲＳ６の量である利用ＲＡＭ量を決定する。

切り替え機構部Ｋ１〜Ｋ６は、記憶部容量決定部１９の決定した利用ＲＡＭ量に基づいて利用ＲＡＭ量が増えるに従って切り替え機構部Ｋ１〜ｋ６によって分割ＲＡＭ領域ＲＳ１から順次分割ＲＡＭ領域ＲＳ６へと利用領域を増やし、利用ＲＡＭ量が減るに従って切り替え機構部Ｋ１〜ｋ６によって分割ＲＡＭ領域ＲＳ６から順次分割ＲＡＭ領域ＲＳ１へと利用領域を減らす。

通常モード復帰要因検出部１８は、省電力モード時に、省電力モードから通常動作モードへの復帰要因、例えば、ネットワークからの通信要求、操作表示部での復帰キーの操作、スキャナ部のＡＤＦへの原稿のセット、コンタクトガラス上への原稿のセットのための圧板の開閉動作等が発生したか否かの検出を行い、復帰要因の発生を検出すると、省電力モード復帰要因が発生した旨をサブＣＰＵ１１に通知して、サブＣＰＵ１１が省電力モード復帰処理の実行を開始するとともに、分割ＲＡＭ領域ＲＳ１〜ＲＳ６に記憶されているデータに対する必要な処理を完了すると、分割ＲＡＭ領域ＲＳ１〜ＲＳ６を解消して、各モジュール１３、１４、１５ａ〜１５ｎ側へ接続して、各モジュール１３、１４、１５ａ〜１５ｎによるＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍの利用を可能とする。

なお、図１及び図２には、図示しないが、ＡＳＩＣ１の搭載するＲＡＭとしては、上記のＲＡＭ１１ｍ〜１４ｍ、１５ａｍ〜１５ｎｍに限るものではない。

そして、ＡＳＩＣ１は、図示しない、プログラムによって省電力モード時のメモリ制御処理を行う場合には、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Video Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の省電力時メモリ制御方法を実行する省電力時メモリ制御プログラムを読み込んで、該プログラムＲＡＭに導入することで、後述する省電力時にＡＳＩＣ１内のＲＡＭを、省電力化を図りつつ有効活用する省電力時メモリ制御方法を実行する半導体集積回路として構築されている。この省電力時メモリ制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。

次に、本実施例の作用を説明する。本実施例の複合装置は、そのＡＳＩＣ１への電力の供給を部分的に停止する省電力モードを有し、省電力モード時には、電力の供給が停止されるモジュール１３、１４、１５ａ〜１５ｎ用のＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを、省電力モード時にも電力の供給されるネットワークコントローラ１２が利用するネットワークデータ（通信データ）の記憶用に、所定ビット幅の分割ＲＡＭ領域ＲＳ１〜ＲＳ６を有する再構築ＲＡＭ部ＲＳｍとして再構築して再構築ＲＡＭ部ＲＳｍの分割ＲＡＭ領域ＲＳ１〜ＲＳ６を利用できるようにするとともに、その利用状況に応じて利用ＲＡＭ量を増減させる。なお、複合装置は、実際には、省電力を、電力の供給を遮断する方法によるだけでなく、クロックの停止、クロックの低速化等を組み合わせて実施する。

いま、本実施例の複合装置は、待機状態で使用されない状態が所定の待ち時間継続すると、主要各部への電力の供給を停止または削減する省電力モードに移行し、この省電力モードにおいては、ＡＳＩＣ１は、サブＣＰＵ１１及びネットワークコントローラ１２にのみ電力が供給されてその他のモジュールであるＰＣＩｅモジュール１３、コミニュケーションバッファモジュール１４及び画像処理モジュール１５ａ〜１５ｎへの電力の供給が停止される。そして、この電力の供給が停止されるモジュール１３、１４、１５ａ〜１５ｎ用のＲＡＭ（以下、必要に応じて、未使用ＲＡＭという。）１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを省電力時にも動作するモジュールであるネットワークコントローラ１２のネットワークデータ（通信データ）の一時記憶用ＲＡＭとして必要なビット幅に合わせて再構築して利用する。

すなわち、ＡＳＩＣ１は、図３に示すように、サブＣＰＵ１１及び各モジュール１２〜１４、１５ａ〜１５ｎの利用するＲＡＭ１１ｍ〜１４ｍ、１５ａｍ〜１５ｎｍは、それぞれがばらばらにバス１６に接続された状態となっており、この状態のままでは、ネットワークコントローラ１２の通信データ一時記憶用ＲＡＭとしては利用することができない。

そこで、ネットワークコントローラ１２が使用可能なネットワークデータ一時記憶用ＲＡＭに必要なビット幅を有するＲＡＭに再構築するために、まず、図４に示すように、未使用ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを、ネットワークコントローラ１２がネットワークデータ一次記憶に利用するのに必要なビット幅に纏める。例えば、図４では、画像処理用ＲＡＭ１５ａｍ、１５ｂｍ、１５ｃｍをビット幅方向に並べて７２ビット幅とし、ＰＣＩｅ用ＲＡＭ１３ｍとコミニュケーションバッファ用ＲＡＭ１４ｍをビット方向に並べて６４ビット幅等とする。このとき、利用目的のＲＡＭ、例えば、本実施例では、拡張対象ＲＡＭであるネットワークデータ用ＲＡＭ１２ｍの方式と同じ方式のＲＡＭを用いてＲＡＭの再構築を行う。例えば、ネットワークデータ用ＲＡＭ１２ｍが同期式ＲＡＭであると、同様に同期式ＲＡＭを接続して、必要なビット幅のＲＡＭに纏める。また、ＡＳＩＣ１は、未使用ＲＡＭを纏める際に、拡張対象ＲＡＭ（ネットワーク用ＲＡＭ１２ｍ）と同じインターフェイス仕様のＲＡＭを最優先として、インターフェイスが異なる場合（リード／ライトポート構成等）は、必要に応じて切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄがインターフェイス変換を行う。さらに、未使用ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを纏める際には、拡張対象ＲＡＭであるネットワークデータ用ＲＡＭ１２ｍの動作スピードを確保することのできるＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを用いるが、拡張後のＲＡＭの動作周波数を満たすように構成する。また、ＡＳＩＣ１は、該ＡＳＩＣ１のフロアプラン上、物理的に拡張対象ＲＡＭであるネットワークデータ用ＲＡＭ１２ｍと離れた場所に、未使用ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍがレイアウトされている場合には、物理的に拡張対象ＲＡＭであるネットワークデータ用ＲＡＭ１２ｍの近くに配置されている同種の未使用ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを優先して使用するが、拡張対象ＲＡＭ１２ｍと物理的に離れていても、タイミング制約が守られている場合には、使用することができる。

次に、ＡＳＩＣ１は、上述のようにして拡張対象ＲＡＭであるネットワークデータ用ＲＡＭ１２ｍに必要なビット幅に纏めた未使用ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを、図５に示すように、ビット幅方向及びワード方向で連結する。

このとき、図５に示すように、連結する未使用ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍによっては、連結結果である連結ＲＡＭが、例えば、ＲＡＭ１５ａｍ〜ＲＡＭ１５ｃｍ、・・・、１５（ｎ−１）ｍ〜１５ｎｍのように、拡張対象ＲＡＭであるネットワークデータ用ＲＡＭ１２ｍのビット幅よりも長くなる連結ＲＡＭが発生することがある。また、ＲＡＭの連結においては、上述のように、そのビット数を拡張対象であるネットワークデータ用ＲＡＭ１２ｍのビット幅に合わせる必要があるとともに、そのワード数を合わせる必要がある。

そこで、ＡＳＩＣ１では、例えば、画像処理用ＲＡＭ１５ａｍ〜１５ｃｍを連結する場合、図６に示すように、まず、ワード数を拡張対象ＲＡＭであるネットワークデータ用ＲＡＭ１２ｍのワード数に合わせるために、２２ビット×１２８ワードの画像処理用ＲＡＭ１５ａｍを、２２ビット×６４ワードずつに分割し、２６ビット×１２８ワードの画像処理用ＲＡＭ１５ｂｍを、２６ビット×６４ワードずつに分割する。次に、画像処理用ＲＡＭ１５ａｍ〜１５ｃｍを連結したときのビット数を、拡張対象ＲＡＭであるネットワークデータ用ＲＡＭ１２ｍのビット数に合わせるために、２４ビット×６４ワードの画像処理用ＲＡＭ１５ｃを、１６ビット×６４ワードと８ビット×６４ワードに分割する。そして、このようにして分割した画像処理用ＲＡＭ１５ａｍ〜１５ｃｍの分割ＲＡＭのうち、拡張対象のネットワークデータ用ＲＡＭ１２ｍのビット幅及びワード数からはみ出す部分については、図６にハッチングで示すように非活性化して拡張ＲＡＭから除外し、図７に示すように、最終的に、拡張対象ＲＡＭのネットワークデータ用ＲＡＭ１２ｍとビット幅が同じ分割ＲＡＭ領域ＲＳ１〜ＲＳ６からなる再構築ＲＡＭ部ＲＳｍとして再構築する。

このようにして再構築された再構築ＲＡＭ部ＲＳｍは、図２に示すように、拡張対象であるネットワークデータ用ＲＡＭ１２ｍに対して、未使用ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを利用して、拡張される。

さらに、ＡＳＩＣ１は、ＲＡＭの再構築においては、再構築ＲＡＭ部ＲＳｍを構成する分割ＲＡＭ領域ＲＳ１〜ＲＳ６を必要に応じた容量分だけ利用して省電力化を図るが、省電力化の効率を向上させるためには、分割ＲＡＭ領域ＲＳ１〜ＲＳ６は、可能な限り細分化されていることが望ましい。すなわち、画像処理用ＲＡＭ１５ａｍ〜１５ｃｍは、可能な限り記憶領域長の小さい小領域ＲＡＭで構成されていて、それらを用いて分割ＲＡＭ領域ＲＳ１〜ＲＳ６を構成し、この分割ＲＡＭ領域ＲＳ１〜ＲＳ６から再構築ＲＡＭ部ＲＳｍを再構築することで、再構築ＲＡＭ部ＲＳｍを効率的に再構築できるように構成されていることが望ましい。

この状態で、ＡＳＩＣ１は、サブＣＰＵ１１の制御下で、省電力モードにおいても、ネットワークコントローラ１２を使用したネットワーク通信が発生すると、ネットワーク通信データをネットワークデータ用ＲＡＭ１２ｍ及び再構築ＲＡＭ部ＲＳｍを使用して、ネットワークデータを一時記憶するネットワーク通信処理を行う。

そして、ＡＳＩＣ１は、この省電力モードにおいて、ネットワークデータ用ＲＡＭ１２ｍ及び再構築ＲＡＭ部ＲＳｍを使用してネットワーク通信処理を行っている際に、記憶領域使用状態監視部１７、記憶部容量決定部１９及び非活性化部２０によって、再構築ＲＡＭ部ＲＳｍのうち、そのときのネットワーク通信処理に必要な容量の再構築ＲＡＭ部ＲＳｍのみを活性化させて利用する。

すなわち、ＡＳＩＣ１は、その記憶領域使用状態監視部１７が、ネットワークコントローラ１２によるネットワークデータ用ＲＡＭ１２ｍ以外の再構築ＲＡＭ部ＲＳｍの使用状態を監視し、記憶部容量決定部１９は、この記憶領域使用状態監視部１７による再構築ＲＡＭ部ＲＳｍの使用状態の監視結果に基づいて、再構築ＲＡＭ部ＲＳｍの使用容量を決定する。例えば、記憶容量決定部１９は、記憶領域使用状態監視部１７が監視した一定時間内における再構築ＲＡＭ部ＲＳｍの使用量が予め設定されている所定閾値（スレッシュ値）を超えないときには、再構築ＲＡＭ部ＲＳｍのメモリ使用量を分割ＲＡＭ領域ＲＳ１〜ＲＳ６の単位で削減したメモリ量を必要メモリ量（必要記憶容量）として決定し、逆に、再構築ＲＡＭ部ＲＳｍの使用量が所定閾値を越えると、分割ＲＡＭ領域ＲＳ１〜ＲＳ６の単位で増加させたメモリ量を必要メモリ量（必要記憶容量）として決定する。

各切り替え機構部Ｋ１〜Ｋ６を構成する切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄは、記憶部容量決定部１９の決定した必要メモリ用に応じて、対応する分割ＲＡＭ領域ＲＳ１〜ＲＳ６の使用状態／未使用状態（アクセスの許可／不許可）を制御する。

そして、ＡＳＩＣ１は、切り替え機構部Ｋ１〜Ｋ６が分割ＲＡＭ領域ＲＳ１〜ＲＳ６を使用状態／未使用状態に制御すると、非活性化部２０が、該使用状態／未使用状態に応じて、分割ＲＡＭ領域ＲＳ１〜ＲＳ６を１つの分割ＲＡＭ領域ＲＳ１〜ＲＳ６単位で活性化／非活性化する。非活性化部２０は、電力の供給または動作クロックの供給によって分割ＲＡＭ領域ＲＳ１〜ＲＳ６を活性化し、電力の供給停止または動作クロックの供給停止とリセット状態化によって分割ＲＡＭ領域ＲＳ１〜ＲＳ６の非活性化を行う。また、ＡＳＩＣ１は、分割ＲＡＭ領域ＲＳ１〜ＲＳ６のうち、電力の供給が行われる分割ＲＡＭ領域ＲＳ１〜ＲＳ６と電力の供給停止が行われる分割ＲＡＭ領域ＲＳ１〜ＲＳ６との間には、電力の供給／停止の切り替えによって他の分割ＲＡＭ領域ＲＳ１〜ＲＳ６がノイズ等の影響を受けることを防止する分離セルが配置された設計となっている。

さらに、ＡＳＩＣ１は、省電力モードにおいては、ネットワークコントローラ１２に通常動作時の動作速度よりも低速で動作させて通信処理を行わせてもよい。

このようにネットワークコントローラ１２の動作速度を省電力モードにおいて低速にすると、非活性化部２０によって、ネットワークデータ用ＲＡＭ１２ｍの動作クロックの周波数を低速の周波数に変更することで、ネットワークデータ用ＲＡＭ１２ｍの動作速度（メモリ動作速度）を低速で動作させることができ、省電力モードでの消費電力をより一層削減することができる。

この場合、ネットワークコントローラ１２の通信速度が一定のとき、省電力モードにおいてネットワークコントローラ１２の動作速度を低速にすると、通常動作時よりも多くのメモリ容量を必要とする。ところが、ＡＳＩＣ１は、再構築ＲＡＭ部ＲＳｍの利用状況を記憶領域使用状態監視部１７で監視して、該監視結果に基づいて、記憶容量決定部１９が、利用する再構築ＲＡＭ部ＲＳｍの分割ＲＡＭ領域ＲＳ１〜ＲＳ６の利用容量を決定し、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄが、記憶容量決定部１９の決定した利用記憶容量に基づいて再構築ＲＡＭ部ＲＳｍの分割ＲＡＭ領域ＲＳ１〜ＲＳ６毎のアクセスの許可／不許可を制御する。したがって、ネットワークコントローラ１２の動作速度を低速にすることによって必要となる分のメモリ容量を再構築ＲＡＭ部ＲＳｍに確保することができる。また、省電力モード時に再構築ＲＡＭ部ＲＳｍを低速で使用すると、物理的に離れた位置にあるＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを再構築ＲＡＭ部ＲＳｍとして使用する場合、ＡＳＩＣ１のレイアウト上のタイミング制約を緩和することができる。

そして、ＡＳＩＣ１は、通常モード復帰要因検出部１８が省電力モードから通常動作モードへの復帰要因の発生を検出すると、省電力モード復帰要因が発生した旨をサブＣＰＵ１１に通知して、サブＣＰＵ１１が省電力モード復帰処理の実行を開始するとともに、分割ＲＡＭ領域ＲＳ１〜ＲＳ６のデータに対する必要な処理を完了すると、分割ＲＡＭ領域ＲＳ１〜ＲＳ６を解消して、各モジュール１３、１４、１５ａ〜１５ｎの利用を可能とする。このとき、ＡＳＩＣ１は、ＡＳＩＣ１上のＲＡＭ１２ｍ〜１４ｍ、１５ａｍ〜１５ｎｍの状態を、ネットワークコントローラ１２が、ネットワークデータ用ＲＡＭ１２ｍのみを使用可能な状態に戻す。

このように、本実施例の複合装置のＡＳＩＣ１は、各種機能動作を実行する複数の機能モジュール１２〜１４、１５ａ〜１５ｎへの供給電力の停止を行う省電力モード時に、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄによって、複数のＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを所定ビット幅の複数の分割ＲＡＭ領域ＲＳ１〜ＲＳ６を有する再構築ＲＡＭ部ＲＳｍとして再構築し、該再構築ＲＡＭ部ＲＳｍの各分割ＲＡＭ領域ＲＳ１〜ＲＳ６へのアクセスの許可／不許可を制御している。

したがって、ＡＳＩＣ１の省電力モード時に、従来では使用されていなかったＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを使用目的に合わせて再構築して使用することができ、ＡＳＩＣ１に搭載されているＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍの省電力モード時での利用効率を向上させることができる。

また、本実施例のＡＳＩＣ１は、複合装置等の省電力モード時にも実行されることのあるネットワーク機能を速やかに実行することができる。

さらに、本実施例のＡＳＩＣ１は、分割ＲＡＭ領域ＲＳ１〜ＲＳ６をネットワーク用ＲＡＭ１２ｍの拡張ＲＡＭとして利用することで、省電力モードから通常動作モードに移行する間に受信することのできるネットワークデータ（通信データ）が増え、省電力モードから通常動作モードへの移行時間を稼ぐことができる。

さらに、分割ＲＡＭＲＳ１〜ＲＳ６の記憶領域長（ビット幅）を、利用目的に応じて適宜設定して、該ビット幅に合わせてＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを纏めて該分割ＲＡＭＲＳ１〜ＲＳ６を構成して、この分割ＲＡＭＲＳ１〜ＲＳ６を纏めて再構築ＲＡＭ部ＲＳｍを再構築している。

したがって、必要なメモリ容量の再構築ＲＡＭ部ＲＳｍを再構築することができ、消費電力をより一層削減することができる。

また、本実施例のＡＳＩＣ１は、再構築ＲＡＭ部ＲＳｍの利用状況を記憶領域使用状態監視部１７で監視して、該監視結果に基づいて、記憶容量決定部１９が、利用する再構築ＲＡＭ部ＲＳｍの分割ＲＡＭ領域ＲＳ１〜ＲＳ６の利用容量を決定し、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄが、記憶容量決定部１９の決定した利用記憶容量に基づいて再構築ＲＡＭ部ＲＳｍの分割ＲＡＭ領域ＲＳ１〜ＲＳ６毎に対するアクセスの許可／不許可を制御している。

したがって、再構築ＲＡＭ部ＲＳｍの利用状況に応じた記憶容量の分割ＲＡＭ領域ＲＳ１〜ＲＳ６のみをアクセス許可して、省電力化をより一層向上させつつ、ＡＳＩＣ１に搭載されているＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍの省電力モード時での利用効率を向上させることができる。

さらに、本実施例のＡＳＩＣ１は、省電力モードにおいて、ネットワークコントローラ１２に通常動作時の動作速度よりも低速で動作させて通信処理を行わせている。

したがって、ネットワークデータ用ＲＡＭ１２ｍの動作速度（メモリ動作速度）を低速で動作させることができ、省電力モードでの消費電力をより一層削減することができる。

さらに、本実施例のＡＳＩＣ１は、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄによってアクセスが不許可とされている分割ＲＡＭ領域ＲＳ１〜ＲＳ６を、非活性化部２０によって非活性化している。

したがって、利用していない分割ＲＡＭ領域ＲＳ１〜ＲＳ６による消費電力を削減することができ、より一層省電力化を図ることができる。

また、本実施例のＡＳＩＣ１は、非活性化部２０が、切り替え部１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄによってアクセスが不許可とされている分割ＲＡＭ領域ＲＳ１〜ＲＳ６への電力供給停止、アクセス動作に利用するクロックの停止、リセット動作処理のいずれかまたはその組み合わせによって非活性化を行っている。

したがって、利用していない分割ＲＡＭ領域ＲＳ１〜ＲＳ６による消費電力を削減することができ、簡単かつ適切に、より一層省電力化を図ることができる。

さらに、本実施例のＡＳＩＣ１は、再構築の対象となるＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍが、再構築の対象のＲＡＭ、上記例では、ネットワーク用ＲＡＭ１２ｍに対応させて再構築性に対応したビット幅に分割されて実装されている。

したがって、ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを、再構築対象のＲＡＭ、上記例では、ネットワーク用ＲＡＭ１２ｍに応じて、容易かつ適切に再構築することができる。

また、本実施例のＡＳＩＣ１は、通常モード復帰要因検出部１８が省電力モードから通常モードへの復帰要因を検出すると、サブＣＰＵ１１が省電力モード復帰処理の実行を開始するとともに、分割ＲＡＭ領域ＲＳ１〜ＲＳ６に記憶されているデータに対する必要な処理を完了すると、分割ＲＡＭ領域ＲＳ１〜ＲＳ６を解消して、各モジュール１３、１４、１５ａ〜１５ｎ側へ接続して、各モジュール１３、１４、１５ａ〜１５ｎによるＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍの利用を可能としている。

したがって、省電力モードから通常モードへの復帰を速やかに行うことができる。

さらに、本実施例のＡＳＩＣ１は、ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍが、分割ＲＡＭ領域ＲＳ１〜ＲＳ６よりも小さい記憶領域であってそれぞれ個別にアクセス可能な複数の小領域記憶手段であるＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍから構成されており、該ＲＡＭ１３ｍ、１４ｍ、１５ａｍ〜１５ｎｍを複数集めて分割ＲＡＭ領域ＲＳ１〜ＲＳ６として再構築している。

したがって、意図する記憶容量の分割ＲＡＭ領域ＲＳ１〜ＲＳ６を記憶領域の無駄を抑制しつつ効率的に再構築することができる。

なお、省電力モード時にのみしか使用しないＲＡＭ領域は、通常動作モード時のＲＡＭと共用とすることで、ＡＳＩＣ１に内蔵するＲＡＭの総量を減らすことができる。

以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、省電力モードを備えたＡＳＩＣ等の半導体集積回路、記憶制御方法、記憶制御プログラム及び記録媒体に利用することができる。

１ＡＳＩＣ
１１サブＣＰＵ
１２ネットワークコントローラ
１３ＰＣＩｅモジュール
１４コミニュケーションバッファモジュール（CommBuff）
１５ａ〜１５ｎ画像処理モジュール
１１ｍＣＰＵ周辺用ＲＡＭ
１２ｍネットワークデータ用ＲＡＭ
１３ｍＰＣＩｅ用ＲＡＭ
１４ｍコミニュケーションバッファ用ＲＡＭ
１５ａｍ〜１５ｎｍ画像処理用ＲＡＭ
１３ｄ、１４ｄ、１５ａｄ〜１５ｎｄ切り替え部
Ｋ１〜Ｋ６切り替え機構部
１６バス
ＲＳ１〜ＲＳ６分割ＲＡＭ領域
ＲＳｍ再構築ＲＡＭ部

特開２０００−３０７７７９号公報

Claims

各種機能動作を実行する複数の機能実行手段と、該機能実行手段がデータの一時保管に利用する複数の記憶手段と、を備え、所定の前記機能実行手段を省電力状態に移行させる省電力モードを有する半導体集積回路において、
前記省電力モード時に、複数の前記記憶手段を、所定の記憶領域長を有する複数の分割記憶領域からなる再構築記憶手段として再構築する記憶領域構築手段と、
前記再構築記憶手段の前記各分割記憶領域へのアクセスの許可／不許可を制御する分割アクセス制御手段と、
を備えていることを特徴とする半導体集積回路。
前記記憶領域構築手段は、前記分割記憶領域の記憶領域長を適宜設定して、該分割記憶領域からなる前記再構築記憶手段を再構築することを特徴とする請求項１記載の半導体集積回路。
前記半導体集積回路は、
前記再構築記憶手段の利用状況を監視する監視手段と、
前記監視手段の監視結果に基づいて利用する前記再構築記憶手段の利用記憶容量を決定する利用容量決定手段と、
を備え、
前記分割アクセス制御手段は、前記利用容量決定手段の決定した利用記憶容量に基づいて前記再構築記憶手段の前記分割記憶領域毎のアクセスの許可／不許可を制御することを特徴とする請求項１または請求項２記載の半導体集積回路。
前記半導体集積回路は、前記分割アクセス制御手段によってアクセスが不許可とされている前記分割記憶領域を非活性化する非活性化手段を備えていることを特徴とする請求項１から請求項３のいずれかに記載の半導体集積回路。
前記非活性化手段は、前記分割記憶領域への電力供給停止、アクセス動作に利用するクロックの停止、リセット動作処理のいずれかまたはその組み合わせを行うことで非活性化することを特徴とする請求項４記載の半導体集積回路。
前記半導体集積回路は、前記記憶手段が、所定の記憶領域長の前記分割記憶領域からなる前記再構築記憶手段を再構築するのに適したｂｉｔ幅に分割されて実装されていることを特徴とする請求項１から請求項５のいずれかに記載の半導体集積回路。
前記記憶手段は、前記再構築記憶手段の前記分割記憶領域よりも小さい記憶領域であってそれぞれ個別にアクセス可能な複数の小領域記憶手段で構成されており、
前記記憶領域構築手段は、該小領域記憶手段を複数集めて前記分割記憶領域として再構築することを特徴とする請求項１から請求項６のいずれかに記載の半導体集積回路。
前記半導体集積回路は、前記省電力モードからの復帰要因を検出する復帰要因検出手段をさらに備え、
前記記憶領域構築手段は、前記復帰要因検出手段が前記復帰要因を検出すると、前記再構築記憶手段を元の前記記憶手段に復帰させることを特徴とする請求項１から請求項７のいずれかに記載の半導体集積回路。
前記半導体集積回路は、前記機能実行手段がデータ通信機能を有し、前記省電力モードにおいて、前記再構築記憶手段を用いて前記データ通信を行うことを特徴とする請求項１から請求項８のいずれかに記載の半導体集積回路。
前記再構築記憶手段は、前記データ通信機能の実行に使用される記憶領域が、通常動作モード時に前記データ通信機能の実行に用いられる前記記憶手段の記憶領域よりも大きいことを特徴とする請求項９記載の半導体集積回路。
各種機能動作を実行する複数の機能実行手段と、該機能実行手段がデータの一時保管に利用する複数の記憶手段と、を備え、所定の機能実行手段を省電力状態に移行させる省電力モードを有する半導体集積回路における記憶制御方法であって、
前記省電力モード時に、複数の前記記憶手段を、所定記憶領域長を有する複数の分割記憶領域からなる再構築記憶手段として再構築する記憶領域構築処理ステップと、
前記再構築記憶手段の前記各分割記憶領域へのアクセスの許可／不許可を制御する分割アクセス制御処理ステップと、
を有していることを特徴とする記憶制御方法。
各種機能動作を実行する複数の機能実行手段と、該機能実行手段がデータの一時保管に利用する複数の記憶手段と、を備え、所定の機能実行手段を省電力状態に移行させる省電力モードを有する半導体集積回路に搭載される記憶制御プログラムであって、
コンピュータに、
前記省電力モード時に、複数の前記記憶手段を、所定記憶領域長を有する複数の分割記憶領域からなる再構築記憶手段として再構築する記憶領域構築処理と、
前記再構築記憶手段の前記各分割記憶領域へのアクセスの許可／不許可を制御する分割アクセス制御処理と、
を行わせることを特徴とする記憶制御プログラム。
請求項１２記載の記憶制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。