JP2008217727A - メモリホットプラグ時のデータコピー速度変更方式 - Google Patents
メモリホットプラグ時のデータコピー速度変更方式 Download PDFInfo
- Publication number
- JP2008217727A JP2008217727A JP2007057970A JP2007057970A JP2008217727A JP 2008217727 A JP2008217727 A JP 2008217727A JP 2007057970 A JP2007057970 A JP 2007057970A JP 2007057970 A JP2007057970 A JP 2007057970A JP 2008217727 A JP2008217727 A JP 2008217727A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- speed
- data copy
- data
- speed change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】メモリミラーリング構成時、メモリ素子に障害が発生した場合、メモリ素子を交換し、メモリモジュールを挿入後、チップセットが正常なメモリモジュールから挿入されたメモリモジュールへミラーリング再構築のためにデータのコピーを行う。通常、データのコピーはコンピュータシステムの性能低下を避けるため、メモリシステムの負荷が、想定される任意の業務の負担とならない程度のコピー速度で行われる。したがって、比較的メモリシステムの負荷が低い状態であってもコピー速度は固定であるためメモリミラーリング構築時間を短縮することは不可能である。
【解決手段】データのコピー間隔のウェイト時間を設定する速度変更レジスタを有し、メモリミラーリングに対応したメモリシステムと、メモリデータのコピー速度変更を指示する機能を持ったユーザインタフェースを備える。
【選択図】図1
【解決手段】データのコピー間隔のウェイト時間を設定する速度変更レジスタを有し、メモリミラーリングに対応したメモリシステムと、メモリデータのコピー速度変更を指示する機能を持ったユーザインタフェースを備える。
【選択図】図1
Description
本発明は、メモリミラーリング構築時のデータのコピー速度をユーザの操作または、CPUなどの負荷率に応じて変更するための方式に関するものである。
コンピュータシステムにおいて、DIMMなどのメモリ素子を複数のメモリモジュールに搭載し、メモリモジュール間で二重化(メモリミラーリング)構成を行う方式が知られている。メモリ素子に障害が発生した場合、障害が発生したメモリ素子を搭載しているモジュールを抜き、メモリ素子を交換した後、メモリモジュールをコンピュータシステムに挿入する。この後、再度メモリミラーリング構成を構築するため、チップセットが正常なメモリモジュールから挿入されたモジュールへデータのコピーを行う。データのコピーは、コピー速度が高速であるほど保守作業時間が短いという利点がある。しかし、高速であるほどメモリシステムに負荷がかかり、CPU−メモリ間のアクセス性能の低下につながる。従って、通常、コンピュータシステムの性能低下を避けるため、メモリシステムの負荷が、想定される任意の業務の負担とならない程度のコピー速度で行われる。
しかしながら、上記の従来技術では、たとえば夜間中の保守作業など、比較的メモリシステムの負荷が低い状態であっても、データのコピー速度は固定であるため、メモリミラーリング構成の再構築時間を短縮することは不可能であり、保守作業時間を短縮することはできない。
本発明は、上記の問題点を解消するためのものであり、ユーザの指示に応じて、メモリミラーリング構成の再構築時間を変更できるシステムを提供するものである。加えて、CPUなどの負荷率を基に、コンピュータシステムの業務処理に与える影響を最小としつつ、メモリミラーリング構成の再構築時間を変更するシステムを提供するものである。
上記の従来技術の問題点を解決するための本発明は、メモリミラーリングに対応したメモリシステムにおいて、データのコピー間隔のウェイト時間を設定する速度変更レジスタを有し、また、メモリデータのコピー速度変更を指示する機能を持ったユーザインタフェースを有し、ユーザインタフェースの操作状態により、高速でデータのコピーを行うモードと、低速でデータのコピーを行うモードを選択し、前記速度変更レジスタに設定する速度制御ソフトを持つことにより、ユーザの指示に応じてデータのコピー速度を変更することが可能となる。
加えて、速度制御ソフトがCPUなどの負荷率を検出し、負荷率ごとにデータのコピー間隔のウェイト時間を設定する機能を備えることで、システムの負荷状態に応じて自動的に最適なコピー速度に変更することが可能となる。
従来、メモリミラーリング構成を再構築する際の、メモリデータのコピーはメモリシステムの負荷が、想定される任意の業務の負担とならない程度のコピー速度で固定であったため、保守時も一定の作業時間を必要とした。
しかし、本発明の速度変更方式では、ユーザの操作によりコピー速度の変更が可能になり、コンピュータシステムの処理能力に余裕があり、比較的メモリシステムの負荷が低い場合には、ユーザの指示により高速モードに変更することで、メモリミラーリング構成の再構築時間が短縮でき、その結果、故障したメモリモジュールの交換作業時間の短縮が可能であるという効果が得られる。
図面に基づいて本発明の一実施例を説明する。図1は、本発明のシステムの一例を示す構成図である。
本システムは、CPU(107)、DIMMなどのメモリ素子(103,105)、メモリモジュール(102,104)ごとに付属するメモリモジュール挿入ボタン(100,101)、メモリモジュール挿入ボタン(100,101)の押下状態を記録するボタン押下検出装置(106)、メモリミラーリング構築の制御を行うミラーリング制御装置(108)、データのコピー間隔のウェイト時間を設定する速度変更レジスタ(108)、データコピーの制御を行うメモリ制御装置(110,111)、および、アプリケーションソフト(112)やOS(113)とは独立した速度制御ソフト(114)から構成される。
メモリモジュール(102,104)は、メモリの動作状態や障害発生の通知、コピーの終了の確認などに使用するLEDを備える。
速度制御ソフト(114)は、メモリモジュール挿入ボタン(100,101)の押下状態や、CPUなどの負荷率に基づきデータのコピー間隔のウェイト時間を決定し、速度変更レジスタ(108)にウェイト時間を設定することでデータのコピー速度の変更を実現する。ウェイト時間を小さくすることでコピー間隔が短くなり、データのコピーが高速となる。逆に、ウェイト時間を大きくすることで、コピー間隔が長くなり、データのコピーが低速となる。
メモリ素子0(103)とメモリ素子1(105)は、ミラーリング制御装置(108)によりミラーリング構成となっている。メモリミラーリング構成を構築することで、たとえばメモリ素子1(105)の片系に障害が発生した場合においてもシステムダウンせずに運用を行うことが可能である。
その後、メモリ素子を正常品に交換した際、メモリミラーリングを構築するために正常なメモリモジュールから交換したメモリモジュールにデータのコピーが行われる。例として、メモリ素子1(105)に障害が発生した場合、ユーザは、メモリモジュール(104)を抜き、メモリ素子1(105)を正常品に交換する。その後、メモリモジュール(104)をコンピュータシステムに挿入する。挿入されたメモリモジュール(104)のメモリ内容は不定であり、メモリミラーリング構成を再構築するため、ミラーリング制御装置(109)の指示により、メモリ制御装置(110)が、DMA(Direct Memory Access)などCPUを経由しない方式で、メモリ素子0(103)のデータ内容を、メモリ素子1(105)にコピーする。
次に図2、図3を参照し、本発明によるデータコピー速度変更方式について説明する。
図2は、メモリモジュール挿入ボタンの操作による、メモリミラーリング再構築時のデータコピー速度変更方式のフロー図であり、ユーザがコピー速度を変更する手段の一例として、メモリモジュール挿入ボタン(100,101)の押下時間によって低速/高速の変更を行う方式を示す。
ボタン押下検出装置(106)が、メモリモジュール挿入ボタン(100,101)の押下を検出すると(S200)、速度制御ソフト(114)はメモリモジュール挿入ボタン(100,101)の押下時間をボタン押下検出装置(106)より取得する(S201)。取得したボタン押下時間と、予め速度制御ソフト(114)で設定した基準時間T0との比較を行い、高速モードと低速モードの判定を行う(S202)。判定方法の一例として、ボタン押下時間が基準時間T0より長い場合は高速モードとし、短い場合は低速モードとする。ユーザへのボタン押下時間の提示は、例えば、メモリモジュール(102,104)のLEDが点灯するまでボタンを押下することで高速モードに設定するなどの手段がある。基準時間T0は、誤操作を避けるため5秒などの値を用いても良い。速度モード判定後、指定された速度モードのウェイト時間を速度変更レジスタ(108)に設定する(S203,S204)。速度変更レジスタ(108)にウェイト時間を設定後、速度制御ソフト(114)はミラーリング制御装置(109)に対して、データコピー要求を行う(S205)。データコピー要求を受信したミラーリング制御装置(109)は、速度変更レジスタ(108)を参照し(S206)、設定されたウェイト時間をメモリ制御装置(110,111)に指示する。メモリ制御装置(110,111)は、指定されたウェイト時間でデータのコピーを開始する(S207)。ユーザは、例えば、メモリモジュール(102,104)のLEDの点灯状態などでデータのコピーが正常に終了したことを確認する。
低速モードのウェイト時間は、メモリミラーリング再構築によるデータのコピーが、コンピュータシステムのCPU―メモリアクセス性能にとって、十分影響の無い値とし、例えばメモリバスのスループットの0.1%となる値を用いても良い。このウェイト時間は、メモリ8GByteを搭載したメモリモジュールに対して、データコピー時間が35分程度となることを想定している。
高速モードのウェイト時間は、コンピュータシステムの処理能力に余裕がある場合を想定し、例えばメモリバスのスループットの1%〜2%となる値を用いても良い。このウェイト時間は、メモリ8GByteを搭載したメモリモジュールに対して、データコピー時間が2分程度となることを想定している。上記値は、コンピュータシステムのアーキテクチャや使用目的により最適な値が異なり、低速モードと高速モードの目安を示す一例である。
また、本発明では、CPUなどの負荷率を基にシステムの負荷状態に応じて自動的にデータのコピー速度を変更することも可能である。図3は、その一例として、CPUの負荷率によるデータコピー速度変更方式のフロー図を示す。
速度制御ソフト(114)は、メモリモジュール挿入ボタン(100,101)の押下をボタン押下検出装置(106)より取得する。速度制御ソフト(114)は、メモリモジュール挿入ボタン(100,101)が押下されたことを取得すると(S300)、ボタン押下から過去数秒間のCPU負荷率を取得し、その平均値を求める(S301)。CPU負荷率の平均値を基に、CPU負荷率ごとに決められたコピー間隔のウェイト時間を選択し、速度変更レジスタ(108)に設定する(S302)。CPU負荷率ごとのウェイト時間設定値の一例を図4に示す。ウェイト時間設定値T1,T2,T3は、コピー時間を実現するための値を設定する。また、コピー時間は、メモリ容量8GByteを搭載した場合を想定した時間である。
上記図4の値は、コンピュータシステムのアーキテクチャや使用目的により最適な値が異なり、ウェイト時間設定値の目安を示す一例である。
速度変更レジスタ(108)にウェイト時間を設定後はメモリモジュール挿入ボタン(100,101)の操作による速度変更時と同様に、速度制御ソフト(114)はミラーリング制御装置(109)に対して、データコピー要求を発行し(S303)、設定されたウェイト時間でデータのコピーを開始する(S305)。その後、データのコピーが正常に行われたことメモリモジュール(102,104)のLEDの点灯状態などで確認する(S306)。
本実施例によれば、ユーザが速度変更機能を有したメモリモジュール挿入ボタン(100,101)の操作により、ユーザの指示によりデータのコピー速度を変更することが可能であり、保守作業時に、メモリミラーリング再構築の時間を短縮することができる。また、本システムではCPUの負荷率を検出することで、コンピュータシステムの負荷状態に応じてコピー速度を変更することも可能である。
100,101…メモリモジュール挿入ボタン、102,104…メモリモジュール、103,105…メモリ素子、106…ボタン押下検出装置、107…CPU、108…速度変更レジスタ、109…ミラーリング制御装置、110,111…メモリ制御装置、112… アプリケーションソフト、113…OS、114…速度制御ソフト。
Claims (4)
- メモリミラーリング構成が可能なメモリシステムを有するコンピュータシステムにおいて、メモリシステムは、メモリミラーリング構成を再構築するためのデータコピー速度を設定可能な速度変更レジスタを有し、ユーザがデータのコピー速度変更を指示することが可能なインタフェースと、前記インタフェースの操作状態を検出する装置と、データのコピー速度を決定する速度制御ソフトを有し、速度制御ソフトは前記インタフェースの操作方法により前記速度変更レジスタの設定値を変更することを特徴とするメモリデータのコピー速度変更方式。
- 請求項1記載のメモリデータのコピー速度変更方式において、速度制御ソフトは、データのコピー速度変更を指示することが可能なインタフェースの操作状態より、第一の設定値と、第二の設定値を切り替えて、前記速度変更レジスタに設定するメモリデータのコピー速度変更方式。
- 請求項1記載のメモリデータのコピー速度変更方式において、データのコピー速度変更を指示することが可能なインタフェースは、ボタン型の検出手段であり、ユーザがボタンを押す時間により、第一の設定値と、第二の設定値を切り替えて、前記速度変更レジスタに設定するメモリデータのコピー速度変更方式。
- メモリミラーリング構成が可能なメモリシステムを有するコンピュータシステムにおいて、メモリシステムは、メモリミラーリング構成を再構築するためのデータのコピー速度を決定する速度制御ソフトと、データのコピー速度を設定することが可能な速度変更レジスタを有し、速度制御ソフトはCPUの負荷率を検出し、負荷率ごとに設定値を切り替え、前記速度変更レジスタに設定する機能を備えたメモリデータのコピー速度変更方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007057970A JP2008217727A (ja) | 2007-03-08 | 2007-03-08 | メモリホットプラグ時のデータコピー速度変更方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007057970A JP2008217727A (ja) | 2007-03-08 | 2007-03-08 | メモリホットプラグ時のデータコピー速度変更方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008217727A true JP2008217727A (ja) | 2008-09-18 |
Family
ID=39837652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007057970A Pending JP2008217727A (ja) | 2007-03-08 | 2007-03-08 | メモリホットプラグ時のデータコピー速度変更方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008217727A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012020505A1 (ja) | 2010-08-13 | 2012-02-16 | 富士通株式会社 | メモリ制御装置、情報処理装置及びメモリ制御装置の制御方法 |
JP2012133436A (ja) * | 2010-12-20 | 2012-07-12 | Nec Corp | データ記憶装置、データ移行方法、及び、プログラム |
US8521916B2 (en) | 2009-11-18 | 2013-08-27 | International Business Machines Corporation | Method and system for connecting a host and multiple storage devices formed by optical interconnects and optical link creation method |
-
2007
- 2007-03-08 JP JP2007057970A patent/JP2008217727A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8521916B2 (en) | 2009-11-18 | 2013-08-27 | International Business Machines Corporation | Method and system for connecting a host and multiple storage devices formed by optical interconnects and optical link creation method |
WO2012020505A1 (ja) | 2010-08-13 | 2012-02-16 | 富士通株式会社 | メモリ制御装置、情報処理装置及びメモリ制御装置の制御方法 |
JP2012133436A (ja) * | 2010-12-20 | 2012-07-12 | Nec Corp | データ記憶装置、データ移行方法、及び、プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190018354A1 (en) | Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium | |
US9015458B2 (en) | Computer system and method for updating basic input/output system by switching between local mode and bypass mode through baseboard management controller | |
CN105874428B (zh) | 用于多个操作系统环境中的操作系统转变的技术 | |
US9195553B2 (en) | Redundant system control method | |
JP2008165489A (ja) | 記憶装置及び制御方法 | |
US20150199154A1 (en) | Information processing apparatus that suppresses power consumption and method for controlling the same, and storage medium | |
CN102595016A (zh) | 控制装置、成像设备、以及控制方法 | |
JP2012155533A (ja) | 情報処理装置、その制御方法、および制御プログラム | |
JP6164938B2 (ja) | 画像形成装置及びその制御方法、並びにプログラム | |
JP2011048550A (ja) | コンピュータのメモリ再配置制御方法およびプログラム並びにコンピュータシステム | |
EP2667256B1 (en) | Image forming apparatus, control method for image forming apparatus, and storage medium | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
TW201142608A (en) | Multiple processors based system and method for controlling PCI-E slots | |
JP2008217727A (ja) | メモリホットプラグ時のデータコピー速度変更方式 | |
US9967417B2 (en) | Managing apparatus power states | |
JP6583942B1 (ja) | Bmc、判定方法及びbmcファームウェア | |
US8631177B1 (en) | Multi-port device with controller for storage media device port | |
JP6544454B1 (ja) | サーバ、サーバによる制御方法及びプログラム | |
JP5031596B2 (ja) | 情報記憶装置、情報処理システム、及び情報処理装置の動作状態の設定方法 | |
US20200293209A1 (en) | Information processing apparatus and control method of information processing apparatus | |
JP6037024B2 (ja) | 情報処理装置、バックアッププログラム、バックアップ方法 | |
GB2583562A (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof | |
JP2012116044A (ja) | データ処理装置、画像形成装置、省電力制御方法、省電力制御プログラム及び記録媒体 | |
JP2008004012A (ja) | デバイス自動停止方法を備えたコンピュータ装置 | |
JP2664144B2 (ja) | 多重化処理装置の切替方法および装置 |