JP5374504B2 - エミッタ構造の作製方法とその結果のエミッタ構造 - Google Patents

Description

本発明は、例えば光起電デバイスのエミッタのようなエミッタ構造の作製方法と、その結果のエミッタ構造、およびそのようなエミッタ構造を含むデバイスに関する。

結晶シリコン太陽電池のエミッタは、殆どの場合、拡散工程の手段により形成される。例えば、ｐ型シリコンウエハ上に形成されたバルク結晶シリコン太陽電池の場合、ｎ型ドーパント（例えばＰ）がウエハ中に拡散され、ｎ型ドーパントがｐ型ドーパント（例えばＢまたはＧａ）を過補償して、ｐ−ｎ接合が形成される。エミッタ拡散工程は、通常、表面（光を受けることを意図した光起電デバイスの表面）のテクスチュア（texturing）後に、光起電セルの表面で行われる。テクスチュアの主な目的は、表面における光の反射を減らすことである。エミッタ拡散工程では、一般に、ガウス分布プロファイルのｎ型ドーパントが得られ、表面で高いドーパント濃度（例えば〜１０^２０ｃｍ^−３）を有する。この高い表面濃度は、特に金属グリッドが工業的スクリーン印刷プロセスの手段で形成された場合に、表面側金属のために良好なコンタクト抵抗を得るために必要である。しかしながら、高い表面濃度は、また、高ドーピング効果によって短波長応答の低下や、エミッタ領域での再結合の増加を招く。

短波長応答を改良するために、選択されたエミッタ構造が使用され（例えばＵＳ６，５５２，４１４に開示）、金属グリッドの下部に高ドープされたエミッタ領域が形成され、グリッドの金属コンタクトの間に低ドープされたエミッタ領域が形成され、この低ドープされたエミッタ領域は表面再結合がより低くなり、高ドープされたエミッタに比べて拡張されたブルー応答となる。しかしながら、選択されたエミッタ構造は、リソグラフィを含む追加のプロセス工程を必要とし、太陽電池の大量生産に工業的に適用できない。更に、選択されたエミッタ構造の高ドープされたエミッタ領域に対して金属グリッドがミスアラインメントされると、接合を通る金属の貫通により接合リークとなり、このリークの結果、開回路電圧が低くなる。

拡散により光起電セルのエミッタを形成する代わりに、例えば化学気相堆積（ＣＶＤ）により、基板の上にエミッタを成長させることも可能であり、例えばSchmichらの「結晶シリコン薄膜太陽電池のためのエミッタエピタキシ」（Proceedings of the 21st European Photovoltaic Solar Energy Conference and Exhibition, Dresden, 2006, page 734）にエピタキシャルセルが記載される。ＣＶＤ成長のエミッタの形成は、非テクスチュア表面で実現される。それゆえに、表面における反射により損失は比較的高い。

本発明の目的は、従来技術の問題を低減または回避する、エミッタ構造を作製する方法を提供することである。本発明の他の目的は、エミッタ構造およびそのようなエミッタ構造を含む光起電セルを提供することである。

１の形態では、本発明は、基板上にエミッタ構造を形成する方法を提供する。この方法は、基板上に、半導体材料を含む第１層を形成する工程と、第１層の表面のテクスチュアを行い、第１層から、第１テクスチュア面を有する第１エミッタ領域を形成する工程と、第２テクスチュア面を有する第２エミッタ領域を第１テクスチュア面に形成する工程とを含む。

本発明にかかる具体例では、第１層を形成する工程は、基板の表面上に第１層をエピタキシャル成長させる工程を含んでも良い。

本発明にかかる具体例では、第１層の表面をテクスチュアする工程は、第１層をプラズマエッチングする工程を含んでも良い。

本発明の具体例では、第２エミッタ領域を形成する工程は、第１テクスチュア面の上に第２エミッタ領域を成長する工程を含んでも良い。第２エミッタ領域の成長工程は、第２エミッタ領域をエピタキシャル成長させる工程を含んでも良い。

本発明にかかる他の具体例では、第２エミッタ領域を形成する工程は、第１エミッタ領域中の上部に第２エミッタ領域を形成する工程を含んでも良い。第２エミッタ領域の形成は、例えば拡散や注入またはレーザードーピングのようなドーパント導入手段により第２エミッタ領域を形成する工程を含んでも良い。

本発明の具体例は、このように、中間のテクスチュア工程を有するダブルエミッタ構造を形成する方法を提供するものであり、エミッタ構造の少なくとも一部は、基板上にエピタキシャル成長させても良い。ダブルエミッタ構造を形成する方法は、基板上に、例えば厚さが０．２μｍと１０μｍとの間で、ドーピング濃度が１０^１５ｃｍ^−３と１０^１９ｃｍ^−３の間である厚くて中くらいにドープされ、テクスチュア表面を有する第１エミッタ領域を形成する工程と、第１エミッタ領域のテクスチュア表面に、例えば厚さが５ｎｍと１μｍとの間で、ドーピング濃度が５×１０^１８ｃｍ^−３と１０^２２ｃｍ^−３の間である薄くて高ドープされた第２エミッタ領域を形成する工程とを含む。

他の形態では、本発明は、第１エミッタ領域と、第１エミッタ領域に隣接した第２エミッタ領域とを含み、第１エミッタ領域と第２エミッタ領域との間に界面を有するエミッタ構造を提供する。第１エミッタ領域と第２エミッタ領域との間の界面は、テクスチュア界面である。第１エミッタ領域と第２エミッタ領域との間のテクスチュア界面は、本発明の具体例にかかるそのようなエミッタ構造を用いて形成された光起電セル中で良好な曲線因子（fill factor）と良好な短絡電流を提供する。

本発明の具体例にかかるエミッタ構造中で、第１エミッタ領域の平均厚さは０．２μｍと１０μｍの間である。本発明の具体例にかかるエミッタ構造中で、第１エミッタ領域は、１０^１５ｃｍ^−３と１０^１９ｃｍ^−３の間のドーピング濃度を有する。本発明の具体例にかかるエミッタ構造中で、第１エミッタ領域は、その厚さ方向に一定のドーピング濃度を有する。本発明の他の具体例では、第１エミッタ領域は、その厚さ方向に一定でないドーピング濃度を有し、例えば第１エミッタ領域と第２エミッタ領域の間の界面において、第１エミッタ領域の他の部分より高いドーパント濃度を有する。

本発明の具体例にかかるエミッタ構造中で、第２エミッタ領域の平均厚さは、第１エミッタ領域の平均厚さより小さい。本発明の具体例では、第２エミッタ領域の厚さは、５ｎｍと１μｍの間である。本発明の具体例では、第２エミッタ領域は、第１エミッタ領域のドーピング濃度より高いドーピング濃度を有する。本発明の具体例では、第２エミッタ領域は、５×１０^１８ｃｍ^−３と１０^２２ｃｍ^−３の間のドーピング濃度を有する。本発明の具体例では、第２エミッタ領域は、その厚さ方向に一定でないドーピング濃度を有し、例えばその厚さ方向で次第に変わるドーパント濃度を有し、特に第１エミッタ領域と第２エミッタ領域の間の界面におけるレベルが、第２エミッタ領域の他のレベルより低いドーパント濃度を有する。本発明の具体例では、界面における第２エミッタ領域のドーピング濃度は、界面における第１エミッタ領域のドーピング濃度より、少なくとも１０倍高い。本発明の具体例にかかるエミッタ構造の特徴は、第１エミッタ領域と第２エミッタ領域の間のドーピング濃度の違いが、表面パッシベーション効果を有する表面場（Front Surface Field）を形成することである。

本発明の他の形態では、ベース領域と、本発明のエミッタ構造の具体例にかかるエミッタ構造を含む光起電デバイスを提供する。そのような本発明の具体例にかかる光起電デババイスは、更にベース領域とエミッタ構造との間に意図せずにドープされた層を含んでも良い。

本発明の具体例は、更に、上述の方法で形成されたエミッタ構造と、そのようなエミッタ構造を含む光起電セルを提供する。本発明の具体例のダブルエミッタ構造は、例えば０．２μｍと１０μｍの間の厚さのように比較的厚く、そして１０^１５ｃｍ^−３と１０^１９ｃｍ^−３の間のドーピング濃度のような中くらいにドープされた第１エミッタ領域と、この第１エミッタ領域に隣接する、例えば５ｎｍと１μｍの間の厚さのように薄く、そして５×１０^１８ｃｍ^−３と１０^２２ｃｍ^−３の間のドーピング濃度のように高ドープされた第２エミッタ領域とを含む。第１エミッタ領域と第２エミッタ領域との間の界面は、テクスチュア界面である。光起電デバイスに用いられた場合、本発明の具体例にかかるエミッタ構造は、第１エミッタ領域の中くらいのドーピング濃度のために良好な短波長応答となり、第２エミッタ領域の高ドーピング濃度のために良好な表面コンタクト抵抗となる。本発明の具体例の特徴は、例えば接合リークを避けるために、光起電デバイスの表面金属グリッドを高ドープされた領域にアラインメントする必要が無いことである。本発明の具体例にかかるエミッタ構造を含む光起電セルは、従来のデバイスに比較して、接合を貫通する金属に起因するリークに、より敏感では無い。なぜならば、エミッタ構造は、例えば２０５ｎｍと１１μｍの間の厚さを有するように比較的厚く、これにより接合が比較的深いからである。光起電セルの表面における反射による損失は、テクスチュア表面を有することで低減できる。

本発明の具体例にかかるエミッタ構造であり、第２エミッタ領域と第１エミッタ領域の間の界面の深さｄを示す。 本発明の具体例にかかるエミッタ構造の形成プロセスを示す。 本発明の具体例にかかるエミッタ構造を有するエピタキシャル光起電セルの断面図を示す。 本発明の具体例にかかる、バルク基板上に直接形成された、バルク基板とエミッタ構造を有する光起電セルの断面図を示す。 アンドープまたは意図せずにドープされた層が、ベース領域とエミッタ構造の間に形成された本発明の具体例を示す。 完成したエミッタスタックをテクスチュアした場合（即ち、第２エミッタ領域の形成後）（左図）と、第１エミッタ領域のテクスチュアに続いて、例えば成長により、本発明の具体例にかかる第２エミッタ領域の形成が行われた場合（右図）の比較を示す。 第１エミッタ領域のテクスチュア表面のＳＥＭ像を示す。 本発明の具体例にかかる第１エミッタ領域のテクスチュア表面の上に、高ドープ第２エミッタ領域を成長した後の、表面のＳＥＭ像を示す。 異なる試料についてのＩＱＥ（内部量子効率）のグラフを示す。

例示的な具体例の記載

本発明は、特定の具体例について、添付図面を参照しながら詳細に説明するが、本発明はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。

更に、記載や請求の範囲中の、第１、第２、第３等の用語は、類似の要素の間で区別するために使用され、連続した、年代順の順序を表す必要はない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載や図示されたものと異なる順序によっても操作できることを理解すべきである。

また、記載や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。

本発明の記載目的で、光起電セルの文脈中では、テクスチュアは、セルの表面において反射を（十分に）低減するために行われ、例えば１００ｎｍまたはそれ以上、例えば少なくとも５００ｎｍのような形状を有する微小規模の粗さに関する。

本記載の目的のために、エミッタ構造は、光起電デバイスのようなデバイスの表面で、（１２μｍまで、例えば０．２μｍと１０μｍの間、例えば２μｍと１０μｍの間、例えば５μｍと１０μｍの間の厚さを有する）薄い半導体層として規定され、このエミッタ領域は、第１ドーパント型のドーパントでドープされ、デバイスのより厚い下層のベースは、第１ドーパントと反対の極性を有する第２ドーパント型のドーパントでドープされる。例えば、本発明の具体例では、エミッタ構造はドナー原子でドープされ、アクセプタ原子でドープされたデバイスの下層のより厚いベースに比べて反対の極性となる。代わりの具体例では、エミッタ構造はアクセプタ原子でドープされ、ドナー原子でドープされたデバイスの下層のより厚いベースに比べて反対の極性となる。ベースとの組み合わせで、エミッタ構造は、光起電デバイスのようなデバイスのｐｎ接合またはｎｐ接合を形成する。

本発明は、更に、光起電デバイスの表面で適用されるエミッタ構造について記載する。光起電デバイスの裏面に対向する表面は、光源に向かって配置され、これにより光を受ける。しかしながら、他の構成も可能である。例えば、本発明の具体例では、エミッタ構造は光起電デバイスの裏面に適用しても良い。代わりの具体例では、エミッタ構造は、光起電デバイスの表面および裏面の双方に形成されても良い。

更なる記載では、第１エミッタ領域および第２エミッタ領域の厚さを示すために、平均の厚さを用いる。それらの領域の厚さは、テクスチュア表面を有するために、一般には均一ではない。行われた実験では、第１エミッタ領域の平均厚さは、試料の重さ測定に基づいて計算された。第１エミッタ領域の上に成長した第２エミッタ領域の平均厚さは、第２エミッタ領域の成長に使用されるのと同じ成長条件で、平坦な表面上に成長した層の厚さを測定して決定された。

本発明は、エミッタ構造を形成する方法と、それにより得られたエミッタ構造、およびそのようなエミッタ構造を含む光起電デバイスに関する。

第１の形態では、本発明は、第１エミッタ領域１１と、第１エミッタ領域１１に隣接する第２エミッタ領域１２とを含むエミッタ構造５を提供する。隣接する第１エミッタ領域１１と第２エミッタ領域１２の間の界面１４は、テクスチュア界面１４である。

本発明の具体例にかかるエミッタ構造５は、例えば図１に示すように、互いに隣り合い、隣接する２つの部分または領域、特に第１エミッタ領域１１と第２エミッタ領域１２を含む。第１エミッタ領域１１は、中くらいにドープされ、比較的厚い層または層のスタックである。本発明の具体例では、第１エミッタ領域１１のドーピング濃度は、１０^１５ｃｍ^−３と１０^１９ｃｍ^−３の間である。第１エミッタ領域の平均厚さは、例えば０．２μｍと１０μｍの間、または０．２μｍと７μｍの間、または０．２μｍと４μｍの間である。第２エミッタ領域は、高ドープであり、薄い層または層のスタックである。第２エミッタ領域１２のドーピング濃度は、第１エミッタ領域１１のドーピング濃度より高い。第２エミッタ領域１２のドーピング濃度は、５×１０^１８ｃｍ^−３と１０^２２ｃｍ^−３の間である。第２エミッタ領域１２の厚さは、第１エミッタ領域１１の厚さより小さい。第２エミッタ領域１２は、５ｎｍより大きく、１μｍより小さい、５００ｎｍより小さい、２５０ｎｍより小さい、２００ｎｍより小さい、１５０ｎｍより小さい、１００ｎｍより小さい、５０ｎｍより小さい、４０ｎｍより小さい、または２５ｎｍより小さい平均厚さを有する。

本発明の具体例にかかるエミッタ構造は、光起電デバイスのエミッタとして使用できる。この場合、第２エミッタ領域１２は光起電デバイスの表面に近接して配置され、第１エミッタ領域１１は、光起電デバイスの第２エミッタ領域１２とベース領域１３の間に配置される。高ドープされた第２エミッタ領域１２は、光起電セルの表面において、メタライゼーションとの良好な電気的コンタクトを確実にする。更に、第１エミッタ領域１１と第２エミッタ領域１２との間の界面における、ドーピング濃度の大きな違いは、強くて有益な電場を形成する。本発明の具体例では、第１エミッタ領域１１と第２エミッタ領域１２との間の界面１４は、テクスチュア界面である。

第２の形態では、本発明は、基板１０の上にエミッタ構造５を形成する方法を提供する。この方法は、基板１０の上に、半導体材料を含む第１層２０を形成する工程と、第１層２０の表面をテクスチュアして、第１層２０から、第１テクスチュア面２１を有する第１エミッタ領域１１を形成する工程と、第１テクスチュア面２１に、第２テクスチュア面２２を有する第２エミッタ領域１２を形成する工程とを含む。

本発明の具体例にかかるエミッタ構造５を基板１０の上に形成する方法は、図２に示される。本発明は、更にシリコンを含む基板１０について記載される。しかしながら、例えばシリコン以外の半導体材料を含む基板、高温ガラス基板、またはセラミック基板のような、当業者に知られた他の適当な基板を用いても良い。本発明は、更に、シリコンを含むエミッタ構造５について記載されるが、当業者に知られた他の半導体材料を、エミッタ構造５を形成するために使用しても良い。ｎ型エミッタ構造５を形成する方法が記載され、エミッタ構造５は、例えばリンやヒ素のようなｎ型ドーパントを用いてドープされる。しかしながら、この方法は、ｐ型エミッタ構造を形成するのに使用しても良く、エミッタ構造５は、例えばホウ素やアルミニウムのようなｐ型ドーパントをドーパントに用いてドープされる。

本発明にかかる方法では、例えば第１ｎドープシリコン層２０のような第１ドーパント型の第１半導体層が、第１エミッタ領域１１を形成するために、基板１０の上に形成される（図２（ａ））。光起電デバイスを作製する場合、基板１０はベース領域１３として働き、または第１エミッタ領域１１を形成した後に基板１０の上にベース領域１３が設けられる。例えば第１ｎドープシリコン層２０のような第１ドーパント型の半導体層は、例えば常圧ＣＶＤ、減圧ＣＶＤ、低圧ＣＶＤ、またはプラズマＣＶＤのような化学気相堆積（）ＣＶＤの手段により、基板１０の上にエピタキシャル成長される。ＣＶＤ成長は、例えばシラン（ＳｉＨ_４）またはいずれかのクロロシラン（例えばトリクロロシラン（ＴＣＳ）またはジクロロシラン（ＤＣＳ））のような前駆体をシリコンソースとして、ｎ型ドーパントソース（例えばアルシン（ＡｓＨ_３））やフォスフィン（ＰＨ_３））と組み合わせて行われる。ＣＶＤ成長が行われる温度は、使用されるシリコンソースに依存し、例えば７００℃（シリコンソースとしてシランを用いた場合）と１１７５℃（シリコンソースとしてＴＣＳを用いた場合）の間となる。

例えば第１ｎドープシリコン層２０のような第１ドーパント型の第１半導体層を形成した後、例えば第１ｎドープシリコン層２０の表面のような、この層の表面がテクスチュアされ、これにより、第１エミッタ領域１１と第１テクスチュア面２１を形成する（図２（ｂ））。表面のテクスチュアは、入射光の反射を低減し、これにより光起電デバイスの短絡電流（Ｊ_ＳＣ）を増加させる。これは、光起電デバイスの活性層の光学膜厚を大きくする光トラッピング法（light trapping method）である。図では、テクスチュア面はピラミッド形状を含む面として記載されているが、表面をテクスチュアするために用いられる方法に依存して、他の表面テクスチュアも可能である（例えば、図７（ａ））。テクスチュアは、第１半導体層の表面における、規則性または不規則性の面でも良い。テクスチュアは、例えばウエットまたはドライエッチング等のエッチングのような、適した半導体除去方法で行われる。テクスチュア工程は、先に成長させた第１シリコン層２０の一部を除去する。本発明の具体例では、テクスチュア工程は、下部の層から如何なる材料も除去しない。即ち、テクスチュアプロセスで除去される材料の量は、エミッタ構造５が形成される第１テクスチュア面２１全体において少なくとも第１シリコン層２０の一部が残り、エミッタ構造５が形成される全表面において、第１エミッタ領域１１が得られる量である。エピタキシャル成長は高価なプロセスであるため、テクスチュア工程中の、例えばシリコンの除去のような半導体材料の除去は制限される（例えば、０．５μｍから２．５μｍの半導体材料の除去）。更に、テクスチュアプロセスは、平坦なエピタキシャル表面上の、信頼性があり再現性のあるプロセスでも良い。理想的には、テクスチュアされた表面はランバート屈折器である。

ハロゲン化学に基づくプラズマエッチング（フッ素または塩素プラズマ）が、例えばそれらの目的を達成するために使用される。この技術を用いることで、１０％と１５％の間（テクスチュア前は３０−３５％）の表面反射が、半導体材料を非常に限定された量だけ除去（０．５μｍから２μｍの除去）することで達成できる。プラズマテクスチュアは、非テクスチュアデバイスと比較して、光起電セルのレベルに、例えばより低い反射、斜め光結合、および（半導体材料と金属との間により高いコンタクト領域があるため）より低いコンタクト抵抗のような多くの長所をもたらす。短絡電流の改良は、１．０ｍＡ／ｃｍ^２と１．５ｍＡ／ｃｍ^２との間で定まる。

プラズマエッチングの他に、例えばウエット化学エッチング（例えばフッ化水素（ＨＦ）および／または硝酸（ＨＮＯ_３）および選択的に他の酢酸（ＣＨ_３ＣＯＯＨ）および／または水を含む溶液に基づく酸エッチング、水酸化カリウム（ＫＯＨ）および水、または水酸化ナトリウム（ＮａＯＨ）および水を含む溶液に基づくアルカリエッチングのような）他のテクスチュア技術が、必要であればリソグラフマスクと組み合わせて用いられても良い。更に、アルカリエッチングのためのイソプロピルアルコールのような、添加物が用いられても良い。しかしながら、一般に、プラズマエッチングに比較して、より多くの、例えばシリコンのような半導体材料が、それらのエッチング方法では除去される。

第１エミッタ領域１１の表面をテクスチュアした後、第１テクスチュア面２１に、高いドーピング濃度の半導体材料の薄層を形成することにより、第２エミッタ領域１２が形成される。半導体材料の第２層のドーピングは、例えばｎ型のような第１ドーパント型のドーパントを用いて行われる。本発明の一の具体例では、図２（ｃ）に示すように、第２エミッタ領域１２は、例えば化学気相堆積のような半導体材料の堆積手段を用いて、第１エミッタ領域１１の上の形成される。ドーピングは、半導体材料の第２層の堆積中に、その場（in-situ）で行われる。代わりに、ドーピングは、半導体材料の第２層を形成した後に行っても良い。本発明の他の具体例では、図２（ｄ）に示すように、例えばｎ型のような第１ドーパント型のドーパントの拡散手段により、第２エミッタ領域１２は、第１エミッタ領域１１の中の上部に形成されても良い。第１エミッタ領域１１の上部は、第１テクスチュア面２１に隣接する第１エミッタ領域１１の部分である。第２エミッタ領域１２を形成した後、第２テクスチュア面２２が、表面において得られる。第１エミッタ領域１１と第２エミッタ領域１２との間の界面は、テクスチュア界面１４である。第２エミッタ領域１２が第１エミッタ領域１１の中の上部に形成された本発明の具体例では、第２テクスチュア面２２は、第１テクスチュア面２１と一致する。

第１エミッタ領域１１を形成する工程は、少なくとも１つの第１エミッタ層を含む第１エミッタスタックを形成する工程を含んでも良い。第１エミッタスタックは、１つのエミッタ層からなっても良い。

第１エミッタ領域１１（または少なくとも１つの第１エミッタ層を含む第１エミッタスタック）は、０．２μｍと１０μｍの間、０．２μｍと７μｍの間、または０．２μｍと４μｍの間の全平均厚さを有する。第１エミッタ領域１１のドーピング濃度は、１０^１５ｃｍ^−３と１０^１９ｃｍ^−３の間である。第１エミッタスタックが、１つの第１エミッタ層からなる場合、ドーパントプロファイルは、１つの第１エミッタ層中で、基板１０の表面に実質的に垂直な方向に、基板１０の裏面から表面に向かって次第にドーピング濃度が増加するように提供されても良い。本発明の具体例では、次第に増加するドーパント濃度の、最も低いドーピング濃度は１０^１５ｃｍ^−３であり、最も高いドーパント濃度は、１０^１９ｃｍ^−３より高くはない。即ち、ドーピングプロファイルのドーピング濃度は、１０^１５ｃｍ^−３と１０^１９ｃｍ^−３の間となる。第１エミッタスタックが１より多くの第１エミッタ層からなる場合、次第に増加するドーピング濃度は、第１エミッタスタックの異なる層の中で、基板１０の表面に実質的に垂直な方向に、基板１０の裏面から表面に向かって次第にドーピング濃度が増加するように提供されても良い。それぞれの層のドーピング濃度は、一定、または、基板１０の表面に実質的に垂直な方向に、基板１０の裏面から表面に向かって次第にドーピング濃度が増加するように、提供されても良い。本発明の具体例では、エミッタスタック中の層の、より低いドーピング濃度は、１０^１５ｃｍ^−３であり、エミッタスタック中の層の、最も高いドーパント濃度は、１０^１９ｃｍ^−３より高くはない。即ち、スタック中の層のドーピング濃度は、１０^１５ｃｍ^−３と１０^１９ｃｍ^−３の間となる。

本発明の具体例では、第１テクスチュア面２１に第２エミッタ領域１２を形成する工程は、例えばＣＶＤ成長の手段のような、適した方法により、第１テクスチュア面２１の上に第２エミッタ領域１２を形成する工程を含む。第２エミッタ領域１２を形成する工程は、少なくとも１つの第２エミッタ層を含む第２エミッタスタックを形成する工程を含んでも良い。第２エミッタスタックは、１つの第２エミッタ層からなっても良い。

本発明の具体例では、第１テクスチュア面２１の上に形成された第２エミッタ領域は、５ｎｍより大きく２５０ｎｍより小さい、または２００ｎｍより小さい、または１５０ｎｍより小さい、または１００ｎｍより小さい、または５０ｎｍより小さい、または４０ｎｍより小さい、または２５ｎｍより小さい全平均厚さを有する。第２エミッタ領域１２は、第１エミッタ領域１１の厚さより、小さな厚さを有しても良い。第２エミッタ領域１２（または少なくとも１つの第２エミッタ層を含む第２エミッタスタック）は、第１エミッタ領域１１のドーピング濃度より実質的に高いドーピング濃度を有する。特長的には、第１エミッタ領域１１と第２エミッタ領域１２の間の界面１４におけるドーピング濃度は、少なくとも１桁の大きさだけ異なる、即ち、少なくとも１０倍である。特定の具体例では、ドーピング濃度の違いは１００倍である。特定の具体例では、ドーピング濃度の違いは１０００倍、１００００倍、または１０００００倍異なる。第１テクスチュア面２１の上に形成された第２エミッタ領域１２の濃度は、５×１０^１８ｃｍ^−３と５×１０^２１ｃｍ^−３の間である。

第２エミッタ領域１２または少なくとも１つの第２エミッタ層を含む第２エミッタスタックは、例えば、ＣＶＤ、電子ビーム（e-beam）蒸着、またはスパッタ技術のような、適した半導体材料堆積技術の手段により形成される。ＣＶＤを用いる長所は、高い材料品質が得られることである。堆積されたエピタキシャル層の品質は、セッコエッチ（Secco etch）またはシンメルエッチ（Schimmel etch）のような欠陥エッチ後の、単位面積当たりの欠陥の量を数えることにより決定される。エピタキシャル層中の欠陥は、リーク源として働き、光起電デバイスの開回路電圧の低下を招く。第２エミッタ領域１２の形成にＣＶＤを用いる追加の長所は、到達ドーピング濃度（例えばヒ素やホウ素）が非常に高いことである（最大で１０^２１ｃｍ^−３）。第２エミッタ領域１２は比較的薄いため、例えばスパッタのような、この層を形成するための（例えばより安価な）他の方法を用いても良い。双方のエミッタ領域の間の界面１４における、第１エミッタ領域１１と第２エミッタ領域１２の間のドーピング濃度の違いは大きく、鋭い変化（即ち、ドーピング濃度のステップ）が、双方の領域の間の界面１４で得られ、表面場（Front Surface Field）が形成される。表面場は部分的な電場であり、本発明ではエミッタ領域の内部に形成され、特に第１エミッタ領域１１と第２エミッタ領域１２との間に形成される。この電場は、エミッタ構造中の小数キャリアが、デバイスの表面２２に向かって移動する可能性を減らす。それゆえに、表面場は表面パッシベーション効果を有する。第１エミッタ領域１１と第２エミッタ領域１２との間のドーピング濃度の違いが大きくなるほど、電場はより強くなり、パッシベーション効果はより良好になるであろう。

第１テクスチュア面２１の上に形成された第２エミッタ領域１２のドーピング濃度は、５×１０^１８ｃｍ^−３と５×１０^２１ｃｍ^−３の間である。第２エミッタスタックが１つの第２エミッタ層からなる場合、第１エミッタ領域１１の面に実質的に垂直な方向に、第１エミッタ領域１１から第２テクスチュア面２２に向かって次第にドーピング濃度が増加するように提供されても良い。ドーピングは、例えばドーピングガスのガス流量を変化させて行われ、それゆえにドーピング濃度の傾きは、テクスチュア面に垂直となる。

第２エミッタスタックが１つより多くの第２エミッタ層を含む場合、第２エミッタスタックの異なる第２エミッタ層中で（上述の方法で）、第１エミッタ領域１１の面に実質的に垂直な方向に、第１エミッタ領域１１から第２テクスチュア面２２に向かって次第に増加するドーイング濃度が提供されても良い。それぞれの第２エミッタ層のドーピング濃度は、一定、または第１エミッタ領域１１の面に実質的に垂直な方向に、第１エミッタ領域１１から第２エミッタ領域１２に向かって次第に増加する。

第２エミッタ領域１２がＣＶＤの手段により形成された場合、層中の次第に増加するドーピング濃度は、例えば、層の形成中にドーピングガスの流量を連続的に増加させることにより得ることができる。

第１エミッタ領域１１を形成するために、シリコン含有半導体層の場合、シリコン前駆体として、トリクロロシラン（ＴＣＳ）、ジクロロシラン（ＤＣＳ）、またはシランが、例えば７００℃から１１５０℃の範囲の成長温度で使用される。ドーピングガスとして例えばアルシンやフォスフィンを用いることができる。第２エミッタ領域１２を形成するための成長温度は第１エミッタ領域１１より低い。これにより、高いドーピング濃度が得られ、（低温において成長速度が遅いため）非常に薄い層の成長プロセスを良好に制御できる。例えば、第２エミッタ領域は、高い流量（例えば最大で８００ｓｃｃｍ）の例えばアルシンのようなドーピング元素と組み合わせて、前駆体としてＤＣＳを用いて、約７００℃で成長される。

本発明の代わりの具体例では、第１テクスチュア面２１に第２エミッタ領域１２を形成する工程は、第１エミッタ領域１１の中の上部に、即ち第１テクスチュア面２１に隣接する第１エミッタ領域１１の部分に、第２エミッタ領域１２を形成する工程を含む。これは、例えば拡散プロセスの手段により行われ、これによりドーパントは、例えば注入プロセスの手段、またはレーザードーピングプロセスの手段のような、適した手段により、第１エミッタ領域１１の上部に拡散される。

本発明のそれらの具体例では、第１エミッタ領域１１の上部に形成される第２エミッタ領域１２は、第１エミッタ領域１１の残り、即ち第２エミッタ領域１２が形成されない第１エミッタ領域１１の下部のドーピング濃度より実質的に高いドーピング濃度を有する。特定の具体例では、界面１４におけるドーピング濃度は、少なくとも一桁の大きさで、即ち少なくとも１０倍の大きさで異なる。特定の具体例では、ドーピング濃度は、１００倍異なる。特定の具体例では、ドーピング濃度は、１０００倍、１００００倍、または１０００００倍異なる。

第１エミッタ領域１１の上部に形成された第２エミッタ領域１２と、第１エミッタ領域１１の残りとの間の界面は、テクスチュアまたは実質的にテクスチュア界面１４である。第２エミッタ領域１２を形成するのに使用されるプロセス、即ち、拡散プロセス、注入プロセス、またはレーザードーピングプロセスに依存して、第１エミッタ領域１１と第２エミッタ領域１２の間のテクスチュア界面のテクスチュアが、より不明確またはより明確になるが、本発明の具体例では、それはいつもテクスチュア面である。

界面１４のテクスチュアは、第２テクスチュア面または表面２２に存在するテクスチュアに対応する。第１エミッタ領域１１の中の上部に形成された第２エミッタ領域１２と、第１エミッタ領域の残りとの間の界面１４は、このようにテクスチュア面または表面２２に対して実質的に平行に形成される。換言すれば、第２エミッタ領域１２と第１エミッタ領域１１との間の界面１４は、表面２２に存在するテクスチュアプロファイルに実質的に従う。更に換言すれば、第１エミッタ領域１１の上部に形成された第２エミッタ領域１２と、第１エミッタ領域の残りとの間の界面１４は、テクスチュア表面２２から一定の距離または深さ（図１にｄで表示）に形成される。この深さｄの拡がりは、例えば５０％より小さく、４０％より小さく、３０％より小さく、２０％より小さく、または１０％より小さい。

第１テクスチュア面２１に第２エミッタ領域１２を形成する工程が、第１エミッタ領域１１の中の上部に第２エミッタ領域１２を形成する工程を含む本発明の具体例では、第１エミッタ領域１１の上部に形成された第２エミッタ領域１２は、５ｎｍと１μｍとの間、または５ｎｍと５００ｎｍとの間、または５ｎｍと２５０ｎｍとの間の全平均厚さと、５×１０^１８ｃｍ^−３と１０^２２ｃｍ^−３との間のドーピング濃度を有する。

拡散された第２エミッタ領域１２が第１エミッタ領域１１中に形成される具体例では、第２エミッタ領域１２中の全ドーピング濃度は、第１エミッタ領域１１の上に第２エミッタ領域２１が、例えばＣＶＤの手段を用いて形成される具体例より高くなる。

第２エミッタ領域１２が、第１エミッタ領域１１の中の上部に形成される具体例では、第２エミッタ領域１２と第１エミッタ領域１１との間の、界面１４でのドーピング濃度の変化は、第２エミッタ領域１２が第１エミッタ領域１１の上に形成された具体例と同じ程度には鋭くない。それゆえに、第１エミッタ領域の中の上部に形成された第２エミッタ領域１２の場合、表面場の局所的な電場強度は、第１エミッタ領域１１の上に形成された第２エミッタ領域１２の場合に比較して、弱くなる。第２エミッタ領域１２が第１エミッタ領域１１の中の上部に形成された領域の場合、第１エミッタ領域１１の上部に、薄くて高ドープされた第２エミッタ領域１２を形成するために、注入が用いられても良い。注入により得られた活性化されたドーピング濃度は非常に高いが、ドーピングプロファイルは、拡散の場合に比較して正確には制御できない。

本発明の具体例では、エミッタ領域１１を形成する前に、例えばシリコン層のような半導体層のようなアンドープまたは意図せずにドープされた層３０が形成され、その上に第１エミッタ領域１１を形成しても良い。そのようなアンドープまたは意図しないドープ層３０の厚さは、０ｎｍと１０００ｎｍの間、または０ｎｍと５００ｎｍの間、または０ｎｍと３００ｎｍの間、または０ｎｍと２５０ｎｍの間、または０ｎｍと１００ｎｍの間である。そのようなアンドープまたは意図しないドープ層３０の存在は、光起電セルの短絡電流を増加させる。アンドープまたは意図しないドープ層３０は堆積され、例えば常圧ＣＶＤ、減圧ＣＶＤ、低圧ＣＶＤ、またはプラズマＣＶＤのような化学気相堆積（ＣＶＤ）の手段により形成される。

第１エミッタ領域１１と第２エミッタ領域１２とを含み、第１エミッタ領域１１と第２エミッタ領域１２との間にテクスチュア界面１４を有する、本発明の具体例にかかるエミッタ構造５は、光起電デバイスに使用するのに優れている。

第３の形態では、本発明は、本発明の具体例にかかるエミッタ構造５を含む光起電デバイス６と、そのような光起電デバイス６を作製する方法に関する。方法の態様の記載から来るデバイス６の特徴は、それゆえに第３の形態の記載中に含まれることを意味する。

本発明にかかる光起電デバイス６は、本発明の具体例にかかるエミッタ構造５を含む。それは、更に、ベース領域１３および／または基板１０を含んでも良い。ベース領域１３は、例えばセラミック基板、ガラス基板、またはシリコンのような半導体基板１０のような基板１０の上の、例えばシリコン層のような単結晶または多結晶の半導体層を含む。半導体基板１０の純度のレベルは様々であり、例えばシリコン基板１０の場合は、金属グレードシリコン（ＭＧ−Ｓｉ）から電子グレードシリコン（ＥＧ−Ｓｉ）までと、その間の全ての純度レベルである（例えば、オフスペックシリコン材料、即ち光起電性の製品のための現状の工業ラインで使用される範囲外の仕様を有する多結晶材料、または改良されたＭＧ−Ｓｉ）。基板１０は、また、シリコンウエハ（例えばＣｚ−単結晶ウエハ、Ｆｚ−単結晶ウエハ、または多結晶ウエハ）や、いずれかのリボン材料（例えば、これらに限定されないが、エッジ規定膜供給成長（ＥＦＧ：Edge-defined Film-fed Growth）リボン、基板上リボン成長（ＲＧＳ）リボン、ストリングリボン（String Ribbon）犠牲カーボンテンプレート上リボン（ＲＳＴ）リボン）のようなバルクウエハでも良い。

本発明の第３の形態にかかる光起電デバイス６は、（図３に示すように）エピタキシャルセルであり、バルク領域１３と第１エミッタ領域１１は、基板１０（例えば、リボン基板、セラミック基板、シリコンのような高ドープ半導体（単結晶または多結晶または低価格多結晶）基板）の上にエピタキシャル成長される。この場合、基板１０は光起電デバイスの活性な部分ではなく、エピタキシャル層の機械的サポートとして提供される。エピタキシャル層は、例えばＢＳＦ（裏面電界）層１５、ベース領域１３、およびエミッタ領域１１、１２を含む。エピタキシャルセルの場合、ｐｎ接合は、エピタキシャル成長ベース領域１３とエピタキシャル成長第１エミッタ領域１１との界面に形成される。金属コンタクト１６は、光起電デバイス６の表面２２と裏面２３の双方に形成される。

本発明の具体例にかかる光起電デバイス６は、（図４に示すように）バルク光起電セルであり、基板１０は光起電デバイスの活性な部分である。特に、基板１０は、光起電デバイス６のベース領域１３を形成する。この場合、エミッタ領域のみが、（ベース領域１３の上に）エピタキシャル成長される。ＰＮ接合は、基板１０（ベース領域１３）とエピタキシャル成長した第１エミッタ領域１１の間の界面に形成される。

本発明の具体例にかかる光起電デバイス６の製造方法は、ベース領域１３の上に、本発明の具体例にかかるエミッタ構造５を形成する工程を含む。本発明の具体例にかかるエミッタ構造５を形成した後に、例えばパッシベーション層または層のスタックを用いて表面２２のパッシベーションが行われる（図示せず）。そのようなパッシベーション層や層のスタックは、誘電体層または誘電体層のスタックを含む。そのような層は、例えば熱酸化またはプラズマ誘起ＣＶＤ（ＰＥＣＶＤ）のような手段で形成された例えば酸化シリコン、例えばプラズマ誘起ＣＶＤ（ＰＥＣＶＤ）または低圧ＣＶＤ（ＬＰＣＶＤ）のような手段で形成される窒化シリコン、または常圧ＣＶＤ（ＡＰＣＶＤ）の手段で形成される酸化チタン（ＴｉＯ_２）を含む。パッシベーション層または層のスタックを、光起電セル６の表面のパッシベーションに適用すると、光起電セルの性能が改良される。

パッシベーション後に、例えばＺｎＳおよび／またはＭｇＦ_２、ＭｇＦ_２と組み合わせた窒化シリコン（ＳｉＮ_ｘ）を含みまたはこれらからなる反射防止コーティングのような、単層または層のスタックを含む反射防止コーティングが適用される（図示せず）。しかしながら、当業者に知られた他の材料を、反射防止コーティングの形成に使用しても良い。

本発明の具体例にかかる光起電デバイス６を作製する方法は、更にコンタクト形成プロセス、即ちデバイスの表面２２および／または裏面２３にコンタクト１６を形成するプロセスを含む。特別な具体例では、金属コンタクト１６は、スクリーン印刷、ディスペンジング、インクジェット印刷、めっき、蒸着またはこれらの技術のいずれかの組み合わせの手段により形成される。代わりに、例えば、実験室規模では、例えば、銀層を厚くするために、めっき（電解メッキまたは無電解めっき）と組み合わせて、チタン／パラジウム／銀スタック（例えば５０ｎｍ／７０ｎｍ／２０００ｎｍ）を含む、またはこれらからなるような、（例えば電子ビーム蒸着により形成された）蒸着コンタクトが使用される。しかしながら、当業者に知られた他の方法または材料が用いられても良い。

本発明の第３の形態にかかる具体例では、光起電デバイス６は、更に、図５に示すように、第１エミッタ領域１１とベース領域１３との間に、アンドープ層または意図しないドープ層３０を含んでも良い。そのようなアンドープ層または意図しないドープ層３０の厚さは、０ｎｍと１０００ｎｍの間、または０ｎｍと５００ｎｍの間、または０ｎｍと３００ｎｍの間、または０ｎｍと２５０ｎｍの間、または０ｎｍと１００ｎｍの間である。アンドープまたは意図しないドープ層３０は、例えばシリコンのような半導体材料を含みまたはこれからなる。そのようなアンドープ層または意図しないドープ層３０の存在は、結果の光起電セルの性能に有利であることが示される。

表１は、ベース領域１３とエミッタ領域１１との間のアンドープ層または意図しないドープ層３０の、光起電セル６の性能への影響を示す実験結果を示す。光起電セルの第１のグループ（ラベルＳＣ ｉ）はｐ型ベース領域１３／ｎ^＋型第１エミッタ領域１１／ｎ^＋＋型第２エミッタ領域１２を含み、中間のアンドープ層３０は有さない。光起電セルの第２のグループ（ラベルＳＣ ｕｎｄｏｐ ｉ）は、厚さ４００ｎｍのアンドープまたは意図しないドープ層３０を、ベース領域１３とエミッタスタック１１、１２との間に有する。表１に示された光起電セル６は、テクスチュアでは無い。結果から、ベース領域１３とエミッタ構造５との間にアンドープまたは意図しないドープ層３０が存在することは、短絡電流（Ｊ_ｓｃ）を増加させ、曲線因子（ＦＦ）を増加させ、変換効率を増加させる。

理由を比較するために、高ドープされた第２エミッタ領域の形成前のテクスチュアを表すために、実験が行われた。プラズマテクスチュア実験が行われ、テクスチュアは、第２エミッタ領域１２の形成後のみに行われた（これは、第２エミッタ領域１２の形成前にテクスチュアが行われる本発明の具体例とは異なる）。平均厚さが約５００ｎｍである第２エミッタ領域１２は、形成され、プラズマテクスチュアされた。例えばシリコンである、平均４５０ｎｍの半導体材料が、テクスチュアプロセスで除去され、平均厚さ５０ｎｍの高ドープ第２エミッタ層が残された。しかしながら、テクスチュアプロセスの有効性は、４５０ｎｍの例えばシリコンのような半導体材料が除去された場合に限定され、即ち、テクスチュア表面での光の反射の低減は、光起電デバイス６の短絡電流に実質的に影響するには不十分である。更に、数１０ｎｍの精度でこのテクスチュアプロセスを制御することは困難である。結果として、多くドープしすぎた第２エミッタ領域１２の材料がいくかの場所に残り、表面の貧弱なテクスチュアと組み合わされて、高いオージェ損失（Auger-loss）や、光起電デバイスの低いＪ_ｓｃ（短絡電流）値となる。他の場所では、（例えば図６の左図に示すように）第２エミッタ領域１２中に「正孔」が形成される。それらの正孔はＦＳＦ（表面場）を部分的に破壊し、低いＶ_ｏｃ（開回路電圧）値にする。

表２は、そのようなテクスチュアアプローチ（即ち、第２エミッタ領域１２の形成後のテクスチュア）を用いて得られた結果を示す。表２に示された最初の３つの試料では、第１エミッタ領域１１と第２エミッタ領域１２が形成され第２エミッタ領域１２はテクスチュアチュア中に部分的にエッチングされる。３つの最後の試料は、最初の３つの試料より長時間テクスチュアされ、第１エミッタ領域１１のみを有する。表２に示された結果から結論づけられるように、最初の試料の短絡電流Ｊ_ｓｃは、第１エミッタ領域のみを備えた試料で得られた短絡電流より低い。第２エミッタ領域１２の形成後にテクスチュアが行われた試料の低い短絡電流は、主に、残った高ドープ第２エミッタ領域１２中でのオージェ再結合（Auger recombination）によるものであり、第２エミッタ領域１２は幾つかの場所でなおも厚い。

図６は、完全なエミッタスタックがテクスチュアされる、即ち、第２エミッタ領域１２の形成後にテクスチュアされるプロセス（上述のように、この直接的なプロセスはうまくいかない）と、本発明の具体例にかかる、第１エミッタ領域１１がテクスチュアされ、第２エミッタ領域１２がテクスチュア後に形成されるプロセスとの間の違いを示す。

テクスチュアされた表面との組み合わせで良好なＦＳＦを有するように、高ドープ第２エミッタ領域１２の成長は、第１エミッタ領域１１のテクスチュア後に行われる。本発明の具体例にかかるこのプロセスシーケンスは、プラズマエッチングのような、適したテクスチュア方法により、第１エミッタ領域１１からシリコンのような半導体材料を、約１μｍのような予め決められた厚さだけ除去し、表面において、例えば１５％より低いような低い光反射を得る。テクスチュア表面上でのエピタキシャル成長は、例えば高欠陥層のような低品質となり、これは図７ａおよび図７ｂのＳＥＭ写真に見られる。それにもかかわらず、（第２エミッタ領域１２に対応する）それらの層の厚さが比較的小さい場合、（欠陥の増加による）開回路電圧の損失を、（テクスチュア表面による）短絡回路電流により補填することが可能である。テクスチュア表面上にエピタキシャル成長された層の欠陥エッチングは、約１×１０^８ａｔ／ｃｍ^３の欠陥密度を表した。

実験の最初のセットでは、本発明の具体例にかかる光起電セル、即ち、第１エミッタ領域１１および第２エミッタ領域１２の間にテクスチュアを有する光起電セルが、実験室規模のプロセスで作製された。表３に結果を示す。約６３５ｍＶの開回路電圧が得られ、それらの結果は、テクスチュアの無い光起電セルで得られた開回路電圧と比較した。（約７７％の）良好な曲線因子と最大で２３．５ｍＡ／ｃｍ^２の短絡電流が、（反射防止コーティング無しに）得られた。第１エミッタ領域１１と第２エミッタ領域１２の間にテクスチュアを有さない同等の光起電セルと比較して、４．５ｍＡ／ｃｍ^２の絶対的な電流の増加である。

第２のセットの実験では、本発明の具体例にかかる光起電セルは、スクリーン印刷プロセスでコンタクト形成する、一般的な工業規模のプロセスを用いて形成された。多結晶低価格オフスペック材料が、基板材料として使用された。５×１０^１８ｃｍ^−３のドーピング濃度を有する、厚さ２０００ｎｍのｎドープ第１シリコン層２０を形成した後、プラズマテクスチュアの手段により表面がテクスチュアされ、これにより、０．５μｍから０．７μｍのシリコンが除去され、第１エミッタ領域１１を形成する。プラズマテクスチュア後に、高ドープ第２エミッタ領域１２が、厚さ５０ｎｍで、活性ヒ素ドーピング濃度が４×１０^１９ｃｍ^−３で成長された。この試料の一部の上に、ドライ酸化プロセスにより１７ｎｍの薄い酸化層が形成された、ＳｉＮ_ｘ堆積工程が、反射防止コーティングを形成するために全ての試料上で行われた。スクリーン印刷は、試料にコンタクトするために使用された。表４に結果を示す。

表４に見られるように、Ｊ_ｓｃへの酸化の影響は大きい。これは、Ｖ_ｏｃに対しては、同様の影響とはならない。効率は、酸化されたセルの方が明らかに良くなっている。図８は、以下の試料についてのＩＱＥ（内部量子効率）を示すグラフである。
セル１：酸化を行わない試料
セル２：酸化された試料
セル３：最良の酸化された試料
セル４：拡散エミッタ構造を有するスクリーン印刷されたエピセル（ＩＱＥのみ）

ＩＱＥに対する酸化の影響は明らかであるとともに、反射に対して負の影響を与えていない。長波長では、全てのＩＱＥが一致する。非常に短波長（３５０ｎｍ〜４００ｎｍ）では、エミッタＣＶＤセルのＩＱＥは、拡散セルより良くなっている。これは、酸化物の良好なパッシベーション品質に関連するものと思われる。

Claims (17)

1. 基板（１０）の上にエミッタ構造（５）を形成する方法であって、
   基板（１０）の上に、ドープされた半導体材料を含む第１層（２０）をエピタキシャル成長する工程であって、ドープされた半導体材料は、基板のドーピング型と反対の第１ドーピング型のドーパントでドープされた工程と、
   その後に、第１層（２０）の表面をテクスチュアして、これにより第１テクスチュア面（２１）を有する第１エミッタ領域（１１）を、第１層（２０）から形成する工程と、
   続いて、第１テクスチュア面（２１）に、第２テクスチュア面（２２）を有する第２エミッタ領域（１２）を形成する工程と、を含む方法。
2. 第１層（２０）を形成する工程は、基板（１０）の表面上に第１層（２０）をエピタキシャル成長する工程を含む請求項１に記載の方法。
3. 第１層（２０）の表面をテクスチュアする工程は、第１層（２０）をプラズマエッチングする工程を含む請求項１または２に記載の方法。
4. 第２エミッタ領域（１２）を形成する工程は、第１テクスチュア面（２１）の上に第２エミッタ領域（１２）を成長する工程を含む請求項１〜３のいずれか１項に記載の方法。
5. 第２エミッタ領域（１２）を成長する工程は、第２エミッタ領域（１２）をエピタキシャル成長する工程を含む請求項４に記載の方法。
6. 第２エミッタ領域（１２）を形成する工程は、第１エミッタ領域（１１）の中の上部に第２エミッタ領域（１２）を形成する工程を含む請求項１〜３のいずれか１項に記載の方法。
7. 第２エミッタ領域（１２）を形成する工程は、拡散、注入、またはレーザードーピングの手段により第２エミッタ領域を形成する工程を含む請求項６に記載の方法。
8. 第１エミッタ領域（１１）と、第１エミッタ領域（１１）に隣接する第２エミッタ領域（１２）とを含み、第１エミッタ領域（１１）と第２エミッタ領域（１２）との間に界面（１４）を有するエミッタ構造（５）であって、
   第１エミッタ領域（１１）と第２エミッタ領域（１２）との間の界面（１４）がテクスチュア界面（１４）であるエミッタ構造（５）。
9. 第１エミッタ領域（１１）の平均厚さは、０．２μｍから１０μｍまでの間である請求項８に記載のエミッタ構造（５）。
10. 第１エミッタ領域（１１）は、１０^１５ｃｍ^−３から１０^１９ｃｍ^−３までの間のドーピング濃度を有する請求項８または９に記載のエミッタ構造（５）。
11. 第１エミッタ領域（１１）は、一定または一定でないドーピング濃度を有する請求項８〜１０のいずれか１項に記載のエミッタ構造（５）。
12. 第２エミッタ領域（１２）の平均厚さは、５ｎｍから１μｍまでの間である請求項８〜１１のいずれか１項に記載のエミッタ構造（５）。
13. 第２エミッタ領域（１２）は、５×１０^１８ｃｍ^−３から１０^２２ｃｍ^−３までの間のドーピング濃度を有する請求項８〜１２のいずれか１項に記載のエミッタ構造（５）。
14. 第２エミッタ領域（１２）は、一定または一定でないドーピング濃度を有する請求項８〜１３のいずれか１項に記載のエミッタ構造（５）。
15. 界面（１４）における第２エミッタ領域（１２）のドーピング濃度は、界面（１４）における第１エミッタ領域（１１）のドーピング濃度より少なくとも１０倍高い請求項８〜１４のいずれか１項に記載のエミッタ構造（５）。
16. ベース領域（１３）と、請求項８〜１５のいずれか１項にかかるエミッタ構造（５）とを含む光起電デバイス。
17. 更に、ベース領域（１３）とエミッタ構造（５）との間に、意図せずにドープされた層（３０）を含む請求項１６に記載の光起電デバイス。

Images