JP5347302B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5347302B2 JP5347302B2 JP2008089741A JP2008089741A JP5347302B2 JP 5347302 B2 JP5347302 B2 JP 5347302B2 JP 2008089741 A JP2008089741 A JP 2008089741A JP 2008089741 A JP2008089741 A JP 2008089741A JP 5347302 B2 JP5347302 B2 JP 5347302B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- trench
- semiconductor device
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明の第1実施形態について説明する。図1は本実施形態の半導体装置の断面構成を示す図であり、この図に基づいて説明する。
本発明の第2実施形態について説明する。本実施形態の半導体装置は、第1実施形態に対して、p+型ベース層12とn+型エミッタ層13との間に絶縁膜を配置したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図2は本実施形態の半導体装置の断面構成を示す図である。
本発明の第3実施形態について説明する。本実施形態の半導体装置は、第1実施形態に対して、高濃度n+型層9の形成場所を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図3は本実施形態の半導体装置の断面構成を示す図である。
(1)上記各実施形態では、npnトランジスタのブレークダウン電圧に着目してサージ電流による発熱を抑制することができる半導体装置を説明したが、サージ電流による発熱を抑制することができる半導体装置は上記各実施形態の構成に限られるものではない。例えば、図4は他の実施形態にかかる半導体装置の断面構成を示す図であり、図5は図4に示す半導体装置の上面レイアウトを示す図である。なお、図4は、図5中のA−A断面図に対応している。以下に、他の実施形態にかかる半導体装置の構成を説明するが上記第1実施形態と同様である部分は説明を省略する。
2 埋込絶縁膜
3 SOI層
7 n−型コレクタ層
8 第1のトレンチ
9 高濃度n+型層
10 絶縁膜
11 埋込n+型層
12 p+型ベース層
13 n+型エミッタ層
14 第2のトレンチ
15 p+型層
16 絶縁膜
17 埋込p+型層
Claims (2)
- 半導体層(3)で構成される第1導電型のコレクタ層(7)と、
前記コレクタ層(7)に形成されている前記コレクタ層(7)よりも不純物濃度が高い第1導電型の高濃度層(9)と、
前記コレクタ層(7)の表層部に形成されている第2導電型のベース層(12)と、
前記ベース(11)層の内部に形成されている第1導電型のエミッタ層(13)と、
前記コレクタ層(7)に形成され、前記高濃度層(9)に対して前記ベース層(12)および前記エミッタ層(13)が形成されている方向と反対の方向に形成されており、前記ベース層(12)よりも不純物濃度が低く、ダイオードとして機能する第2導電型層(15)と、を有する半導体装置であって、
前記コレクタ層(7)には表面から第1のトレンチ(8)が形成されており、前記第1のトレンチ(8)のうち、側壁に絶縁膜(10)が配置されていると共に、内部に第1の導体層(11)が埋め込まれており、前記高濃度層(9)は、前記第1のトレンチ(8)の底面および側壁のうち底面側の端部を覆い、前記第1のトレンチ(8)の底面から前記コレクタ層(7)の裏面方向と前記第1のトレンチ(8)の底面と平行な方向、および前記第1のトレンチ(8)の底面の端部から前記コレクタ層(7)の表面方向に第1導電型の不純物が拡散されることにより形成されており、
前記第1のトレンチ(8)は前記ベース層(12)および前記エミッタ層(13)を貫通して形成されていることを特徴とする半導体装置。 - 半導体層(3)で構成される第1導電型のコレクタ層(7)と、
前記コレクタ層(7)に形成されている前記コレクタ層(7)よりも不純物濃度が高い第1導電型の高濃度層(9)と、
前記コレクタ層(7)の表層部に形成されている第2導電型のベース層(12)と、
前記ベース(11)層の内部に形成されている第1導電型のエミッタ層(13)と、
前記コレクタ層(7)に形成され、前記高濃度層(9)に対して前記ベース層(12)および前記エミッタ層(13)が形成されている方向と反対の方向に形成されており、前記ベース層(12)よりも不純物濃度が低く、ダイオードとして機能する第2導電型層(15)と、を有する半導体装置であって、
前記コレクタ層(7)には表面から第1のトレンチ(8)が形成されており、前記第1のトレンチ(8)のうち、側壁に絶縁膜(10)が配置されていると共に、内部に第1の導体層(11)が埋め込まれており、前記高濃度層(9)は、前記第1のトレンチ(8)の底面および側壁のうち底面側の端部を覆い、前記第1のトレンチ(8)の底面から前記コレクタ層(7)の裏面方向と前記第1のトレンチ(8)の底面と平行な方向、および前記第1のトレンチ(8)の底面の端部から前記コレクタ層(7)の表面方向に第1導電型の不純物が拡散されることにより形成されており、
前記コレクタ層(7)には表面から第2のトレンチ(14)が形成されており、前記第2のトレンチ(14)のうち、側壁に絶縁膜(16)が配置されていると共に、内部に第2の導体層(17)が埋め込まれており、前記第2導電型層(15)は、前記第2のトレンチ(14)の底面および側壁のうち底面側の端部を覆い、前記第2のトレンチ(14)の底面から前記コレクタ層(7)の裏面方向と前記第2のトレンチ(14)の底面と平行な方向、および前記第2のトレンチ(14)の底面の端部から前記コレクタ層(7)の表面方向に第2導電型の不純物が拡散されることにより形成されており、
前記第1のトレンチ(8)は前記ベース層(12)および前記エミッタ層(13)を貫通して形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008089741A JP5347302B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008089741A JP5347302B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246083A JP2009246083A (ja) | 2009-10-22 |
JP5347302B2 true JP5347302B2 (ja) | 2013-11-20 |
Family
ID=41307669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008089741A Expired - Fee Related JP5347302B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5347302B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330334A (ja) * | 1989-06-28 | 1991-02-08 | Toshiba Corp | バイポーラトランジスタの製造方法 |
JP4056218B2 (ja) * | 2000-12-27 | 2008-03-05 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
JP2003152163A (ja) * | 2001-11-19 | 2003-05-23 | Matsushita Electric Ind Co Ltd | 半導体保護装置 |
JP4687024B2 (ja) * | 2004-03-02 | 2011-05-25 | 富士電機システムズ株式会社 | 半導体装置 |
-
2008
- 2008-03-31 JP JP2008089741A patent/JP5347302B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246083A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI445161B (zh) | 半導體裝置及其製備方法 | |
JP2013073992A (ja) | 半導体装置 | |
JP5749616B2 (ja) | 半導体装置 | |
JP5525736B2 (ja) | 半導体装置及びその製造方法 | |
JP2008130983A (ja) | 半導体装置およびその製造方法 | |
JP2006324412A (ja) | 半導体装置 | |
JP2007220814A (ja) | 半導体装置 | |
JP6295444B2 (ja) | 半導体装置 | |
US20080258263A1 (en) | High Current Steering ESD Protection Zener Diode And Method | |
JP2010114320A (ja) | 半導体装置 | |
JP2007165370A (ja) | 半導体装置及びその製造方法 | |
JP2006269551A (ja) | 半導体装置及びその製造方法 | |
JP2010062315A (ja) | 半導体装置 | |
JP2009004763A (ja) | 半導体装置 | |
JP5168765B2 (ja) | 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード | |
JP5347302B2 (ja) | 半導体装置 | |
JP2021002548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5206104B2 (ja) | ツェナーダイオードの製造方法 | |
JP4744103B2 (ja) | 抵抗素子を含む半導体装置及びその製造方法 | |
JP3490060B2 (ja) | 半導体装置およびその製造方法 | |
JP5567927B2 (ja) | 半導体装置 | |
CN101866856A (zh) | Npn晶体管及其制作方法 | |
JP2008235891A (ja) | バイポーラトランジスタ及びその製造方法 | |
JP5163212B2 (ja) | 半導体装置及びその製造方法 | |
JP2007281259A (ja) | 静電保護素子及び静電保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5347302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |