JP5335685B2 - 遅延線の較正 - Google Patents

Description

本出願は、一般に通信に関する、そしていくつかの態様において遅延線（ｄｅｌａｙ ｌｉｎｅ）を較正すること（ｃａｌｉｂｒａｔｉｎｇ）に関する。

遅延線は、信号に対して既知の遅延を与えるために機構を提供する。例えば、遅延線への信号入力は、所定時間の後に比較的そのまま遅延線を出ることができる。

遅延線の典型的な用途は、異なる位相を持つクロック信号を供給するためにクロック信号を遅らせることを含む。遅延線の別の典型的な用途は、他の信号における情報によりその信号（例えばクロックエッジまたはデータ）における情報を整列させる回路において信号を遅らせることを含む。別の考えられる用途は、超広帯域の送信基準の送信機および受信機の遅延に関する。送信機については、与えられた遅延は、基準パルスとデータパルスの間で提供され得る。受信機については、基準パルスをデータパルスと相関するために、その同じ遅延が基準パルスに対して与えられ得る。遅延線は、さらにインバータのチェーンに基づいた遅延線のように、クロック発生のためのリングオシレータにおいて使用され得る。遅延線は、さらに利得要素を通して遅延フィードバックを伴う超再生受信機（ｓｕｐｅｒ ｒｅｇｅｎｅｒａｔｉｖｅ ｒｅｃｅｉｖｅｒ）として使用され得る。他の多くの用途がありえる。

実際上、遅延線の実際の遅延は、その公称の所期の値と変わるかもしれない。例えば、集積回路の処理変動および温度のような要因は、遅延線の実際の遅延を公称値より高くさせるかまたはより低くさせるかもしれない。集積回路の処理変動による遅延線の遅延への影響は、比較的静的である。すなわち、一旦遅延線が製造されれば、その遅延線の実際の遅延は、その公称値よりわずか下または上である特定の値であり得る。温度変動による遅延線の遅延への影響は、比較的動的かもしれない。ここで、遅延は、使用環境における温度の変化に応じて時間にわたって偏移するかもしれない。

従って、比較的精密な遅延を必要とするアプリケーションは、遅延線較正（ｄｅｌａｙ ｌｉｎｅ ｃａｌｉｂｒａｔｉｏｎ）のいくつかの形態を組込むかもしれない。例えば、調整可能な遅延線の遅延は、遅延線に供給される制御信号の値に基づいて変化させられ得る。この場合、制御機構は、与えられた値の範囲（例えば、公称の遅延のあるパーセンテージ内）での遅延を維持するように遅延線の遅延を調節するために使用することができる。ここで、対応（ｐｒｏｖｉｓｉｏｎｓ）は、遅延線の現在の遅延を測定するか推定するためになされ得る。遅延が希望の値の範囲内にないことをこの測定値か推定値が示す場合、制御信号は、遅延線の遅延を許容値に戻すように調節するために使用され得る。

開示の選択された態様の概要が以下に続く。便宜上、開示の１つ以上の態様が「態様（ａｎ ａｓｐｅｃｔ）」または「態様（ａｓｐｅｃｔｓ）」とここに単に呼ばれ得る。

いくつかの態様において、調整可能な遅延線は、遅延線の遅延を希望の値の範囲内に維持するために較正される。信号は遅延線に供給される。そして、遅延線の結果として生じる出力は、遅延線を通して遅延の表示を得るように処理される。そのとき、その表示に基づいて必要なときに、遅延線の遅延は調節される。

いくつかの態様において、期間を通して遅延線により信号について与えられた累積的な遅延を算定するために、信号は、遅延線を複数回通過される。累積的な遅延は、そのとき、遅延線の遅延を調節する必要があるかどうか決定するために、予定された累積的な遅延と比較される。これは、例えば、信号が遅延線により出力される回数をカウントし、このカウントを予定カウント（ｅｘｐｅｃｔｅｄ ｃｏｕｎｔ）と比較することにより遂行され得る。

いくつかの態様において、パルス信号は、遅延線の入力に供給される。そして、その遅延線の出力は遅延線の入力にフィードバックされる。遅延線の出力に結合（ｃｏｕｐｌｅ）されたカウンタは、パルス信号が遅延線により出力される回数を数える。カウンタにより生成されたカウントは、次に、遅延線によりパルス信号について与えられた遅延が予定の範囲内の値にあるかどうか決定するために、予定カウントと比較される。この比較に基づいて、適切な制御信号は、必要ならば遅延を調節するために遅延線に供給され得る。

いくつかの態様において、対応（ｐｒｏｖｉｓｉｏｎ）は、遅延線を複数回通過されている信号の結果として信号に対して付与されるかもしれないひずみを補償するためになされ得る。例えば、フィードバックループにおける利得は、信号の振幅における変化を補償するために、必要なときに、供給され調節され得る。さらに、信号の再生器は、信号のひずみを補償するためにフィードバックループにおいて提供されてもよい。

いくつかの態様において、デジタル信号は、遅延線を繰り返し通過され得る。例えば、排他的論理和（ｅｘｃｌｕｓｉｖｅ−ｏｒ）（「ＸＯＲ」）ゲートのようなコンバイナ（ｃｏｍｂｉｎｅｒ）は、遅延線の入力にステップ信号および遅延線の出力を結合することができる。ここで、ステップ遷移が出力からＸＯＲゲートに供給されるので、遷移は、ＸＯＲゲートの出力において生じ、それによって遅延線に与えられる繰り返しの交番する信号（ｒｅｐｅｔｉｔｉｖｅ ａｌｔｅｒｎａｔｉｎｇ ｓｉｇｎａｌ）をもたらすだろう。遅延線の出力に結合されたカウンタは、信号が遅延線により出力される回数をそれによってカウントすることができる。つぎに、このカウントは、予定カウントと比較され得る、そして、この比較に基づいて遅延線の遅延が必要に応じて調整される。

いくつかの態様において、遅延線を通った遅延は、遅延線が信号に対して与える位相シフトの分析に基づいて計算することができる。例えば、基準信号（例えば正弦波のような連続信号）は、遅延した基準信号を生成するために遅延線の入力に供給され得る。次に、基準信号および遅延した基準信号は、両方の信号の位相成分を含む連結信号（ｃｏｍｂｉｎｅｄ ｓｉｇｎａｌ）を生成するように連結させられ得る。連結信号の振幅は、遅延した基準信号に対して与えられた遅延に関する表示（ｉｎｄｉｃａｔｉｏｎ）を提供する。したがって、連結信号の振幅の検出により、必要に応じて、遅延線の遅延は調節され得る。

いくつかの態様において、遅延線は送信基準システムに組み入れられる。送信機基準システムにおいて、送信波形は、データパルスが後続するテンプレートパルス（例えば基準パルス）から成る。そこにおいて、ビット値は、例えば、基準パルスとデータパルスの間の差分（ｄｉｆｆｅｒｅｎｔｉａｌ）として符号化されるかもしれない。ここで、データパルスは、既知の時間間隔で基準パルスに後続するだろう。従って、基準パルスとデータパルスの間の所要の間隔を提供するために、遅延線は送信機において使用され得る。反対に、受信機において、遅延線は、対応するデータパルスに合わせて基準パルスを並べるために受信基準パルスを遅らせるために使用され得る。

これらおよび開示の他の特徴、態様および利点は、以下の詳細な説明、添付された請求項および添付の図面に関して熟考された時、より完全に理解されるだろう。

一般的慣習に従って、図面において示された種々の特徴は、一定の縮尺で描かれていないかもしれない。従って、種々の特徴の寸法は、明瞭さのために任意に拡大されるかもしれないし縮小されるかもしれない。さらに、図面のうちのいくつかは明瞭さのために単純化されているかもしれない。したがって、図面は、与えられた装置または方法の構成要素のすべてを描いていないかもしれない。最後に、同じ参照数字は明細書と図の全体にわたって同じ特徴示すために使用され得る。

遅延線を較正するためにフィードバックを使用する装置のいくつかの典型的な態様の簡略ブロック図である。 遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。 遅延線を通してフィードバックされたパルス信号をカウントすることにより、遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。 遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。 遅延線を較正するためにデジタル・フィードバック信号を使用する装置のいくつかの典型的な態様の簡略ブロック図である。 デジタル・フィードバック信号を使用して、遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。 送信基準システムのいくつかの典型的な態様の簡略図である。 送信基準信号を送信するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。 送信基準信号を受信するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。 基準信号および遅延基準信号を連結させることにより、遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。 基準信号および遅延基準信号を連結させることにより遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。 遅延線を較正するためにフィードバックを使用する装置のいくつかの典型的な態様の簡略ブロック図である。 送信基準システムのいくつかの典型的な態様の簡略図である。 信号および遅延信号を連結させることにより遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。

詳細な説明

開示の種々の態様は、以下に説明される。ここの教示が種々様々の形式で具体化されること、および、ここに示された任意の特定の構成および／または機能も単に代表的なことは明白に違いない。ここにおける教示に基づいて、当業者は、ここに開示された態様が他の態様と独立して実現され得ること、およびこれらの態様の２つ以上が種々のやり方で連結され得ることを認識するべきである。例えば、ここに述べられた任意の数の態様を使用して、装置は実現され、および／または、方法は実行されてもよい。さらに、ここに述べられた態様の１つ以上に加えて、またはそれ以外の他の構成および／または機能を使用して、装置は実現され、および／または、方法は実行されてもよい。

図１は、遅延線１０２の較正のために装置１００のある態様を示す。簡潔に言うと、信号発生器１０４からの信号がフィードバック経路１０６経由で遅延線１０２を通して繰り返し供給されるように、遅延線１０２はフィードバックコンフィギュレーションにおいて設定される。コントローラ１０８は、遅延線１０２の遅延が所要の遅延の値の範囲内にあるかどうか決定するために、信号に対して与えられる、結果として生じる累積的な遅延を計算する。例えば、コントローラ１０８は、カウンタ１１０に関連して、与えられた期間内に遅延線１０２を信号が通過した回数のカウント１１２を得ることができる。コントローラ１０８は、このカウントを、その期間に対するカウントの期待値を示すしきい値１１４および／または予定カウントと比較する。遅延線１０２の遅延が、所要の範囲内にないことを比較が示す場合、それに応じてコントローラ１００は遅延線１０２の遅延を調節する。

遅延線を較正するために使用され得る典型的な操作が、図２に関連して説明されるだろう。便宜上、図２（またはここにおける他のフローチャート）の操作は、特定の構成要素により行なわれるように説明されるかもしれない。しかしながら、これらの操作が他の構成要素により、および／またはそれらに関連して行なわれてもよいことは認識されるべきである。

遅延線の較正動作は、種々の時に行なわれ得る。一般に、関連する回路がパワーアップされる時、装置１００は較正手順を行なうだろう。さらに、装置１００は、時々（例えば周期的に）または、いくつかの刺激（ｓｔｉｍｕｌｕｓ）に応えて較正操作を行なってもよい。例えば、較正動作は、装置１００が温度の変化を検出する時、始められてもよい。したがって、装置１００は、与えられたしきい値を越える温度変化があったかどうか決定するために使用される温度センサー（示されない）を含んでいてもよい。回路が非動作中または動作中の時、較正が行なわれてもよい。後のケースにおいて、対応（ｐｒｏｖｉｓｉｏｎｓ）は、較正手順が関連する回路の動作に著しく影響を与えないことを保証するようになされ得る。

最初に（例えばパワーアップ時に）、遅延線１０２の遅延は、基準値かデフォルト値にセットされ得る。この場合、下に説明される較正動作は、目標値（例えば許容値の範囲内の値に対して）に遅延線の遅延を調節するように行なわれ得る。

図２においてブロック２０２により表されるように、信号発生器１０４は、カップラ１２０を介して遅延線１０２の入力１１８に結合される信号（ライン１１６により表されるように）を発生する。より詳細に下に説明されるように、カップラ１２０は、加算器、論理ゲートまたは他のいくつかの適当な結合機構を含み得る。ブロック２０４により表されるように、信号は、それが遅延線１０２を通り抜けるのでそれにより遅延される。

遅延線１０２の出力１２２は、カップラ１２０を含むフィードバック経路１０６経由で入力１０６に対して結合されている。従って、信号発生器１０４からの信号は、遅延線１０２を通り抜けた後、その信号は入力１０６にフィードバックされるだろう（ブロック２０６）。したがって、信号は遅延線１０２を通過する毎に繰り返し遅延されるだろう。

ブロック２０８で、カウンタ１１０は、遅延線１０２が（ライン１２４により表されるように）信号を出力すると毎回、カウントを増加する。言いかえれば、カウンタ１１０は、信号が遅延線１０２およびフィードバック経路１１２を通してラウンドトリップ（ｒｏｕｎｄ−ｔｒｉｐ）を完了すると、毎回、カウントを増加する。従って、各カウントは、遅延線１０２の遅延に相当する期間を表す。カウンタ１１０は、（ライン１１２により表されるように）対応する信号を介してコントローラにカウントを供給する。

ブロック２１０により表されるように、コントローラ１０８は、遅延線１０２の遅延が目標値の範囲内にあるかどうかを決定するためにカウント１１２を使用する。ここで、比較器１２６は、カウントを、カウントの許容値の範囲を定義する予定カウントおよびしきい値１１４と比較することができる。例えば、比較器１２６は、カウント１１２と予定カウント値との間のカウント差を決定することができる。この差が、許容量（例えばしきい値）より大きい場合、比較器は、遅延線１０２の遅延を調節する必要があることを示す信号を生成することができる。さらに、比較器１２６は、カウント１１２が予定カウント値より大きいか、または、それより小さいかどうかを決定する。したがって、比較器１２６により生成された信号は、さらに（例えば、カウント１１２が高すぎるか低すぎるかにそれぞれ基づいて）遅延線１０２の遅延を増加させるか、減少させる必要があることを示すことができる。

比較器１２６からの信号に基づいて、コントローラ１０８は、遅延線１０２の遅延を制御する制御信号（ライン１２８により表されるように）を調節する。典型的なインプリメンテーションにおいて、これは遅延線１０２の遅延における対応する漸進的変化（ｉｎｃｒｅｍｅｎｔａｌ ｃｈａｎｇｅ）Δを引き起こす定義済みのステップ値により制御信号１２８を調節することを含んでいる。従って、図１の例において、ステップ制御構成要素１３０は、ステップ増加において制御信号１２８の大きさ（例えば正または負方向における）を調節する。

制御信号１２８におけるこの変化は、遅延線１０２の遅延における対応する漸進的変化Δを生じる。例えば、調整可能な遅延線は、スイッチドキャパシターまたはバラクターを介して実装された調整可能な群遅延のフィルターを含み得る。または、調整可能な遅延線は、可変長伝送路、サンプルアンドホールド・タップ遅延線または他のいくつかの調整可能な構成を含むことができる。したがって、制御信号１２８は、これらの構成要素の１つ以上と相互に作用し、結果において、遅延線の「長さ（ｌｅｎｇｔｈ）」を制御することができる。

図２の操作は、そのとき、遅延線１０２の遅延が所要の範囲内となるまで、必要に応じて繰り返されてもよい。ここで、較正手順は、最適値（例えば時間にわたって所要の範囲の外側に落ちる可能性が最もありそうでない値）に遅延をセットすることを試みる反復過程であり得る。

いくつかの態様において、コントローラ１０８は、遅延線１０２の実際の遅延と所要の遅延の間の差の大きさに基づいている手法で、制御信号１２８を調節することができる。例えば、ステップ制御構成要素１３０は、カウント１１２と予定カウントの間の差の大きさに基づいてステップのサイズを調節することができる。したがって、ある場合には、遅延線１０２の遅延の変化は遅延誤差に比例するかもしれない。このように、コントローラ１０８は、遅延におけるより大きな漸進的変化Δの使用を通じて許容値に遅延線１０２の遅延をより速く調節することができる。

いくつかの態様において、コントローラ１０８は、カウント１１２が所要の時間期間にわたって引き継ぐであろうことを保証するように図１における１つ以上の構成要素の動作を制御することができる。ここで、コントローラ１０８は、信号（ライン１３４により表されるように）を介してカウンタ１１０の動作を制御するタイマー１３２（例えば１０ＭＨｚクロックによりクロックされる）を含むことができる。例えば、信号１３４は、（例えばカウンタのリセットにより）ある時点でカウンタ１１０にカウントを開始させ、（例えばカウンタを不能にすることにより）別の時点でカウントを停止させることができる。または、コントローラ１０８は、何時、カウント１１２を予定カウント／しきい値１１４と比較するかを決定するためにタイマー１３２からの信号を使用することができる。さらに、タイマー１３２からの信号に基づいて、コントローラ１０８は、信号発生器１０４に特定の時に信号１１６を生成させる信号（ライン１３６により表されるように）を生成することができる。例えば、信号発生器１０４は、カウント動作の時間間隔の初めに信号１１６を生成することができる。

目標の遅延値Ｄに遅延線１０２をセットするために使用され得るタイミング動作の一例が以下に続く。最初に、コントローラ１０８は、信号発生器１０４に単一パルス信号１１６を生成させるために、時刻Ｔ０において信号１３６を生成することができる。カウンタ１１０は、次に、Ｔ秒（例えば１μｓ）内に遅延線１０２により出力されるパルス信号の数Ｎをカウントする。｜Ｎ−Ｔ／Ｄ｜＜しきい値１１４（例えば１００カウント）である場合、遅延線１０２は、調整されると考えられる。そして、較正手順は終了する。都合よく、信号は、遅延線のより精密な較正を可能にするために、遅延における小さな変動が大きな測定可能な差となるように遅延線を通して複数回、転送され得る。

他の場合には、コントローラ１０８は、Ｔ秒内に遅延線により出力されるパルス信号の数Ｎを、所要の遅延に対応するパルス信号の予定の数Ｔ／Ｄと比較する。

Ｎ＞Ｔ／Ｄである場合、コントローラ１０８はステップ量Δだけ遅延を増加させる。Ｎ＜Ｔ／Ｄである場合、コントローラ１０８はステップ量Δだけ遅延を減少させる。他の場合には、コントローラ１０８は遅延を変更しない。較正プロセスは、次に、遅延線１０２の遅延が、Ｄの辺りの所要の範囲内になるまで、繰り返されてもよい。

より詳細に下に説明されるように、典型的なインプリメンテーションにおいて、遅延線１０２は、デバイス（図１に示されない）の特定の回路の信号を遅延させるだろう。従って、結合機構（例えば、図１に示されないトランジスターのような１つ以上のスイッチ）は、回路および装置１００の種々の構成要素を、遅延線１０２に対して結合する、および／または遅延線１０２から切り離す、ために提供され得る。このように、遅延線１０２が較正されることを可能にする構成と、遅延線１０２が回路の信号を遅延させる構成との間で、遅延線１０２を容易に切り替えることができる。特に、フィードバック経路１０６は、出力１２２と遅延線１０２の入力１１８を切り離すための機構（例えば、図１に示されない、トランジスターのようなスイッチ）を含むことができる。

ここで、図３および図４を参照すると、遅延線を較正する装置および方法の追加の詳細は、遅延線を通して供給されるパルス信号をカウントする装置の文脈において論じられるだろう。具体的には、図３は、遅延線３０２の較正のための装置３００のある態様を例示する。図４は、遅延線を較正するために行なわれ得る操作のある態様を例示する。

図４のブロック４０２により表されるように、パルス発生器３０４は加算器３０６を介して遅延線３０２の入力に対して結合されるパルス信号を生成する。遅延線３０２は、パルス信号を遅延させ（ブロック４０４）、そして、ライン３０８により表されるような遅延したパルス信号を出力する。

ブロック４０６により表されるように、加算器３０６を含むフィードバック経路３１０は、遅延線３０２の入力にパルス信号３０８を結合する。いくつかの態様において、フィードバック経路３１０は、それが遅延線３０２およびフィードバック経路３１０により定義されたループを通して繰り返し転送されるときに、パルス信号に与えられるかもしれない歪を補償する１つ以上の構成要素３１２を任意に含んでいてもよい。例えば、構成要素３１２は、パルス再生器（ｐｕｌｓｅ ｒｅｇｅｎｅｒａｔｏｒ）および／または増幅器として組み込むことができる。

パルス再生器は、例えば、ループを通過し繰り返されるパスにより引き起こされたパルス信号の形の任意のひずみ（例、スメアリング（ｓｍｅａｒｉｎｇ）または振幅不確実性）を補償するためにパルス信号を再整形（ｒｅｓｈａｐｅ）するように使用されてもよい（ブロック４０８）。ある場合には、そのような再整形は、ループの安定性を維持するのを助長することができる。パルス再生器は、例えば照合フィルター（ｍａｔｃｈｅｄ ｆｉｌｔｅｒ）のような種々の形態を取り得る。ここで、しかしながら、対応（ｐｒｏｖｉｓｉｏｎ）は、パルス再生器により信号に与えられた遅延が深刻な程度まで較正手順に悪影響を及ぼさないことを保証するように方策を講じられる必要があるかもしれない。

増幅器は、ループを繰り返し通過されたパスにより引き起こされるパルス信号の振幅の任意の変化を補償するためにフィードバック経路３１０に対して利得を提供するために使用され得る。いくつかのインプリメンテーションにおいて、装置３００は、パルス信号の振幅の任意の変化を自動的に補償することができる。例えば、増幅器の利得が低すぎれば、ループを通して繰り返し供給されるので、パルス信号は減衰するだろう。したがって、結局、パルス検出器３１４は信号を検出することができないかもしれない。他方では、利得が高すぎる場合、パルス信号とノイズは飽和するまで増幅され得る。再び、パルス検出器３１４はパルス信号を検出することができないかもしれない。

従って、いくつかの態様において、装置３００は、フィードバック経路における利得を較正するかもしれない。一例として、オプションのパルス検出器３１４は、ループを通り抜けて転送されたパルス信号が歪められたかどうか判断するために、遅延線３０２による１つ以上のパルス信号３０８の出力を検出することができる（ブロック４１０）。例えば、パルス検出器３１４は、与えられた数の繰り返し（例、１０００の回の繰り返し）後にパルス信号の強度を検出することができる。パルス振幅が大きすぎるか飽和している場合、利得は減少される。パルス振幅が小さすぎる場合、利得は高められる。この目的のために、パルス検出器３１４は、増幅器の利得を制御する、および／または構成要素３１２の他のいくつかの特性を制御する信号（ライン３１６により表されるような）を生成することができる（ブロック４１２）。この手順は、パルス振幅が受け入れ可能な許容差内になるまで、繰り返される。

いくつかの態様において、遅延線の較正が進行中である間、利得はダイナミックに調節され得る。例えば、以前のパルス振幅の機能が大きすぎたか小さすぎた場合、利得はそれぞれ減少され、または高められ得る。その機能は、最後のパルス信号、最後のいくつかのパルス信号の窓平均（ｗｉｎｄｏｗｅｄ ａｖｅｒａｇｅ）、以前のパルス信号の重みが加えられたフィルター、または１つ以上のパルス信号に関する任意の適当な線形または非線形の機能に関係し得る。

パルス検出器３１４は、種々の方式で実装され得る。例えば、いくつかの態様において、パルス検出器３１４は、パルス信号の振幅を検出する振幅検出器を含むことができる。いくつかの態様において、パルス検出器３１４は、検出される信号の予想された特性と一致するように適合された照合フィルター（ｍａｔｃｈｅｄ ｆｉｌｔｅｒ）を含むことができる。そのようなインプリメンテーションは、単純なピーク検出器の場合には間違った検出を引き起こし得るノイズのより良い除去を提供することができる。

ブロック４１４により表されるように、カウンタ３１８は遅延線３０２により出力される各パルス信号３０８をカウントする。同様の方式において、図１に関連して上に説明されるように、カウンタ３１８は結果として生じるカウント３２０をコントローラ３２２に供給する。

ブロック４１６により表されるように、対応はフィードバック経路３１０の遅延を説明するためになされ得る。例えば、加算器３０６および構成要素３１２は、これらの構成要素を通り抜ける任意のパルス信号にいくらかの遅延を与え得る。この遅延が、遅延線３０２の遅延と比較して実質のないものではない場合、遅延線３０２の遅延が許容できる遅延値にあるかどうか決定するとき、この遅延を補償することは望ましいかもしれない。いくつかの態様において、カウンタにより生成されたカウント３２０は、遅延線３０２に起因しない任意の構成要素の遅延を償うために調節され得る（例えば、減らされ得る）。いくつかの態様において、予定カウントおよび／またはしきい値３２４は、構成要素の遅延を償うために調節され得る（例えば、増やされ得る）。

種々の技法は、構成要素の遅延値を得るために使用され得る。例えば、構成要素が製造された後、特定の構成要素の遅延または構成要素の特定のタイプは測定され得る。または、構成要素の遅延は計算され得る、または推定され得る。例えば、構成要素の遅延の平均は、構成要素の分析または構成要素の複数サンプルに基づいて、統計的に計算され得る、または推定され得る。いずれの場合も、装置３００は、遅延の統計的平均値、測定された遅延、または較正操作において使用するためにプログラムされ得る他のいくつかのパラメータ示すオフセット値が入ったデータ・メモリを含むことができる。

コントローラ３２２は、ブロック４１８によって表わされるように、遅延線３２２の遅延が許容可能かどうか判断するために、カウント３２２を予定カウント／しきい値３２４（および／または他のある適切な基準線（ｂａｓｅｌｉｎｅ））と比較する。ブロック４２０により表されるように、遅延が受け入れ可能でなければ、コントローラ３２２は比較に基づいて制御信号（ライン３２６により表されるように）を調節するだろう。例えば、図１に関連して上に説明されるように、コントローラ３２２は、増加を基礎に制御信号３２６の大きさ、および／または極性を増加させることもできる、または減少させることもできる。さらに、コントローラ３２２は、比較の結果に基づいたステップ幅を調節することができる。次に、コントローラ３２２は、遅延を調節するために結果として生じる制御信号３２６を遅延線３０２に供給するだろう（ブロック４２２）。

与えられたアプリケーションの要件によって、パルス発生器３０４は、種々の形式のパルス信号を生成することができる。一般に、パルス信号の幅は、遅延線３０２の遅延の期間未満であり得る。このように、パルス信号の第１の遷移が遅延線３０２の出力から遅延線３０２の入力に戻って供給される前に、パルス信号の第２の遷移は遅延線３０２に入力され得る。

いくつかの態様において、パルス発生器３０４は、フィードバック経路を通って同時に転送され得るいくつかのパルス信号を生成することができる。これらのパルス信号が直交であることを保証するために、第１のパルス信号と最後のパルス信号の間の時間は、遅延線３０２の遅延の期間未満であり得る。または、他の対応はパルス信号の「衝突」の可能性、または影響を低減するためになされ得る。例えば、パルス信号は、衝突を回避するために時間間隔を置かれ得る。あるいは、衝突の可能性は、推定され、カウンタのカウント、予定カウント、または、しきい値の１つ以上において考慮に入れることができる。複数のパルス信号の使用の考えられる利点は、与えられたカウントがより速く到達され得るということである。したがって、較正動作を行なうために、より少ない時間が必要され得る、そして、より少ないパワーが使用され得る。複数のパルス信号の使用の別の考えられる利点は、多くのパルス信号が与えられた時間において処理され得るので、ノイズまたはひずみによるパルス検出ミスの任意の悪影響も低減され得るということである。

次に図５および図６を参照すると、遅延線を較正する方法および装置の追加の詳細は、遅延線を通して繰り返しデジタル信号を供給する装置の文脈において論じられるだろう。図５は、遅延線５０２を較正するために装置５００のある態様を示す。図６は、遅延線を較正するために行なわれ得る操作のある態様を示す。

図６のブロック６０２により表されるように、ステップ発生器５０４は、遅延線５０２に供給されるべきステップ信号を生成する。この場合、ブロック６０４により表されるように、ＸＯＲゲート５０８を組込むフィードバック経路５０６は、遅延線５０２により出力される信号にステップ信号を結合し（ブロック６０４）、遅延線５０２の入力にその結果を供給する（ブロック６０６）。すなわち、ＸＯＲゲート５０８の出力は、ステップ信号の現在値、および遅延線５０２の出力の現在値に依存する。ここで、遅延線５０２の出力信号の初期状態にかかわらず、ひとたびステップ信号が遷移する（ロー状態からハイ状態またはハイ状態からロー状態へ）と、ＸＯＲゲート５０８の出力は変化する（ハイからロー、またはローからハイへ）だろう。さらに、遅延線５０２が信号を遅延させ（ブロック６０８）、遅延した信号を出力した後、遅延線６０２の出力信号における結果として生じる変化は、さらにＸＯＲゲート５０８の出力における対応する変化も引き起こすだろう。

従って、デジタル信号は、フィードバックループ５０６および遅延線５０２を通して（事実上）絶えず供給されるであろうことが十分に理解されるべきである。一例として、遅延線５０２の遅延が１０ｎｓであるとき、ＸＯＲゲートは、約５０ＭＨｚの周波数を持っている信号を出力するだろう。さらに、この信号の形は、ＸＯＲゲートが利得および信号のエッジ整形を本質的に提供するので、遅延線５０２により出力される信号の数にかかわらず維持され得る、したがって、デジタル信号および関連するデジタル構成要素の使用を通じて、例えば、図１に関連して上に説明されるように、装置５００は信号のひずみを補償する追加の構成要素を使用せずに比較的安定した較正動作を提供することができる。

ブロック６１０により表されるように、カウンタ５１８は、遅延線５０２により出力される各信号を（例えば、信号の立ち上がりエッジおよび／または立下がりエッジを介して）カウントする。それから、カウンタ５１８は、結果として生じるカウント５１０をコントローラ５１２に供給する。

コントローラ５１２は、遅延線５０２の遅延が許容できるかどうか判断するために、カウント５１０を予定カウントおよび／またはしきい値５１４（あるいは他のある適切な基準線）と比較する。遅延が許容できない場合、コントローラ５１２は、比較に基づいて遅延を調節するために適切な制御信号５１６を生成するだろう（ブロック６１２）。

上に説明されるように、実際上、遅延線は、回路における信号に対して遅延を与えるために、回路に組み入れられる。図７は、ここに教示されるような調整可能な遅延線を組込んだ典型的な送信基準システム７００のいくつかの態様を例示する。いくつかの態様において、送信機基準シグナリング技法は、例えば、パーソナル・エリア・ネットワークまたはボディ・エリア・ネットワークを提供する超広帯域システムにおいて使用され得る。図７の複雑さを低減するために、遅延線を較正するための関連する装置（例えばカウンタとコントローラ）の種々の態様は示されない。しかしながら、これらの態様がシステム７００に組み入れられてもよいことは理解されるに違いない。

送信基準システム７００は、送信機セクション（図７の上半分）と受信機セクション（図７の下半分）を含んでいる。図７の例において、送信機セクションは遅延線７０２を含んでいる。そして、受信機セクションは遅延線７０４を含んでいる。これらのセクションの各々の典型的な操作は、図８および図９のフローチャートに関連して説明されるだろう。

図８のブロック８０２により表されるように、ここに説明されるように、遅延線７０２が較正された後、遅延線７０２の較正の間に使用されたフィードバック経路は切り離され得る。例えば、遅延線７０２の出力が遅延線７０２の入力にフィードバックされること防ぐために、スイッチ（例えばトランジスターまたは他のいくつかの適当な構成要素）７０６は、フィードバック経路において開かれ得る。

ブロック８０４により表されるように、パルス発生器７０８は、加算器７１２を介して遅延線７０２に結合される（ライン７１０により表されるように） 基準パルスを生成する（ブロック８０６）。この例において、較正動作の間に、パルス発生器７０８および加算器７１２は、図３のパルス発生器３０４および加算器３０６と類似の機能を行なうことができる。ブロック８０８により表されるように、遅延線７０２による遅延した基準パルス出力は、対応するデータビット７１６に基づいてデータパルスを生成するために（例えば乗算器７１４により）使用される。

ブロック８１０により表されるように、ブロック８０４で生成された基準パルスとブロック８０８で生成されたデータパルスは、送信基準信号を供給するために事実上（例えば加算器７１８を介して）連結させられる。ここで、基準パルスは、遅延線７０２の遅延により決められるような時間の所定量だけデータパルスに先行するだろう。

送信基準信号をコード化する時、遅延線７０２は、このように基準パルスとデータパルスの間の所要の遅延を提供する。好都合に、ここに教示されるような遅延線の較正技法の使用を通じて、遅延線７０２の遅延は、さもなければ遅延線７０２の遅延に影響を与え得る、任意の処理変動、温度変化、または他の条件に関係なく、高水準の精度および確度に設定されかつ維持され得る。

いくつかの態様において、遅延線により与えられた遅延は設定可能であり得る。例えば、異なる遅延が、異なる通信チャンネルに対して指定されてもよい。さらに、基準パルスとデータパルスの異なるセット間の遅延は、ダイナミックに（例えば既知のホッピングシーケンスに従って）変化し得る。そのような場合、ここに教示されるような較正メカニズムは、遅延線に対して異なる遅延の値を較正するように、および／または最適の遅延値あるいは遅延値のセットを提供するべく遅延線を較正するように、やはり設定可能であり得る。

ブロック８１２により表されるように、送信機出力段７２０は、送信基準信号を処理（例えば、フィルタし増幅する）し、その信号を送信のためにアンテナ７２２に供給する。

システム７００の受信機セクションの典型的な動作は次に、図９の動作に関連して論じられるだろう。図７の例において、パルス発生器７０８は、遅延線７０４の較正用のパルス信号を生成するために使用され得る。したがって、較正動作の間に、パルス発生器７０８および加算器７２４は、図３のパルス発生器３０４および加算器３０６と同様の機能を行なうことができる。この場合、システム７００は、受信機の入力段７２８を、パルス発生器７０８の一方の出力またはアンテナ７２２に選択的に結合するスイッチ７２６を含み得る。このように、受信機入力段７２８は、較正動作の間にパルス発生器７０８からパルスを受信し、または通常動作の間にアンテナ７２２からの信号を受信することができる。

ブロック９０２および図９により表されるように、遅延線７０４が、ここに説明されるように較正された後、遅延線７０４の較正の間に使用されたフィードバック経路は切り離すことができる。例えば、遅延線７０４の出力が遅延線７０４の入力にフィードバックされることを防ぐために、スイッチ７３０は、フィードバック経路において開かれ得る。

ブロック９０４により表されるように、通常動作の間に、受信機入力段７２８はアンテナ７２２を介して送信基準信号を受信することができる。上に説明されるように、送信基準信号は、一連の基準およびデータパルスから成る。受信機入力段７２８は、例えば、増幅とフィルタリングを含む各種動作を行ない得る。

ブロック９０６により表されるように、与えられた基準およびデータパルス対の基準パルスは、（ライン７３２により表されるように）遅延線７０４の入力に対して結合されている。このように、基準パルスは、基準パルスと対応するデータパルスの間の期間と等しい時間量、遅延され得る（ブロック９０８）。したがって、遅延線７０４は、送信基準信号のデコードのために基準パルスとデータパルスの間の所要の遅延を、精度良く提供する。

ブロック９１０により表されるように、遅延した基準パルスは、対応するデータパルスに（例えば乗算器７３４を介して）連結され得るこの動作は、受信データパルスからデータ情報を効率的に抽出するために照合フィルターの機能を事実上提供することができる。そのとき、結果として生じるパルスは、送信基準信号からデータを再生するためにパルスをさらに処理（例えば、増幅し、フィルタ）することができるデータ再生構成要素７３６に供給され得る。

次に図１０および１１を参照すると、いくつかの態様において、遅延線を較正する装置および方法は、遅延線の遅延の表示（ｉｎｄｉｃａｔｉｏｎ）を生成するために基準信号と遅延した基準信号を連結させることができる。ここで、フィード・フォワード・メカニズムは、基準信号と遅延した基準信号を連結させることを容易にするために使用され得る。そのとき、連結信号の振幅は、遅延線の実際の遅延に関して表示を提供するために使用され得る。

図１１のブロック１１０２により表されるように、基準信号発生器１００２は、遅延線１００４の入力に結合される基準信号（ライン１００６により表されるように）を生成する。いくつかの態様において、基準信号１００６は、例えば、サイン関数、コサイン関数または他のいくつかの適当な波形を提供する連続波信号を含むことができる。信号発生器１００２は、例えばコントローラ１０１０から受信される制御信号１００８に従って基準信号１００６の生成を開始し、終了することができる。ブロック１１０４により表されるように、遅延線１００４は基準信号１００６を遅延させて、コンバイナ１０１２の入力に遅延した基準信号を供給する。

ブロック１１０６により表されるように、コンバイナ１０１２は、フィード・フォワード・パス１０１４を介して供給される基準信号、および遅延した基準信号を連結させる。コンバイナ１０１２は、比較器、加算器（ｓｕｍｍｅｒ）（加算器（ａｄｄｅｒ））、減算器のような演算装置、または他のいくつかの適当な連結するメカニズムを含むことができる。ここで、コンバイナ１０１２により出力される信号は、遅延線１００４により位相シフトを受けている。さらに、この位相シフトは、出力信号の振幅（例えばピーク値）に影響を与える。

従って、ブロック１１０８により表されるように、コンバイナ１０１２は、振幅検出器１０１６に連結信号を供給する。いくつかの態様において、振幅検出器１０１６は、連結信号のピークを検出するのに適合したピーク検出器を含むことができる。例えば、基準信号が正弦波である場合には、遅延線は、ｓｉｎ波における位相シフトφ＝ω＊Ｄを生成する。ただしωはラジアンにおける正弦波周波数である。そして、Ｄは、秒における遅延線１００４の遅延である。コンバイナ１０１２が加算器である場合、加算器１０１２の出力は、ｓｉｎ（ωｔ）＋ｓｉｎ（ωｔ＋φ）＝２ｓｉｎ（ωｔ＋φ／２）ｃｏｓ（φ／２）である。ピーク検出器１０１６は、２ｃｏｓ（φ／２）である時間にわたるピークを検出する。あるいは、コンバイナ１０１２が減算器である場合、ピーク検出器１０１６により検出される時間にわたるピークは、２ｓｉｎ（φ／２）である。ライン１０１８により表されるように、振幅検出器１０１６はコントローラ１０１０に検出値（例えばピーク値）を供給する。

ブロック１１１０により表されるように、コントローラ１０１０は検出値１０１８に基づいて遅延線１００４での遅延を調節する。例えば、比較器１０２０は、振幅検出器１０１６により供給される振幅１０１８（例えばピーク値）をしきい値１０２２と比較することができる。振幅１０１８が、しきい値１０２２（または、しきい値１０２２のある範囲内）より大または小である場合で、コントローラ１０１０は、遅延線１００４の遅延を増加させるか減少させるために、ここに説明されるような適当な制御信号１０２４を生成することができる。

同様の方式において、上に説明されるように、典型的なインプリメンテーションにおいて、遅延線１００４は、デバイス（図１０に示されない）の特定回路の信号を遅延させるだろう。従って、結合機構（例えば１つ以上のスイッチ（図１０に示されない））は、遅延線１００４に／遅延線１００４から、装置１０００および回路の種々の構成要素を結合する、および／または切り離すために提供され得る。

ここの教示は様々なデバイスに組み入れられ得る。例えば、ここに教示された１つ以上の態様は、電話（例えば携帯電話）、個人情報端末（「ＰＤＡ」）、娯楽装置（例えば音楽あるはビデオデバイス）、ヘッドセット、マイクロホン、バイオメトリック（ｂｉｏｍｅｔｒｉｃ）センサ（例えば心拍数モニタ、歩数計、ＥＫＧデバイス、など）、ユーザ入出力デバイス（例えばウオッチ、リモート・コントロール、など）、タイヤ圧力計または他の適当なデバイスに組み入れられ得る。さらに、これらのデバイスは異なるパワーおよびデータ要件を持ち得る。都合よく、ここの教示は、低消費電力アプリケーション（例えば、それはパルスに基づいた信号方式を使用する）における、および比較的高いデータレート（例えば高帯域パルスを使用するアプリケーションにおける）を含む様々なデータレートにおける用途に適合しているかもしれない。

ここに説明された構成要素は、様々な方式において実装され得る。例えば、図１２を参照すると、装置１２００は、図１、３および５における同様の構成要素に対応し得る構成要素１２０２、１２０４、１２０６、１２０８、１２１０、１２１２、１２１４、１２１６および１２１８を含んでいる。図１３において、装置１３００は、図７における同様の構成要素に対応し得る構成要素１３０２、１３０４、１３０６、１３０８、１３１０、１３１２、１３１４、１３１６、１３１８および１３２０を含んでいる。図１４において、装置１４００は、図１０における同様の構成要素に対応し得る構成要素１４０２、１４０４、１４０６、１４０８、１４１０および１４１２を含んでいる。図１２、１３および１４は、いくつかの態様において、これらの構成要素が適切なプロセッサ構成要素を介して実装され得ることを例示する。これらのプロセッサ構成要素は、ここに教示されるような構成を使用して、少なくとも一部分、いくつかの態様において実装され得る。いくつかの態様において、プロセッサは、これらの構成要素の１つ以上の機能の全て、または一部分を実装するのに適合しているかもしれない。いくつかの態様において、破線のボックスにより表される構成要素はオプションである。

さらに、ここに説明された構成要素と機能は任意の適当な手段も使用して実装され得る。そのような手段は、また、ここに教示されるような対応する構成を使用して、少なくとも一部分実装され得る。特に、そのような手段の１つ以上は、図１２、１３および１４のプロセッサ構成要素の１つ以上と同様の機能を提供するために実装され得る。例えば、いくつかの態様において、遅延するための手段は遅延線を含み得る、信号の生成のための手段は信号発生器を含み得る、結合するための手段はカップラを含み得る、およびカウントするための手段はカウンタを含み得る、遅延を調節するための手段はコントローラを含み得る、比較する手段は比較器を含み得る、利得を調節するための手段は増幅器を含み得る、再生のための手段は再生器を含み得る、検出のための手段は検出器を含み得る、基準パルスを生成するための手段はパルス発生器を含み得る、切り離しのための手段はスイッチを含み得る、連結のための手段は加算器および／または乗算器を含み得る、受信のための手段は受信機を含み得る、および振幅を検出するための手段は振幅検出器を含み得る。さらに、これらの構成要素が他の構成および／または他の動作を使用して、他の方式において実装されてもよいことは理解されるに違いない。さらに、これらの構成要素の１つ以上の機能のうちのいくつか、またはすべては他のタイプの構成要素を使用して実装され得る。

当業者は、情報と信号が様々な異なる技術および技法のうちの任意のもの使用して表わされ得ることを理解するだろう。例えば、上記説明の全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁界か磁気粒子、光学界か光学粒子、またはそれらの任意の組み合わせにより表され得る。

当業者は、種々の実例となる論理ブロック、モジュール、プロセッサ、手段、回路、およびここに開示された態様に関連して説明されたアルゴリズム・ステップが電子ハードウェア、種々の形態のプログラムまたは命令を組み込んでいる設計コード（それらはここでは便宜上「ソフトウェア」または「ソフトウェアモジュール」と呼ばれるかもしれない）、あるいは両方の組み合わせとして、実装されてもよいことを、さらに認識するだろう。明白にハードウェアとソフトウェアのこの互換性を示すために、種々の実例となる構成要素、ブロック、モジュール、回路およびステップは、それらの機能の点から一般的に上で説明された。そのような機能がハードウェアまたはソフトウェアとして実装されるかどうかは、システム全体に課された特定の用途と設計制約に依存する。当業者は、各特定の用途に対して種々の方式において説明された機能をインプリメントすることができる。しかし、そのようなインプリメンテーションの決定は、本開示の範囲からの逸脱を引き起こすとは解釈されるべきでない。

ここに示された態様に関連して説明された、種々の実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向けＩＣ（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラム可能論理回路、個別のゲートかトランジスター・ロジック、個別のハードウェア構成機器、あるいは、ここに説明された機能を行なうことを目指したそれらの任意の組み合わせによりインプリメントされてもよいし実行されてもよい。汎用プロセッサは、マイクロプロセッサかもしれない。しかし、他の選択肢において、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラまたは状態機械（ｓｔａｔｅ ｍａｃｈｉｎｅ）かもしれない。プロセッサは、コンピューティング装置（例えばＤＳＰとマイクロプロセッサの組み合わせ、複数個のマイクロプロセッサ、ＤＳＰコアに結合した１個以上のマイクロプロセッサ、または任意の他のそのような構成の組み合わせ）としてインプリメントされてもよい。

開示されたプロセスにおけるステップの特定の順序か階層が、典型的なアプローチの一例であることは理解される。設計の選択で基づいて、本開示の範囲内にとどまる限り、プロセスのステップの特定の順序または階層が再配置されてもよいことは理解される。付随する方法の請求項は、例示の順序における種々のステップの要素を提示する。そして、提示された特定の順序または階層に限定されるべきことを意図していない。

ここに開示された態様に関連して説明された方法またはアルゴリズムのステップは、ハードウェア、プロセッサにより実行されるソフトウェアモジュール、あるいは２つの組み合わせにおいて直接具現化され得る。ソフトウェアモジュール（例えば、実行可能命令および関連するデータを含んでいる）および他のデータは、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭまたは技術において既知の機械可読の記憶媒体の任意の他の形態のようなデータ・メモリに存在することができる。典型的な記憶媒体は、プロセッサが情報（例えばソフトウェア命令）を記憶媒体から読むことができるように、かつ記憶媒体に対して情報を書き込みすることができるように、例えばコンピュータ／プロセッサ（それは便宜上、ここに「プロセッサ」と呼ばれ得る）のような機械に対して結合されているかもしれない。典型的な記憶媒体は、プロセッサに対して内蔵されているかもしれない。プロセッサと記憶媒体は、１つの特定用途向けＩＣに存在してもよい。ＡＳＩＣはユーザ装置に存在してもよい。他の選択肢において、プロセッサと記憶媒体はユーザ装置における個別部品として存在してもよい。

開示された態様の以前の説明は、任意の当業者が本開示を作るか使用することを可能にするために提供される。これらの態様に対する種々の修正は、当業者に容易に明白になる。そして、ここに定義された一般的な法則は、開示の精神または範囲から外れずに、他の態様に適用され得る。したがって、本開示は、ここに示された態様に対して限定するようには意図されないが、ここに開示された法則および新規な特徴に一致する最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］ 遅延した基準信号を供給するために遅延制御信号に従って、基準信号を遅延させるのに適合した遅延線と、
前記基準信号と前記遅延した基準信号を連結させるのに適合したコンバイナと、
前記コンバイナの出力に結合された振幅検出器と、
前記コンバイナの出力に結合されて、かつ前記遅延制御信号を生成するのに適合したコントローラ、
を含む遅延線を較正するための装置。
［２］ 前記振幅検出器は、時間の期間にわたって前記コンバイナにより出力される信号のピークを検知するのに適合したピーク検出器をさらに含む、上記［１］の装置。
［３］ 前記遅延制御信号を生成するために、前記ピーク検出器により生成された振幅信号を予定カウントと比較するのに適合した比較器を含む、上記［２］の装置。
［４］ 前記コンバイナは、前記基準信号と前記遅延した基準信号を連結させるのに適合した加算器をさらに含む、上記［１］の装置。
［５］ 前記基準信号を供給するために時間の期間に連続波信号を生成するのに適合した信号発生器を含む、上記［１］の装置。
［６］ 前記基準信号を供給するために正弦波を生成するのに適合した信号発生器を含む、上記［１］の装置。
［７］ 前記装置は、ヘッドセット、マイクロホン、バイオメトリックセンサ、心拍数モニタ、歩数計、ＥＫＧデバイス、ユーザ入出力デバイス、ウオッチ、タイヤ圧力計またはリモート・コントロールを含む、上記［１］の装置。
［８］ 遅延した基準信号を供給するために基準信号を遅延させることと、
出力信号を供給するために前記基準信と前記遅延された基準信号を連結することと、 前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
を含む、遅延線を較正する方法。
［９］ 前記振幅を検出することは、時間の期間にわたって前記出力信号のピークを検出することをさらに含む、上記［８］の方法。
［１０］ 前記基準信号の遅延を調節するために、前記ピークを予定カウントと比較することを含む、上記［９］の方法。
［１１］ 連結することは、さらに前記基準信号と前記遅延した基準信号を加算することを含む、上記［８］の方法。
［１２］ 前記基準信号を供給するために、時間の期間に連続波信号を生成することを含む、上記［８］の方法。
［１３］ 前記基準信号を供給するために正弦波を生成することを含む、上記［８］の方法。
［１４］ 前記方法は、ヘッドセット、マイクロホン、バイオメトリックセンサ、心拍数モニタ、歩数計、ＥＫＧデバイス、ユーザ入出力デバイス、ウオッチ、タイヤ圧力計またはリモート・コントロールにおいて行なわれる、上記［８］の方法。
［１５］ 遅延した基準信号を供給するために基準信号を遅延するための手段と、
出力信号を供給するために前記基準信号と前記遅延した基準信号を連結させるための手段と、
前記出力信号の振幅を検出するための手段と、
前記検出された振幅に従って前記基準信号の遅延を調節するための手段、
を含む、遅延線を較正するための装置。
［１６］ 前記振幅を検出するための手段は、さらに、時間の期間にわたって前記出力信号のピークを検出するように適合された、上記［１５］の装置。
［１７］ 前記振幅を検出するための手段は、さらに、前記基準信号の遅延を調節するために前記ピークを予定カウントと比較するように適合された上記［１６］の装置。
［１８］ 前記連結のための手段は、さらに、前記基準信号と前記遅延された基準信号を加算するように適合された上記［１５］の装置。
［１９］ 前記基準信号を供給するために、時間の期間に連続波信号を生成するための手段を含む、上記［１５］の装置。
［２０］ 前記基準信号を供給するために、正弦波を生成するための手段を含む、上記［１５］の装置。
［２１］ 遅延した基準信号を供給するために基準信号を遅延することと、
出力信号を供給するために前記基準信号および前記遅延された基準信号を連結することと、
前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
をコンピュータに引き起こすためのコードを含むコンピュータ可読媒体、を含む、遅延を較正するためのコンピュータ・プログラムプロダクト。
［２２］ 遅延を較正するためのプロセッサであって、
遅延した基準信号を供給するために基準信号を遅延することと、
出力信号を供給するために前記基準信号および前記遅延された基準信号を連結することと、
前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
に適合した前記プロセッサ。

Claims (25)

1. 所期の信号を遅延させるための装置であって、
   遅延した基準信号を供給するために、遅延制御信号に従って、基準信号を遅延させるのに適合した遅延線と、
   前記基準信号と前記遅延した基準信号の連結に基づいて出力信号を供給するために、前記基準信号と、前記遅延線により遅延された前記基準信号を連結させるのに適合したコンバイナと、
   前記コンバイナの出力に結合され、かつ前記出力信号の振幅を検出するのに適合した振幅検出器と、
   前記振幅検出器の出力に結合され、かつ定められた遅延で前記遅延線を構成するために、前記検出された振幅に従って、前記遅延制御信号を生成するのに適合したコントローラと、
   を含む、遅延線較正モジュールと、
   前記較正モジュールを、前記遅延線へおよび前記遅延線から、選択的に結合するおよび切り離すのに適合した結合デバイスと、を含み、
   前記遅延線は、さらに、前記較正モジュールが前記遅延線に結合されてない場合に、前記定義された遅延に基づいて前記所期の信号を遅延させるのに適合されている、装置。
2. 前記振幅検出器は、時間の期間にわたって前記コンバイナにより出力される信号のピークを検出するのに適合したピーク検出器をさらに含む、請求項１の装置。
3. 前記較正モジュールは、前記遅延制御信号を生成するために、前記ピーク検出器により生成された振幅信号を予定カウントと比較するのに適合した比較器をさらに含む、請求項２の装置。
4. 前記コンバイナは、前記基準信号と前記遅延した基準信号を連結させるのに適合した加算器をさらに含む、請求項１の装置。
5. 前記基準信号を供給するために時間の期間に連続波信号を生成するのに適合した信号発生器を含む、請求項１の装置。
6. 前記基準信号を供給するために正弦波を生成するのに適合した信号発生器を含む、請求項１の装置。
7. 前記コンバイナの前記出力信号は、実質的に２ｃｏｓ（φ／２）のピーク値を有し、ここで、φはω＊Ｄに等しく、Ｄは前記遅延線の現在の遅延であり、また、ωは前記正弦波のラジアンにおける周波数である、請求項６の装置。
8. 前記コンバイナの前記出力信号は、実質的に２ｓｉｎ（φ／２）のピーク値を有し、ここで、φはω＊Ｄに等しく、Ｄは前記遅延線の現在の遅延であり、また、ωは前記正弦波のラジアンにおける周波数である、請求項６の装置。
9. 前記所期の信号はパルスを含む、請求項６の装置。
10. 所期の信号を遅延させる方法であって、
    遅延した基準信号を供給するために、基準信号を遅延線に連結させて、前記遅延線により前記基準信号を遅延させることと、
    前記基準信号と、前記遅延した基準信号の連結に基づいて出力信号を供給するために前記基準信号と前記遅延線により遅延された前記基準信号を連結することと、
    前記出力信号の振幅を検出することと、
    定められた遅延で前記遅延線を構成するために、前記検出された振幅に従って、前記遅延線による前記基準信号の遅延を調節することと、ここにおいて前記基準信号の遅延を調節することは、前記検出された振幅に従って得られた遅延を調節するための信号を前記遅延線に連結する、
    によって、前記遅延線を較正することと、
    前記遅延線の前記較正を終えることと、ここにおいて、前記遅延線の前記較正を終えることは、前記基準信号と前記遅延線との連結を切り離し、前記基準信号と前記遅延線により遅延された前記基準信号との連結を切り離し、さらに前記検出された振幅に従って得られた遅延を調節するための信号を前記遅延線から切り離すことを含む、
    前記遅延線が較正されていない場合、前記定められた遅延に従って、前記遅延線により前記所期の信号を遅延させることと、
    を含む方法。
11. 前記振幅を検出することは、時間の期間にわたって前記出力信号のピークを検出することをさらに含む、請求項１０の方法。
12. 前記遅延線を較正することは、前記基準信号の遅延を調節するために、前記ピークを予定カウントと比較することをさらに含む、請求項１１の方法。
13. 連結することは、さらに前記基準信号と前記遅延した基準信号を加算することを含む、請求項１０の方法。
14. 前記基準信号を供給するために、時間の期間に連続波信号を生成することを含む、請求項１０の方法。
15. 前記基準信号を供給するために正弦波を生成することを含む、請求項１０の方法。
16. 前記方法は、ヘッドセット、マイクロホン、バイオメトリックセンサ、心拍数モニタ、歩数計、ＥＫＧデバイス、ユーザ入出力デバイス、ウオッチ、タイヤ圧力計またはリモート・コントロールにおいて行なわれる、請求項１０の方法。
17. 所期の信号を遅延させるための装置であって、
    遅延した基準信号を供給するために基準信号を遅延するための手段と、
    前記基準信号と、前記遅延した基準信号の連結に基づいて出力信号を供給するために前記基準信号と、前記遅延するための手段により遅延された前記基準信号を連結させるための手段と、
    前記出力信号の振幅を検出するための手段と、
    定められた遅延で前記信号を遅延させる手段を構成するために、前記検出された振幅に従って前記基準信号の遅延を調節するための手段と、
    を含む、前記信号を遅延させる手段を較正するための手段と、
    前記較正する手段を、前記信号を遅延させる手段へ、および前記信号を遅延させる手段から、選択的に結合するおよび切り離すための手段と、を含み、
    前記信号を遅延させる手段は、さらに、前記較正する手段が前記信号を遅延させる手段に結合されてない場合に、前記定められた遅延に基づいて前記所期の信号を遅延させるのに適合されている、装置。
18. 前記振幅を検出するための手段は、さらに、時間の期間にわたって前記出力信号のピークを検出するように適合されている、請求項１７の装置。
19. 前記振幅を検出するための手段は、さらに、前記基準信号の遅延を調節するために前記ピークを予定カウントと比較するように適合されている、請求項１８の装置。
20. 前記連結のための手段は、さらに、前記基準信号と前記遅延された基準信号を加算するように適合されている、請求項１７の装置。
21. 前記基準信号を供給するために、時間の期間に連続波信号を生成するための手段を含む、請求項１７の装置。
22. 前記基準信号を供給するために、正弦波を生成するための手段を含む、請求項１７の装置。
23. コンピュータ可読記録媒体であって、
    コンピュータに、
    遅延した基準信号を供給するために遅延線により基準信号を遅延することと、
    前記基準信号と、前記遅延した基準信号の連結に基づいて出力信号を供給するために前記基準信号と前記遅延線により遅延された前記基準信号を連結することと、
    前記出力信号の振幅を検出することと、
    定められた遅延で前記遅延線を構成するために、前記検出された振幅に従って、前記遅延線による前記基準信号の遅延を調節することと、
    によって、前記遅延線を較正させるためのコードと、
    前記遅延線を較正することを終えさせるためのコードと、
    前記遅延線が較正されていない場合、前記定められた遅延に従って、前記遅延線により前記所期の信号を遅延させるためのコードと、
    を含む、コンピュータ可読記録媒体。
24. ヘッドセットであって、
    遅延した基準信号を供給するために、遅延制御信号に従って、基準信号を遅延させるのに適合した遅延線と、
    前記基準信号と前記遅延した基準信号の連結に基づいて出力信号を供給するために、前記基準信号と、前記遅延線により遅延された前記基準信号を連結させるのに適合したコンバイナと、
    前記コンバイナの出力に結合されて、前記出力信号の振幅を検出するのに適合した振幅検出器と、
    前記振幅検出器の出力に結合されて、かつ定められた遅延で前記遅延線を構成するために、前記検出された振幅に従って、前記遅延制御信号を生成するのに適合したコントローラと、
    を含む、遅延線較正モジュールと
    前記較正モジュールを、前記遅延線へ、および前記遅延線から、選択的に結合するおよび切り離すのに適合した結合デバイスと、
    前記較正モジュールが前記遅延線に結合されてない場合に、前記定められた遅延に基づいて、前記遅延線により遅延された信号を送信するのに適合された送信機と、
    を含む、ヘッドセット。
25. 心拍数モニタであって、
    所期の信号を受信するのに適合した受信機と、
    遅延した基準信号を供給するために、遅延制御信号に従って、基準信号を遅延させるのに適合した遅延線と、
    前記基準信号と前記遅延した基準信号の連結に基づいて出力信号を供給するために、前記基準信号と、前記遅延線により遅延された前記基準信号を連結させるのに適合したコンバイナと、
    前記コンバイナの出力に結合されて、前記出力信号の振幅を検出するのに適合した振幅検出器と、
    前記振幅検出器の出力に結合されて、かつ定められた遅延で前記遅延線を構成するために、前記検出された振幅に従って、前記遅延制御信号を生成するのに適合したコントローラと、
    を含む、遅延線較正モジュールと、
    前記較正モジュールを、前記遅延線へおよび前記遅延線から、選択的に結合するおよび切り離すのに適合した結合デバイスと、を含み、
    前記遅延線は、さらに、前記較正モジュールが前記遅延線に結合されていない場合に、前記定義された遅延に基づいて前記所期の信号を遅延させるのに適合された、心拍数モニタ。

Images