KR101172946B1 - 지연 라인 교정 - Google Patents

지연 라인 교정 Download PDF

Info

Publication number
KR101172946B1
KR101172946B1 KR1020097012184A KR20097012184A KR101172946B1 KR 101172946 B1 KR101172946 B1 KR 101172946B1 KR 1020097012184 A KR1020097012184 A KR 1020097012184A KR 20097012184 A KR20097012184 A KR 20097012184A KR 101172946 B1 KR101172946 B1 KR 101172946B1
Authority
KR
South Korea
Prior art keywords
signal
delay
delay line
reference signal
amplitude
Prior art date
Application number
KR1020097012184A
Other languages
English (en)
Other versions
KR20090106389A (ko
Inventor
종 유. 이
데이비드 조나단 줄리안
아말 에크발
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20090106389A publication Critical patent/KR20090106389A/ko
Application granted granted Critical
Publication of KR101172946B1 publication Critical patent/KR101172946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

동조가능한 지연 라인이 교정되어 원하는 값으로 또는 원하는 범위 내의 값들로 지연 라인의 지연을 유지할 수 있다. 일부 양상들에서, 신호는 지연 라인을 다수번 통과하여, 지연 라인을 통한 신호의 누적 지연(이를 테면, 카운트로 표시됨)이 시간 기간에 걸쳐 계산될 수 있다. 카운트는 예상 카운트와 비교되며, 이러한 비교를 기초로 지연 라인의 지연이 필요에 따라 조절된다. 일부 양상들에서, 신호는 디지털 신호를 포함할 수 있다. 일부 양상들에서 지연 라인을 통한 지연은 지연 라인에 의해 신호에 부과되는 위상 이동에 의해 야기되는 신호에서의 진폭 변화의 분석을 기초로 계산될 수 있다. 일부 양상들에서, 지연 라인은 전송된 기준 신호들을 발생 및/또는 처리하기 위해, 전송된 기준 시스템에 통합된다.

Description

지연 라인 교정{DELAY LINE CALIBRATION}
본 출원은 일반적으로 통신들에 관한 것으로, 일부 양상들에서는 지연 라인을 교정하는 것에 관한 것이다.
지연 라인(delay line)은 신호상에서 인지된(known) 지연을 전달하기 위한 메커니즘을 제공한다. 예를 들어, 지연 라인으로의 신호 입력은 특정 시간의 기간이 경과한 후에 비교적 변형되지 않은(intact) 지연 라인을 벗어날 수 있다. 지연 라인의 통상적 사용은 상이한 위상을 갖는 클록 신호를 제공하기 위한 클록 신호 지연을 수반한다. 지연 라인의 또 다른 통상적 사용은 상기 신호(예를 들어, 클록 에지들 또는 데이터)에서의 정보와 다른 신호들에서의 정보를 정렬하기 위해 회로에서의 신호 지연을 수반한다. 또 다른 잠재적 사용은 울트라-와이드밴드 전송 기준 송신기들 및 수신기들에서의 지연들과 관련된다. 송신기에 대해, 기준 펄스와 데이터 펄스 사이에는 주어진(given) 지연이 제공될 수 있다. 수신기에 대해, 데이터 펄스와 기준 펄스를 상관시키기 위해 기준 펄스상에 동일한 지연이 부과될 수 있다. 또한, 지연 라인은 인버터 사슬-기반 지연 라인(inverter chain-based delay line)과 같이, 클록 발생을 위한 링 오실레이터에서 이용될 수 있다. 또한, 지연 라인은 이득 요소를 통해 지연 피드백을 갖는 초재생 수신기(super regenerative receiver)를 위해 이용될 수 있다. 다른 많은 용도들이 가능할 수 있다.
사실상, 지연 라인의 실제 지연은 이들의 공칭의 의도된 값에서 가변될 수 있다. 예를 들어, 집적회로 프로세스 편차 및 온도와 같은 인자들은 지연 라인의 실제 지연이 공칭값보다 높아지게 또는 낮아지게 할 수 있다. 집적회로 프로세스 편차들로 인한 지연 라인의 지연에 대한 영향력(impact)은 상대적으로 정적이다. 즉, 일단 지연 라인이 제조되면, 지연 라인의 실제 지연은 공칭값보다 약간 낮은 또는 높은 특정값일 수 있다. 온도 편차로 인한 지연 라인의 지연에 대한 영향력(impact)은 상대적으로 동적일 수 있다. 여기서, 지연은 동작 환경에서의 온도 변화들에 응답하여 시간에 따라 편향될 수 있다.
따라서, 상대적으로 정확한 지연을 요구하는 애플리케이션들은 소정 형태의 지연 라인 교정을 통합할 수 있다. 예를 들어, 동조가능한 지연 라인의 지연은 지연 라인에 제공되는 제어 신호의 값을 기초로 변할 수 있다. 이 경우, 주어진 범위의 값들(예를 들면, 공칭 지연의 일정 퍼센테이지 이내의 값들)을 가지는 지연을 유지하기 위해 지연 라인의 지연을 조절하기 위해 제어 메커니즘이 이용될 수 있다. 여기서, 지연 라인의 현재 지연을 측정 또는 추정하기 위한 예방책들(provisions)이 구성될 수 있다. 이러한 측정 및 추정이 지연이 원하는 범위의 값들에 있지 않는다는 것을 나타내면, 지연 라인의 지연을 다시 허용가능한 값으로 조절하기 위해 제어 신호가 이용될 수 있다.
본 발명의 선택된 양상들의 요약은 다음과 같다. 편의상, 본 발명의 하나 이상의 양상들은 간단히 "양상(an aspect)" 또는 "양상들(aspects)"로 칭할 수 있다.
일부 양상들에서, 동조가능한 지연 라인은 원하는 값들의 범위내에서 지연 라인의 지연을 유지하도록 교정된다. 신호는 지연 라인에 공급되며 지연 라인의 형성되는 출력은 지연 라인을 통한 지연의 표시를 얻기 위해 처리된다. 다음 지연 라인의 지연은 필요에 따라 상기 표시를 기초로 조절된다.
소정의 양상들에서, 일정 시간의 기간 동안(over a period of time), 지연 라인에 의해 신호상에 부과되는 누적 지연을 계산하기 위해 신호는 지연 라인을 다수번 통과한다. 다음, 누적 지연은 지연 라인의 지연이 조절될 필요가 있는지를 결정하기 위해 예상된 누적 지연과 비교된다. 이는 예를 들어, 신호가 지연 라인에 의해 출력되는 횟수(the number of times)를 카운팅하고 상기 카운트를 예상된 카운트와 비교함으로써 달성될 수 있다.
일부 양상들에서, 펄스 신호는 지연 라인의 입력으로 공급되며 지연 라인의 출력은 지연 라인의 입력으로 피드백된다. 지연 라인의 출력에 연결되는 카운터는 펄스 신호가 지연 라인에 의해 출력되는 횟수를 카운트한다. 카운터에 의해 발생된 카운트는 지연 라인에 의해 펄스 신호에 부과된 지연이 예상된 값들의 범위 이내인지를 결정하기 위해 예상된 카운트와 비교된다. 이러한 비교를 기초로, 필요한 경우 지연을 조절하기 위한 적절한 제어 신호가 지연 라인에 제공될 수 있다.
일부 양상들에서, 지연 라인을 다수번 통과하는 신호의 결과로서 신호에 부과될 수 있는 왜곡(distortion)을 보상하기 위한 예비안들이 제공될 수 있다. 예를 들어, 피드백 루프에서의 이득은 필요에 따라, 신호의 진폭에서의 변화를 보상하도록 제공 및 조절될 수 있다. 또한, 신호 재발생기는 신호의 왜곡을 보상하기 위해 피드백 루프에 제공될 수 있다.
일부 양상들에서, 디지털 신호는 지연 라인을 반복적으로 통과할 수 있다. 예를 들어, 익스클루시브(exclusive)-or("XOR") 게이트와 같은 조합기(combiner)는 지연 라인의 출력 및 스텝 신호를 지연 라인의 입력에 연결시킬 수 있다. 여기서, 스텝 변이(step transition)가 출력으로부터 다시 XOR 게이트로 공급됨에 따라, XOR 게이트의 출력에서 변이가 발생되어 반복적인 교번 신호가 지연 라인으로 공급된다. 지연 라인의 출력에 연결되는 카운터는 신호가 지연 라인에 의해 출력되는 횟수를 카운트한다. 이러한 카운트는 예상되는 카운트와 비교되고, 이러한 비교에 기초하여, 필요에 따라 지연 라인의 지연이 조절된다.
일부 양상들에서, 지연 라인을 통한 지연은 지연 라인이 신호상에 부과되는 위상 이동(shift)의 분석을 기초하여 계산될 수 있다. 예를 들어, 지연된 기준 신호를 발생시키기 위해 기준 신호(예를 들어, 사인파와 같은 연속 신호)가 지연 라인의 입력에 제공될 수 있다. 다음 기준 신호 및 지연된 기준 신호는 이들 신호들의 위상 콤포넌트들(components)을 포함하는 조합된 신호를 발생시키기 위해 조합될 수 있다. 조합된 신호의 진폭은 지연된 기준 신호상에 부과되는 지연에 대한 표시를 제공한다. 따라서, 조합된 신호의 진폭을 탐지함으로써, 지연 라인의 지연은 필요에 따라 조절될 수 있다.
일부 양상들에서, 지연 라인은 전송된 기준 시스템에 통합된다. 송신기 기준 시스템에서, 전송된 파형은 템플릿(template) 펄스(예를 들어, 기준 펄스)에 이어 데이터 펄스로 구성되며, 여기서 기준 펄스와 데이터 펄스 간의 미분(differential)으로서 비트 값이 인코딩될 수 있다. 여기서, 데이터 펄스는 인지된 시간 간격을 두고 기준 펄스를 따른다. 따라서, 지연 라인은 기준 펄스와 데이터 펄스 간에 원하는 간격을 제공하도록 송신기에서 이용될 수 있다. 반대로, 수신기에서, 지연 라인은 기준 펄스를 해당 데이터 펄스와 제 때에(in time) 정렬하기 위해(line up) 수신된 기준 펄스를 지연시키는데 이용될 수 있다.
본 발명의 상기 특징들 및 다른 특징들, 양상들 및 장점들은 하기 상세한 설명, 첨부되는 청구항들 및 첨부되는 도면들을 참고하여 보다 명확히 이해될 것이다.
도 1은 지연 라인을 교정하기 위해 피드백을 사용하는 장치의 몇 가지 예시적인 양상들의 간략화된 블록도이다.
도 2는 지연 라인을 교정하기 위해 수행될 수 있는 동작들의 몇 가지 예시적인 양상들의 순서도이다.
도 3은 지연 라인을 통해 다시 공급되는 펄스 신호들을 카운팅함으로써 지연 라인을 교정하는 장치의 몇 가지 예시적인 양상들의 간략화된 블록도이다.
도 4는 지연 라인을 교정하기 위해 수행될 수 있는 동작들의 몇 가지 예시적인 양상들의 순서도이다.
도 5는 지연 라인을 교정하기 위해 디지털 피드백 신호를 이용하는 장치의 몇 가지 예시적 양상들의 간략화된 블록도이다.
도 6은 디지털 피드백 신호를 사용하여 지연 라인을 교정하기 위해 수행될 수 있는 동작들의 몇 가지 예시적인 양상들의 순서도이다.
도 7은 전송된 기준 시스템의 몇 가지 예시적인 양상들의 간략화된 블록도이다.
도 8은 전송된 기준 신호를 전송하기 위해 수행될 수 있는 몇 가지 예시적인 양상들의 순서도이다.
도 9는 전송된 기준 신호를 수신하기 위해 수행될 수 있는 동작들의 몇 가지 예시적인 양상들의 순서도이다.
도 10은 기준 신호 및 지연된 기준 신호를 조합함으로써 지연 라인을 교정하는 장치의 몇 가지 예시적인 양상들의 간략화된 블록도이다.
도 11은 기준 신호 및 지연된 기준 신호를 조합함으로써 지연 라인을 교정하기 위해 수행될 수 있는 동작들의 몇 가지 예시적인 양상들의 순서도이다.
도 12는 지연 라인을 교정하기 위해 피드백을 사용하는 장치의 몇 가지 예시적인 양상들의 간략화된 블록도이다.
도 13은 전송된 기준 시스템의 몇 가지 예시적인 양상들의 간략회된 블록도이다.
도 14는 신호 및 지연된 신호를 조합함으로써 지연 라인을 교정하는 장치의 몇 가지 예시적인 양상들의 간략화된 블록도이다.
일반적 실행에 따라, 도면에 도시되는 다양한 피쳐들(features)은 스케일대로 도시되지 않을 수 있다. 따라서, 다양한 피쳐들의 치수들은 임의대로 확대되거나 또는 명료성을 위해 축소될 수 있다. 또한, 도면들중 일부는 명료성을 위해 간략화될 수 있다. 따라서, 도면들은 방법 또는 주어진 장치들의 콤포넌트들 모두를 나타내지 않을 수 있다. 마지막으로, 동일한 참조 부호들은 명세서 및 도면들 전반에 걸쳐 동일한 피쳐들을 표시하는데 이용될 수 있다.
본 발명의 다양한 양상들이 하기에 개시된다. 본 발명의 설명들은 광범위한 형태들로 구현될 수 있으며, 본 발명에 개시되는 임의의 특정한 구조 및/또는 기능(function)은 단지 예시적인 것임이 명확해질 것이다. 당업자들은 본 발명에 개시된 설명들에 기초하여, 본 발명에 개시된 양상을 임의의 다른 양상들과 독립되게 구현할 수 있고, 2개 이상의 이러한 향상들이 다양한 방식으로 조합될 수 있다는 것을 인식할 것이다. 예를 들어, 앞서 개시된 임의의 수의 양상들을 이용하여 장치들이 구현되고/구현되거나 방법이 실행될 수 있다. 또한, 본 발명에 개시된 하나 이상의 양상들 이외에 또는 부가하여, 다른 구조 및/또는 기능들을 이용하여 장치가 구현되고/구현되거나 방법이 실행될 수 있다.
도 1은 지연 라인(102)을 교정하기 위한 장치(100)의 일정 양상들을 나타낸다. 간단하게는, 지연 라인(102)은 신호 발생기(104)로부터의 신호가 피드백 경로(106)를 경유하여 지연 라인(102)에 반복적으로 공급되는 피드백 구성으로 설정된다. 제어기(108)는 지연 라인(102)의 지연이 원하는 지연 값들의 범위내에 있는 지를 결정하기 위해 신호에 부과된(imparted) 생성되는 누적 지연을 계산한다. 예를 들어, 카운터(110)와 관련하여 제어기(108)는 주어진 기간 내에서 신호가 지연 라인(102)을 통과하는 횟수에 대한 카운트(112)를 얻을 수 있다. 제어기(108)는 상기 카운트를 상기 기간 동안 카운트에 대한 예상 값을 나타내는 임계치(114) 및/또는 예상 카운트와 비교한다. 상기 비교가 지연 라인(102)의 지연이 원하는 범위내에 있지 않는다는 것을 나타내면, 이에 따라 제어기(100)는 지연 라인(102)의 지연을 조절한다.
지연 라인을 교정하는데 이용될 수 있는 예시적인 동작들이 도 2와 관련하여 논의된다. 편의상, 도 2의 동작들(또는 본 발명의 임의의 다른 순서도)은 특정 콤포넌트들에 의해 수행되는 것으로 개시될 수 있다. 그러나, 이러한 동작들은 다른 콤포턴트들과 관련하여 및/또는 다른 콤포넌트들에 의해 수행될 수 있다는 것이 인식될 것이다.
지연 라인 교정 동작은 다양한 횟수로 수행될 수 있다. 통상적으로, 장치(100)는 관련 회로가 전력공급(powered-up)될 때 교정 절차를 수행할 수 있다. 또한, 장치(100)는 때때로(occasionally)(예를 들면, 주기적으로) 또는 소정의 자극(stimulus)에 응답하여 교정 절차를 수행할 수 있다. 예를 들어, 교정 동작은 장치(100)가 온도 변화를 탐지할 때 개시된다. 따라서, 장치(100)는 주어진 임계치를 초과하는 온도 변화가 발생하는지를 결정하는데 이용되는 온도 센서(미도시)를 포함할 수 있다. 교정은 회로가 비-동작중이거나 또는 동작중일 때 수행될 수 있다. 후자의 경우, 교정 절차가 관련 회로의 동작에 크게 영향받지 않도록 보장 하기 위한 예방책들(provisions)이 구성될 수 있다.
초기에(예를 들면, 전력 공급될 때), 지연 라인(102)의 지연은 공칭 또는 디폴트 값으로 설정될 수 있다. 이 경우, 하기에 개시되는 교정 동작들은 지연 라인의 지연을 원하는 값(예를 들면 허용가능한 값들의 범위 내의 값)으로 조절하기 위해 수행될 수 있다.
도 2의 블록(202)에 도시된 것처럼, 신호 발생기(104)는 연결기(120)를 경유하여 지연 라인(102)의 입력(118)에 연결되는 (라인(116)에 의해 표시되는) 신호를 발생시킨다. 하기에서 보다 상세하게 개시되는 바와 같이, 연결기(120)는 덧셈기(adder), 논리 게이트 또는 소정의 다른 적절한 연결 메커니즘을 포함할 수 있다. 블록(204)에 표시된 것처럼, 신호는 지연 라인(102)을 통과함에 따라 지연된다.
지연 라인(102)의 출력(122)은 연결기(120)를 포함하는 피드백 경로(106)를 경유하여 입력(106)에 연결된다. 따라서, 신호 발생기(104)로부터의 신호가 지연 라인(102)을 통과한 후, 신호는 입력(106)으로 피드백된다(블록 206). 신호는 지연 라인(102)을 통과할 때 마다 반복적으로 지연된다.
블록 208에서, 카운터(110)는 지연 라인(102)이 신호(라인(124)으로 표시)를 출력할 때마다 카운트가 증가한다. 다른 말로, 카운터(110)는 신호가 지연 라인(102) 및 피드백 경로(112)를 통한 왕복(round-trip)을 완료할 때마다 카운트가 증가한다. 따라서, 각각의 카운트는 지연 라인(102)의 지연에 상응하는 기간을 나타낸다. 카운터(110)는 해당 신호(라인(112)으로 표시)를 경유하여 제어기에 상기 카운트를 제공한다.
블록(210)으로 도시된 것처럼, 제어기(108)는 지연 라인(102)의 지연이 원하는 값들의 범위 이내에 있는지를 결정하기 위해 카운트(112)를 이용한다. 여기서, 비교기(126)는 상기 카운트를 카운트의 허용가능한 값들의 범위를 한정하는 예상 카운트 및 임계치(114)와 비교할 수 있다. 예를 들어, 비교기(126)는 카운트(112)와 예상 카운트 값 간의 카운트 차를 결정할 수 있다. 상기 차가 허용가능한 양(예를 들어, 임계치 양) 보다 큰 경우, 비교기는 지연 라인(102)의 지연이 조절될 필요가 있다는 것을 나타내는 신호를 발생시킬 수 있다. 또한, 비교기(126)는 카운트(112)가 예상 카운트 값 보다 큰지 또는 작은지를 결정할 수 있다. 따라서, 비교기(126)에 의해 발생된 신호는 (예를 들어, 카운트(112)가 각각 너무 높거나 또는 너무 낮은지에 기초하여) 지연 라인(102)의 지연이 증가될 필요가 있는지 또는 감소될 필요가 있는지를 나타낼 수 있다.
비교기(126)로부터의 신호에 기초하여, 제어기(108)는 지연 라인(102)의 지연을 제어하는 제어 신호(라인(128)로 표시)를 조절한다. 전형적인 구현에 있어 상기 제어 신호 조절은 미리 결정된 스텝 값에 의한 제어 신호(128) 조절을 수반하며, 이는 지연 라인(102)의 지연에서의 상응하는 증가치 변화 △를 야기시킨다. 따라서, 도 1의 예에서, 스텝 제어 콤포넌트(130)는 스텝 증분들에서(예를 들어, 포지티브 또는 네거티브 방향에서) 제어 신호(128)의 크기를 조절한다.
제어 신호(128)에서의 이러한 변화는 지연 라인(102)의 지연에서의 상응하는 증분 변화 △를 야기시킨다. 예를 들어, 동조가능한(tunable) 지연 라인은 스위칭 된 캐패시터들 또는 버랙터들(varactors)을 경유하여 구현되는 동조가능한 그룹 지연을 가지는 필터를 포함할 수 있다. 대안적으로, 동조가능한 지연 라인은 가변 길이 전송 라인, 샘플 및 홀드 탭핑(hold tapped) 지연 라인 또는 소정의 다른 동조가능한 구조를 포함할 수 있다. 따라서, 제어 신호(128)는 사실상 지연 라인의 "길이(length)"를 제어하기 위해 하나 이상의 상기 콤포넌트들과 상호작용할 수 있다(interact).
다음 도 2의 동작들은 필요에 따라, 지연 라인(102)의 지연이 원하는 범위내에 있을 때까지 반복될 수 있다. 여기서, 교정 절차는 상기 지연이 최적의 값(예를 들어, 적어도 시간에 따라 원하는 범위를 벗어나게될 가능성이 있는 값)으로 설정되도록 시도되는 반복 프로세스일 수 있다.
일부 양상들에서, 제어기(108)는 지연 라인(102)의 실제 지연과 원하는 지연 간의 차의 크기에 기초하는 방식으로 제어 신호(128)를 조절할 수 있다. 예를 들어, 스텝 제어 콤포넌트(130)는 카운트(112)와 예상 카운트 간의 차의 크기에 기초하여 스텝의 크기를 조절할 수 있다. 따라서, 일부 경우들에서, 지연 라인(102)의 지연 변화는 지연 에러와 비례할 수 있다. 이런 방식으로, 제어기(108)는 지연에서의 큰 증분 변화 △의 사용을 통해 지연 라인(102)의 지연을 허용가능한 값으로 보다 신속하게 조절할 수 있다.
일부 양상들에서, 제어기(108)는 카운트(112)가 원하는 기간에 걸쳐 얻어지는 것을 보장하도록, 도 1에서 하나 이상의 콤포넌트들의 동작을 제어할 수 있다. 여기서, 제어기(108)는 (라인(134)에 의해 표시된) 신호를 경유하여 카운터(110)의 동작을 제어하는 타이머(예를 들어, 10MHz 클록만큼 클록킹됨)를 포함할 수 있다. 예를 들어, 신호(134)는 카운터(110)가 (예를 들어, 카운터에 의해 재설정됨으로써) 시간중 소정 포인트에서 카운팅을 개시하게 하고, (예를 들어, 카운터가 디스에이블링됨으로써(disabling)) 시간중 다른 포인트에서 카운팅을 중단하게 할 수 있다. 대안적으로, 제어기(108)는 카운트(112)가 예상 카운트/임계치(114)와 비교되는 시기를 결정하기 위해 타이머(132)로부터의 신호를 이용할 수 있다. 또한, 타이머(132)로부터의 신호를 기초로, 제어기(108)는 신호 발생기(104)가 특정 시간에서 신호(116)를 발생시키도록 신호(라인(136)으로 표시)를 발생시킬 수 있다. 예를 들어, 신호 발생기(104)는 카운팅 동작을 위해 시간 간격의 초반부(beginning)에서 신호(116)를 발생시킬 수 있다.
지연 라인(102)을 목표 지연 값(D)으로 설정하기 위해 이용되는 예시적인 타이밍 동작들은 다음과 같다. 초기에, 제어기(108)는 신호 발생기(104)가 신호 펄스 신호(116)를 발생시키도록 시간 T0에서 신호(136)를 발생시킬 수 있다. 다음, 카운터(110)는 T초(예를 들어, 1㎲) 동안 지연 라인(102)에 의해 출력되는 펄스 신호들의 수(N)를 카운트한다.
Figure 112009035566772-pct00001
임계치(114)(예를 들면, 100개의 카운트)이면, 지연 라인(102)은 동조되고 교정 절차는 종료된다. 바람직하게, 지연 라인의 보다 정확한 교정을 가능케하기 위해 지연에서의 작은 편차들이 측정가능한 큰 차들(large measurable differences)로 누적되도록, 신호가 다수번(multiple times) 지연 라인을 통해 라우팅될 수 있다.
그렇지 않은 경우, 제어기(108)는 T초 동안 지연 라인에 의해 출력되는 펄스 신호들의 수(N)를 원하는 지연에 상응하는 펄스 신호들의 예상 수(T/D)를 비교한다. N>T/D인 경우, 제어기(108)는 스텝 양 △만큼 지연을 증가시킨다. N<T/D인 경우, 제어기(108)는 스텝 양 △만큼 지연을 감소시킨다. 그렇지 않다면, 제어기(108)는 지연을 변화시키지 않는다. 다음 교정 절차는 지연 라인(102)의 지연이 원하는 범위 부근(D) 이내일 때까지 반복될 수 있다.
하기에 보다 상세히 설명되는 바와 같이, 전형적 구현에 있어 지연 라인(102)은 (도 1에 도시되지 않은) 디바이스의 특정 회로에 대한 신호들을 지연시킨다. 따라서, 연결 메커니즘(예를 들어, 도 1에는 도시되지 않은 트랜지스터들과 같은 하나 이상의 스위치들)이 지연 라인(102)으로/지연 라인(102)로부터 회로 및 장치(100)의 다양한 콤포넌트들을 연결 및/또는 분리시키기 위해 제공될 수 있다. 이런 방식으로, 지연 라인(102)은 지연 라인(102)이 교정될 수 있는 구성 및 지연 라인(102)이 회로에 대한 신호들을 지연시키는 구성 사이에서 쉽게 전환될 수 있다. 특히, 피드백 경로(106)는 지연 라인(102)의 출력(122)과 입력(118)을 분리시키기 위한 메커니즘(이를 테면, 도 1에는 도시되지 않은 트랜지스터와 같은 스위치)을 포함할 수 있다.
도 3 및 도 4를 참조로, 지연 라인을 교정하는 장치 및 방법의 추가 설명들은 지연 라인을 통해 공급되는 펄스 신호들을 카운트하는 장치와 관련하여 처리될 수 있다. 특히, 도 3은 지연 라인(302)을 교정하는 장치(300)의 소정 양상들을 나타낸다. 도 4는 지연 라인을 교정하기 위해 수행될 수 있는 동작들의 소정 양상들을 나타낸다.
도 4의 블록(402)에 표시된 것처럼, 펄스 발생기(304)는 덧셈기(306)를 경유하여 지연 라인(302)의 입력에 연결되는 펄스 신호를 발생시킨다. 지연 라인(302)은 펄스 신호를 지연시키고(블록 404) 라인(308)으로 표시된 지연된 펄스 신호를 출력한다.
블록 406에 도시된 것처럼, 덧셈기(306)를 포함하는 피드백 경로(310)는 지연 라인(302)의 입력에 다시 펄스 신호(308)를 연결한다. 일부 양상들에서, 피드백 경로(310)는 사실상(as it is) 지연 라인(302) 및 피드백 경로(310)에 의해 한정되는 루프를 통해 반복적으로 라우팅되는 펄스 신호에 부과될 수 있는 왜곡을 보상하는 하나 이상의 콤포넌트들(312)을 선택적으로 포함할 수 있다. 예를 들어, 콤포넌트(312)에는 펄스 재발생기 및/또는 증폭기가 통합될 수 있다.
펄스 재발생기는 예를 들어, 루프를 통한 반복된 통과에 의해 야기되는 펄스 신호 형상의 임의의 왜곡(예를 들면, 얼룩형상(smearing) 또는 진폭 불확실성)을 보상하기 위해 펄스 신호를 재형상화하는데 이용될 수 있다(블록 408). 일부 경우에서, 이러한 재형상화(reshaping)는 루프의 안정성 유지를 도울 수 있다. 펄스 재발생기는 예를 들어, 매칭 필터(matched filter)와 같은 다양한 형태를 취할 수 있다. 그러나, 여기서 펄스 재발생기에 의해 신호에 부과되는 지연이 상당 범위로 교정 절차에 악영향을 미치지 않도록 보장하기 위한 예방책들이 취해질 필요가 있을 수 있다.
증폭기는 루프를 통한 반복 통과에 의해 야기되는 펄스 신호의 진폭에서의 임의의 변화를 보상하기 위해 피드백 경로(310)에 대한 이득을 제공하는데 이용될 수 있다. 일부 구현예들에서, 장치(300)는 펄스 신호의 진폭에서의 임의의 변화를 자동으로 보상할 수 있다. 예를 들어, 증폭기 이득이 너무 낮은 경우, 펄스 신호는 사실상 루프를 통해 반복적으로 공급되어 감쇠된다. 따라서, 결국, 펄스 검출기(314)는 신호를 검출할 수 없을 수 있다. 한편, 이득이 너무 높은 경우, 펄스 신호 및 노이즈는 포화상태로(saturation) 증폭될 수 있다. 다시, 펄스 검출기(314)는 펄스 신호들을 검출할 수 없을 수 있다.
따라서, 일부 양상들에서 장치(300)는 피드백에서의 이득을 교정할 수 있다. 예를 들어, 선택적 펄스 검출기(314)는 루프를 통해 라우팅되는 펄스 신호들이 왜곡되는지를 결정하기 위해 지연 라인(302)에 의해 출력되는 하나 이상의 펄스 신호들(308)을 검출할 수 있다(블록 410). 예를 들어, 펄스 검출기(314)는 주어진 수의 반복(예를 들면, 1000번 반복) 이후 펄스 신호 세기를 검출할 수 있다. 펄스 진폭이 너무 높거나 포화되면, 이득은 감소된다. 펄스 진폭이 너무 낮으면, 이득은 증가된다. 이를 위해, 펄스 검출기(314)는 증폭기의 이득 및/또는 콤포넌트(312)의 소정의 다른 특징들을 제어하는 신호(라인(316)으로 표시)를 발생시킬 수 있다(블록 412). 이러한 과정은 펄스 진폭이 허용가능한 톨러런스 이내에 있을 때까지 반복된다.
일부 양상들에서, 지연 라인 교정이 진행되면서 이득이 동적으로 조절될 수 있다. 예를 들어, 이전의 펄스 진폭들의 함수가 너무 크거나 너무 작은 경우, 이득은 각각 감소되거나 증가될 수 있다. 함수는 최종 펄스 신호, 최종 몇 개의 펄스 신호들의 윈도우 평균(windowed average), 이전 펄스 신호들의 가중(weighted) 필터, 또는 하나 이상의 펄스 신호들과 관련된 임의의 적절한 선형 또는 비선형 함수와 관련될 수 있다.
펄스 검출기(314)는 다양한 방식들로 구현될 수 있다. 예를 들어, 일부 양상들에서, 펄스 검출기(314)는 펄스 신호(들)의 진폭을 검출하는 진폭 검출기를 포함할 수 있다. 일부 양상들에서, 펄스 검출기(314)는 검출되는 신호(들)의 예상 특성과 매칭되도록 적응되는 매칭 필터를 포함할 수 있다. 이러한 구현은 간단한 피크(peark) 검출기의 경우, 거짓 검출을 트리거할 수 있는, 노이즈의 보다 나은 제거를 제공할 수 있다.
블록 414에 도시된 것처럼, 카운터(318)는 지연 라인(302)에 의해 출력되는 각각의 펄스 신호(308)를 카운트한다. 도 1과 관련하여 앞서 개시된 것과 유사한 방식으로, 카운터(318)는 생성되는 카운트(320)를 제어기(322)에 제공한다.
블록 416에 도시된 것처럼, 피드백 경로(310)에서서의 지연들을 예방하는 예방책들이 구성될 수 있다. 예를 들어, 덧셈기(306) 및 콤포넌트(312)는 이러한 콤포넌트들이 통과하는 임의의 신호에 소정의 지연을 부여할 수 있다. 이러한 지연이 지연 라인(302)의 지연과 비교할 때 큰(not insubstantial) 경우, 지연 라인(302)의 지연이 허용가능한 지연 값에 있는지 여부를 결정할 때 이러한 지연을 보상하는 것이 바람직할 수 있다. 일부 양상들에서, 카운터에 의해 발생된 카운트(320)는 지연 라인(302)에 기여하지 않는(not attributable) 임의의 콤포넌트 지연들로 인해 조절될 수 있다(예를 들어, 감소). 일부 양상들에서, 예상 카운트 및/또는 임계치(324)는 콤포넌트 지연들로 인해 조절될 수 있다(예를 들어, 증가될 수 있다).
다양한 기술들이 콤포넌트 지연 값을 얻기 위해 이용될 수 있다. 예를 들어, 콤포넌트의 특정한 형태 또는 특정 콤포넌트의 지연은 콤포넌트가 제조된 이후 측정될 수 있다. 대안적으로, 콤포넌트의 지연은 계산 또는 추정될 수 있다. 예를 들어, 콤포넌트 지연의 평균(mean)은 콤포넌트들의 다수의 샘플들 또는 콤포넌트의 분석을 기초로 통계적으로 계산 또는 추정될 수 있다. 어느 한 경우에서, 장치(300)는 지연, 측정된 지연 또는 일부 다른 파라미터의 통계적 평균을 나타내는 오프셋 값들이 교정 절차에서의 사용을 위해 프로그래밍될 수 있는 데이터 메모리를 포함할 수 있다.
블록 418에 도시된 것처럼, 제어기(322)는 지연 라인(322)의 지연이 허용가능한지 여부를 결정하기 위해 예상 카운트/임계치(324)(및/또는 다른 적절한 베이스 라인)에 대해 상기 카운트(322)를 비교한다. 블록 420에 도시된 것처럼, 지연이 허용불가능한 경우, 제어기(322)는 상기 비교를 기초로 제어 신호(라인(326)으로 표시)를 조절한다. 예를 들어, 도 1과 관련하여 앞서 논의된 바와 같이, 제어기(322)는 증분기준(incremental basis)에 대해 제어 신호(326)의 크기 및/또는 극성을 증가 또는 감소시킬 수 있다. 또한, 제어기(322)는 상기 비교의 결과들을 기초로 스텝 크기를 조절할 수 있다. 제어기(322)는 지연을 조절하기 위해 생성되는 제어 신호(326)를 지연 라인(302)에 제공한다(블록 422).
주어진 애플리케이션의 요구조건들에 따라, 펄스 발생기(304)는 다양한 형태들의 펄스 신호들을 발생시킬 수 있다. 일반적으로, 펄스 신호의 폭은 지연 라 인(302)의 지연의 기간 보다 작을 수 있다. 이런 경우, 펄스 신호의 제 2 변이는 펄스 신호의 제 1 변이가 지연 라인(302)의 출력으로부터 지연 라인(302)의 입력으로 공급되기 이전에, 지연 라인(302)에 입력될 수 있다.
일부 양상들에서, 펄스 발생기(304)는 피드백 경로를 통해 동시적으로 라우팅될 수 있는 몇 개의 펄스 신호들을 발생시킬 수 있다. 이러한 펄스 신호들이 직교되도록 보장하기 위해, 제 1 펄스 신호와 최종 펄스 신호 간의 시간은 지연 라인(302)의 지연 기간 보다 작다. 대안적으로, 펄스 신호들의 "충돌(collisions)" 효과 또는 확률을 감소시키기 위한 다른 예방책들이 구성될 수 있다. 예를 들어, 펄스 신호들은 충돌을 피하기 위해 시간에 맞게 간격을 둘 수 있다. 대안적으로, 충돌 확률은 카운터의 카운트, 예상 카운트 또는 임계치중 하나 이상을 고려하여 추정되고 계산될 수 있다(factored). 다수의 펄스 신호들의 사용으로 인한 잠재적 장점은 주어진 카운트가 보다 빠르게 도달될 수 있다는 것이다. 따라서, 교정 동작을 수행하기 위해 보다 시간이 덜 요구되며 보다 적은 전력이 이용될 수 있다. 다수의 펄스 신호들의 사용에 따른 또 다른 잠재적 장점은 노이즈 또는 왜곡으로 인한 펄스 검출 에러들의 임의의 부작용이 감소될 수 있다는 것이며, 이는 보다 많은 수의 펄스 신호들이 주어진 시간 량에서 처리될 수 있기 때문이다.
도 5 및 도 6을 참조로, 지연 라인을 교정하는 장치 및 방법에 대한 추가 설명들은 지연 라인을 통해 디지털 신호가 반복적으로 공급되는 장치와 관련하여 처리된다. 도 5는 지연 라인(502)을 교정하기 위한 장치(500)의 소정 양상들을 나타낸다. 도 6은 지연 라인을 교정하기 위해 수행될 수 있는 동작들의 소정의 양상들 을 나타낸다.
도 6의 블록 602에 도시된 것처럼, 스텝 발생기(504)는 지연 라인(502)에 제공되는 스텝 신호를 발생시킨다. 블록(604)에 도시된 것처럼, 이 경우, XOR 게이트(508)가 통합되는 피드백 경로(506)는 지연 라인(502)에 의해 출력되는 신호와 스텝 신호를 연결하고(블록 604) 지연 라인(502)의 입력에 상기 결과를 제공한다(블록 606). 즉, XOR 게이트(508)의 출력은 스텝 신호의 현재 값 및 지연 라인(502)의 출력의 현재 값과 관련된다. 여기서, 지연 라인(502)의 출력 신호의 초기 상태와 상관없이, 일단 스텝 신호 전이(로우 상태에서 하이 상태로, 또는 하이 상태에서 로우 상태로)가 이루어지면, XOR 게이트(508)의 출력이 (하이에서 로우로 또는 로우에서 하이로) 변한다. 또한, 지연 라인(502)이 신호를 지연(블록 608)시키고 지연된 신호를 출력한 후, 지연 라인(602)의 출력 신호에서 발생되는 변화는 XOR 게이트(508)의 출력에서 상응되는 변화를 야기시킨다.
따라서, 사실상 디지털 신호는 피드백 루프(506) 및 지연 라인(502)을 통해 연속적으로 공급된다는 것이 인식될 것이다. 예를 들어, 지연 라인(502)의 지연이 10ns일 때, XOR 게이트는 50MHz 정도의 주파수를 갖는 신호를 출력한다. 그러나, 이러한 신호의 형상은 지연 라인(502)에 의해 출력되는 신호들의 수와 상관없이 유지될 수 있으며, 이는 XOR 게이트는 본질적으로 신호의 에지들의 재형상화 및 이득을 제공하기 때문이다. 따라서, 디지털 신호 및 연관된 디지털 콤포넌트들의 사용을 통해, 장치(500)는 도 1과 관련하여 앞서 논의된 바와 같이, 예를 들어 신호의 왜곡을 보상하는 추가의 콤포넌트들의 사용없이 비교적 안정한 교정 동작을 제공할 수 있다.
블록 610에 도시된 것처럼, 카운터(518)는 지연 라인(502)에 의해 출력되는 각각의 신호를 (예를 들어, 신호의 상승 에지 및/또는 하강 에지를 통해) 카운팅한다. 다음, 카운터(518)는 제어기(512)에 생성되는 카운트(510)를 제공한다.
제어기(512)는 지연 라인(502)의 지연이 허용가능한지를 결정하기 위해 상기 카운트(510)를 예상 카운트 및/또는 임계치(514)와 비교한다. 상기 지연이 허용불가능한 경우, 제어기(512)는 상기 비교에 기초하여 지연을 조절하기 위해(블록 612) 적절한 제어 신호(516)를 발생시킨다.
앞서 논의된 바와 같이, 사실상 지연 라인은 회로의 신호들에 지연을 부과하기 위해 회로에 통합된다. 도 7은 본 발명에서 개시되는 동조가능한 지연 라인이 통합되는 예시적인 전송된 기준 시스템(700)의 몇 가지 양상들을 나타낸다. 일부 양상들에서, 송신기 기준 시그널링 기술은 예를 들어, 개인 영역 네트워크 또는 인체 영역 네트워크를 제공하기 위해 울트라-와이밴드 시스템에서 사용될 수 있다. 도 7의 복잡성을 감소시키기 위해, 지연 라인을 교정하기 위한 관련된 장치들(예를 들어, 카운터 및 제어기)의 다양한 양상들은 도시되지 않는다. 그러나, 이러한 향상들이 시스템(700)에 통합될 수 있다는 것이 이해될 것이다.
전송된 기준 시스템(700)은 송신기 섹션(도 7의 상부 절반부) 및 수신기 섹션(도 7의 하부 절반부)을 포함한다. 도 7의 예에서, 송신기 섹션은 지연 라인(702)을 포함하며, 수신기 섹션은 지연 라인(704)을 포함한다. 이들 섹션들 각각의 예시적인 동작들은 도 8 및 도 9의 순서도들과 관련하여 개시된다.
도 8에서 블록 802로 도시된 것처럼, 지연 라인(702)이 본 발명에 논의된 것처럼 교정된 이후, 지연 라인(702)을 교정하는 동안 사용되는 피드백 경로가 분리될 수 있다. 예를 들어, 스위치(706)(예를 들어, 트랜지스터 또는 다른 소정의 적절한 콤포넌트)는 지연 라인(702)의 출력이 지연 라인(702)의 입력에 다시 공급되는 것을 방지하도록 피드백 경로에서 개방될 수 있다.
블록 804에 도시된 것처럼, 펄스 발생기(708)는 (라인(710)으로 도시된 것처럼) 덧셈기(712)를 통해 지연 라인(702)에 연결된다(블록 806). 본 예에서, 교정 동작 동안, 펄스 발생기(708)와 덧셈기(712)는 도 3의 펄스 발생기(304) 및 덧셈기(306)와 동일한 기능들(functions)을 수행할 수 있다. 블록 808에 도시된 것처럼, 해당 데이터 비트(716)에 기초한 데이터 펄스를 발생시키기 위해 지연 라인(702)에 의해 출력되는 지연된 기준 펄스가 (예를 들어 곱셈기(multiplier)(714)에 의해) 사용된다.
블록 810에 도시된 것처럼, 블록 804에서 발생된 기준 펄스 및 블록 808에서 발생된 데이터 펄스는 전송된 기준 신호를 제공하도록 사실상 (덧셈기(718)를 통해) 조합된다. 여기서, 기준 펄스는 지연 라인(702)의 지연에 의해 결정되는 주어진 시간량만큼 데이터 펄스를 앞선다.
따라서, 지연 라인(702)은 전송된 기준 신호가 인코딩될 때 기준 펄스와 데이터 펄스 사이에 원하는 지연을 제공한다. 바람직하게, 본 발명에서 설명된 것처럼 지연 라인 교정 기술들의 사용을 통해, 지연 라인(702)의 지연은 임의의 프로세스 변화들, 온도 변화들 또는 다르게는 지연 라인(702)의 지연에 영향을 미칠 수 있는 다른 조건들과 상관없이 높은 레벨의 정밀도 및 정확도를 설정 및 유지할 수 있다.
일부 양상들에서, 지연 라인에 의해 부과되는 지연은 구성가능하다(configurable). 예를 들어, 상이한 지연이 상이한 통신 채널들에 대해 특정될 수 있다. 또한, 기준 및 데이터 펄스들의 상이한 세트들 간의 지연이 (예를 들어, 공지된 홉핑(hopping) 시퀀스에 따라) 동적으로 변화될 수 있다. 이 경우, 지연 라인에 대한 지연의 상이한 값들을 교정하기 위해 및/또는 최적의 지연 값 또는 지연 값들의 세트가 제공되도록 지연 라인을 교정하기 위해, 본 발명에 개시된 교정 매커니즘도 마찬가지로 구성가능하다.
블록 812에 도시된 것처럼, 송신기 출력 스테이지(720)는 전송된 기준 신호를 처리하고(예를 들어, 필터링 및 증폭시키고) 전송을 위해 안테나(722)에 신호를 제공한다.
시스템(700)의 수신기 섹션의 예시적 옵션들은 도 9의 동작들과 연관되어 처리된다. 도 7의 예에서, 펄스 발생기(708)는 지연 라인(704)의 교정을 위한 펄스 신호들을 발생시키는데 이용될 수 있다. 따라서, 교정 동작 동안, 펄스 발생기(708) 및 덧셈기(724)는 도 3의 펄스 발생기(304) 및 덧셈기(306)와 유사한 기능들(functions)을 수행할 수 있다. 이 경우, 시스템(700)은 펄스 발생기(708)의 출력 또는 안테나(722)중 어느 하나에 수신기의 입력 스테이지(728)를 선택적으로 연결시키는 스위치(726)를 포함할 수 있다. 이런 방식으로, 수신기 입력 스테이지(728)는 교정 동작들 동안 펄스 발생기(708)로부터의 펄스를 수신하거나 또는 정 상(normal) 동작 동안 안테나(722)로부터 신호들을 수신할 수 있다.
블록(902) 및 도 9에 도시된 것처럼, 지연 라인(704)이 본 발명에 개시된 것처러 교정된 이후, 지연 라인(704)을 교정하는 동안 이용되는 피드백 경로가 분리될 수 있다(decoupled). 예를 들어, 지연 라인(704)의 출력이 지연 라인(704)의 입력에 다시 공급되는 것을 방지하도록 피드백 경로에서 스위치(730)가 개방될 수 있다.
블록 904에 도시된 것처럼, 정상 동작들 동안, 수신기 입력 스테이지(728)는 안테나(722)를 통한 전송된 기준 신호를 수신할 수 있다. 앞서 논의된 바와 같이, 전송된 기준 신호는 일련의 기준 및 데이터 펄스들로 구성된다. 수신기 입력 스테이지(728)는 예를 들어, 증폭 및 필터링을 포함하는 다양한 동작을 수행할 수 있다.
블록 906에 도시된 것처럼, 주어진 기준 및 데이터 펄스 쌍의 기준 펄스는 (라인(732)에 의해 도시된 것처럼) 지연 라인(704)의 입력에 연결된다. 이런 방식으로, 기준 펄스는 기준 펄스와 해당 데이터 펄스 간의 기간과 같은 시간량으로 지연될 수 있다(블록 908). 따라서, 지연 라인(704)은 전송된 기준 신호를 디코딩하기 위한 데이터 펄스와 기준 펄스 간에 원하는 지연을 정확하게 제공한다.
블록 910에 도시된 것처럼, 지연된 기준 펄스는 (예를 들어, 곱셈기(734)를 통해) 해당 데이터 펄스와 조합될 수 있다. 사실상 이러한 동작은 수신된 데이터 펄스로부터 효과적으로 데이터 정보를 추출하기 위한 매칭 필터 기능을 제공할 수 있다. 다음 생성되는 펄스는 전송된 기준 신호로부터 데이터를 복구시키기 위해 펄스를 추가로 처리(예를 들어, 증폭 및 필터)할 수 있는 데이터 복구 콤포넌트(736)에 제공될 수 있다.
도 10 및 도 11을 참조로, 일부 양상들에서 지연 라인을 교정하기 위한 방법 및 장치는 지연 라인의 지연의 표시를 발생시키기 위해 기준 신호와 지연된 기준 신호를 조합할 수 있다. 여기서, 기준 신호와 지연된 기준 신호 조합을 원활하게 하기 위해 피드포워드 메커니즘이 사용될 수 있다. 다음 조합된 신호의 진폭은 지연 라인의 실제 지연에 대한 표시를 제공하기 위해 이용될 수 있다.
도 11의 블록 1102에 도시된 것처럼, 기준 신호 발생기(1002)는 지연 라인(1004)의 입력에 연결되는 (라인(1006)으로 표시) 기준 신호를 발생시킨다. 일부 양상들에서, 기준 신호(1006)는 예를 들어, 사인 함수, 코사인 함수 또는 소정의 다른 적절한 파형을 제공하는 연속파 신호를 포함할 수 있다. 신호 발생기(1002)는 예를 들어, 제어기(1010)로부터 수신된 제어 신호(1008)에 따라, 기준 신호(1006)의 발생을 개시 및 종결시킬 수 있다. 블록 1104로 도시된 것처럼, 지연 라인(1004)은 기준 신호(1006)를 발생시키고 조합기(1012)의 입력에 지연된 기준 신호를 제공한다.
블록 1106에 도시된 것처럼, 조합기(1012)는 피드포워드 경로(1014)를 통해 제공되는 기준 신호 및 지연된 기준 신호를 조합한다. 조합기(1012)는 비교기, 합산기(덧셈기)와 같은 연산 유니트, 차감기 또는 소정의 다른 적절한 조합 메커니즘을 포함할 수 있다. 여기서, 조합기(1012)에 의해 출력되는 신호는 지연 라인(1004)으로 인한 위상 이동을 포함한다. 또한, 이러한 위상 이동은 출력 신호의 진폭(예를 들어, 피크 값)에 영향을 미친다.
따라서, 블록(1108)에 도시된 것처럼, 조합기(1012)는 진폭 검출기(1016)에 조합된 신호를 제공한다. 일부 양상들에서, 진폭 검출기(1016)는 조합된 신호의 피크들을 검출하도록 구성된 피크 검출기를 포함할 수 있다. 예를 들어, 기준 신호가 사인파인 경우, 지연 라인은 사인파에서
Figure 112009035566772-pct00002
의 위상 이동을 생성하며, 여기서,
Figure 112009035566772-pct00003
는 라디안 단위의(in radians) 사인파 주파수이며, D는 초 단위의(in seconds) 지연 라인(1004)의 지연이다. 조합기(1012)가 합산기(summber)인 경우, 합산기(1012)의 출력은
Figure 112009035566772-pct00004
Figure 112009035566772-pct00005
이다. 피크 검출기(1016)는 시간에 따라
Figure 112009035566772-pct00006
인 피크를 검출한다. 대안적으로, 조합기(1012)가 차감기인 경우, 피크 검출기(1016)에 의해 검출되는 시간에 따른 피크는
Figure 112009035566772-pct00007
이다. 라인(1018)에 의해 도시된 것처럼, 진폭 검출기(1016)는 검출된 값(예를 들어, 피크 값)을 제어기(1010)에 제공한다.
블록(1110)에 도시된 것처럼, 제어기(1010)는 검출된 값(1018)을 기초로 지연 라인(1004)을 이용하여 지연을 조절한다. 예를 들어, 비교기(1020)는 진폭 검출기(1016)에 의해 제공되는 진폭(1018)(예를 들어, 피크 값)과 임계치(1022)를 비교할 수 있다. 진폭(1018)이 임계치(1022) 보다 크거나 또는 임계치(1022) 보다 작으면(또는 임계치(1022)의 소정 범위 이내이면), 제어기(1010)는 지연 라인(1004)의 지연을 증가시키거나 또는 감소시키기 위해 본 발명에 개시된 것처럼 적절한 제어 신호(1024)를 발생시킬 수 있다.
앞서 논의된 것과 유사한 방식으로, 통상적 구현에 있어, 지연 라인(1004)은 (도 10에는 도시되지 않은) 디바이스의 특정 회로를 위해 신호들을 지연시킨다. 따라서, 연결 메커니즘(예를 들어, 도 10에는 도시되지 않은 하나 이상의 스위치들)은 지연 라인(1004)으로/지연 라인(1004)으로부터 회로 및 장치(100)의 다양한 콤포넌트들의 연결 및/또는 분리를 제공할 수 있다.
본 발명의 설명들은 다양한 디바이스들에 통합될 수 있다. 예를 들어, 본 발명에서 설명되는 하나 이상의 양상들은 전화기(이를 테면, 셀률러 폰), 개인용 휴대 단말기("PDA"), 엔터테인먼트 디바이스(이를 테면, 뮤직 또는 비디오 디바이스), 헤드셋, 마이크로폰, 생체인식 센서(이를 테면, 심박 모니터, 보도계(pedometer), EKG 디바이스 등), 사용자 I/O 디바이스(예를 들어, 시계, 원격 제어기 등), 타이어 압력 측정기 또는 임의의 다른 적절한 디바이스에 통합될 수 있다. 또한, 이러한 디바이스들은 상이한 전력 및 데이터 요구들(requirements)을 가질 수 있다. 바람직하게, 본 발명의 설명들은 (예를 들면, 높은-대역폭 펄스들을 이용하는 분야들에서) 비교적 높은 데이터 레이트들을 포함하는 다양한 데이터 레이터들에서 (이를 테면, 펄스-기반 시그널링 방식을 이용하는) 저전력 분야들에서의 사용을 위해 적응될 수 있다.
본 발명에 개시된 콤포넌트들은 다양한 방식으로 구현될 수 있다. 예를 들어, 도 12를 참조로, 장치(1200)는 도 1, 3, 및 5에서의 유사한 콤포넌트들과 대응될 수 있는 콤포넌트들(1202, 1204, 1206, 1208, 1210, 1212, 1214, 1216, 1218)을 포함한다. 도 13에서, 장치(1300)는 도 7에서의 유사한 콤포넌트들과 대응될 수 있는 콤포넌트들(1302, 1304, 1306, 1308, 1310, 1312, 1314, 1316, 1318, 1320)을 포함한다. 도 14에서, 장치(1400)는 도 10에서의 유사한 콤포넌트들과 대응될 수 있는 콤포넌트들(1402, 1404, 1406, 1408, 1410, 1412)을 포함한다. 도 12, 13 및 14는 일부 양상들에서 상기 콤포넌트들이 적절한 프로세서 콤포넌트들을 통해 구현될 수 있다는 것을 나타낸다. 일부 양상들에서, 이러한 프로세서 콤포넌트들은 본 발명에 설명되는 구조를 이용하여 적어도 부분적으로 구현될 수 있다. 일부 양상들에서, 프로세서는 하나 이상의 상기 콤포넌트들의 일부 또는 전체 기능을 구현시키도록 적응될 수 있다. 일부 양상들에서, 점선 박스로 도시된 콤포넌트들은 선택적이다.
또한, 본 발명에 개시되는 콤포넌트들 및 기능들은 임의의 적절한 수단을 이용하여 구현될 수 있다. 또한, 이러한 수단은 적어도 부분적으로는 본 발명에 개시된 것과 대응하는 구조를 이용하여 구현될 수 있다. 특히 하나 이상의 이러한 수단은 도 12, 13 및 14의 하나 이상의 프로세서 콤포넌트들과 유사한 기능을 제공하도록 구현될 수 있다. 예를 들어, 일부 양상들에서, 지연 수단은 지연 라인을 포함하고, 신호 발생 수단은 신호 발생기를 포함하고, 연결 수단은 연결기를 포함하고, 카운팅 수단은 카운터를 포함하고, 지연 조절 수단은 제어기를 포함하며, 비교 수단은 비교기를 포함하고, 이득 조절 수단은 증폭기를 포함하고, 재발생 수단은 재발생기를 포함하고, 검출 수단은 검출기를 포함하고, 기준 펄스 발생 수단은 펄스 발생기를 포함하고, 분리(decoupling) 수단은 스위치를 포함하고, 조합 수단은 덧셈기 및/또는 곱셈기를 포함하고, 수신 수단은 수신기를 포함하고, 진폭 검출 수단은 진폭 검출기를 포함할 수 있다. 또한, 다른 구조들 및/또는 다른 동작들을 이용하는 또 다른 방식들로 상기 콤포넌트들이 구현될 수 있다는 것을 인식해야 한다. 또한, 하나 이상의 이러한 콤포넌트들의 일부 또는 전체 기능은 또 다른 형태들의 콤포넌트들을 이용하여 구현될 수 있다.
당업자는 정보 및 신호들이 다양한 타입의 상이한 기술들을 사용하여 표현될 수 있음을 잘 이해할 것이다. 예를 들어, 본 명세서상에 제시된 데이터, 지령, 명령, 정보, 신호, 비트, 심벌, 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다.
당업자는 상술한 다양한 예시적인 논리 블록들, 모듈들, 프로세서들, 수단들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 명령들이 통합되는 다양한 형태의 프로그램 또는 디자인 코드(편의상 "소프트웨어" 또는 "소프트웨어 모듈"로도 불림) 또는 이들의 조합으로서 구현될 수 있음을 잘 이해할 것이다. 하드웨어 및 소프트웨어의 상호 호환성을 명확히 하기 위해, 다양한 예시적인 콤포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 이들의 기능적 관점에서 기술되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 대해 부가된 설계 제한들에 의존한다. 당업자는 이러한 기능들을 각각의 특정 애플리케이션에 대해 다양한 방식으로 구현할 수 있지만, 이러한 구현 결정이 본 발명의 영역을 벗어나는 것은 아니다.
다양한 예시적인 논리 블록들, 모듈들, 및 회로들이 범용 프로세서; 디지털 신호 처리기, DSP; 주문형 집적회로, ASIC; 필드 프로그램어블 게이트 어레이( FPGA); 또는 다른 프로그램어블 논리 장치; 이산 게이트 또는 트랜지스터 논리; 이산 하드웨어 컴포넌트들; 또는 이러한 기능들을 구현하도록 설계된 것들의 조합을 통해 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로 프로세서 일 수 있지만; 대안적 실시예에서, 이러한 프로세서는 기존 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 프로세서는 예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 연결된 하나 이상의 마이크로 프로세서, 또는 이러한 구성들의 조합과 같이 계산 장치들의 조합으로서 구현될 수 있다.
본 발명에 개시된 프로세스들에서의 특정한 순서 또는 체계(hierarchy)는 예시적인 방식의 일례임이 이해될 것이다. 설계 선호도에 따라, 프로세스들에서 단계들의 체계 또는 특정 순서는 본 발명의 범주를 유지하면서 재배열될 수 있다. 첨부되는 방법 청구항들은 샘플 순서로 다양한 단계들의 엘리먼트들을 제시하며 이는 제시되는 특정한 순서 또는 계층으로 제한되지 않는다는 것을 의미한다.
본 발명에 개시되는 양상들과 관련하여 개시되는 방법의 단계들 및 알고리즘은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이 둘의 조합에 의해 직접 구현될 수 있다. 소프트웨어 모듈(예를 들어, 실행가능한 명령들 및 관련된 데이터를 포함) 및 다른 데이터는 RAM 메모리; 플래쉬 메모리; ROM 메모리; EPROM 메모리; EEPROM 메모리; 레지스터들; 하드디스크; 이동식 디스크; CD-ROM; 또는 공지된 다른 형태의 임의의 기계-판독가능한 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 이를 테면, 예를 들어 컴퓨터/프로세서(편의상 "프로세서"로 불림)와 같은 기계에 연결도리 수 있고, 이러한 프로세서는 저장 매체로부 터 정보(예를 들면, 소프트웨어 명령들)를 판독하고 저장 매체에 정보를 기록할 수 있다. 예시적인 저장 매체는 프로세서에 통합될 수 있다. 이러한 프로세서 및 저장매체는 ASIC에 상주할 수 있다. ASIC는 사용자 장비에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 장비에서 이산 컴포넌트로서 상주할 수 있다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.

Claims (23)

  1. 의도된 신호를 지연시키기 위한 장치로서,
    지연된 기준 신호를 제공하기 위해 지연 제어 신호에 따라, 기준 신호를 지연시키도록 적응되는 지연 라인;
    상기 기준 신호와 상기 지연된 기준 신호의 조합에 기초하여 출력 신호를 제공하기 위하여 상기 기준 신호와 상기 지연된 기준 신호를 조합하도록 적응되는 조합기;
    상기 출력 신호의 진폭을 검출하도록 적응되며 상기 조합기의 출력에 연결되는 진폭 검출기; 및
    정의된 지연으로 상기 지연 라인을 구성하기 위하여 상기 검출된 진폭에 따라 상기 지연 제어 신호를 발생시키도록 적응되며 상기 진폭 검출기의 출력에 연결되는 제어기
    를 포함하는 지연 라인 교정 모듈; 및
    상기 지연 라인으로 및 상기 지연 라인으로부터 상기 교정 모듈을 선택적으로 연결 및 해제하도록 적응되는 연결 장치 ― 상기 지연 라인은 상기 교정 모듈이 상기 지연 라인과 연결되지 않는 경우 상기 정의된 지연에 기초하여 상기 의도된 신호를 지연시키도록 추가로 적응됨 ―
    를 포함하는, 의도된 신호를 지연시키기 위한 장치.
  2. 제 1 항에 있어서,
    상기 진폭 검출기는 일정 시간의 기간 동안(over a period of time), 상기 조합기에 의해 출력되는 신호들의 피크들을 검출하도록 적응되는 피크 검출기를 더 포함하는, 의도된 신호를 지연시키기 위한 장치.
  3. 제 2 항에 있어서,
    상기 교정 모듈은 상기 지연 제어 신호를 발생시키기 위해 상기 피크 검출기에 의해 발생된 진폭 신호를 임계치(threshold)와 비교하도록 적응되는 비교기를 더 포함하는, 의도된 신호를 지연시키기 위한 장치.
  4. 제 1 항에 있어서,
    상기 조합기는 상기 기준 신호와 상기 지연된 기준 신호를 조합하도록 적응되는 덧셈기를 더 포함하는, 의도된 신호를 지연시키기 위한 장치.
  5. 제 1 항에 있어서,
    상기 기준 신호를 제공하기 위해 일정 시간의 기간 동안(for a period of time) 연속파 신호를 발생시키도록 적응되는 신호 발생기를 포함하는, 의도된 신호를 지연시키기 위한 장치.
  6. 제 1 항에 있어서,
    상기 기준 신호를 제공하기 위해 사인파를 발생시키도록 적응되는 신호 발생기를 포함하는, 의도된 신호를 지연시키기 위한 장치.
  7. 제 1 항에 있어서,
    상기 장치는 헤드셋, 마이크로폰, 생체인식 센서, 심박 모니터, 보도계(pedometer), EKG 디바이스, 사용자 I/O 디바이스, 시계, 타이어 압력 측정기 또는 원격 제어기 중 하나로서 구현되는(configure), 의도된 신호를 지연시키기 위한 장치.
  8. 의도된 신호를 지연시키는 방법으로서,
    지연된 기준 신호를 제공하기 위해 지연 라인에 의해 기준 신호를 지연시키는 단계;
    상기 기준 신호와 상기 지연된 기준 신호의 조합에 기초하여 출력 신호를 제공하기 위해 상기 기준 신호와 상기 지연된 기준 신호를 조합하는 단계;
    상기 출력 신호의 진폭을 검출하는 단계; 및
    정의된 지연으로 상기 지연 라인을 구성하기 위하여 상기 검출된 진폭에 따라 상기 지연 라인에 의해 상기 기준 신호의 지연을 조절하는 단계
    에 의해 지연 라인을 교정하는 단계;
    상기 지연 라인의 상기 교정을 중지하는 단계; 및
    상기 지연 라인이 교정되고 있지 않은 경우 상기 정의된 지연에 따라 상기 지연 라인에 의해 상기 의도된 신호를 지연시키는 단계
    를 포함하는, 의도된 신호를 지연시키는 방법.
  9. 제 8 항에 있어서,
    상기 진폭을 검출하는 단계는 일정 시간의 기간 동안(over a period of time) 상기 출력 신호의 피크들을 검출하는 단계를 더 포함하는, 의도된 신호를 지연시키는 방법.
  10. 제 9 항에 있어서,
    상기 지연 라인을 교정하는 단계는 상기 기준 신호의 지연을 조절하기 위해 임계치(threshold)와 상기 피크들을 비교하는 단계를 더 포함하는, 의도된 신호를 지연시키는 방법.
  11. 제 8 항에 있어서,
    상기 조합하는 단계는 상기 기준 신호와 상기 지연된 기준 신호를 합산하는 단계를 더 포함하는, 의도된 신호를 지연시키는 방법.
  12. 제 8 항에 있어서,
    상기 기준 신호를 제공하기 위해 일정 시간의 기간 동안(for a period of time) 연속파 신호를 발생시키는 단계를 포함하는, 의도된 신호를 지연시키는 방법.
  13. 제 8 항에 있어서,
    상기 기준 신호를 제공하기 위해 사인파를 발생시키는 단계를 포함하는, 의도된 신호를 지연시키는 방법.
  14. 제 8 항에 있어서,
    상기 방법은 헤드셋, 마이크로폰, 생체인식 센서, 심박 모니터, 보도계(pedometer), EKG 디바이스, 사용자 I/O 디바이스, 시계, 타이어 압력 측정기 또는 원격 제어기에서 수행되는, 의도된 신호를 지연시키는 방법.
  15. 의도된 신호를 지연시키기 위한 장치로서,
    지연된 기준 신호를 제공하기 위해 기준 신호를 지연시키기 위한 수단;
    상기 기준 신호와 상기 지연된 기준 신호의 조합에 기초하여 출력 신호를 제공하기 위해 상기 기준 신호와 상기 지연된 기준 신호를 조합하기 위한 수단;
    상기 출력 신호의 진폭을 검출하기 위한 수단; 및
    정의된 지연으로 상기 신호를 지연시키기 위한 수단을 구성하기 위하여 상기 검출된 진폭에 따라, 상기 기준 신호의 지연을 조절하기 위한 수단
    을 포함하는, 상기 신호를 지연시키기 위한 수단을 교정하기 위한 수단; 및
    상기 신호를 지연시키기 위한 수단으로 및 상기 신호를 지연시키기 위한 수단으로부터 상기 교정하기 위한 수단을 선택적으로 연결 및 해제하기 위한 수단 ― 상기 신호를 지연시키기 위한 수단은 상기 교정하기 위한 수단이 상기 신호를 지연시키기 위한 수단과 연결되지 않는 경우 상기 정의된 지연에 기초하여 상기 의도된 신호를 지연시키도록 추가로 적응됨 ―
    을 포함하는, 의도된 신호를 지연시키기 위한 장치.
  16. 제 15 항에 있어서,
    상기 진폭을 검출하기 위한 수단은 일정 시간의 기간 동안(over a period of time) 상기 출력 신호의 피크들을 검출하도록 추가로 적응되는, 의도된 신호를 지연시키기 위한 장치.
  17. 제 16 항에 있어서,
    상기 진폭을 검출하기 위한 수단은 상기 기준 신호의 지연을 조절하기 위해 임계치(threshold)와 상기 피크들을 비교하도록 추가로 적응되는, 의도된 신호를 지연시키기 위한 장치.
  18. 제 15 항에 있어서,
    상기 조합하기 위한 수단은 상기 기준 신호와 상기 지연된 기준 신호를 합산하도록 추가로 적응되는, 의도된 신호를 지연시키기 위한 장치.
  19. 제 15 항에 있어서,
    상기 기준 신호를 제공하기 위해 일정 시간의 기간 동안(for a period of time) 연속파 신호를 발생시키기 위한 수단을 포함하는, 의도된 신호를 지연시키기 위한 장치.
  20. 제 15 항에 있어서,
    상기 기준 신호를 제공하기 위해 사인파를 발생시키기 위한 수단을 포함하는, 의도된 신호를 지연시키기 위한 장치.
  21. 의도된 신호를 지연시키기 위한 컴퓨터-판독가능 매체로서,
    지연된 기준 신호를 제공하도록 기준 신호를 지연시키는 것;
    상기 기준 신호와 상기 지연된 기준 신호의 조합에 기초하여 출력 신호를 제공하도록 상기 기준 신호와 상기 지연된 기준 신호를 조합하는 것;
    상기 출력 신호의 진폭을 검출하는 것; 및
    정의된 지연으로 지연 라인을 구성하기 위하여 상기 검출된 진폭에 따라 상기 지연 라인에 의해 상기 기준 신호의 지연을 조절하는 것
    에 의해 컴퓨터로 하여금 상기 지연 라인을 교정하게 하기 위한 코드;
    상기 컴퓨터로 하여금 상기 지연 라인을 교정하는 것을 중단하게 하기 위한 코드; 및
    상기 컴퓨터로 하여금 상기 지연 라인이 교정되고 있지 않은 경우 상기 정의된 지연에 따라 상기 지연 라인에 의해 상기 의도된 신호를 지연시키게 하기 위한 코드
    를 포함하는 의도된 신호를 지연시키기 위한 컴퓨터-판독가능 매체.
  22. 헤드셋으로서,
    지연된 기준 신호를 제공하기 위해 지연 제어 신호에 따라, 기준 신호를 지연시키도록 적응되는 지연 라인;
    상기 기준 신호와 상기 지연된 기준 신호의 조합에 기초하여 출력 신호를 제공하기 위하여 상기 기준 신호와 상기 지연된 기준 신호를 조합하도록 적응되는 조합기;
    상기 출력 신호의 진폭을 검출하도록 적응되며 상기 조합기의 출력에 연결되는 진폭 검출기; 및
    정의된 지연으로 상기 지연 라인을 구성하기 위하여 상기 검출된 진폭에 따라 상기 지연 제어 신호를 발생시키도록 적응되며 상기 진폭 검출기의 출력에 연결되는 제어기
    를 포함하는 지연 라인 교정 모듈;
    상기 지연 라인으로 및 상기 지연 라인으로부터 상기 교정 모듈을 선택적으로 연결 및 해제하도록 적응되는 연결 장치; 및
    상기 교정 모듈이 상기 지연 라인과 연결되지 않는 경우 상기 정의된 지연에 기초하여 상기 지연 라인에 의해 지연된 신호를 송신하도록 적응되는 송신기
    를 포함하는, 헤드셋.
  23. 심박 모니터로서,
    의도된 신호를 수신하도록 적응되는 수신기;
    지연된 기준 신호를 제공하기 위해 지연 제어 신호에 따라, 기준 신호를 지연시키도록 적응되는 지연 라인;
    상기 기준 신호와 상기 지연된 기준 신호의 조합에 기초하여 출력 신호를 제공하기 위하여 상기 기준 신호와 상기 지연된 기준 신호를 조합하도록 적응되는 조합기;
    상기 출력 신호의 진폭을 검출하도록 적응되며 상기 조합기의 출력에 연결되는 진폭 검출기; 및
    정의된 지연으로 상기 지연 라인을 구성하기 위하여 상기 검출된 진폭에 따라 상기 지연 제어 신호를 발생시키도록 적응되며 상기 진폭 검출기의 출력에 연결되는 제어기
    를 포함하는 지연 라인 교정 모듈; 및
    상기 지연 라인으로 및 상기 지연 라인으로부터 상기 교정 모듈을 선택적으로 연결 및 해제하도록 적응되는 연결 장치 ― 상기 지연 라인은 상기 교정 모듈이 상기 지연 라인과 연결되지 않는 경우 상기 정의된 지연에 기초하여 상기 의도된 신호를 지연시키도록 추가로 적응됨 ―
    를 포함하는, 심박 모니터.
KR1020097012184A 2006-11-15 2007-11-12 지연 라인 교정 KR101172946B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/560,327 2006-11-15
US11/560,327 US7716001B2 (en) 2006-11-15 2006-11-15 Delay line calibration
PCT/US2007/084445 WO2008061064A1 (en) 2006-11-15 2007-11-12 Delay line calibration

Publications (2)

Publication Number Publication Date
KR20090106389A KR20090106389A (ko) 2009-10-08
KR101172946B1 true KR101172946B1 (ko) 2012-08-10

Family

ID=39032358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097012184A KR101172946B1 (ko) 2006-11-15 2007-11-12 지연 라인 교정

Country Status (7)

Country Link
US (1) US7716001B2 (ko)
EP (1) EP2095510A1 (ko)
JP (1) JP5335685B2 (ko)
KR (1) KR101172946B1 (ko)
CN (1) CN101548467B (ko)
TW (1) TW200838147A (ko)
WO (1) WO2008061064A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855611B2 (en) * 2006-11-15 2010-12-21 Qualcomm Incorporated Delay line calibration
DE102007025971B4 (de) 2007-06-04 2018-06-07 Seg Automotive Germany Gmbh Elektrische Maschine mit hybriderregtem Rotor
US7864915B2 (en) * 2008-10-08 2011-01-04 Qualcomm Incorporated Low-power asynchronous counter and method
US7936166B2 (en) * 2009-04-24 2011-05-03 Honeywell International Inc. Quarter cycle waveform detector
US8368444B2 (en) * 2010-10-11 2013-02-05 Apple Inc. Delay locked loop including a mechanism for reducing lock time
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US8522087B2 (en) * 2011-02-02 2013-08-27 Micron Technology, Inc. Advanced converters for memory cell sensing and methods
US9252661B2 (en) 2011-04-01 2016-02-02 Qualcomm Inc. Methods and devices for power supply control
US9658642B2 (en) 2013-07-01 2017-05-23 Intel Corporation Timing control for unmatched signal receiver
US9952281B2 (en) * 2013-07-04 2018-04-24 Nvidia Corporation Clock jitter and power supply noise analysis
US9419598B2 (en) 2013-11-26 2016-08-16 Rambus Inc. In-situ delay element calibration
CN104702303B (zh) * 2015-02-15 2017-03-22 东南大学 一种数字解调超再生无线接收机
US10048357B2 (en) 2015-06-15 2018-08-14 Microsoft Technology Licensing, Llc Time-of-flight (TOF) system calibration
KR102268767B1 (ko) * 2017-06-09 2021-06-29 에스케이하이닉스 주식회사 지연 회로 및 이를 포함하는 듀티 사이클 제어 장치
US10690721B2 (en) 2018-09-12 2020-06-23 Stmicroelectronics Asia Pacific Pte Ltd Adaptive glitch detector for system on a chip
US10819260B2 (en) 2018-12-07 2020-10-27 Rockwell Automation Technologies, Inc Frequency and load balance compensated, gate firing phase shift delay line
US11990913B2 (en) * 2022-09-22 2024-05-21 Apple Inc. Systems and methods for providing a delay-locked loop with coarse tuning technique

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952956A (en) 1984-12-03 1999-09-14 Time Domain Corporation Time domain radio transmission system
US5960031A (en) 1994-09-20 1999-09-28 Time Domain Corporation Ultrawide-band communication system and method
US20040257163A1 (en) * 2003-06-20 2004-12-23 Farooqui Arshad Suhail Additive phase detector and its use in high speed phase-locked loops

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1322039A (en) * 1919-11-18 James meekih-
US109666A (en) * 1870-11-29 Improvement in safety-swivels
US3763317A (en) * 1970-04-01 1973-10-02 Ampex System for correcting time-base errors in a repetitive signal
US3909752A (en) 1971-08-16 1975-09-30 Rixon Carrier phase correction circuit for data communications system
US4341999A (en) 1980-08-25 1982-07-27 Eaton Corporation High accuracy phase shift control system
US5969663A (en) 1986-06-03 1999-10-19 Time Domain Corporation Time domain radio transmission system
US5812081A (en) 1984-12-03 1998-09-22 Time Domain Systems, Inc. Time domain radio transmission system
US20030016157A1 (en) 1984-12-03 2003-01-23 Fullerton Larry W. Time domain radio transmission system
USRE39759E1 (en) 1984-12-03 2007-08-07 Time Domain Corporation Time domain radio transmission system
US6606051B1 (en) 1984-12-03 2003-08-12 Time Domain Corporation Pulse-responsive dipole antenna
US4795985A (en) * 1986-04-01 1989-01-03 Hewlett-Packard Company Digital phase lock loop
US6882301B2 (en) 1986-06-03 2005-04-19 Time Domain Corporation Time domain radio transmission system
CA1274876A (en) * 1986-10-15 1990-10-02 Myles Mcmillan Apparatus for measuring the frequency of microwave signals
US7030806B2 (en) 1988-05-10 2006-04-18 Time Domain Corporation Time domain radio transmission system
US5687169A (en) 1995-04-27 1997-11-11 Time Domain Systems, Inc. Full duplex ultrawide-band communication system and method
US5832035A (en) 1994-09-20 1998-11-03 Time Domain Corporation Fast locking mechanism for channelized ultrawide-band communications
US5528196A (en) * 1995-01-06 1996-06-18 Spectrian, Inc. Linear RF amplifier having reduced intermodulation distortion
JPH08292242A (ja) * 1995-04-24 1996-11-05 Advantest Corp 遅延時間安定化回路
US5764696A (en) 1995-06-02 1998-06-09 Time Domain Corporation Chiral and dual polarization techniques for an ultra-wide band communication system
JP3406439B2 (ja) * 1995-10-24 2003-05-12 株式会社アドバンテスト 可変遅延回路の遅延時間測定装置
JP3690899B2 (ja) * 1997-05-30 2005-08-31 富士通株式会社 クロック発生回路及び半導体装置
JP3832932B2 (ja) * 1997-07-11 2006-10-11 富士通株式会社 半導体集積回路および半導体集積回路システム
US6680694B1 (en) 1997-08-19 2004-01-20 Siemens Vdo Automotive Corporation Vehicle information system
US6091374A (en) 1997-09-09 2000-07-18 Time Domain Corporation Ultra-wideband magnetic antenna
JP3908356B2 (ja) * 1997-10-20 2007-04-25 富士通株式会社 半導体集積回路
US5907427A (en) 1997-10-24 1999-05-25 Time Domain Corporation Photonic band gap device and method using a periodicity defect region to increase photonic signal delay
US6492906B1 (en) 1998-03-23 2002-12-10 Time Domain Corporation System and method using impulse radio technology to track and monitor people under house arrest
US6469628B1 (en) 1998-03-23 2002-10-22 Time Domain Corporation System and method for using impulse radio technology in the farming field
US6512455B2 (en) 1999-09-27 2003-01-28 Time Domain Corporation System and method for monitoring assets, objects, people and animals utilizing impulse radio
US6466125B1 (en) 1998-03-23 2002-10-15 Time Domain Corporation System and method using impulse radio technology to track and monitor people needing health care
US6504483B1 (en) 1998-03-23 2003-01-07 Time Domain Corporation System and method for using impulse radio technology to track and monitor animals
US6133876A (en) 1998-03-23 2000-10-17 Time Domain Corporation System and method for position determination by impulse radio
US6501393B1 (en) 1999-09-27 2002-12-31 Time Domain Corporation System and method for using impulse radio technology to track and monitor vehicles
US6489893B1 (en) 1998-03-23 2002-12-03 Time Domain Corporation System and method for tracking and monitoring prisoners using impulse radio technology
US6111536A (en) 1998-05-26 2000-08-29 Time Domain Corporation System and method for distance measurement by inphase and quadrature signals in a radio system
US6304623B1 (en) 1998-09-03 2001-10-16 Time Domain Corporation Precision timing generator system and method
US6577691B2 (en) 1998-09-03 2003-06-10 Time Domain Corporation Precision timing generator apparatus and associated methods
JP3430046B2 (ja) 1998-12-17 2003-07-28 エヌイーシーマイクロシステム株式会社 リング発振器
US6177903B1 (en) 1999-06-14 2001-01-23 Time Domain Corporation System and method for intrusion detection using a time domain radar array
US6539213B1 (en) 1999-06-14 2003-03-25 Time Domain Corporation System and method for impulse radio power control
US6218979B1 (en) 1999-06-14 2001-04-17 Time Domain Corporation Wide area time domain radar array
US6421389B1 (en) 1999-07-16 2002-07-16 Time Domain Corporation Baseband signal converter for a wideband impulse radio receiver
JP3625400B2 (ja) 1999-09-22 2005-03-02 株式会社東芝 可変遅延素子のテスト回路
US6492904B2 (en) 1999-09-27 2002-12-10 Time Domain Corporation Method and system for coordinating timing among ultrawideband transmissions
JP4122659B2 (ja) 1999-10-18 2008-07-23 ソニー株式会社 発振信号生成装置及び発振信号生成方法
US6351652B1 (en) 1999-10-26 2002-02-26 Time Domain Corporation Mobile communications system and method utilizing impulse radio
US6763057B1 (en) 1999-12-09 2004-07-13 Time Domain Corporation Vector modulation system and method for wideband impulse radio communications
US7027493B2 (en) 2000-01-19 2006-04-11 Time Domain Corporation System and method for medium wide band communications by impluse radio
US7027425B1 (en) 2000-02-11 2006-04-11 Alereon, Inc. Impulse radio virtual wireless local area network system and method
US6906625B1 (en) 2000-02-24 2005-06-14 Time Domain Corporation System and method for information assimilation and functionality control based on positioning information obtained by impulse radio techniques
US6556621B1 (en) 2000-03-29 2003-04-29 Time Domain Corporation System for fast lock and acquisition of ultra-wideband signals
US6700538B1 (en) 2000-03-29 2004-03-02 Time Domain Corporation System and method for estimating separation distance between impulse radios using impulse signal amplitude
US6937667B1 (en) 2000-03-29 2005-08-30 Time Domain Corporation Apparatus, system and method for flip modulation in an impulse radio communications system
US6538615B1 (en) 2000-05-19 2003-03-25 Time Domain Corporation Semi-coaxial horn antenna
US6823022B1 (en) 2000-06-02 2004-11-23 Time Domain Corp. Method for mitigating effects of interference in impulse radio communication
US7145954B1 (en) 2000-06-12 2006-12-05 Time Domain Corporation Method and apparatus for mapping pulses to a non-fixed layout
US6636567B1 (en) 2000-06-12 2003-10-21 Time Domain Corporation Method of specifying non-allowable pulse characteristics
US6959032B1 (en) 2000-06-12 2005-10-25 Time Domain Corporation Method and apparatus for positioning pulses in time
US6671310B1 (en) 2000-06-12 2003-12-30 Time Domain Corporation Method and apparatus for positioning pulses over time by applying time-hopping codes having pre-defined characteristics
US6636566B1 (en) 2000-06-12 2003-10-21 Time Domain Corporation Method and apparatus for specifying pulse characteristics using a code that satisfies predefined criteria
KR100362199B1 (ko) 2000-06-30 2002-11-23 주식회사 하이닉스반도체 링 딜레이와 카운터를 이용한 레지스터 제어 지연고정루프
US6959031B2 (en) 2000-07-06 2005-10-25 Time Domain Corporation Method and system for fast acquisition of pulsed signals
US6483461B1 (en) 2000-08-24 2002-11-19 Time Domain Corporation Apparatus and method for locating objects in a three-dimensional space
AU2001292686A1 (en) 2000-09-14 2002-03-26 Time Domain Corporation System and method for detecting an intruder using impulse radio technology
US6354946B1 (en) 2000-09-20 2002-03-12 Time Domain Corporation Impulse radio interactive wireless gaming system and method
US6845253B1 (en) 2000-09-27 2005-01-18 Time Domain Corporation Electromagnetic antenna apparatus
US6560463B1 (en) 2000-09-29 2003-05-06 Pulse-Link, Inc. Communication system
US6914949B2 (en) 2000-10-13 2005-07-05 Time Domain Corporation Method and system for reducing potential interference in an impulse radio
US6529568B1 (en) 2000-10-13 2003-03-04 Time Domain Corporation Method and system for canceling interference in an impulse radio
US6750757B1 (en) 2000-10-23 2004-06-15 Time Domain Corporation Apparatus and method for managing luggage handling
US6778603B1 (en) 2000-11-08 2004-08-17 Time Domain Corporation Method and apparatus for generating a pulse train with specifiable spectral response characteristics
US6748040B1 (en) 2000-11-09 2004-06-08 Time Domain Corporation Apparatus and method for effecting synchrony in a wireless communication system
US6462701B1 (en) 2000-11-21 2002-10-08 Time Domain Corporation System and method for controlling air bag deployment systems
JP2002162441A (ja) 2000-11-22 2002-06-07 Nec Corp 半導体装置
US6947492B2 (en) 2000-12-14 2005-09-20 Pulse-Link, Inc. Encoding and decoding ultra-wideband information
US6519464B1 (en) 2000-12-14 2003-02-11 Pulse-Link, Inc. Use of third party ultra wideband devices to establish geo-positional data
US6937674B2 (en) 2000-12-14 2005-08-30 Pulse-Link, Inc. Mapping radio-frequency noise in an ultra-wideband communication system
US6907244B2 (en) 2000-12-14 2005-06-14 Pulse-Link, Inc. Hand-off between ultra-wideband cell sites
US6437756B1 (en) 2001-01-02 2002-08-20 Time Domain Corporation Single element antenna apparatus
US6593886B2 (en) 2001-01-02 2003-07-15 Time Domain Corporation Planar loop antenna
TW465187B (en) * 2001-01-11 2001-11-21 Via Tech Inc Phase detecting apparatus
US6670909B2 (en) 2001-01-16 2003-12-30 Time Domain Corporation Ultra-wideband smart sensor interface network and method
US6552677B2 (en) 2001-02-26 2003-04-22 Time Domain Corporation Method of envelope detection and image generation
US6667724B2 (en) 2001-02-26 2003-12-23 Time Domain Corporation Impulse radar antenna array and method
US6937639B2 (en) 2001-04-16 2005-08-30 Time Domain Corporation System and method for positioning pulses in time using a code that provides spectral shaping
US6512488B2 (en) 2001-05-15 2003-01-28 Time Domain Corporation Apparatus for establishing signal coupling between a signal line and an antenna structure
US6642903B2 (en) 2001-05-15 2003-11-04 Time Domain Corporation Apparatus for establishing signal coupling between a signal line and an antenna structure
US6661342B2 (en) 2001-06-04 2003-12-09 Time Domain Corporation System and method for using impulse radio technology to track the movement of athletes and to enable secure communications between the athletes and their teammates, fans or coaches
US6763282B2 (en) 2001-06-04 2004-07-13 Time Domain Corp. Method and system for controlling a robot
US6954480B2 (en) 2001-06-13 2005-10-11 Time Domain Corporation Method and apparatus for improving received signal quality in an impulse radio system
US6717992B2 (en) 2001-06-13 2004-04-06 Time Domain Corporation Method and apparatus for receiving a plurality of time spaced signals
US6504408B1 (en) 2001-07-09 2003-01-07 Broadcom Corporation Method and apparatus to ensure DLL locking at minimum delay
US6762712B2 (en) 2001-07-26 2004-07-13 Time Domain Corporation First-arriving-pulse detection apparatus and associated methods
US6963727B2 (en) 2001-07-26 2005-11-08 Time Domain Corporation Direct-path-signal detection apparatus and associated methods
US7230980B2 (en) 2001-09-17 2007-06-12 Time Domain Corporation Method and apparatus for impulse radio transceiver calibration
US6677796B2 (en) 2001-09-20 2004-01-13 Time Domain Corp. Method and apparatus for implementing precision time delays
US6759948B2 (en) 2001-09-21 2004-07-06 Time Domain Corporation Railroad collision avoidance system and method for preventing train accidents
US7148791B2 (en) 2001-09-21 2006-12-12 Time Domain Corp. Wireless danger proximity warning system and method
US6760387B2 (en) 2001-09-21 2004-07-06 Time Domain Corp. Impulse radio receiver and method for finding angular offset of an impulse radio transmitter
JP3869699B2 (ja) * 2001-10-24 2007-01-17 株式会社アドバンテスト タイミング発生器、半導体試験装置、及びタイミング発生方法
WO2003042919A2 (en) 2001-11-09 2003-05-22 Pulse-Link, Inc. Ultra-wideband imaging system
JP2005510169A (ja) 2001-11-09 2005-04-14 パルス−リンク、インク ウルトラワイドバンド・アンテナアレイ
US6774859B2 (en) 2001-11-13 2004-08-10 Time Domain Corporation Ultra wideband antenna having frequency selectivity
US6912240B2 (en) 2001-11-26 2005-06-28 Time Domain Corporation Method and apparatus for generating a large number of codes having desirable correlation properties
US7283917B2 (en) 2001-12-12 2007-10-16 Alcatel Canada Inc. System and method for calibrating an adjustable delay time for a delay module
US7099367B2 (en) 2002-06-14 2006-08-29 Time Domain Corporation Method and apparatus for converting RF signals to baseband
US7099368B2 (en) 2002-06-21 2006-08-29 Pulse-Link, Inc. Ultra-wideband communication through a wire medium
US7027483B2 (en) 2002-06-21 2006-04-11 Pulse-Link, Inc. Ultra-wideband communication through local power lines
US6782048B2 (en) 2002-06-21 2004-08-24 Pulse-Link, Inc. Ultra-wideband communication through a wired network
US7167525B2 (en) 2002-06-21 2007-01-23 Pulse-Link, Inc. Ultra-wideband communication through twisted-pair wire media
US6895034B2 (en) 2002-07-02 2005-05-17 Pulse-Link, Inc. Ultra-wideband pulse generation system and method
US7190729B2 (en) 2002-07-26 2007-03-13 Alereon, Inc. Ultra-wideband high data-rate communications
US7206334B2 (en) 2002-07-26 2007-04-17 Alereon, Inc. Ultra-wideband high data-rate communication apparatus and associated methods
US6836226B2 (en) 2002-11-12 2004-12-28 Pulse-Link, Inc. Ultra-wideband pulse modulation system and method
US7190722B2 (en) 2003-03-03 2007-03-13 Pulse-Link, Inc. Ultra-wideband pulse modulation system and method
US7439724B2 (en) * 2003-08-11 2008-10-21 International Business Machines Corporation On-chip jitter measurement circuit
US6980613B2 (en) 2003-09-30 2005-12-27 Pulse-Link, Inc. Ultra-wideband correlating receiver
US7020224B2 (en) 2003-09-30 2006-03-28 Pulse—LINK, Inc. Ultra-wideband correlating receiver
US7046618B2 (en) 2003-11-25 2006-05-16 Pulse-Link, Inc. Bridged ultra-wideband communication method and apparatus
US7002384B1 (en) * 2004-01-16 2006-02-21 Altera Corporation Loop circuitry with low-pass noise filter
US7239277B2 (en) 2004-04-12 2007-07-03 Time Domain Corporation Method and system for extensible position location
US7132975B2 (en) 2004-05-28 2006-11-07 Time Domain Corporation Apparatus and method for detecting moving objects
US7046187B2 (en) 2004-08-06 2006-05-16 Time Domain Corporation System and method for active protection of a resource
US7184938B1 (en) 2004-09-01 2007-02-27 Alereon, Inc. Method and system for statistical filters and design of statistical filters
US7157948B2 (en) * 2004-09-10 2007-01-02 Lsi Logic Corporation Method and apparatus for calibrating a delay line
US7256727B2 (en) 2005-01-07 2007-08-14 Time Domain Corporation System and method for radiating RF waveforms using discontinues associated with a utility transmission line
US7271779B2 (en) 2005-06-30 2007-09-18 Alereon, Inc. Method, system and apparatus for an antenna
DE102005051773B4 (de) * 2005-10-28 2008-10-02 Qimonda Ag Vermeidung von Steady-State Oszillationen bei der Erzeugung von Taktsignalen
GB2434930B (en) * 2006-02-01 2009-08-26 Wolfson Microelectronics Plc Delay-locked loop circuits
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
US7675333B2 (en) * 2006-06-09 2010-03-09 Cosmic Circuits Private Limited Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof
US7855611B2 (en) * 2006-11-15 2010-12-21 Qualcomm Incorporated Delay line calibration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952956A (en) 1984-12-03 1999-09-14 Time Domain Corporation Time domain radio transmission system
US5960031A (en) 1994-09-20 1999-09-28 Time Domain Corporation Ultrawide-band communication system and method
US20040257163A1 (en) * 2003-06-20 2004-12-23 Farooqui Arshad Suhail Additive phase detector and its use in high speed phase-locked loops

Also Published As

Publication number Publication date
US7716001B2 (en) 2010-05-11
KR20090106389A (ko) 2009-10-08
CN101548467B (zh) 2013-10-09
JP2010510720A (ja) 2010-04-02
WO2008061064A1 (en) 2008-05-22
US20080111601A1 (en) 2008-05-15
CN101548467A (zh) 2009-09-30
EP2095510A1 (en) 2009-09-02
JP5335685B2 (ja) 2013-11-06
TW200838147A (en) 2008-09-16

Similar Documents

Publication Publication Date Title
KR101172946B1 (ko) 지연 라인 교정
KR101111684B1 (ko) 지연 라인 교정
KR101520775B1 (ko) 양방향 레인징 메시징 방식
US6928369B2 (en) Ultrasonic current meter
US10782169B2 (en) Ultrasonic flowmeter
US7983360B2 (en) OFDM receiver and doppler frequency estimating circuit
JP2014224685A (ja) 流量計測装置
EP2924910A1 (en) Systems and methods for clock and data recovery
US20190033438A1 (en) Distance detection device and distance detection method thereof
JP6839359B2 (ja) ジッタ測定回路
RU2633108C2 (ru) Последовательность цифровых переключающих сигналов для целей переключения, устройство для включения упомянутой последовательности цифровых переключающих сигналов в цифровой информационный аудиосигнал и устройство для приема информационного сигнала, снабженного последовательностью переключающих сигналов
JP5575742B2 (ja) エネルギー検出受信器の入力信号の圧伸のシステム及び方法
RU2341892C2 (ru) Устройство частотно-временной синхронизации
JP4734822B2 (ja) 流量計測装置
US6356126B1 (en) Methods and devices for testing the operation of counters used in phase-locked loops
CN109387170B (zh) 距离检测装置及其距离检测方法
JP4082226B2 (ja) 流量計測装置
US7795924B2 (en) Phase detecting module and detecting method thereof
CN106411294B (zh) 估测抖动容忍度的时脉数据回复电路与方法
JP2006275814A (ja) 超音波流量計
JP2003028685A (ja) 流量計測装置
JP2005275689A (ja) パルス伝送システム
JP2004040219A (ja) 送信出力制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee