以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に含まれることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは必ずしも一致しない。また、以降の実施形態及び実施例において、同一の要素部材には同一符号を付し、適宜その説明を省略する。
本発明に係る電子デバイスは、基板と、基板上に形成され、少なくともMo系膜、その上層に形成されたAl系膜からなる導電性反射膜を備えるものである。ここで、「Mo系膜」とは、Mo膜、若しくはMoを主成分とする合金膜を云うものとする。同様に、「Al系膜」とは、Al膜、若しくはAlを主成分とする合金膜を云うものとする。また、本発明に係る電子機器は、前述の電子デバイスを搭載した装置全般を指す。具体的には、液晶表示装置、有機EL表示装置等の平面型表示装置(フラットパネルディスプレイ)等を挙げることができる。以下、電子機器として、半透過型の液晶表示装置を、電子デバイスとしてTFT基板を例にとり説明する。
[実施形態1]
図1(a)は、本実施形態1に係る液晶表示装置100の構成を示す断面図であり、図1(b)は、薄膜トランジスタアレイ基板(以下、「TFT(Thin Film Transistor)基板」と称する)の構成を示す平面図である。なお、説明の便宜上、図1(b)においては対向基板等の図示を省略している。
液晶表示装置100は、図1(a)に示すように、液晶表示パネル61とバックライト62を備えている。液晶表示パネル61は、入力される表示信号に基づいて画像表示を行うように構成されている。バックライト62は、液晶表示パネル61の反視認側に配置されており、液晶表示パネル61を介して視認側へ光を照射するように構成されている。バックライト62は、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
液晶表示パネル61は、図1(a)及び図1(b)に示すように、TFT基板200、対向基板64、シール材65、液晶66、スペーサ67、ゲート配線(走査線)11、ソース配線(信号線)21、対向電極68、配向膜69、偏光板70、ゲートドライバIC71、ソースドライバIC72等を備えている。
TFT基板200には、図1(b)に示すように、矩形状に形成された表示領域80と、この外側に枠状に形成された額縁領域81を有する。表示領域80には、複数のゲート配線11と複数のソース配線21が形成されている。ゲート配線11は、図1(b)中の横方向に延在し、縦方向に複数並設されている。ソース配線21は、ゲート配線11と絶縁層(不図示)を介して交差するように、図1(b)中の縦方向に延在し、横方向に複数並設されている。
ゲート配線11とソース配線21の交差点付近には、マトリクス状に薄膜トランジスタ(Thin Film Transistor:TFT)91が設けられている。そして、隣接するゲート配線11とソース配線21とで囲まれた領域に、画素電極(不図示)が形成され、この領域が画素90として機能する。この複数の画素90が形成されている領域が、表示領域80である。
液晶表示パネル61は、図1(a)に示すように、互いに対向配置されるTFT基板200及び対向基板64と、両基板を接着するシール材65とで囲まれる空間に、液晶66が封入されている。両基板の間は、スペーサ67によって、所定の間隔となるように維持されている。TFT基板200及び対向基板64としては、例えば、光透過性のあるガラス、ポリカーボネート、アクリル樹脂などの絶縁基板が用いられる。
TFT基板200において、上述した各電極及び配線等の上には配向膜69が形成されている。一方、対向基板64のTFT基板200に対向する面には、カラーフィルタ(不図示)、BM(Black Matrix)(不図示)、対向電極68、配向膜69等が形成されている。また、TFT基板200及び対向基板64の外側の面にはそれぞれ、偏光板70が貼着されている。
TFT基板200の額縁領域81には、図1(b)に示すように、ゲートドライバIC71及びソースドライバIC72が設けられている。ゲート配線11は、表示領域80から額縁領域81まで延設されている。そして、ゲート配線11は、TFT基板200の端部で、ゲートドライバIC71に接続される。ソース配線21も同様に表示領域80から額縁領域81まで延設されている。そして、ソース配線21は、TFT基板200の端部で、ソースドライバIC72と接続される。ゲートドライバIC71の近傍には、第1の外部配線73が配設されている。また、ソースドライバIC72の近傍には、第2の外部配線74が配設されている。第1の外部配線73、第2の外部配線74は、例えば、FPC(Flexible Printed Circuit)などの配線基板である。
外部からの各種信号は、第1の外部配線73を介してゲートドライバIC71に、第2の外部配線74を介してソースドライバIC72に供給される。ゲートドライバIC71は、外部からの制御信号に基づいてゲート信号(走査信号)をゲート配線11に供給する。このゲート信号によって、ゲート配線11が順次選択されることになる。ソースドライバIC72は、外部からの制御信号や表示データに基づいて、表示信号をソース配線21に供給する。これにより、表示データに応じた表示電圧を各画素電極に供給することができる。
なお、ここでは、ゲートドライバIC71とソースドライバIC72は、COG(Chip On Glass)技術を用いてTFT基板200上に直接実装したが、この構成に限られるものではない。例えば、TCP(Tape Carrier Package)によりドライバICをTFT基板200に接続してもよい。
上記構成の液晶表示装置100は、例えば以下のように駆動する。走査信号が、ゲートドライバIC71から各ゲート配線11に供給される。各走査信号によって、1つのゲート配線11に接続されているすべてのTFT91が同時にオンとなる。一方、表示信号は、ソースドライバIC72から各ソース配線21に供給され、画素電極に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極と対向電極68との電位差に応じて、画素電極と対向電極68間の液晶の配列が変化する。これにより、液晶表示パネル61を透過する光の透過量が変化する。このように、画素90毎に表示電圧を変えることによって、所望の画像を表示することができる。
次に、TFT基板200の詳細な構成について説明する。図2は、TFT基板200に形成された画素90近傍の構成を示す模式的平面図である。また、図3は、図2のIII−III切断部断面図である。図3においては、ゲート端子部とソース端子部の断面図も合わせて図示する。なお、図2においては、説明の便宜上、基板や絶縁膜等の部材を省略して記載している。
TFT基板200は、図2及び図3に示すように、絶縁性基板1、ゲート絶縁膜2、半導体層3である半導体能動膜3Sとオーミック低抵抗膜3T、第1層間絶縁膜5、第2層間絶縁膜6、画素電極7、透過画素電極8、反射画素電極9、ゲート配線11、ゲート電極12、補助容量配線14、ゲート端子15、ソース配線21、ソース電極22、ドレイン電極23、ソース端子25等を備える。また、第1コンタクトホールCH1、第2コンタクトホールCH2、第3コンタクトホールCH3等を備える。
ゲート配線11、ゲート電極12、補助容量配線14、ゲート端子15等のパターンは、同一レイヤに形成されている。また、ソース配線21、ソース電極22、ドレイン電極23、ソース端子25等のパターンは、同一レイヤにより構成されている。TFT91は、逆スタガ型であり、チャネルエッチにより製造されたものである。ゲート端子部には、ゲート端子15、ゲート端子パッド35等を備える。同様に、ソース端子部には、ソース端子25、ソース端子パッド36等を備える。
絶縁性基板1としては、ガラス基板、石英基板、プラスチック等の透過性を有する基板を用いる。補助容量配線14は、隣接するゲート配線11の間に、ゲート配線11と平行に形成されている。補助容量配線14は、ゲート絶縁膜2等の上層に形成される画素電極7と対向配置する位置に形成されている。これにより補助容量が形成される。
ゲート絶縁膜2は、ゲート電極12等を覆うように、その上層に形成されている。半導体能動膜3S及びオーミック低抵抗膜3Tは、ゲート絶縁膜2の上に形成され、ゲート絶縁膜2を介してゲート電極12の少なくとも一部と対向配置されている。半導体能動膜3Sは、例えば、不純物を含まないSi(シリコン)膜により、オーミック低抵抗膜3Tは、不純物を添加したオーミック低抵抗Si膜により構成される。
オーミック低抵抗膜3Tは、その下層に半導体能動膜3Sが形成され、その上層にソース電極22及びドレイン電極23が形成されている。ソース電極22の下層に位置する半導体層3の領域がソース領域、ドレイン電極23の下層に位置する半導体層3の領域がドレイン領域となる。そして、ソース電極22、及びドレイン電極23が形成されていない半導体層の領域がチャネル領域となる。換言すると、チャネル領域は、ソース領域とドレイン領域に挟まれた領域に配置されている。チャネル領域は、バックチャネルエッチによりオーミック低抵抗膜3Tが除去されている。
ソース電極22及びドレイン電極23は、ゲート絶縁膜2、半導体能動膜3S、オーミック低抵抗膜3Tを介して、少なくともゲート電極12の一部と対向配置されている。すなわち、TFT91として動作するために、ソース電極22及びドレイン電極23が、ゲート電極12上に存在して、ゲート電極12に電圧を印加した時の電界の影響を受けやすい状態となっている。
第1層間絶縁膜5は、ゲート絶縁膜2、半導体能動膜3S、ソース電極22、ドレイン電極23を覆うように形成されている(図3参照)。第2層間絶縁膜6は、第1層間絶縁膜5上に形成されている。第2層間絶縁膜6は、特に限定されないが、例えば、感光性有機樹脂膜を好適に適用することができる。そして、第2層間絶縁膜6の表面には、反射領域の反射特性を改善するための凹凸を形成するための凹パターンP1を適宜形成することができる。
透明導電膜30及び導電性反射膜40は、第2層間絶縁膜6上にこの順に形成されている。導電性反射膜40は、少なくともMo系膜41、Al系膜42がこの順に積層された2層構造を有する。本発明の趣旨を逸脱しない範囲において、Mo系膜41の下層、Al系膜の上層、若しくはMo系膜41とAl系膜42の間にこれら以外の導電膜を配設してもよい。
画素電極7は、画素90に形成された透明導電膜30のパターンと導電性反射膜40のパターンにより形成されている。画素電極7において、導電性反射膜40が形成されている領域が反射画素電極9であり、導電性反射膜40が形成されていない透明導電膜30の領域が透過画素電極8である。一方、ゲート端子15の上層には、透明導電膜30のパターンにより構成されるゲート端子パッド35が配設されている。同様に、ソース端子25の上層には、透明導電膜30のパターンにより構成されるソース端子パッド36が配設されている。
適用するMo系膜41の平均表面荒さRaは、5nm以下のものを用いる。これにより、Al系膜の反射特性を改善するという優れた効果を得ることができる。導電性反射膜40の反射率は、波長350nm~550nmの範囲において、85%以上となるようにする。
Mo系膜41は、導電性反射膜40のパターンを形成する際の写真製版工程のレジスト現像プロセスにおいて、有機アルカリ現像液中で透明導電膜30と、Al系膜42との電池反応を防止するためのバリア層として機能する。バリア層を設けることにより、電池反応を防止し、透過電極が腐食するのを抑止する。一方、上層のAl系膜42は、優れた反射特性を発揮する。なお、Mo系膜41の膜厚は、上記機能を充分に発揮させるためには、少なくとも5nm以上の厚さとすることが好ましい。
第1コンタクトホールCH1は、ドレイン電極23と透過画素電極8を接続するために、第2層間絶縁膜6、及び第1層間絶縁膜5に形成された貫通孔である。同様にして、第2コンタクトホールCH2は、ゲート端子15とゲート端子パッド35が接続するために、第2層間絶縁膜6、第1層間絶縁膜5及びゲート絶縁膜2に貫通孔を形成したものであり、第3コンタクトホールCH3は、ソース端子25とソース端子パッド36が接続するために、第2層間絶縁膜6及び第1層間絶縁膜5に貫通孔を形成したものである。TFT基板200は、上記のような構成となっている。
次に、TFT基板200の製造方法の一例について図4(a)〜(c)及び図5(d)(e)の製造工程断面図を用いて説明する。本実施形態1では、6回の写真製版プロセスによってTFT基板200を製造している。
まず、ガラス基板等の透明な絶縁性基板1に第1金属膜をスパッタリング法等により成膜する。その後、第1回目の写真製版工程及びエッチング工程により、第1金属膜パターンであるゲート配線11、ゲート電極12、補助容量配線14、及びゲート端子15等を形成する(図4(a)参照)。
次に、ゲート絶縁膜2、半導体能動膜3S、及びオーミック低抵抗膜3Tを、順次、成膜する。次いで、第2回目の写真製版工程により、半導体能動膜3S及びオーミック低抵抗膜3Tをパターニングする。次いで、ドライエッチングを行い、半導体能動膜3S、オーミック低抵抗膜3Tからなる半導体層3を得る(図4(b)参照)。
次に、ソース配線21、ソース電極22、ドレイン電極23、ソース端子25等を形成するための第2金属膜を成膜する。第2金属膜を成膜後、第3回目の写真製版工程により、ソース電極22、ドレイン電極23、ソース配線21、及びソース端子25等を形成する。さらに、半導体パターン上のソース電極22とドレイン電極23に挟まれる領域に形成されたオーミック低抵抗膜3Tを除去して、TFTのチャネル部を形成する(図4(c)参照)。
次に、第1層間絶縁膜5を成膜する。その後、有機樹脂膜として、例えば感光性有機樹脂膜からなる第2層間絶縁膜6を塗布形成する。成膜後、第4回目の写真製版工程により、第2層間絶縁膜6のうち、反射領域Rとなる位置に反射光を任意の角度に散乱させるための凹凸形状を形成するための凹パターンP1を形成する。同時に、画素90(図1参照)の透過領域Tにおいて、ゲート絶縁膜2、第1層間絶縁膜5及び第2層間絶縁膜6を除去することにより、画素透過部抜きパターンP2を形成する。さらに、ドレイン電極23の端子表面まで貫通する第1コンタクトホールCH1と、ゲート端子15の端子表面まで貫通する第2コンタクトホールCH2と、ソース端子25の端子表面まで貫通する第3コンタクトホールCH3とを形成する(図5(d)参照)。凹凸形状を形成するための凹パターンP1は、その深さを変えることによって反射光の散乱角度を制御することができる。その深さは、例えば、0.1〜1μm程度にすることが好ましい。なお、以降の説明において、特に区別が必要ない場合には、第1コンタクトホールCH1、第2コンタクトホールCH2、第3コンタクトホールCH3、単に「コンタクトホールCH1、CH2、CH3」とも云う。
次に、透明導電膜30を成膜する。成膜後、第5回目の写真製版工程により、透明導電膜30のパターン形成を行う。これにより、画素電極7の透明導電膜30のパターン、ゲート端子パッド35、ソース端子パッド36を形成する(図5(e)参照)。
図5(e)までの工程を完了後、導電性反射膜40を成膜する前に以下の工程を行うことが好ましい。すなわち、基板をスパッタリング装置の加熱室に搬送し、第2層間絶縁膜6からの放出ガスの排気を行うことが好ましい。加熱温度は、高く設定することが好ましいが、第2層間絶縁膜6の耐熱温度を超えないようにする必要がある。第2層間絶縁膜6として、一般公知の有機樹脂膜を適用する場合には、有機樹脂膜の耐熱温度、放出ガスの効率性の両者を考慮して、加熱温度を150℃以上、250℃以下とすることが好ましい。また、加熱時間は、放出ガスの充分な排気を行うために、少なくとも3分間以上とすることが好ましい。
次に、導電性反射膜40として、Mo系膜41、Al系膜42を、順次成膜する。成膜方法は、特に限定されないが、好適な方法としては、基板をスパッタリング成膜処理室に搬送し、公知のArガスを用いたDCマグネトロンスパッタリング法を用いて成膜する方法を挙げることができる。
Mo系膜41の膜厚は、特に限定されないが、5nm以上とすることが好ましい。5nm未満の場合には、上述した電池反応の防止効果が十分でない場合がある。Mo系膜41の膜厚の上限は、特に限定されないが、TFT基板200上に形成する配向膜69のカバレッジ性の観点からは、100nm以下とすることが好ましい。一方、Al系膜42の膜厚は、特に限定されるものではないが、10nm以上とすることが好ましい。10nm未満の場合には、優れた反射特性が十分に発揮されない恐れがある。Al系膜42の膜厚の上限は、特に限定されないが、TFT基板200上に形成する配向膜69のカバレッジ性の観点からは、500nm以下とすることが好ましい。より好ましくは、400nm以下である。
次に、第6回目の写真製版工程でレジストパターンを形成した後に、公知の燐酸+硝酸+酢酸等を含むエッチング液を用いて、Mo系膜41、Al系膜42の一括エッチングを行う。これにより、導電性反射膜40のパターンを得る。以上の工程等を経て、図3に示すような半透過型液晶表示装置用のTFT基板200を製造する。
(実施例1)以下、より具体的な実施例について説明するが、これに限定されるものではない。
ゲート電極11等の第1金属膜は、スパッタリング法を用いて約200nm(2000Å)の厚さのCr膜を成膜することにより得た。第1金属膜のパターン形成の際のエッチング液には、公知の硝酸セリウムアンモニウム+過塩素酸を含む溶液を用いた。
ゲート絶縁膜2は、化学気相成膜(CVD)法により約400nmの厚さのSiN膜を成膜することにより得た。半導体能動膜3Sは、約150nmの厚さのa−Siを、オーミック低抵抗膜3Tは、約30nmの厚さのn+−a−Siを成膜した。ドライエッチングには、弗素系ガスを用いた。
第2金属膜は、スパッタリング法を用いて約200nmの厚さのCr膜を成膜することにより得た。第2金属膜のパターン形成の際のエッチング液には、公知の硝酸セリウムアンモニウム+過塩素酸を含む溶液を用いた。さらに、チャネルエッチを形成する際のドライエッチングには、公知の塩素系と弗素系のガスを用いた。
第1層間絶縁膜5は、100nmの厚さのSiN膜を形成することにより得た。また、感光性有機樹脂膜である第2層間絶縁膜6は、JSR製PC335を用い、スピンコート法により3.2〜3.9μmの膜厚となるように塗布することにより得た。塗膜形成後、画素透過部抜きパターンP1、コンタクトホールCH1、CH2、CH3を形成するためのフォトマスクを用いて第1の露光を行った。その後、反射部において凹凸形状を形成するための凹パターンP2を形成するためのフォトマスクを用いて第2の露光を行った。第2の露光は、第1の露光の20〜40%程度の露光量とした。そして、有機アルカリ現像液で現像することによって、透過画素部抜きパターンP1、凹パターンP2及びコンタクトホールCH1,CH2、CH3を形成した。
透明導電膜30は、酸化インジウム(In2O3)と酸化スズ(SnO2)とからなる公知のITOを、スパッタリング法を用いて100nmの厚さで成膜することにより得た。透明導電膜30をパターン形成する際のエッチング液としては、塩酸+硝酸を含む溶液を用いた。
導電性反射膜40を構成するMo系膜41には、Moに5at%のNbを添加したMo−5at%Nb膜を用いた。導電性反射膜40を構成するAl系膜42には、Alに0.1at%のCu(銅)を添加したAl−0.1at%Cu膜を用いた。成膜は、基板をスパッタリング成膜処理室に搬送し、公知のArガスを用いたDCマグネトロンスパッタリング法を用いて行った。成膜温度は、Mo系膜41、Al系膜42ともに100℃とした。Mo系膜の膜厚は50nmとし、Al系膜の膜厚は200nmとした。上記工程等を経て、実施例1に係るTFT基板を得た。
(比較例1)比較例1に係るTFT基板は、Mo系膜41の成膜時の基板温度を180℃に設定した以外は、上記実施例1と同様のプロセス及び材料を用いて作製した。
図6(a)に実施例1に係るTFT基板のAl系膜41の膜表面のAFM(Atomic Force Microscopy;原子間力顕微鏡)像を、図6(b)に比較例1に係るTFT基板のAl系膜41の膜表面のAFM像を示す。また、これらの図に、AFMにて測定した各サンプルの表面荒さ(ラフネス)Raを併記した。
図6(a)、図6(b)の像、及び表面荒さの測定結果より、比較例1の方が、実施例1よりも表面の凹凸形状が大きく荒れているという知見を得た。具体的には、実施例1に係るAl系膜42表面の平均表面荒さRaは、約1.7nmであったのに対し、比較例1に係るAl系膜表面の平均表面荒さRaは、約5.6nmであった。
本発明者らが検討を重ねた結果、Mo系膜41の成膜条件が、その上層のAl系膜42の荒さ状態に大きな影響を及ぼすことがわかった。換言すると、Al系膜42の膜表面の凹凸形状が大きいほど、反射光の散逸成分が多くなって、Al系膜41の反射率が低下してしまうことがわかった。なお、ここでいう凹凸とは、膜自身の結晶成長状態による微小な荒さ(表面ラフネス)を示すものであり、前述の有機樹脂膜からなる第2層間絶縁膜6の表面に形成した凹凸形状とは異なるものである。
図7(a)に、下層のMo系膜41の成膜時の基板温度に対して、Mo系膜41の膜表面荒さ、及び上層に成膜したAl系膜42の反射率をプロットしたグラフを示す。Mo系膜41としては、Mo−5at%Nb膜を用い、膜厚は50nmに固定した。成膜温度は、100℃〜180℃の範囲で変化させた。一方、Al系膜42としては、Al−0.1at%Cu膜を用い、膜厚は200nmに固定した。成膜温度は、100℃に固定した。反射率の測定波長は350nmとした。図7(b)は、反射率の測定波長を550nmに変更した以外は、図7(a)で説明した条件と同じにして、Mo系膜41の膜表面荒さ、及び上層に成膜したAl系膜42の反射率をプロットしたグラフである。
図7(a)より、Mo系膜41の表面平均表面荒さRaは、成膜温度を上げるに伴って、単調に増加する傾向を示すことがわかる。また、これに従って、Al系膜42の反射率は低下することがわかる。反射率は、Mo系膜41の膜表面荒さRaが5nmを超えるあたりから急速に低下することがわかる。換言すると、Mo系膜41の成膜温度が150℃を超えたあたりから、反射率が急速に低下することがわかる。この挙動は、より波長の短い350nmで顕著に現れている。これは、短波長側の光ほど表面凹凸による散逸成分が多い性質があることを示しているものと考察している。
図8に、実施例1(Mo系膜の成膜時の基板温度が100℃)及び比較例1(Mo系膜の成膜時の基板温度が180℃)に係るTFT基板の導電性反射膜40の反射率の波長依存性を示す。同図より、Mo系膜41の成膜温度により、反射率が大きく変動することがわかる。
表示装置に用いる反射画素電極は、反射率が高い方が、明るく高品質の反射画像表示が得られる。このため、できる限り反射率を高くすることが好ましい。反射膜自身の反射率は、基準となる波長550nmにおいて少なくとも85%以上であることが好ましい。本発明者らが鋭意検討を重ねた結果、Mo系膜の膜表面の平均表面荒さRaを5nm以下に抑えることにより、Al系膜の反射率を高めに維持できるという知見を得た。Mo系膜の膜表面の表面荒さRa5nmを得る方法としては、成膜時の基板温度の上限値を150℃以下に設定することにより容易に得ることができる。一方、成膜時の基板温度の下限値としては、基板を加熱しない状態での実際の作業環境温度を考慮すると、30℃以上とすることが好ましい。
次に、Al系膜42の成膜温度と反射率について検討した結果の一例について説明する。図9は、上記実施例1のサンプルに対し、Al系膜42の成膜時の基板温度を変更した場合の反射率をプロットしたものである。反射率の測定は、550nmの波長において行った。成膜温度を上げていくと、膜表面荒れに起因する反射率の低下傾向が認められた。特に、成膜温度150℃近辺を境に、その前後で反射率が急激に増減する振る舞いを示す。このため、Al−0.1at%Cu膜を適用した場合、Mo−5at%Nb膜と同様に、成膜温度を150℃以下に抑える必要がある。
なお、Mo系膜41とAl系膜42の成膜温度は必ずしも同じである必要は無い。例えば、Mo−5at%Nb膜は50℃、Al−0.1at%Cu膜は100℃のように150℃以下で設定した任意の温度範囲で成膜してもよい。また、Al−0.1at%Cu膜の膜厚を200nmとする例について述べたが、これに限定されない。Al系膜の下限値としては、少なくとも10nm以上であればよい。膜厚が10nmよりも薄くなると膜を透過する光の成分が生じ、透過光による損失分の反射率の低下が生じるためである。なお、上限値は要求されるデバイスの設計膜厚値によって任意に規定してやればよい。膜厚の増厚による膜表面荒れに起因した反射率への影響は、基板温度よりも大きくはない。例えば、500nmの膜厚でAl−0.1at%Cu膜を成膜した場合でも、成膜温度に対する反射率の依存性は、200nm厚の膜で測定したときの図9の結果とほぼ同等の値を示した。
上記特許文献2〜4においては、前述したように、透明導電膜と、導電性反射膜であるAl膜又はAl合金膜との間に、バリアメタルとしてMoを適用する構成が開示されている。上記特許文献4においては、Mo膜成膜時の基板加熱温度を低く設定するとMo膜の結晶性が悪くなり、Al−Nd合金膜の膜質やAl−Nd合金とMo膜とのエッチング性に悪影響を及ぼすことが記載されている。しかしながら、本発明者らが鋭意検討を重ねたところ、下層のMo膜の成膜温度を上層のAl膜の成膜温度より高く設定すると、下層膜と上層膜を同じ温度で成膜したものより反射率が低下する傾向があるという知見を得た。これは、下層のMo膜の結晶組織の結晶粒が成長してしまい、その影響を受け上層Al膜の表面粗さが増大したためであると考察している。
本発明者らは、導電性反射膜として、少なくとも、Moを主成分とするMo系膜、及びこの上層に形成されるAlを主成分とするAl系膜を適用し、かつ以下の条件を満たすことにより、本発明の目的を達成できることを見出し、本発明を完成するに至った。すなわち、下層のMo系膜の平均表面荒さRaを5nm以下とし、かつ上層のAl系膜を波長350nm〜550nmにおける反射率が85%以上とするように、成膜時の基板温度を設定することにより、製造プロセスを増加させずに、信頼性が高く、かつ反射特性に優れる導電性反射膜を得ることができることを見出した。
Mo系膜41の平均表面荒さRaを5nm以下とすることにより、導電性反射膜40のAl系膜42の反射特性を改善することができる。Mo系膜41の平均表面荒さRaが5nm以下の膜は、Mo系膜41を成膜する際の基板温度を150℃以下に設定することにより、容易に得ることができる。従って、新たな製造プロセスを追加する必要はない。
本実施形態1によれば、反射画素電極の反射特性を向上させることができる。同時に、透明導電膜との電池反応による還元腐食を防止することができる。従って、明るく高い表示品質を有する反射型若しくは半透過型の表示装置を、高歩留りで生産効率よく製造することができる。
本実施形態1に係るTFT基板によれば、導電性反射膜40をMo系膜41とAl系膜42の二層構造としたので、二層膜を一括してウェットエッチングすることができる。エッチング液としては、例えば、従来公知のAl系合金膜のエッチング液である燐酸+硝酸+酢酸系溶液を用いることができる。一括してエッチングできるので、エッチング工程を増やすことなく効率よく製造することが可能である。
また、本実施形態1に係るTFT基板によれば、導電性反射膜40をMo系膜41とAl系膜42の二層構造としたので、有機アルカリ系のレジスト現像液によるITO膜を還元腐食させる電池反応を防止することができる。従って、ITO膜からなる透過画素電極8、ゲート端子パッド35、ソース端子パッド36を還元腐食させることなく、高い歩留まりで製造することが可能となる。
なお、上記実施例1においては、透過画素電極8a、ゲート端子パッド35、およびソース端子パッド36を形成する透明導電膜として、酸化インジウム(In2O3)と酸化スズ(SnO2)からなるITO膜を用いたが、これに限らず酸化インジウムと酸化亜鉛(ZnO)からなるIZO膜、あるいは酸化インジウムと酸化スズと酸化亜鉛からなるITZO膜を用いてもよい。IZO膜やITZO膜を用いた場合でも、上記6回目の写真製版工程におけるレジスト現像時の電池反応によるIZO、ITZO膜の還元腐食を防止する効果が得られる。
(Al系膜に添加する金属)
次に、Al系膜としてAl合金膜を適用する場合の添加する金属について検討した結果について説明する。Cu元素を添加したAl−Cu合金膜は、従来より、反射膜や電極膜として用いられてきた。しかしながら、Al−Cu合金膜は、成膜時の加熱温度とは別に、すでに成膜形成された膜に加熱処理(アニール処理)を行った場合に、膜表面にヒロックと呼ばれる急峻な突起状の結晶が成長することが知られている。ヒロックは、成膜時の基板温度に起因する結晶粒成長による表面荒れとは別のメカニズムで発生する。例えば、150℃程度以上の温度でアニール処理を行うと発生する。その突起の高さは、一般的にAl系膜の膜厚程度以上になる。例えば、Al−Cu膜の膜厚が200nmの場合、ヒロックの高さは200nm程度にまで成長する。
TFT基板を製造する場合、全てのプロセスを終えた後に基板全体の応力を緩和させ、TFT特性を安定させる目的で200℃〜300℃の温度でアニール処理を実施することが一般的であり、このときに反射画素電極9のAl系膜42の表面にヒロックが発生する。このようなヒロックは、Al−Cu以外でも従来公知のAl−Si(シリコン)、Al−Ti(チタン)、Al−Cr(クロム)、Al−Zr(ジルコニウム)、Al−Mo、Al−Ta(タンタル)、Al−W(タングステン)等の多くの合金系で発生することが知られている。
このようなヒロックの発生が、Al系膜42の反射率に大きな低下をもたらすようなことは殆どない。しかしながら、液晶表示装置の場合、液晶を任意の方向に配向させておくために、TFT基板の表面に、ポリイミド系樹脂からなる配向膜を形成する必要がある。このときの配向膜の膜厚は、一般的には100nm程度であるので、Al系膜表面に100nm以上の高さのヒロックが発生していると配向膜では覆いきれず、ヒロックの突起形状が液晶の配向を乱す要因となって、画像表示品質を低下させてしまう。従って、Al系膜のヒロックの発生を防止することが望ましい。
従来より、ヒロックの発生を防止できるAl系膜の開発がなされている。具体的には、元素周期表のランタノイド系に属する希土類金属、例えば、La(ランタン)、Nd(ネオジム)、Sm(サマリウム)、Gd(ガドリニウム)等の比較的質量の重い元素を添加することによって、ヒロック発生を抑制することが知られている。しかしながら、これらの元素を添加したAl系膜で充分なヒロック耐性を得ようとすると、反射率が85%以下に低下してしまうという問題があった。一方、比較的質量の軽い元素であるNiを添加することによって、高い反射率と高いヒロック耐性を同時に満たすことが明らかになった。
(実施例2)次に、Al系膜に添加する金属としてNiを適用した具体例について説明する。実施例2に係るTFT基板は、以下の点を除く基本的な構成は上記実施例1と同様とした。すなわち、上記実施例1においては、Al系膜42に添加する金属としてCuを採用し、その添加量を0.1at%としていたのに対し、本実施例2においては、Al系膜に添加する金属としてNiを採用し、その添加量を0.5at%としている点において相違する。
(実施例3)実施例3に係るTFT基板は、Al系膜42に添加するNiの添加量を1at%としている点以外は、上記実施例2と同様にサンプルを作製した。
(実施例4)実施例4に係るTFT基板は、Al系膜42に添加するNiの添加量を1.5at%としている点以外は、上記実施例2と同様にサンプルを作製した。
(実施例5)実施例5に係るTFT基板は、Al系膜42に添加するNiの添加量を2at%としている点以外は、上記実施例2と同様にサンプルを作製した。
(実施例6)実施例6に係るTFT基板は、Al系膜42に添加するNiの添加量を3at%としている点以外は、上記実施例2と同様にサンプルを作製した。
(実施例7)実施例7に係るTFT基板は、Al系膜42に添加するNiの添加量を4at%としている点以外は、上記実施例2と同様にサンプルを作製した。
(実施例8)実施例8に係るTFT基板は、Al系膜42に添加するNiの添加量を6at%としている点以外は、上記実施例2と同様にサンプルを作製した。
(実施例9)実施例9に係るTFT基板は、Al系膜42に添加するNiの添加量を8at%としている点以外は、上記実施例2と同様にサンプルを作製した。
本発明者らが検討を行った結果、AlNi系合金膜のヒロック耐熱温度(ヒロックが発生しない上限温度)は、Ni組成比(添加量)が1at%の場合では300℃、1.5at%の場合では330℃、2at%の場合では350℃であった。Ni添加量が10at%の場合のヒロック耐熱温度は約400℃であった。このように、Ni添加量を増やすことによってヒロック耐熱性は向上する。但し、Ni添加量が2at%を超えるあたりからその効果は飽和し始める。TFT基板の場合、上述したように、通常200〜300℃の温度でアニール処理が実施されるため、Al系膜42に添加するNiの添加量は、マージンを考慮すると、1.5at%以上とすることが好ましい。
図10は、実施例1〜実施例9の各サンプルについて、光波長550nmにおける反射率の成膜温度依存性を調べた結果を示すグラフ。Ni組成比が1at%以下の実施例2(Al−0.5at%Ni膜)、及び実施例3(Al−1at%Ni膜)の場合は、実施例1(Al−0.1at%Cu膜)と同様に成膜温度を上げていくと、反射率が低下する。表示装置に用いる反射画素電極膜の好適な反射率85%以上を考慮すると、Ni組成比が1at%以下の場合は、Al系膜42の成膜温度を200℃以下にすることが好ましい。この場合、実施例1と同等の効果を奏することができる。
一方、300℃以上のヒロック耐熱性を有する1.5at%以上のNi組成比を有するAlNi合金膜の場合は、成膜温度が低い場合には反射率が低くなる。実施例4〜実施例7(Ni組成比1.5at%〜4at%)の範囲であれば、成膜温度が50℃〜300℃の広い温度範囲で、反射率が85%以上となる。
実施例8及び9のように、少なくともNi組成比が6at%以上となると、成膜温度を100℃以上にしないと高い反射率が得られなくなる。Ni組成比が8at%の場合は、成膜温度を少なくとも170℃以上にする必要がある。さらに成膜温度が300℃を超えると反射率は85%以下となってしまう。このことから、Alに添加するNi組成比は8at%以下とすることが好ましい。
以上述べたように、Al系膜42としてAlに1.5at%以上、8at%以下のNiを添加したAlNi合金膜を用い、その成膜時の温度を制御することにより、高い反射特性と優れたヒロック耐熱性を有する導電性反射膜が得られる。成膜時の最適温度は、添加するNiの添加量により変動し得るが、1.5at%以上、8at%以下のNiを添加する場合、170℃以上、300℃以下に設定することにより、上記範囲内のいずれにおいても、優れた反射特性とヒロック耐熱性を得ることができる。
Al系膜42に、Niを2〜4at%添加し、Al系膜42の成膜時の基板温度を180℃とした以外は上記実施例1と同様に作製したTFT基板において、分光特性を検討した。その結果、波長400nm〜850nmの範囲において、実施例1とほぼ同等の反射率が得られることを確認した。さらに、波長400nm以下の短波長側では、実施例1よりも優れた反射率を示した。
(Mo系膜とAl系膜のエッチング特性)
次に、Mo系膜41とAl系膜42のエッチング特性について検討した結果の一例について説明する。
図11に、Al系膜42に添加する金属としてNiを用いた場合のNi組成比に対するエッチングレート(nm/min)をプロットした結果を示す。エッチング液としては、Al系メタルの従来公知のリン酸+硝酸+酢酸系薬液を用いた。具体的には、リン酸75wt%+硝酸2wt%+酢酸3wt%+水からなる薬液を用いた。液温は、40℃とした。概ねリン酸組成が50〜80wt%(重量パーセント)、硝酸組成が1〜10wt%、酢酸組成が2〜8wt%、及び残りが水からなる薬液であれば、同様の結果が得られる。
図11より、Ni組成比が少なくとも0.5at%以上、10at%以下の範囲においては、エッチングレートが200〜250nm/minの範囲にあり、大きな変動がないことを確認した。
図12に、Al系膜42に添加する金属としてNbを用いた場合のNb組成比に対するエッチングレート比(対Al系膜)をプロットした結果を示す。薬液は、上記図11のときと同様のものを用いた。液温は40℃とした。縦軸のエッチングレートは、図11に示したエッチングレート200nm/minを基準として規格化した場合のAl系膜に対するMo系膜の比を示すものである。
導電性反射膜40の断面形状を概略準テーパー形状にエッチングするには、Al系膜42のエッチングレートに対して、下層のMo系膜41のエッチングレートの比を1.2以下とすることが好ましい。より好ましくは1以下である。
従来公知の薬液を用いた場合、純Mo膜、または一般的なMo系膜では、Al系膜よりもエッチングレートが速い(レート比1以上)ため、エッチング断面形状は、上層Al系膜が下層Mo系膜よりも外側に出た庇形状となってしまう。このため、上層に形成する配向膜のカバレッジ不良等の問題を引き起こすことがあった。
図12より明らかなように、MoにNbを添加することによってエッチングレート比が低減する。2.5at%以上のNbを添加することによって、Al系膜とのエッチングレート比を1.2以下にすることができる。換言すると、2層膜からなる導電性反射膜40のパターンを従来公知の薬液を用いて庇のない形状もしくは上層Al系膜が下層Mo系膜よりも内側に入りこんだ階段状の断面形状で一括エッチング形成することができる。一方、Nb組成比が20at%を超えるとウェットエッチングをすることが不可能となってしまう。従って、Mo系膜に添加するNbの組成比は2.5at%以上20at%以下とすることが好ましい。
図13に、Mo系膜41に添加する金属としてWを用いた場合のW組成比に対するエッ
チングレート比(対Al系膜)をプロットした結果を示す。薬液は、上記図11のときと
同様のものを用いた。液温は40℃とした。縦軸のエッチングレートは、図11に示した
エッチングレート200nm/minを基準として規格化した場合のAl系膜に対するM
o系膜の比を示すものである。
図13より、15at%以上のWを添加することによってエッチングレート比を1.2以下にすることができる。一方、Wの添加量が25at%を超えるとウェットエッチングが不可能となることがわかる。従って、Mo系膜に添加するWの組成比は、15at%以上、25at%以下とすることが好ましい。なお、以上の実施例ではリン酸+硝酸+酢酸系の薬液を用い、MoNb合金膜及びMoW合金膜を用いた例を示したが、これに限定されない。上層Al系膜と一括エッチングすることができ、かつ滑らかなエッチング断面形状が得られるエッチング薬液とMo系膜との組み合わせであれば、好適に用いることができる。
Mo系膜として、上述のNb添加量が2.5at%〜20at%の範囲、及びWの添加量が15at%〜25at%の範囲において、Mo系膜の成膜時の基板温度を上記実施例1と同様に30℃以上150℃以下としたときの膜表面の平均表面荒さRaを検討した。その結果、いずれのサンプルにおいても、膜表面の平均表面荒さRaが約5nm以下となることを確認した。そして、上層Al系膜の反射率を高く維持することができることを確認した。
[実施形態2]
次に、上記実施形態とは異なる液晶表示装置の例について説明する。本実施形態2に係るTFT基板は、以下の点を除く基本的な構成は、上記実施形態1と同様である。すなわち、上記実施形態1においては、透明導電膜の上層に導電性反射膜を積層していたのに対し、本実施形態2においては、透明導電膜の下層に導電性反射膜を積層している点において相違する。さらに、上記実施形態1においては、ソース電極等が形成されたレイヤと、画素電極とを異なるレイヤに形成していたのに対し、本実施形態2においては、ソース電極等が形成されたレイヤと反射画素電極とが同一レイヤに形成されている点において相違する。また、上記実施形態1においては、第2層間絶縁膜6を設けていたのに対し、本実施形態2においては、これを配設していない点において相違する。
図14は、本実施形態2に係る液晶表示装置に備えられたTFT基板201に形成された画素90(図1参照)近傍の構成を示す模式的平面図である。また、図15は、図14のXV−XV切断部断面図である。
TFT基板201は、図14及び図15に示すように、半導体層3の上層に導電性反射膜40を配設している。言い換えると、半導体層3の上層にMo系膜41とAl系膜42をこの順に配設している。これらMo系膜41とAl系膜42が、ソース配線21a、ソース電極22a、ドレイン電極23aを形成する。さらに、Mo系膜41とAl系膜42は、ドレイン電極23aから延在する領域に形成されており、この領域が、反射画素電極9aとして機能する。
第1層間絶縁膜5aは、導電性反射膜40の上層を被覆するように形成されている。そして、第1層間絶縁膜5aの表面から第2コンタクトホールCH2、第3コンタクトホールCH3が形成されている。また、第1層間絶縁膜5aの表面から反射画素電極9aの表面まで貫通する第4コンタクトホールCH4が形成されている。
本実施形態2に係るTFT基板201の製造方法について、図16(a)(b)を用いて説明する。本実施形態2では、5回の写真製版プロセスによってTFT基板201を製造している。TFT基板201の製造方法は、半導体層3のパターンを形成する工程までは上記実施形態1と同様である。
半導体層3のパターンを形成後、Mo系膜41、Al系膜42を続けて連続成膜する。次いで、第3回目の写真製版工程でソース配線21a、ソース電極22a、ドレイン電極23a、ソース端子25a、及び反射画素電極9a等を形成する。次いで、半導体パターン上のソース電極22aとドレイン電極23aで挟まれる領域のオーミック低抵抗膜3Tを除去して、TFT91のチャネル部を形成する(図16(a))。
続いて、第1層間絶縁膜5aを成膜する。成膜後、第4回目の写真製版工程により、画素90(図1参照)の反射領域Rの一部の領域において、第1層間絶縁膜5を除去することにより、第4コンタクトホールCH4を形成する。同時に、ゲート端子15の表面まで貫通する第2コンタクトホールCH2と、ソース端子25aの表面まで貫通する第3コンタクトホールCH3とを形成する(図16(b)参照)。
次に、透明導電膜30を成膜する。成膜後、第5回目の写真製版工程により、透明導電膜30のパターン形成を行う。これにより、画素電極7の透明導電膜30のパターン、ゲート端子パッド35、ソース端子パッド36を形成する。以上の工程等を経て、図15に図示したTFT基板201を得る。
(実施例10)次に、より具体的な実施例について説明するが、これに限定されるものではない。特に言及しない点については、上記実施例1と同様の方法、材料等を適用した。
導電性反射膜40を構成するMo系膜41には、Moに5at%のNbを添加したMo−5at%Nb膜を用いた。導電性反射膜40を構成するAl系膜42には、Alに3at%のNiを添加したAl−3at%Ni膜を用いた。成膜は、基板をスパッタリング成膜処理室に搬送し、公知のArガスを用いたDCマグネトロンスパッタリング法を用いて行った。Mo系膜41の成膜時の基板温度は、100℃となるように設定した。一方、Al系膜42の成膜時の基板温度は、200℃となるように設定した。
Mo系膜41及びAl系膜42のエッチング液には、公知の燐酸+硝酸+酢酸を含む溶液を用いた。Mo系膜の膜厚は50nmとし、Al系膜の膜厚は200nmとした。これにより、Mo−5at%Nb膜、及びその上層に形成されたAl−3at%Niの2層膜からなるソース電極22a、ドレイン電極23a、ドレイン電極23aから延設された反射画素電極9a、ソース配線21a、ソース端子25aを得た。さらに、チャネルエッチを形成する際のドライエッチングには、公知の塩素系と弗素系のガスを用いた。
透明導電膜30は、ITOを、スパッタリング法を用いて100nmの厚さで成膜することにより得た。透明導電膜30をパターン形成する際のエッチング液としては、塩酸+硝酸を含む溶液を用いた。
その後、TFT特性を安定させるために基板全体を300℃でアニール処理を行い、実施例10に係る半透過型液晶表示装置用のTFT基板201を得た。従来公知のAl系膜であれば、第4コンタクトホールCH4を介してITO膜と電気的に良好な通電コンタクト特性を得ることは非常に困難であったが、本実施例10によれば、導電性反射膜40にNiを添加したAl系膜を適用することによって、ITO膜との良好な界面コンタクト特性を実現することができる。さらに、300℃アニール処理後もAl系膜の表面にヒロックが発生することなく、平滑な表面状態を維持していた。
本実施例10によれば、下層のMo系膜41(Mo−5at%Nb合金膜)の成膜時の基板温度を100℃に設定したので、膜表面の平均表面荒さRaを約2nm程度に小さくすることができた。そして、これに伴って、上層のAl系膜(Al−3at%Ni合金膜)の反射率は高反射特性を示した。具体的には、測定波長550nmに対し、反射率が90.3%であった。
ところで、Al膜、若しくはAl系膜を直接Si膜に接触させた場合、通常、界面に共晶反応が起こりAl/Si界面の電気的コンタクト抵抗を著しく損ねてしまうことが知られている(例えば、K. Nakamura et al.、J. Appl. Phys. 46 No.11 (1975) 4678.)。このため、ソース電極、ドレイン電極にAl系膜を適用した場合、TFTの特性が著しく劣化してしまうという問題があった。
本実施形態2によれば、ソース電極22aとドレイン電極23aを構成するAl系膜42と、オーミック低抵抗膜3Tの間にMo系膜41を挟持する構造を採用しているので、上記問題を解決することができる。すなわち、Si界面とのコンタクト特性が良好なものを得ることができる。しかも、低抵抗Al膜によるソース配線21aの低抵抗化を実現することができる。例えば、本実施例10のAl−3at%Ni膜(比抵抗値4μΩcm)を用いると、実施例1のCr膜(比抵抗値20μΩcm)に比してソース配線抵抗を約1/5低下させることができる。従って、表示装置の表示画面が大型化しても信号遅延のない高品位の表示画像を提供することが可能となる。
また、本実施形態2によれば、反射画素電極9aとドレイン電極23aを一体的に同時形成するようにしたので、実施形態1に比べて写真製版工程を1回減らすことができる。このため、生産能力を上げることができる。なお、反射光を任意の角度に散乱させるフィルムを貼り合わせてもよい。これにより、実施形態1で用いた感光性の有機樹脂膜からなる第2層間絶縁膜6を用いることなく良好な反射表示を得ることが可能となる。
なお、本発明は、上記実施形態1、2及びこれらの組み合わせに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。例えば、導電性反射膜40のMo系膜41、Al系膜42の合金組成やプロセス条件に関しては、上記実施例の記載に限定されない。上述の実施例の組み合わせのみならず、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。
また、上記実施形態1及び2では、半透過型液晶表示装置に係るTFT基板への適用例を説明したが、全反射型の表示装置に用いることが可能である。また、有機EL(Electro Luminescence)光学素子を用いた自発光型の表示装置の反射電極にも好適に適用できる。さらに、本発明に係る導電性反射膜は、基板と、基板上に形成され、少なくともMo系膜、その上層に形成されたAl系膜からなる導電性反射膜を備える電子デバイス全般に広く適用することができる。また、前述の電子デバイスが搭載された電子機器に広く適用することができる。